JP5521561B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP5521561B2 JP5521561B2 JP2010004271A JP2010004271A JP5521561B2 JP 5521561 B2 JP5521561 B2 JP 5521561B2 JP 2010004271 A JP2010004271 A JP 2010004271A JP 2010004271 A JP2010004271 A JP 2010004271A JP 5521561 B2 JP5521561 B2 JP 5521561B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- susceptor
- bonded
- bonded wafer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
- H10P95/906—Thermal treatments, e.g. annealing or sintering for altering the shape of semiconductors, e.g. smoothing the surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
また、ボンドウェーハ1にイオン注入層2を形成する際、注入エネルギー、注入線量、注入温度等その他のイオン注入条件を、所定の厚さの薄膜を得ることができるように適宜選択することができる。
また、図1(a)では、ボンドウェーハ1とベースウェーハ3を酸化膜4を介して貼り合せているが、本発明の貼り合わせウェーハの製造方法においては、酸化膜4を介さずに直接貼り合わせても良い。酸化膜4を介して貼り合わせる場合には、予めボンドウェーハ1又はベースウェーハ3の片方に酸化膜4が形成されていても良いし、両ウェーハに形成されていても良い。
また、ボンドウェーハ1とベースウェーハ3とを貼り合わせる前に、どちらか一方又は両方のウェーハの貼り合わせ面にプラズマ処理を施して、結合強度を高めることによって、剥離熱処理を省略し、機械的に剥離させることもできる。
このようにダミーウェーハを用いれば、貼り合わせウェーハが載置される領域はシリコン膜がないサセプタを作製することができる。このサセプタに貼り合わせウェーハ6を載置し、薄膜5の表面を平坦化する熱処理を施すことで(図1(c’−3))、薄膜5の膜厚均一性が良く、更に、貼り合わせウェーハ6の裏面に突起物の発生がない貼り合わせウェーハ6を製造することができる。
直径300mmのシリコン単結晶ウェーハを2枚準備し、水素イオン注入剥離法により、SOI層の厚さが250nm、酸化膜層が300nmのSOIウェーハを作製した。その後、平坦化熱処理を施すが、この平坦化熱処理の前に、下記表1に示すように、実施例1では平坦化熱処理時に用いるSOIウェーハを載置するためのサセプタの全表面に、シリコン膜をコーティングしておき、実施例2では、SOIウェーハの裏面とサセプタが接触する領域を除く表面にシリコン膜をコーティングしておいた。比較例では、サセプタにシリコン膜のコーティングは行わなかった。
温度:1080℃
ガス流量:ジクロロシラン 450sccm、H2 53slm
時間:3分
温度:1050℃
ガス流量:HCl 400sccm、H2 55slm
時間:7分
この際、SOI膜厚分布はADE社製AcuMapを用い、裏面の観察はWYKO社製非接触表面形状測定器を用いて測定した。尚、図4(a)、図5(a)、図6の断面図において、膜厚方向の目盛は、図4(a)、図5(a)についてはほぼ同一の尺度が用いられているのに対し、図6はこれらの約4倍の尺度が用いられている。
Claims (4)
- ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接又は酸化膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製し、その後、該貼り合わせウェーハに、水素又は塩化水素を含む雰囲気中で前記薄膜の表面を平坦化する熱処理を施す貼り合わせウェーハの製造方法において、
前記平坦化熱処理時に用いる前記貼り合わせウェーハを載置するためのサセプタの表面を、予めシリコン膜でコーティングしておく貼り合わせウェーハの製造方法であり、
前記サセプタにコーティングするシリコン膜を、前記貼り合わせウェーハの裏面が前記サセプタと接触する領域を除く表面にコーティングすることを特徴とする貼り合わせウェーハの製造方法。 - 前記ボンドウェーハ及びベースウェーハとして、シリコン単結晶ウェーハを用いることを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記貼り合わせウェーハの裏面と前記サセプタとが接触する領域を除くサセプタの表面のシリコン膜のコーティングを、前記サセプタにダミーウェーハを載置し、該サセプタの表面を前記シリコン膜でコーティングした後に前記ダミーウェーハを一度取り出すことで行うことを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記平坦化熱処理を行った貼り合わせウェーハの薄膜上に、エピタキシャル層を成長させることを特徴とする請求項1乃至請求項3のいずれか一項に記載の貼り合わせウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010004271A JP5521561B2 (ja) | 2010-01-12 | 2010-01-12 | 貼り合わせウェーハの製造方法 |
| PCT/JP2010/006754 WO2011086628A1 (ja) | 2010-01-12 | 2010-11-18 | 貼り合わせウェーハの製造方法 |
| KR1020127017904A KR101722401B1 (ko) | 2010-01-12 | 2010-11-18 | 접합 웨이퍼의 제조 방법 |
| US13/514,414 US8691665B2 (en) | 2010-01-12 | 2010-11-18 | Method for producing bonded wafer |
| CN201080056111.4A CN102652347B (zh) | 2010-01-12 | 2010-11-18 | 贴合晶片的制造方法 |
| EP10842988.7A EP2525390B1 (en) | 2010-01-12 | 2010-11-18 | Method for producing bonded wafer |
| TW099141806A TWI493608B (zh) | 2010-01-12 | 2010-12-01 | Method of manufacturing wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010004271A JP5521561B2 (ja) | 2010-01-12 | 2010-01-12 | 貼り合わせウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011146438A JP2011146438A (ja) | 2011-07-28 |
| JP5521561B2 true JP5521561B2 (ja) | 2014-06-18 |
Family
ID=44303935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010004271A Active JP5521561B2 (ja) | 2010-01-12 | 2010-01-12 | 貼り合わせウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8691665B2 (ja) |
| EP (1) | EP2525390B1 (ja) |
| JP (1) | JP5521561B2 (ja) |
| KR (1) | KR101722401B1 (ja) |
| CN (1) | CN102652347B (ja) |
| TW (1) | TWI493608B (ja) |
| WO (1) | WO2011086628A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5799740B2 (ja) | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| JP5927894B2 (ja) | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Soiウェーハの製造方法 |
| WO2015030167A1 (ja) * | 2013-08-29 | 2015-03-05 | 株式会社ブリヂストン | サセプタ |
| CN104891430B (zh) * | 2015-04-17 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 硅片键合方法 |
| US9741685B2 (en) * | 2015-08-07 | 2017-08-22 | Lam Research Corporation | Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide |
| JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
| JP6531743B2 (ja) | 2016-09-27 | 2019-06-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
| CN112243967B (zh) * | 2020-09-10 | 2022-04-05 | 浙江省海洋水产研究所 | 一种具有间隙抖动诱捕的鱿钓机结构 |
| CN120883320A (zh) * | 2023-03-14 | 2025-10-31 | 阿托梅拉公司 | 制造包括超晶格的射频绝缘体上硅(rfsoi)晶片的方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3652324A (en) * | 1968-08-15 | 1972-03-28 | Westinghouse Electric Corp | A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE |
| US3785862A (en) * | 1970-12-14 | 1974-01-15 | Rca Corp | Method for depositing refractory metals |
| US4247859A (en) * | 1974-11-29 | 1981-01-27 | Westinghouse Electric Corp. | Epitaxially grown silicon layers with relatively long minority carrier lifetimes |
| US4186684A (en) * | 1977-06-01 | 1980-02-05 | Ralph Gorman | Apparatus for vapor deposition of materials |
| US20030049372A1 (en) * | 1997-08-11 | 2003-03-13 | Cook Robert C. | High rate deposition at low pressures in a small batch reactor |
| US6120660A (en) * | 1998-02-11 | 2000-09-19 | Silicon Genesis Corporation | Removable liner design for plasma immersion ion implantation |
| US6217724B1 (en) * | 1998-02-11 | 2001-04-17 | Silicon General Corporation | Coated platen design for plasma immersion ion implantation |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
| JP2001068424A (ja) * | 1999-08-27 | 2001-03-16 | Taiheiyo Cement Corp | 半導体熱処理装置用材料及びその製造方法 |
| US6277194B1 (en) * | 1999-10-21 | 2001-08-21 | Applied Materials, Inc. | Method for in-situ cleaning of surfaces in a substrate processing chamber |
| JP2003163335A (ja) * | 2001-11-27 | 2003-06-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP3758579B2 (ja) * | 2002-01-23 | 2006-03-22 | 信越半導体株式会社 | 熱処理装置および熱処理方法 |
| JP2004053515A (ja) | 2002-07-23 | 2004-02-19 | Yaskawa Electric Corp | エンコーダの逓倍回路 |
| US7022192B2 (en) * | 2002-09-04 | 2006-04-04 | Tokyo Electron Limited | Semiconductor wafer susceptor |
| US6774040B2 (en) | 2002-09-12 | 2004-08-10 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| US6749684B1 (en) * | 2003-06-10 | 2004-06-15 | International Business Machines Corporation | Method for improving CVD film quality utilizing polysilicon getterer |
| JP4599816B2 (ja) * | 2003-08-01 | 2010-12-15 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP4256763B2 (ja) * | 2003-11-19 | 2009-04-22 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US7891975B2 (en) * | 2004-08-06 | 2011-02-22 | Hitachi Kokusai Electric, Inc. | Heat treatment apparatus and method of manufacturing substrate |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| JP2008078427A (ja) * | 2006-09-22 | 2008-04-03 | Hitachi Kokusai Electric Inc | 熱処理装置 |
| JP4636110B2 (ja) * | 2008-04-10 | 2011-02-23 | 信越半導体株式会社 | Soi基板の製造方法 |
| US20100024840A1 (en) * | 2008-07-29 | 2010-02-04 | Chang-Lin Hsieh | Chamber plasma-cleaning process scheme |
| WO2011033752A1 (ja) * | 2009-09-17 | 2011-03-24 | 株式会社Sumco | エピタキシャルウェーハの製造方法および製造装置 |
| DE102010006725B4 (de) * | 2010-02-03 | 2016-03-03 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht |
-
2010
- 2010-01-12 JP JP2010004271A patent/JP5521561B2/ja active Active
- 2010-11-18 KR KR1020127017904A patent/KR101722401B1/ko active Active
- 2010-11-18 EP EP10842988.7A patent/EP2525390B1/en active Active
- 2010-11-18 CN CN201080056111.4A patent/CN102652347B/zh active Active
- 2010-11-18 US US13/514,414 patent/US8691665B2/en active Active
- 2010-11-18 WO PCT/JP2010/006754 patent/WO2011086628A1/ja not_active Ceased
- 2010-12-01 TW TW099141806A patent/TWI493608B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2525390B1 (en) | 2016-05-11 |
| WO2011086628A1 (ja) | 2011-07-21 |
| JP2011146438A (ja) | 2011-07-28 |
| CN102652347B (zh) | 2015-07-01 |
| CN102652347A (zh) | 2012-08-29 |
| EP2525390A4 (en) | 2013-07-03 |
| KR101722401B1 (ko) | 2017-04-03 |
| US8691665B2 (en) | 2014-04-08 |
| EP2525390A1 (en) | 2012-11-21 |
| TW201131625A (en) | 2011-09-16 |
| TWI493608B (zh) | 2015-07-21 |
| KR20120112533A (ko) | 2012-10-11 |
| US20120244679A1 (en) | 2012-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5521561B2 (ja) | 貼り合わせウェーハの製造方法 | |
| TWI823763B (zh) | 工程基板結構 | |
| CN100419960C (zh) | Soi晶片的制造方法 | |
| CN101689478B (zh) | Soi芯片的制造方法 | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| US10431460B2 (en) | Method for producing SiC composite substrate | |
| JP2016136591A (ja) | 貼り合わせsoiウェーハの製造方法 | |
| WO2017212812A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
| JP2000331899A (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
| WO2011151968A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5942948B2 (ja) | Soiウェーハの製造方法及び貼り合わせsoiウェーハ | |
| JP2012248739A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせsoiウェーハ | |
| US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
| JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP6827442B2 (ja) | 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ | |
| JP5493345B2 (ja) | Soiウェーハの製造方法 | |
| JP2014011272A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2012059889A (ja) | 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ | |
| JP6927143B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
| CN112951709B (zh) | 一种半导体衬底、电子元器件以及半导体衬底的制备方法 | |
| JP2026071230A (ja) | 多結晶セラミック基板およびその製造方法 | |
| KR20160052551A (ko) | 접합 웨이퍼의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5521561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |