JP5534826B2 - Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof - Google Patents
Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof Download PDFInfo
- Publication number
- JP5534826B2 JP5534826B2 JP2010009484A JP2010009484A JP5534826B2 JP 5534826 B2 JP5534826 B2 JP 5534826B2 JP 2010009484 A JP2010009484 A JP 2010009484A JP 2010009484 A JP2010009484 A JP 2010009484A JP 5534826 B2 JP5534826 B2 JP 5534826B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor optical
- optical device
- modulator
- buried layer
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法に関し、特に、埋め込みヘテロ構造を有する変調器を備える半導体光素子の特性向上に関する。 The present invention relates to a semiconductor optical device, an optical transmission module, an optical transmission / reception module, an optical transmission device, and a manufacturing method thereof, and more particularly, to an improvement in characteristics of a semiconductor optical device including a modulator having a buried heterostructure.
近年、高い伝送速度における長距離光通信において、例えば、電界吸収型変調器(以下、EA(Electro-Absorption)変調器と記す)などの変調器部が、発光器部と同一半導体基板上に集積した変調器集積型半導体光素子が用いられている。 In recent years, in long-distance optical communications at high transmission speeds, for example, a modulator unit such as an electroabsorption modulator (hereinafter referred to as an EA (Electro-Absorption) modulator) is integrated on the same semiconductor substrate as the light emitter unit. The modulator integrated type semiconductor optical device is used.
EA変調器とは、量子閉じ込めシュタルク効果(Quantum Confinement Stark Effect:以下、QCSEと記す)を利用して、EA変調器の活性領域に、電界を選択的に印加することにより、光を変調する変調器である。ここで、活性領域は、いわゆる単一量子井戸(Single-Quantum Well:以下、SQWと記す)層、もしくは、多重量子井戸(Multiple-Quantum Well:以下、MQWと記す)層となっている。以下、本明細書において、MQWとは、通常のMQWに加えて、SQWをも含むものとする。なお、QCSEとは、MQW層に電界が印加されると、MQW層における光の吸収端が長波長側へシフトするという効果をいう。 The EA modulator is a modulation that modulates light by selectively applying an electric field to the active region of the EA modulator using the quantum confinement Stark effect (hereinafter referred to as QCSE). It is a vessel. Here, the active region is a so-called single-quantum well (hereinafter referred to as SQW) layer or a multiple-quantum well (hereinafter referred to as MQW) layer. Hereinafter, in this specification, MQW includes SQW in addition to normal MQW. Note that QCSE refers to an effect that when an electric field is applied to the MQW layer, the absorption edge of light in the MQW layer shifts to the long wavelength side.
MQW層において、互いにバンドギャップの異なる半導体薄膜層が交互に積層されている。ここで、バンドギャップの大きい半導体薄膜層が障壁層であり、バンドギャップの小さい半導体薄膜層が井戸層となっている。MQW層の井戸層及び障壁層の層厚や、MQW層の井戸層の層数を設計することで、変調器における消光特性や伝送特性が制御される。しかし、伝送速度の限界値は、変調器の寄生容量によって、大きく依存している。すなわち、変調器の帯域と寄生容量は逆相関の関係にあり、より高い伝送速度を実現するためには、より寄生容量を小さくする必要がある。 In the MQW layer, semiconductor thin film layers having different band gaps are alternately stacked. Here, the semiconductor thin film layer having a large band gap is a barrier layer, and the semiconductor thin film layer having a small band gap is a well layer. The extinction characteristics and transmission characteristics of the modulator are controlled by designing the thicknesses of the well layers and barrier layers of the MQW layer and the number of well layers of the MQW layer. However, the limit value of the transmission speed greatly depends on the parasitic capacitance of the modulator. That is, the band of the modulator and the parasitic capacitance have an inverse correlation, and it is necessary to further reduce the parasitic capacitance in order to realize a higher transmission rate.
半導体光素子には、リッジ導波路構造を有する場合と、埋め込みヘテロ構造(Buried Heterostructure:以下、BH構造と記す)を有する場合とが、主にある。 Semiconductor optical elements mainly have a ridge waveguide structure and a buried heterostructure (hereinafter referred to as a BH structure).
図15は、リッジ導波路構造を有する、従来技術に係るEA変調器の構造を示す断面図である。リッジ導波路構造とは、活性領域となるMQW層13の上方に、リッジ部となる半導体層が設けられている構造をいう。図15に示す通り、n型InP基板10に、n型InPバッファ層11、n型InGaAsP下側ガイド層12、MQW層13、p型InGaAsP上側ガイド層14が順に形成されている。ここで、MQW層13の井戸層及び障壁層は、ともに、不純物が添加されていないInGaAsPからなっている。MQW層13のうち、導波路領域となる領域の上方には、リッジ部となる半導体層として、p型InPキャップ層201、p型InPクラッド層16、p型InGaAsコンタクト層17が形成されている。このように、リッジ部の下方に活性領域となるMQWを有するため、本構造はローメサ構造203と呼ばれている。これに対して、後述するBH構造は、活性領域となるMQWがリッジ部に存在するため、ハイメサ構造と呼ばれている。
FIG. 15 is a cross-sectional view showing a structure of an EA modulator according to the prior art having a ridge waveguide structure. The ridge waveguide structure is a structure in which a semiconductor layer serving as a ridge is provided above the
ローメサ構造203のリッジ部の両側がパッシベーション膜21で覆われ、さらに、その両側がポリイミド樹脂202などの有機絶縁物で埋め込まれている。さらに、ローメサ構造203の上側には、p型電極22が、n型InP基板10の下側には、n型電極23が設けられている。
Both sides of the ridge portion of the
リッジ部となる半導体層を介して、リッジ部となる半導体層の下方に、電界が印加されることにより、活性領域となるMQW層13の図中横側に広がる領域のうち、リッジ部となる半導体層の下方の領域の実質的な屈折率が、それ以外の領域と比して、実質的に高まることにより、リッジ部となる半導体層の下方となる領域が、導波路領域となる。それゆえ、このような構造はリッジ導波路構造と呼ばれている。
By applying an electric field to the lower side of the semiconductor layer to be the ridge portion through the semiconductor layer to be the ridge portion, the ridge portion of the region spreading laterally in the figure of the
図16は、BH構造を有する、従来技術に係るEA変調器の構造を示す図である。図16(a)は、EA変調器の断面図である。図16(a)に示す断面は、本発明の実施形態に係る半導体光素子を示す図1Aの1D−1D破線を貫く断面に対応している。BH構造とは、活性領域となるMQW層13を含む多層構造のうち、導波路領域の外側となる領域を除去することにより形成されるメサストライプ構造101の両側が、半導体層によって埋め込まれている構造をいう。BH構造を有するEA変調器が集積されるEA変調器集積型半導体光素子について、特許文献1に開示されている。
FIG. 16 is a diagram illustrating a structure of an EA modulator according to the related art having a BH structure. FIG. 16A is a cross-sectional view of the EA modulator. The cross section shown in FIG. 16A corresponds to the cross section passing through the 1D-1D broken line of FIG. 1A showing the semiconductor optical device according to the embodiment of the present invention. The BH structure is a multilayer structure including the
図16(a)に示すEA変調器において、n型InP基板10上に、n型InPバッファ層11、n型InGaAsP下側ガイド層12、活性領域となるMQW層13、p型InGaAsP上側ガイド層14、p型InPキャップ層15、p型InPクラッド層16、p型InGaAsコンタクト層17が、積層されている。これら多層構造のうち、導波路領域の外側が、n型InPバッファ層11の上面まで除去されており、メサストライプ構造101が形成されている。
In the EA modulator shown in FIG. 16A, on an n-
メサストライプ構造101の両側が、半絶縁性InPからなる埋め込み層18によって、埋め込まれている。埋め込み層18が、メサストライプ構造101の上面より、さらに結晶成長される場合、埋め込み層18の結晶構造により、(111)B面に沿って、斜面状に広がって積層されるという現象を伴う。それゆえ、埋め込み層18の上面は、図16(a)に示すような形状をしている。ここで、メサストライプ構造101の上面の両側にそれぞれ広がる埋め込み層18の上面のうち、斜面状になっている部分を、上面斜面部、さらに外側に広がる平坦部分を、上面平坦部とする。
Both sides of the
メサストライプ構造101及び埋め込み層18の上面には、絶縁膜であるパッシベーション膜21が形成されるが、メサストライプ構造101の上面の一部及び埋め込み層18の上面の一部には、パッシベーション膜21は形成されず、スルーホール121aとなっている。
A
メサストライプ構造101及び埋め込み層18の上方に、p型電極22が形成され、スルーホール121aを介して、p型電極22は、メサストライプ構造101の最上層にあるp型InGaAsコンタクト層17と接続されている。また、n型InP基板10の下側に、n型電極23が設けられている。
A p-
図16(b)は、図16(a)に示すEA変調器のパッシベーション膜21の形状を示す図である。すなわち、図16(b)の中央部に、パッシベーション膜21が形成されない領域であるスルーホール121aが位置する。なお、図16(a)は、図16(b)の中心付近を図中横方向に貫く断面に対応している。
FIG. 16B is a diagram showing the shape of the
図16(b)に示すスルーホール121aは、矩形状をしている。すなわち、パッシベーション膜21の内縁は、矩形状をしている。パッシベーション膜21の内縁のうち、左右に、図中縦方向に延伸する部分それぞれを、延伸部とする。図16(b)には、パッシベーション膜21の内縁のうち、左右にある延伸部それぞれが、図16(a)に示す埋め込み層18の上面斜面部と上面平坦部の境界それぞれに、位置する場合が示されている。すなわち、図16(b)に示すスルーホール121aは、図16(b)の横方向において、埋め込み層18の上面斜面部の左端から、メサストライプ構造101の上面を介し、他方側の埋め込み層18の上面斜面部の右端に亘って、設けられている。
The through
パッシベーション膜21の内縁のうち、左右にある延伸部それぞれが、埋め込み層18の上面斜面部と上面平坦部の境界それぞれより、内側に位置していると、左右にある延伸部それぞれは、埋め込み層18の上面斜面部に及ぶこととなる。この場合、パッシベーション膜21の上側に、p型電極22をスルーホール121aを覆うように形成する際に、パッシベーション膜21の層厚により、p型電極22がパッシベーション膜21の延伸部付近において、段切れを起こしてしまう可能性がある。段切れが起きてしまうと、p型電極22とメサストライプ構造101の最上層にあるp型InGaAsコンタクト層17との電気的な接続が不十分となり、変調器の特性に影響が出る可能性がある。
Of the inner edge of the
それゆえ、従来において、スルーホール121aの図中右端と左端が、埋め込み層18の上面斜面部と上面平坦部の境界それぞれ、若しくは、その境界の外側(上面平坦部)に、位置するよう形成されるのが一般的である。すなわち、パッシベーション膜21の左右にある延伸部それぞれが、埋め込み層18の上面斜面部と上面平坦部の境界それぞれ、若しくは、その境界の外側(上端平坦部)に、位置するよう形成されるのが、一般的である。すなわち、従来において、パッシベーション膜21の左右にある延伸部それぞれは、埋め込み層18の上面斜面部には及ばないのが、一般的である。
Therefore, conventionally, the right end and the left end of the through
図17は、BH構造を有する、従来技術に係るEA変調器の上面図である。図16(a)は、図17の中心付近を図中横方向に貫く断面に対応している。図16(b)に示すパッシベーション膜21の上側に、p型電極22が形成されている。図17には、スルーホール121aが破線で示されており、p型電極22のうち、スルーホール121aより外方にある領域において、p型電極22の下側にパッシベーション膜21が配置されている。
FIG. 17 is a top view of an EA modulator according to the prior art having a BH structure. FIG. 16A corresponds to a cross section that penetrates the vicinity of the center of FIG. A p-
図17に示す通り、p型電極22には、スルーホール121aを覆って図中縦方向に延伸する領域と、さらに、図中左側に位置する埋め込み層18の上面平坦部のうち、ワイヤと接続される電極パッドとなる領域と、を含んでいる。p型電極22のうち、スルーホール121aを覆って図中縦方向に延伸する領域には、メサストライプ上面部22cと、その両側にそれぞれ位置する埋め込み斜面部22bがあり、電極パッドとなる領域には、電極パッド部22aがある。図17に示す通り、埋め込み層18の上面斜面部が露出することを防ぐために、実際には、スルーホール121aのみならず、パッシベーション膜21の内縁からさらに内側に位置する部分にまで、p型電極22は広がっており、p型電極22の埋め込み斜面部22bとメサストライプ上面部22cとは、パッシベーション膜21のうち内縁より内側に位置する部分をそれぞれ含むものとする。
As shown in FIG. 17, the p-
一般に、リッジ導波路構造は、活性領域となるMQW層が、リッジ部となる半導体層の両脇よりも外側にも広く形成されているので、変調器に電界が印加される場合に、活性領域に対して効率よく電界が印加されない。それゆえ、変調器部で発生したキャリアが活性領域から十分に放出されずに、活性領域に一部のキャリアが蓄積され、半導体光素子から光が出射する際においても、この蓄積されたキャリアによって、変調器部において光が吸収されてしまう。それゆえ、リッジ導波路構造は、半導体光素子に高出力の出射が望まれる場合、不利な構造である。 In general, in the ridge waveguide structure, the MQW layer serving as the active region is formed wider outside both sides of the semiconductor layer serving as the ridge portion, so that when the electric field is applied to the modulator, the active region In contrast, the electric field is not applied efficiently. Therefore, the carriers generated in the modulator part are not sufficiently emitted from the active region, and some carriers are accumulated in the active region, and even when light is emitted from the semiconductor optical device, In the modulator section, light is absorbed. Therefore, the ridge waveguide structure is a disadvantageous structure when high output emission is desired for the semiconductor optical device.
これに対して、BH構造は、活性領域となるMQW層を含む多層構造がメサストライプ構造となっており、メサストライプ構造の両側が埋め込み層によって埋め込まれているため、リッジ導波路構造と比べて、より効率的に活性領域に対して電界が印加される。それゆえ、BH構造は、半導体光素子に高出力の出射が望まれる場合、有利な構造である。 On the other hand, in the BH structure, the multilayer structure including the MQW layer serving as the active region has a mesa stripe structure, and both sides of the mesa stripe structure are buried with the buried layers, and therefore, compared with the ridge waveguide structure. An electric field is applied to the active region more efficiently. Therefore, the BH structure is an advantageous structure when high output emission is desired for the semiconductor optical device.
BH構造において、従来、埋め込み層がpn結合となる構造が用いられていたが、より高い伝送速度を可能とするために、寄生容量をより小さくする構造として、近年、埋め込み層が半絶縁性半導体層となる構造が用いられている。ここで、半絶縁性半導体層として、鉄(Fe)やルテニウム(Ru)などの金属が不純物として添加された半導体層が用いられている。 Conventionally, in the BH structure, a structure in which the buried layer is a pn bond has been used. However, in recent years, the buried layer has become a semi-insulating semiconductor as a structure for reducing the parasitic capacitance to enable higher transmission speed. A layered structure is used. Here, as the semi-insulating semiconductor layer, a semiconductor layer to which a metal such as iron (Fe) or ruthenium (Ru) is added as an impurity is used.
図18は、BH構造を有する、従来技術に係るEA変調器の寄生容量を表す図である。図18(a)は、図16(a)に示すEA変調器の寄生容量を表している。EA変調器において、p型電極22とn型電極23の間に、寄生容量が主に存在している。まず、p型電極22のうち、電極パッド部22aとn型電極23の間に、パッド部容量C1が存在している。さらに、p型電極22のうち、メサストライプ上面部22cの下方にメサストライプ構造101が位置しており、メサストライプ構造において、活性領域となるMQW層13をはさんで、ジャンクション容量C3が存在している。メサストライプ構造101の両側には、p型電極22のうち、埋め込み斜面部22bとn型電極23の間に斜面部容量C2a,C2bがそれぞれ存在している。そして、変調器が有する寄生容量Callは、これらの容量の総和で近似して表すことが出来るので、寄生容量Callは、Call≒C1+C2a+C2b+C3と表される。
FIG. 18 is a diagram illustrating a parasitic capacitance of an EA modulator according to the related art having a BH structure. FIG. 18A shows the parasitic capacitance of the EA modulator shown in FIG. In the EA modulator, parasitic capacitance mainly exists between the p-
例えば、埋め込み層18として、Feが不純物として添加されたInP層が用いられる場合、EA変調器長を100μm、埋め込み層18の層厚を5μm、MQW層13の層厚を0.18μm、メサストライプ構造101の層厚を3.5μm、メサストライプ構造101の幅を1.5μm、スルーホール121aの幅を9.5μm、p型電極22の幅を11.5μmとして、典型的なEA変調器に存在する寄生容量から計算されるEA変調器の帯域は、15.3GHzである。この計算値は、実験的に得られる帯域にも整合している。ここで、計算により得られる変調器の帯域の値は、埋め込み層18に含まれるFeと、メサストライプ構造101の多層に含まれる亜鉛(Zn)の相互拡散による寄生容量が増大する効果を含んでいる。
For example, when an InP layer doped with Fe as an impurity is used as the buried
前述の通り、この帯域に対応する伝送速度より、さらに高い伝送速度が可能となるEA変調器を実現するためには、EA変調器の寄生容量Callをさらに小さくする必要がある。寄生容量Callを小さくするためには、埋め込み層18の層厚をさらに大きくすることが考えられる。なぜならば、一般に、容量は、電極間の距離に反比例するからである。しかし、図16(a)に示す従来技術に係るEA変調器において、埋め込み層18の層厚をさらに大きくすると、容量軽減にとって新たな問題が生じてしまう。
As described above, in order to realize an EA modulator capable of a higher transmission rate than the transmission rate corresponding to this band, it is necessary to further reduce the parasitic capacitance C all of the EA modulator. In order to reduce the parasitic capacitance C all , it is conceivable to further increase the thickness of the buried
図18(b)は、従来技術に係るEA変調器主要部の他の例を示す断面図である。図18(b)に示すEA変調器は、図16(a)及び図18(a)に示すEA変調器の埋め込み層18の層厚をさらに大きくしたものである。前述の通り、埋め込み層18が、メサストライプ構造101の上面より、さらに結晶成長される場合、埋め込み層18は、(111)B面に沿って、斜面状に広がって積層され、図18(b)に示すEA変調器は、埋め込み層18の層厚が大きくなるのに伴い、埋め込み層18の上面斜面部がさらに大きくなっている。
FIG. 18B is a cross-sectional view showing another example of the main part of the EA modulator according to the prior art. The EA modulator shown in FIG. 18B is obtained by further increasing the thickness of the buried
図18(a)に示すEA変調器と比べると、図18(b)に示すEA変調器では、埋め込み層18の層厚が大きくなっているので、パッド部容量C1の電極間の距離は大きくなっており、パッド部容量C1を軽減させる要因となっている。しかし、埋め込み層18の層厚が大きくなるのに伴い、埋め込み層18の上面斜面部の面積も大きくなり、p型電極22のうち、埋め込み斜面部22bの面積が大きくなる。それゆえ、斜面部容量C2a,C2bの電極の面積が大きくなることとなり、それぞれの容量を増大させる要因となっている。
Compared to the EA modulator shown in FIG. 18 (a), the EA modulator shown in FIG. 18 (b), since the thickness of the buried
すなわち、従来技術に係るEA変調器における寄生容量Callのうち、斜面部容量C2a,C2bにおいて、埋め込み層18の層厚と、斜面部容量C2a,C2bの面積は、トレードオフの関係になっており、容量軽減にとって問題となってしまう。それゆえ、単に、埋め込み層18の層厚を大きくするだけでは、EA変調器における寄生容量Callは軽減されない。
That is, of the parasitic capacitance C all the EA modulator according to prior art, the slope portion capacitance C 2a, in C 2b, and the layer thickness of the buried
これに対して、リッジ導波路構造を有するEA変調器の場合、ローメサ構造203の両側は、誘電率εrの小さい物質であるポリイミド樹脂202で埋め込むことが可能である。ポリイミド樹脂202の誘電率εrが小さいので、一般的なBH構造を有するEA変調器と比べて、寄生容量が低減されている。また、ポリイミド樹脂202の誘電率εrが小さいので、p型電極22のうち、電極パッド部22aの面積を大きくしても、パッド部容量C1の増加は抑制されるため、設計上の制約は小さい。
In contrast, if the EA modulator having a ridge waveguide structure, both sides of the
それゆえ、例えば、40Gbit/sといった高い伝送速度で動作するEA変調器に主に用いられている構造は、光出力において不利な構造をしているにもかかわらず、寄生容量が低減されている構造であるリッジ導波路構造となっている。それゆえ、変調器部としてEA変調器が、発光器部として分布帰還型レーザ(Distributed Feedback Laser:以下、DFBレーザと記す)が、同一半導体基板上に集積したEA変調器集積型DFBレーザ素子において、40Gbit/sといった高い伝送速度で動作させるためには、リッジ導波路構造が用いられている。 Therefore, for example, the structure mainly used in the EA modulator operating at a high transmission rate of 40 Gbit / s has a reduced parasitic capacitance despite having a disadvantageous structure in the optical output. The structure is a ridge waveguide structure. Therefore, in an EA modulator integrated DFB laser element in which an EA modulator as a modulator section and a distributed feedback laser (hereinafter referred to as a DFB laser) as a light emitter section are integrated on the same semiconductor substrate. In order to operate at a high transmission speed of 40 Gbit / s, a ridge waveguide structure is used.
しかし、高い伝送速度で動作する、より高出力の半導体光素子を実現するために、光出力において有利な構造をしているBH構造において、さらなる寄生容量の軽減が必要となっている。 However, in order to realize a higher-power semiconductor optical device that operates at a higher transmission speed, further reduction in parasitic capacitance is required in the BH structure that is advantageous in optical output.
本発明の目的は、上記課題を鑑みて、BH構造を有する半導体光素子において、寄生容量が軽減される構造とすることにより、特性がさらに向上される半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法を提供することとする。 In view of the above problems, an object of the present invention is to provide a semiconductor optical device, an optical transmission module, and an optical transmission / reception module in which characteristics are further improved by adopting a structure in which parasitic capacitance is reduced in a semiconductor optical device having a BH structure. An optical transmission device and a manufacturing method thereof are provided.
(1)上記課題を解決するために、本発明に係る半導体光素子は、出射方向に沿って入力される光を変調して出射する変調器部、を備える半導体光素子であって、前記変調器部は、活性層を含むとともに出射方向に延伸するメサストライプ構造と、前記メサストライプ構造の両側にそれぞれ隣接して配置されるとともに、前記メサストライプ構造の上面の両側それぞれに積層方向に対して斜面となって広がる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層と、前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、前記メサストライプ構造の上面及び前記埋め込み層の上面に形成されるパッシベーション膜と、前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、前記埋め込み層の一方側の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで形成される、電極と、を備え、前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及んでいる、ことを特徴とする。 (1) In order to solve the above-described problem, a semiconductor optical device according to the present invention is a semiconductor optical device including a modulator unit that modulates and emits light input along an emission direction, and the modulation The vessel portion includes an active layer and is arranged adjacent to both sides of the mesa stripe structure extending in the emission direction and on both sides of the top surface of the mesa stripe structure with respect to the stacking direction. Except for a buried layer having a top slope portion that spreads as a slope and a top flat portion that spreads further outward, and a through-hole region that extends on both sides of the top surface of the mesa stripe structure and extends along the emission direction. A passivation film formed on an upper surface of the mesa stripe structure and an upper surface of the buried layer, and the emission covering the through-hole region And an electrode formed to include a wire connection pad region located above a portion of the upper flat portion on one side of the buried layer, and on the inner edge of the passivation film Each of the extending portions on both sides of the upper surface of the mesa stripe structure along the emitting direction, and at least a part of the extending portions on the other side is the one of the buried layers on the other side. It extends to the upper surface slope part.
(2)上記(1)に記載の半導体光素子であって、前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及んでいてもよい。 (2) In the semiconductor optical device according to the above (1), all the extending portions on the other side may extend to the upper surface slope portion of the buried layer on the other side.
(3)上記(1)に記載の半導体光素子であって、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面平坦部より内側にあってもよい。 (3) In the semiconductor optical device according to (1), at least a part of the outer edge of the electrode on the other side and extending in the emission direction is formed on the other side of the buried layer. It may be inside the upper flat portion.
(4)上記(2)に記載の半導体光素子であって、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面平坦部より内側にあってもよい。 (4) In the semiconductor optical device according to (2), all of the outer edge of the electrode on the other side and extending in the emission direction are flat top portions of the buried layer on the other side. It may be inside.
(5)上記(1)乃至(4)のいずれかに記載の半導体光素子であって、前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及んでいてもよい。 (5) In the semiconductor optical device according to any one of (1) to (4), a joint portion of the electrode with the wire connection region is formed on the extending portion on the one side of the passivation film. And all of the extending portion on the one side of the passivation film other than the portion serving as the bonding portion may extend to the upper surface slope portion of the buried layer on the one side.
(6)上記(5)に記載の半導体光素子であって、電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面平坦部より内側にあってもよい。 (6) In the semiconductor optical device according to (5), a part of the outer edge of the electrode on the one side and extending in the emission direction is flat on the upper surface of the buried layer on the one side. It may be inside the part.
(7)上記(1)乃至(6)のいずれかに記載の半導体光素子であって、前記埋め込み層は、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含んでいてもよい。 (7) In the semiconductor optical device according to any one of (1) to (6), the embedded layer may include a semiconductor to which iron, ruthenium, or a combination thereof is added as an impurity. Good.
(8)上記(1)乃至(7)のいずれかに記載の半導体光素子であって、前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器であってもよい。 (8) In the semiconductor optical device according to any one of (1) to (7), the modulator unit may be an electroabsorption modulator or a Mach-Zehnder modulator.
(9)本発明に係る半導体光素子モジュールは、上記(1)乃至(8)のいずれかに記載の半導体光素子を搭載する、半導体光素子モジュールであってもよい。 (9) The semiconductor optical device module according to the present invention may be a semiconductor optical device module on which the semiconductor optical device according to any one of (1) to (8) is mounted.
(10)本発明に係る半導体光素子の製造方法は、出射方向に沿って入力される光を変調して出射する変調器部、を備える半導体光素子の製造方法であって、活性層を含むとともに出射方向に延伸するメサストライプ構造を形成する工程と、前記メサストライプ構造の上面の両側それぞれに積層方向に対して斜面となって広がる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層を、前記メサストライプ構造の両側にそれぞれ隣接して、形成する工程と、前記メサストライプ構造の上面及び前記埋め込み層の上面に、前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、パッシベーション膜を形成する工程と、前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、一方側の前記埋め込み層の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで、電極を形成する工程とを、含み、前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、前記パッシベーション膜を形成する工程において、前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成する、ことを特徴としてもよい。 (10) A method of manufacturing a semiconductor optical device according to the present invention is a method of manufacturing a semiconductor optical device including a modulator unit that modulates and outputs light input along an emission direction, and includes an active layer. And a step of forming a mesa stripe structure extending in the emission direction, an upper surface slope portion extending as a slope with respect to the stacking direction on both sides of the upper surface of the mesa stripe structure, and an upper surface flat portion extending further outward And a step of forming a buried layer adjacent to both sides of the mesa stripe structure, and on the top surface of the mesa stripe structure and the top surface of the buried layer, spreading on both sides of the top surface of the mesa stripe structure and emitting direction Forming a passivation film excluding a through-hole region extending along the direction, and covering the through-hole region with the emission method And forming an electrode including a wire connection pad region located above a part of the upper flat portion of the buried layer on one side, and an inner edge of the passivation film And at least part of the extending portions on the other side in the step of forming the passivation film, each of which includes extending portions extending along the emission direction on both sides of the upper surface of the mesa stripe structure. May be characterized in that the passivation film is formed so as to reach the upper surface slope of the buried layer on the other side.
(11)上記(10)に記載の半導体光素子の製造方法であって、前記パッシベーション膜を形成する工程において、前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成してもよい。 (11) In the method of manufacturing a semiconductor optical device according to (10), in the step of forming the passivation film, all the extending portions on the other side are inclined on the upper surface of the buried layer on the other side. The passivation film may be formed so as to cover the part.
(12)上記(10)に記載の半導体光素子の製造方法であって、前記電極を形成する工程において、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面平坦部より内側にあるように、前記電極を形成してもよい。 (12) In the method for manufacturing a semiconductor optical device according to (10), in the step of forming the electrode, at least one of the outer edges of the electrode on the other side and extending in the emission direction. The electrode may be formed so that the portion is inside the flat portion on the upper surface of the buried layer on the other side.
(13)上記(11)に記載の半導体光素子の製造方法であって、前記電極を形成する工程において、前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面平坦部より内側にあるように、前記電極を形成してもよい。 (13) In the method of manufacturing a semiconductor optical device according to (11), in the step of forming the electrode, all of the outer edge of the electrode on the other side and extending in the emission direction are The electrode may be formed so as to be inside an upper flat portion of the buried layer on the other side.
(14)上記(10)乃至(13)のいずれかに記載の半導体光素子の製造方法であって、前記パッシベーション膜を形成する工程において、前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成してもよい。 (14) In the method of manufacturing a semiconductor optical device according to any one of (10) to (13), in the step of forming the passivation film, the extending portion on the one side of the passivation film includes: The electrode has a bonding portion with the wire connection region, and all of the extending portions on the one side of the passivation film other than the portion serving as the bonding portion are inclined surfaces on the upper surface of the buried layer on the one side. The passivation film may be formed so as to extend to.
(15)上記(14)に記載の半導体光素子の製造方法であって、前記電極を形成する工程において、電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面平坦部より内側にあるように、前記電極を形成してもよい。 (15) In the method of manufacturing a semiconductor optical device according to (14), in the step of forming the electrode, a part of the outer edge of the electrode on the one side and extending in the emission direction is The electrode may be formed so as to be inside an upper flat portion of the buried layer on the one side.
(16)上記(10)乃至(15)のいずれかに記載の半導体光素子の製造方法であって、前記埋め込み層を形成する工程において、前記埋め込み層を、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含んで、形成してもよい。 (16) The method for manufacturing a semiconductor optical device according to any one of (10) to (15), wherein in the step of forming the buried layer, the buried layer is made of iron, ruthenium, or a combination thereof. May be formed including a semiconductor added as an impurity.
(17)上記(10)乃至(16)のいずれかに記載の半導体光素子の製造方法であって、前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器であってもよい。 (17) In the method of manufacturing a semiconductor optical device according to any one of (10) to (16), the modulator unit may be an electroabsorption modulator or a Mach-Zehnder modulator. Good.
(18)本発明に係る半導体光モジュールは、上記(10)乃至(17)のいずれかに記載の方法によって製造される半導体光素子を搭載する、半導体光素子モジュールであってもよい。 (18) The semiconductor optical module according to the present invention may be a semiconductor optical element module on which the semiconductor optical element manufactured by the method according to any one of (10) to (17) is mounted.
(19)本発明に係る光送信用モジュール若しくは光送受信用モジュールは、上記(9)または(18)に記載の半導体光素子モジュールを搭載する、光送信用モジュール若しくは光送受信用モジュールであってもよい。 (19) The optical transmission module or the optical transmission / reception module according to the present invention may be an optical transmission module or an optical transmission / reception module on which the semiconductor optical element module according to (9) or (18) is mounted. Good.
(20)本発明に係る光伝送装置は、上記(19)に記載の光送信用モジュール若しくは光送受信用モジュールを搭載する、光伝送装置であってもよい。 (20) The optical transmission device according to the present invention may be an optical transmission device including the optical transmission module or the optical transmission / reception module according to (19).
本発明により、BH構造を有する半導体光素子において、寄生容量が軽減される構造とすることにより、特性がさらに向上される半導体光素子、光送信モジュール、光送受信モジュール、光伝送装置、及び、それらの製造方法が、提供される。 According to the present invention, in a semiconductor optical device having a BH structure, a semiconductor optical device, an optical transmission module, an optical transmission / reception module, an optical transmission device, and the like, whose characteristics are further improved by reducing the parasitic capacitance A manufacturing method is provided.
本発明に係る実施形態について、以下に、詳細な説明をする。ただし、以下に示す図は、あくまで、各実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。 Embodiments according to the present invention will be described in detail below. However, the drawings shown below are merely examples of each embodiment, and the size of the drawings and the scales described in the present examples do not necessarily match.
[第1の実施形態]
本発明の第1の実施形態に係る半導体光素子は、伝送速度が40Gbit/sであって、BH構造を有するEA変調器集積型DFBレーザ素子1である。
[First Embodiment]
The semiconductor optical device according to the first embodiment of the present invention is an EA modulator integrated
図1Aは、当該実施形態に係るEA変調器集積型DFBレーザ素子1の上面図である。前述の通り、EA変調器集積型DFBレーザ素子1は、EA変調器からなる変調器部2と、DFBレーザからなる発振器部3が、同じn型InP基板10(図示せず)上に集積されている。EA変調器集積型DFBレーザ素子1の多層構造には、中央付近に、図中横方向に延伸する導波路領域がある。発振器部3の導波路領域より、変調器部2の導波路領域へ、光が発振される。変調器部2によって、光が変調され、それに応じて、図中左端より、光が出射される。
FIG. 1A is a top view of the EA modulator integrated
図1Aに示す通り、EA変調器集積型DFBレーザ素子1の上面には、パッシベーション膜21が形成されている。前述の通り、EA変調器集積型DFBレーザ素子1の上面の一部には、パッシベーション膜21が形成されておらずスルーホール21a(図示せず)がある。スルーホール21aを覆うように、変調器部2及び発振器部3それぞれに、p型電極22が形成されている。また、光が出射する図中左側の端面は、反射防止膜35で覆われ、反対側にある図中右側の端面は、高反射膜36で覆われている。
As shown in FIG. 1A, a
EA変調器集積型DFBレーザ素子1の図中横方向(出射方向)の長さである半導体光素子長L1は、650μmである。半導体光素子長L1とは、反射防止膜35から高反射膜36までの距離である。半導体光素子長L1のうち、変調器部2の図中横方向の長さである変調器部長L3は100μmである。また、EA変調器集積型DFBレーザ素子1の図中縦方向の長さである半導体光素子幅L2は、400μmである。
A semiconductor optical device length L 1 is the length of the EA modulator integrated
図1Bは、当該実施形態に係るEA変調器集積型DFBレーザ素子1の断面図である。図1Bは、図1Aに示すEA変調器集積型DFBレーザ素子1の1B−1B破線を貫く断面を表している。図1Bに示す通り、EA変調器集積型DFBレーザ素子1は、多層構造をしており、変調器部2と発振器部3とで、異なる構造をしている。それぞれの構造については、後述する。
FIG. 1B is a cross-sectional view of the EA modulator integrated
図1Cは、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2の断面図である。図1Cは、図1Aに示すEA変調器集積型DFBレーザ素子1の1C−1C破線を貫く断面を表している。
FIG. 1C is a cross-sectional view of the
図1Dは、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2の構造を示す図である。図1D(a)は、図1Aに示すEA変調器集積型DFBレーザ素子1の1D−1D破線を貫く断面を表している。
FIG. 1D is a diagram showing the structure of the
図16に示す従来技術に係るEA変調器と同様に、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2は、活性領域となるMQW層13を含む多層構造が、メサストライプ構造101となっており、メサストライプ構造101の両側が埋め込み層18で埋め込まれたBH構造を有している。
Similar to the EA modulator according to the prior art shown in FIG. 16, the
当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2は、図16に示す従来技術に係るEA変調器と、パッシベーション膜21の形状と、p型電極22の形状が主に異なる。すなわち、パッシベーション膜21が形成されない領域であるスルーホール21aの形状に特徴を有する。
The
図1C及び図1D(a)に示す通り、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2は、n型InP基板10上に、n型InPバッファ層11、n型InGaAsP下側ガイド層12、活性領域となるMQW層13、p型InGaAsP上側ガイド層14、p型InPキャップ層15、p型InPクラッド層16、p型InGaAsコンタクト層17が、積層されている。ここで、MQW層13の井戸層及び障壁層は、ともに、不純物が添加されていないInGaAsPからなっており、MQW層13の層厚は、約0.25μmである。また、MQW層13の井戸層及び障壁層は、InGaAsPの代わりに、InGaAlAsなどを用いてもよい。p型InGaAsP上側ガイド層14、p型InPキャップ層15、p型InPクラッド層16、p型InGaAsコンタクト層17といったp型層に添加される不純物として、Znが用いられる。
As shown in FIG. 1C and FIG. 1D (a), the
これら多層構造のうち、導波路領域の外側が、n型InPバッファ層11の上面に至るまで除去されており、メサストライプ構造101が形成されている。n型InGaAsP下側ガイド層12からp型InGaAsコンタクト層17までの層厚の合計が、メサストライプ構造101の高さであり、メサストライプ構造101の高さは、約3.5μmである。また、図1C及び図1D(a)の断面図に示すメサストライプ構造101の幅は、約1.5μmである。
Of these multilayer structures, the outside of the waveguide region is removed up to the upper surface of the n-type
メサストライプ構造101の両側が、埋め込み層18によって、埋め込まれている。ここで、埋め込み層18は、Ruが不純物として添加されたInPからなっている。前述の通り、埋め込み層18が、メサストライプ構造101の上面より、さらに結晶成長される際に、埋め込み層18の結晶構造により、(111)B面に沿って、斜面状に広がって積層される。埋め込み層18の上面は、メサストライプ構造の上面の両側にそれぞれ広がる上面斜面部と、さらにその両側に、n型InP基板10と平行に広がる上面平坦部からなっている。
Both sides of the
ここで、埋め込み層18の下面から、埋め込み層18の上面平坦部までの距離を、埋め込み層18の層厚とする。当該実施形態に係る埋め込み層18の層厚は、7μmである。この層厚は、従来のEA変調器集積型DFBレーザ素子1の埋め込み層18の典型的な層厚である5μmと比べると、2μm程度大きくなっている。前述の通り、埋め込み層18の層厚を従来より大きくすることにより、変調器部2の寄生容量を軽減する要因となっている。
Here, the distance from the lower surface of the buried
前述の通り、メサストライプ構造101の上面より上側に積層される際に、メサストライプ構造101の上面の両側を、(111)B面に沿って広がるので、埋め込み層18の層厚が大きくなるのに伴い、埋め込み層18の上面斜面部はさらに広がり、上面斜面部の面積も大きくなる。
As described above, since both sides of the upper surface of the
図1Cに示す通り、埋め込み層18の開口幅L4を、一方側の上面斜面部と上面平坦部の境界から、他方側の上面斜面部と上面平坦部の境界までの距離とする。この場合、埋め込み層18の開口幅L4は11μmである。
As shown in FIG. 1C, the buried
メサストライプ構造101及び埋め込み層18の上面には、絶縁膜であるパッシベーション膜21が形成されるが、メサストライプ構造101の上面の一部及び埋め込み層18の上面の一部には、パッシベーション膜21は形成されず、スルーホール21aとなっている。
A
メサストライプ構造101及び埋め込み層18の上方に、p型電極22が形成され、スルーホール21aを介して、p型電極22は、メサストライプ構造101の最上層にあるp型InGaAsコンタクト層17と接続している。また、n型InP基板10の下側に、n型電極23が設けられている。
A p-
図1D(b)は、図1D(a)に示すEA変調器のパッシベーション膜21の形状を示す図である。すなわち、図1D(b)の中央部に、パッシベーション膜21が形成されない領域があり、その領域がスルーホール21aである。なお、図1D(a)は、図1D(b)の中心付近を図中横方向に貫く断面に対応している。
FIG. 1D (b) is a diagram showing the shape of the
図1D(b)に示すパッシベーション膜21の内縁は、出射方向の前方(図中下側)に図中横方向に広がる前方部43と、前方部の両端からそれぞれ、出射方向(図中縦方向)に沿って延伸する延伸部と、さらに、その後方(図中上側)に図中横方向に広がる後方部44と、からなる。
The inner edge of the
図中左側のパッシベーション膜21の上側には、p型電極22の電極パッド部22aが設けられるので、出射方向に沿って延伸する延伸部のうち、図中左側の延伸部を、電極パッド側延伸部41と、図中右側の延伸部を、他方側延伸部42とする。
Since the
パッシベーション膜21の他方側延伸部42は、図16(b)に示す従来技術に係るEA変調器のパッシベーション膜21と異なり、埋め込み層18の右側の上面斜面部にまで、及んでいる。すなわち、他方側延伸部42は、メサストライプ構造101の上面の図中右端よりもさらに右側にあり、埋め込み層18の右側にある上面斜面部と上面平坦部の境界よりも左側にある。
Unlike the
パッシベーション膜21の電極パッド側延伸部41には、図中中央付近に、凹状の形状となる接合部41bがあり、接合部41bの前後にそれぞれ、電極パッド側延伸前方部41a、電極パッド側延伸後方部41cがある。電極パッド側延伸部41のうち、接合部41b以外の部分である、電極パッド側延伸前方部41a及び、電極パッド側延伸後方部41cは、他方側延伸部42と同様に、埋め込み層18の左側の上面斜面部にまで及んでいる。すなわち、電極パッド側延伸前方部41a及び、電極パッド側延伸後方部41cは、メサストライプ構造101の上面の図中左端よりもさらに左側にあり、埋め込み層18の左側にある上面斜面部と上面平坦部の境界より右側にある。
The electrode pad side extending portion 41 of the
パッシベーション膜21の内縁のうち、凹状の形状をした接合部41bにより、パッシベーション膜21が形成されない領域であるスルーホール21aは、凸状の形状をしている。前述の通り、p型電極22は、スルーホール21aを介して、メサストライプ構造101の最上層にあるp型InGaAsコンタクト層17と接続しているが、スルーホール21aのうち、パッシベーション膜21内縁の接合部41bに対応する凸状の領域により、電気的な接続がより確実なものとなる。
Of the inner edge of the
パッシベーション膜21の内縁のうち、電極パッド側延伸前方部41a及び電極パッド側延伸後方部41cと、他方側延伸部42とが、埋め込み層18の上面斜面部に及んでいることにより、図1D(b)に示す当該実施形態に係るスルーホール21aは、図16(b)に示す従来技術に係るスルーホール121aと比べて、面積が小さくなっている。
Among the inner edges of the
ここで、電極パッド側延伸前方部41a若しくは電極パッド側延伸後方部41cから、他方側延伸部42までの距離を、図1Cに示す通り、スルーホール幅L5として定義する。従来技術において、スルーホール幅L5は、埋め込み層18の開口幅L4と同じく約11μmとしていたところ、当該実施形態に係るスルーホール幅L5は、埋め込み層18の開口幅L4より小さい値である5μm程度とすることが可能となっている。
Here, the electrode pad side stretched
図2は、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2の上面図である。すなわち、図1Aに示す当該実施形態に係るEA変調器集積型DFBレーザ素子1のうち、変調器部2に該当する部分を、模式的に示したものである。図17と同様に、図1Dに示すパッシベーション膜21の上側に、p型電極22が形成されている。図2には、スルーホール21aが破線で示されており、p型電極22のうち、スルーホール21aより外方にある領域において、p型電極22の下側にパッシベーション膜21が配置されている。
FIG. 2 is a top view of the
図2に示す通り、p型電極22には、スルーホール21aを覆って、図中縦方向に延伸する領域と、さらに、図中左側に、電極パッドとなる領域と、を含んでいる。p型電極22のうち、電極パッドとなる領域には、電極パッド部22aがある。図2に示す通り、埋め込み層18の上面斜面部が露出することを防ぐために、スルーホール21aのみならず、パッシベーション膜21のうち内縁からさらに内側に位置する部分にまで、p型電極22は広がっている。
As shown in FIG. 2, the p-
それゆえ、前述の通り、スルーホール21aは、図17に示す従来技術に係るスルーホール121aと比べて、面積が小さくなっており、スルーホール21aを覆うように設けられるp型電極22も、同様に、従来技術に係るp型電極22よりも、面積が小さくなっている。
Therefore, as described above, the through
p型電極22の図中横側の幅のうち、電極パッド部22aが設けられていない部分における幅を、p型電極幅L6と定義する。従来技術において、p型電極幅は、11μmとなるスルーホール幅よりも大きく約13μm必要であったところ、当該実施形態に係るp型電極幅L6は、約5μmとなるスルーホール幅L5よりも大きく7μm程度とすることが可能となっている。
Of FIG lateral side of the width of the p-
これにより、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2において、p型電極22の面積増大を抑制しつつ、埋め込み層18の層厚を大きくすることが可能となる。これにより、リッジ導波路構造と比して、高出力の出射が可能となるBH構造において、寄生容量を低下させることが可能となる。
As a result, in the
従来技術において、パッシベーション膜21の内縁は、電極の電気的接続を重視して、埋め込み層18の上面斜面部には及ばないように形成されていた。これに対して、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2において、パッシベーション膜21の内縁に接合部41bを設けることにより、p型電極22と、メサストライプ構造101の上面との電気的接続を確保している。そして、パッシベーション膜21の延伸部のうち接合部41b以外の部分である、電極パッド側延伸前方部41a及び電極パッド側延伸後方部41cと、他方側延伸部42とが、埋め込み層18の上面斜面部に及ぶように形成されることにより、電極の面積が減少される構造となっている。
In the prior art, the inner edge of the
図1Eは、当該実施形態に係るEA変調器集積型DFBレーザ素子1の発振器部3の断面図である。図1Eは、図1Aに示すEA変調器集積型DFBレーザ素子1の1E−1E破線を貫く断面は表している。当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2と同様に、当該実施形態に係るEA変調器集積型DFBレーザ素子1の発振器部3も、BH構造を有している。
FIG. 1E is a cross-sectional view of the
当該実施形態に係るEA変調器集積型DFBレーザ素子1の発振器部3は、n型InP基板10上に、n型InPバッファ層11、n型InGaAsP下側ガイド層30、活性領域となるMQW層31、p型InGaAsP上側ガイド層32、InPスペーサ層33、回折格子層34、p型InPクラッド層16、p型InGaAsコンタクト層17が積層されている。そして、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2と同様に、これら多層構造がメサストライプ構造101となっており、メサストライプ構造101の両側が埋め込み層18で埋め込まれている。ここで、MQW層31は、MQW層13と同様に、MQW層13の井戸層及び障壁層は、ともに、不純物が添加されていないInGaAsPからなっている。また、MQW層13は、InGaAsPの代わりに、InGaAlAsなどを用いてもよいのも同様である。
The
当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2は、上記の通り、埋め込み層18の層厚が7μm、MQW層13の層厚が0.25μm、メサストライプ幅が1.5μm、メサストライプ構造101の高さが3.5μm、スルーホール幅L5が5μm、p型電極幅L6が7μmとなっている。当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2の帯域は、40.4GHz程度である。
In the
埋め込み層18がFeが不純物として添加されたInP層が用いる場合について、すでに前述した従来技術に係るEA変調器の帯域が15.3GHzであることと比較すると、約25GHzの帯域の向上がなされている。
When the buried
次に、図3Aから図11Bを用いて、当該実施形態に係るEA変調器集積型DFBレーザ素子1の製造方法を説明する。
Next, a manufacturing method of the EA modulator integrated
まず、変調器部2の多層構造の一部となる多層を形成する。すなわち、n型InP基板10上に、n型InPバッファ層11、n型InGaAsP下側ガイド層12、活性領域となるMQW層13、p型InGaAsP上側ガイド層14、p型InPキャップ層15を、有機金属気相成長法(Metal-Organic Chemical Vapor Deposition:以下、MO−CVDと記す)によって形成する。図3Aがこの工程後を示す上面図であり、図3Bが断面図である。図3Bは、図3Aに示す3B−3B破線を貫く断面を表している。
First, a multilayer that is a part of the multilayer structure of the
多層構造の最上層であるp型InPキャップ層15のうち、変調器部2の導波路領域の上方となる領域に、保護マスク51を形成する。その後、変調器部2となる領域以外の多層構造を、すなわち、発振器部3となる領域の多層構造を、エッチングにより、n型InPバッファ層11の上面に至るまで、除去する。図4Aがこの工程後を示す上面図であり、図4Bが断面図である。図4Bは、図4Aに示す4B−4B破線を貫く断面を表している。
A
次に、発振器部3の多層構造の一部となる多層を形成する。すなわち、発振器部3となる領域にあるn型InPバッファ層11上に、n型InGaAsP下側ガイド層30、活性領域となるMQW層31、p型InGaAsP上側ガイド層32、InPスペーサ層33、回折格子層34となるp型InGaAsP層52を、MO−CVDを用いて、形成する。このとき、変調器部2と発振器部3は、公知のバッドジョイント技術によって、光学的に接続する。図5Aがこの工程後を示す上面図であり、図5Bが断面図である。図5Bは、図5Aに示す5B−5B破線を貫く断面を表している。
Next, a multilayer that is part of the multilayer structure of the
さらに、p型InGaAsP層52に、干渉露光法によって回折格子(grating)を形成することにより、回折格子層34が形成される。回折格子を、干渉露光法によってではなく、電子線描画法(EB法)によって形成してもよい。また、前述の通り、変調器部2の上面のうち、導波路領域の上方となる領域には、保護マスク51が形成されているので、この領域には、回折格子が形成されない。図6Aがこの工程後を示す上面図であり、図6Bが断面図である。図6Bは、図6Aに示す6B−6B破線を貫く断面を表している。
Further, the
回折格子層34を形成後、変調器部2の上面に形成されている保護マスク51を除去する。さらに、変調器部2及び発振器部3の多層構造の上面に、p型InPクラッド層16、p型InGaAsコンタクト層17を形成する。ここで、p型InPクラッド層16の層厚とp型InGaAsコンタクト層17の層厚の合計が、約2μmとなるようにするとよい。図7Aがこの工程後を示す上面図であり、図7Bが断面図である。図7Bは、図7Aに示す7B−7B破線を貫く断面を表している。
After forming the
多層構造形成後、p型InGaAsコンタクト層17の上面のうち、導波路領域の上方となる領域に、保護膜53を形成する。その後、ドライエッチング若しくはウェットエッチングによって、多層構造のうち、保護膜53が上面に形成される領域以外の領域を、n型InPバッファ層11の上面に至るまで除去することにより、メサストライプ構造101を形成する。多層構造のうち、変調器部2のMQW層13や発振器部3のMQW層31の高さより十分低い高さまでエッチングを行い、エッチングの深さは、約3.5μmである。図8Aがこの工程後を示す上面図であり、図8B及び図8Cが断面図である。図8Bは、図8Aに示す8B−8B破線を貫く断面を、図8Cは、図8Aに示す8C−8C破線を貫く断面を、表している。
After the multilayer structure is formed, a
メサストライプ構造101を形成後、メサストライプ構造101の両側に、Ruが不純物として添加されたInP層を、550℃から570℃程度の成長温度で、結晶成長させることにより、埋め込み層18を形成する。これにより、BH構造が形成される。さらに、メサストライプ構造101の最上層であるp型InGaAsコンタクト層17のうち、変調器部2と発振器部3の境界付近の領域を、除去する。これにより、変調器部2のp型InGaAsコンタクト層17と、発振器部3のp型InGaAsコンタクト層17とが、電気的に絶縁される。それゆえ、除去されることにより生じる溝は、アイソレーション溝と呼ばれている。図9Aがこの工程後を示す上面図であり、図9B及び図9Cが断面図である。図9Bは、図9Aに示す9B−9B破線を貫く断面を、図9Cは、図9Aに示す9C−9C破線を貫く断面を、表している。
After forming the
アイソレーション溝を形成後、ウェハ表面全体に、パッシベーション膜21を形成し、その後、形成されるパッシベーション膜21のうち、変調器部2及び発振器部3となる領域それぞれの一部の領域を除去し、スルーホール21aとする。図10Aがこの工程後を示す上面図であり、図10B及び図10Cが断面図である。図10Bは、図10Aに示す10B−10B破線を貫く断面を、図10Cは、図10Aに示す10C−10C破線を貫く断面を、表している。
After forming the isolation groove, a
図10Aには、変調器部2及び発振器部3それぞれに設けられるスルーホール21aが表されている。ここで、スルーホール21aとは、多層上面のうち、パッシベーション膜21が形成されていない領域である。変調器部2のスルーホール21aの形状の詳細は、図1D(b)に示されている。前述の通り、スルーホール幅は5μmとする。これに対して、発振器部3のDFBレーザは、寄生容量の影響をあまり受けないので、従来通り、スルーホール21aは、埋め込み層18の一方側の上面斜面部と上面平坦部の境界から、他方側の埋め込み層18の上面斜面部と上面平坦部の境界に亘って設けられている。
FIG. 10A shows through
スルーホール21aを作成後、変調器部2及び発振器部3それぞれのスルーホール21aを覆うように、p型電極22をそれぞれ形成する。その後、ウェハの下面を、ウェハが100μm程度になるまで研磨加工し、n型電極23を形成し、ウェハ工程が完了する。図11Aがウェハ工程終了後を示す上面図であり、図11Bが断面図である。図11Bは、図11Aに示す11B−11B破線を貫く断面を、表している。図11Aには、変調器部2及び発振器部3それぞれに設けられるp型電極22が表されている。変調器部2のp型電極22の形状の詳細は、図2に示されている。前述の通り、p型電極幅L6は7μmとする。これに対して、発振器部3のDFBレーザは、寄生容量の影響をあまり受けないので、図11Aに示す通り、p型電極22は、導波路領域の両側に広がる形状をしている。
After forming the through
ウェハ工程終了後、さらに、ウェハをバー状に劈開し、変調器部2側の端面に反射防止膜35を、発振器部3側の端面に高反射膜36をそれぞれ形成し、さらに、チップ状態に劈開することにより、図1Aから図1Eに示す当該実施形態に係るEA変調器集積型DFBレーザ素子1は完成する。
After the wafer process is completed, the wafer is further cleaved into a bar shape, an
[第2の実施形態]
本発明の第2の実施形態に係る半導体光素子は、第1の実施形態と同様に、BH構造を有するEA変調器集積型DFBレーザ素子1である。当該実施形態に係るEA変調器集積型DFBレーザ素子1は、第1の実施形態に係るEA変調器集積型DFBレーザ素子1と、基本的な構成は同じであるが、変調器部2のパッシベーション膜21及びp型電極22の形状が、主に異なる。
[Second Embodiment]
The semiconductor optical device according to the second embodiment of the present invention is an EA modulator integrated
図12Aは、第1の実施形態に係るEA変調器集積型DFBレーザ素子1の上面模式図であり、図12Cは、従来技術に係るEA変調器集積型DFBレーザ素子1の上面模式図である。第1の実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2のパッシベーション膜21の内縁は、図1D(b)に示すように、電極パッド側延伸前方部41a及び電極パッド側延伸後方部41cと、他方側延伸部42とが、埋め込み層18の上面斜面部に及んでいることにより、第1の実施形態に係るスルーホール21aの面積は、従来技術に係るスルーホール121aの面積より、小さくすることが出来ている。
12A is a schematic top view of the EA modulator integrated
図12Aに示す通り、第1の実施形態に係るp型電極22が、スルーホール21aを覆って図中縦方向に延伸するとともに、電極パッド部22aを含んで形成されている。第1の実施形態に係るスルーホール21aの面積を小さくすることにより、スルーホールを覆って形成されるp型電極22の面積は、従来技術に係るp型電極22の面積より、小さくすることが出来ている。
As shown in FIG. 12A, the p-
p型電極22の外縁のうち、電極パッド部22aの反対側(右側)にあって、図中縦方向に延伸する部分は、右側の埋め込み層18の上面平坦部より内側にある。さらに、p型電極22の外縁のうち、電極パッド部22a側(左側)にあって、図中縦方向に延伸する部分の一部は、左側の埋め込み層18の上面平坦部より内側にある。
Of the outer edge of the p-
図12Bは、当該実施形態に係るEA変調器集積型DFBレーザ素子1の上面模式図である。当該実施形態に係るパッシベーション膜21の他方側延伸部42は、第1の実施形態に係るパッシベーション膜21の他方側延伸部42と同様に、右側の埋め込み層18の上面斜面部に及んでいる。
FIG. 12B is a schematic top view of the EA modulator integrated
当該実施形態に係るパッシベーション膜21の電極パッド側延伸部41は、第1の実施形態に係るパッシベーション膜21の電極パッド側延伸部41と異なり、そして、図16(b)に示す従来技術と同様に、左側の埋め込み層18の上面斜面部と上面平坦部の境界に位置している。すなわち、当該実施形態に係るパッシベーション膜21の電極パッド側延伸部41は、左側の埋め込み層18の上面斜面部には及んでいない。よって、第2の実施形態に係るスルーホール21aの面積は、従来技術に係るスルーホール121aの面積より、小さくすることが出来ている。
The electrode pad side extending portion 41 of the
図12Bに示す通り、当該実施形態に係るp型電極22が、スルーホール21aを覆って図中縦方向に延伸するとともに、電極パッド部22aを含んで形成されている。スルーホール21aの面積を小さくすることにより、スルーホール21aを覆って形成されるp型電極22の面積は、従来技術に係るp型電極22の面積より、小さくすることが出来ている。
As shown in FIG. 12B, the p-
当該実施形態に係るp型電極22の面積を、従来技術に係るp型電極22の面積より、小さいことにより、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2において、p型電極22の面積増大を抑制しつつ、埋め込み層18の層厚を大きくすることが可能となる。これにより、リッジ導波路構造と比して、高出力の出射が可能となるBH構造において、寄生容量を低下させることが可能となる。
In the
当該実施形態に係るパッシベーション膜21の電極パッド側延伸部41は、図16(b)に示す従来技術と同様に、左側の埋め込み層18の上面斜面部と上面平坦部の境界に位置しており、当該実施形態に係るパッシベーション膜21の形状は、電極パッド側において、スルーホール21aの面積減少には寄与していない。それゆえ、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2は、第1の実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2と比較して、寄生容量を低下する効果よりも、p型電極22と、メサストライプ構造101の上面との電気的接続を確保を優先している構造となっている。
The electrode pad side extending portion 41 of the
図13は、当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2の断面図である。図13に示す当該実施形態に係る変調器部2の断面は、図1Aに示すEA変調器集積型DFBレーザ素子1の1C−1C破線を貫く断面に対応している。前述の通り、図1Cに示す第1の実施形態に係る変調器部2と異なり、当該実施形態の変調器部2のパッシベーション膜21の電極パッド側延伸部41は、図中左側の埋め込み層18の上面斜面部と上面平坦部の境界に位置している。すなわち、電極パッド側延伸部41は、埋め込み層18の上面斜面部には及んでいない。しかし、前述の通り、電極パッド部22a側と他方側にある他方側延伸部42は、埋め込み層18の上面斜面部に及んでいる。
FIG. 13 is a cross-sectional view of the
これにより、当該実施形態に係るスルーホール幅L5は、第1の実施形態に係るスルーホール幅L5の値である5μmより大きくなり、7.5μmである。それに伴い、当該実施形態に係るp型電極幅L6は、第1の実施形態に係るp型電極幅L6の値である7μmより大きくなり、9.5μmである。 As a result, the through hole width L 5 according to the present embodiment is larger than 5 μm, which is the value of the through hole width L 5 according to the first embodiment, and is 7.5 μm. Accordingly, the p-type electrode width L 6 according to this embodiment is larger than 7 μm, which is the value of the p-type electrode width L 6 according to the first embodiment, and is 9.5 μm.
当該実施形態に係るEA変調器集積型DFBレーザ素子1は、それ以外の寸法は、第1の実施形態に係るEA変調器集積型DFBレーザ素子1と同じにとる。すなわち、埋め込み層18の層厚が7μm、MQW層13の層厚が0.25μm、メサストライプ幅が1.5μm、メサストライプ構造101の高さが3.5μm、スルーホール幅L5が7.5μm、p型電極幅L6が9.5μmとなっている。当該実施形態に係るEA変調器集積型DFBレーザ素子1の変調器部2の帯域は、39.1GHz程度である。
The EA modulator integrated
埋め込み層18がFeが不純物として添加されたInP層が用いる場合について、すでに前述した従来技術に係るEA変調器の帯域が15.3GHzであることと比較すると、約24GHzの帯域の向上がなされている。
In the case where the buried
当該実施形態に係るEA変調器集積型DFBレーザ素子1の製造方法は、第1の実施形態に係るEA変調器集積型DFBレーザ素子1の製造方法と、基本的な構成は同じである。当該実施形態に係るEA変調器集積型DFBレーザ素子1の製造方法は、第1の実施形態に係るEA変調器集積型DFBレーザ素子1の製造方法と、パッシベーション膜21を形成する工程において形成されるパッシベーション膜21の形状と、p型電極22を形成する工程において形成されるp型電極22の形状が、主に異なる。
The manufacturing method of the EA modulator integrated
本発明は、パッシベーション膜21の内縁のうち、出射方向に延伸する延伸部の少なくとも一部が、埋め込み層18の上面斜面部に及んでいることを特徴としている。延伸部の少なくとも一部が、埋め込み層18の上面斜面部に及んでいることにより、スルーホール21aの面積を、従来技術に係るスルーホール121aの面積より小さくすることが出来る。それに伴い、スルーホール21aを覆って形成されるp型電極22の面積を、従来技術に係るp型電極22の面積より、小さくすることが出来るので、半導体光素子の寄生容量を低下することが出来る。
The present invention is characterized in that, of the inner edge of the
スルーホール21aによって、p型電極22と、メサストライプ構造101の上面とが、電気的に接続されるので、パッシベーション膜21の内縁のうち、電極パッド部22a側の他方側にある他方側延伸部42の少なくとも一部が、埋め込み層18の上面斜面部に及んでいるのが、望ましい。これによって、p型電極22の面積を小さくすることが出来る。p型電極22の外縁のうち、電極パッド部22a側の他方側にあって出射方向に延伸する部分の少なくとも一部が、前記他方側の埋め込み層の上面平坦部より内側にあると、さらに望ましい。
Since the p-
他方側延伸部42すべてが、埋め込み層18の上面斜面部に及んでいると、さらに望ましい。これによって、p型電極22の面積をさらに小さくすることが出来る。p型電極22の外縁のうち、電極パッド部22a側の他方側にあって出射方向に延伸する部分すべてが、前記他方側の埋め込み層の上面平坦部より内側にあると、なお望ましい。
It is further preferable that the other
パッシベーション膜21の内縁のうち、電極パッド部22a側にある電極パッド側延伸部41の一部が、埋め込み層18の上面斜面部に及んでいるのが、さらに望ましい。これによって、p型電極22の面積をさらに小さくすることが出来る。p型電極22の外縁のうち、電極パッド部22a側にあって出射方向に延伸する部分の一部が、前記他方側の埋め込み層の上面平坦部より内側にあると、さらに望ましい。
It is further desirable that a part of the electrode pad side extending portion 41 on the
パッシベーション膜21の内縁のうち、電極パッド側延伸部41の一部が、埋め込み層18の上面斜面部に及んでいる場合、p型電極22と、メサストライプ構造101の上面との電気的接続を確保するために、パッシベーション膜21の内縁は、図2に示す接合部41bを有し、接合部41b以外の部分は、埋め込み層18の上面斜面部に及んでいるのが望ましい。
When a part of the electrode pad side extending portion 41 of the inner edge of the
パッシベーション膜21の内縁は、例えば図1D(b)に示す場合、メサストライプ構造101の上面の両側に広がる前方部43及び後方部44と、出射方向に延伸する電極パッド側延伸部41及び他方側延伸部42からなっており、パッシベーション膜21の形状は、出射方向に細長く延伸する形状となっている。前方部43及び前方部44に近傍において、図1D(b)とは異なり、パッシベーション膜21の内縁が大きく湾曲している場合もあり得るが、延伸部には、その両端部にあるそれら湾曲している曲線を含まないものとする。
For example, as shown in FIG. 1D (b), the inner edge of the
また、接合部41bの形状はいろいろと考えられるが、図2に示すように、パッシベーション膜21の内縁に凹型の屈曲形状となっており、接合部41bのうち、メサストライプ構造101の上面より外側にある部分については、埋め込み層18の上面斜面部と上面平坦部の境界か、その境界よりさらに外側に位置しているのが、望ましい。
Although the shape of the joint portion 41b can be considered variously, as shown in FIG. 2, the inner edge of the
パッシベーション膜21の形状、及び、p型電極22の形状を、必要としている帯域と、電気的接続とのバランス、また、p型電極22を形成する位置精度などを考慮に入れて、設計するとよい。
The shape of the
なお、第1の実施形態及び第2の実施形態に係るEA変調器集積型DFBレーザ素子1の埋め込み層18として、Ruが不純物として添加されたInP層が用いる場合について、上記に示しているが、不純物はRuに限定されることはなく、Feや、FeとRuの組み合わせなど他の金属であってもよい。
Although the case where an InP layer to which Ru is added as an impurity is used as the buried
しかし、FeとZnは相互拡散しやすいという特徴があるため、埋め込み層18に不純物としてFeが含まれる場合、埋め込み層18に含まれるFeと、メサストライプ構造101のp型となる多層に含まれるZnとが、相互拡散をする傾向がある。それゆえ、埋め込み層18に不純物としてFeが含まれると、埋め込み層18にZnが拡散してくるため、埋め込み層18の寄生容量が増大する。
However, Fe and Zn have a feature that they easily diffuse each other. Therefore, when Fe is contained as an impurity in the buried
これに対して、RuとZnは、FeとZnの場合と比べて、相互拡散は大幅に抑制されている。それゆえ、埋め込み層18として、Ruが不純物として添加されたInP層などの半導体層であるのが、望ましい。
On the other hand, interdiffusion of Ru and Zn is greatly suppressed compared to the case of Fe and Zn. Therefore, the buried
[第3の実施形態]
本発明の第3の実施形態に係る光送信モジュールは、第1の実施形態若しくは第2の実施形態に係るEA変調器集積型DFBレーザ素子1が搭載される光送信モジュール4である。光送信モジュール4は、35GHz程度の帯域における光送信が可能である。
[Third Embodiment]
The optical transmission module according to the third embodiment of the present invention is an optical transmission module 4 on which the EA modulator integrated
図14は、当該実施形態に係る光送信モジュール4の構成を表す図である。第1の実施形態若しくは第2の実施形態に係るEA変調器集積型DFBレーザ素子1は、50Ω終端抵抗が付いた窒化アルミ二ウム(AlN)製のチップキャリア70に、AuSnはんだを用いて、搭載されている。チップキャリア70は、温度調整手段であるペルチェ71の上側に搭載されており、それらが、パッケージ72に搭載されている。サーミスタ73、モニタフォトダイオード74、光アイソレータ75、及び、集光レンズ76が、さらに、パッケージ72に搭載されている。ここで、集光レンズ76は、光の出射先に接続されるファイバー77へ、光を集光するためのレンズである。
FIG. 14 is a diagram illustrating the configuration of the optical transmission module 4 according to this embodiment. In the EA modulator integrated
当該実施形態に係る光送信モジュール4の外部には、制御手段(図示せず)が設けられ、制御手段によって、光送信モジュール4に対して、APC(Auto Power Control)制御が行われる。すなわち、EA変調器集積型DFBレーザ素子1の後方端面より出力する後方出力光を、モニタフォトダイオード74は受光し、モニタ電流81として、制御手段へ出力する。モニタ電流81に対応して、EA変調器集積型DFBレーザ素子1の発振器部3に対して、レーザ駆動電流82が供給される。APC制御により、光送信モジュール4の出力光84の出力パワーを一定に保つことが可能となる。なお、EA変調器集積型DFBレーザ素子1の変調器部2に対しては、変調器駆動信号83が供給される。
Control means (not shown) is provided outside the optical transmission module 4 according to this embodiment, and APC (Auto Power Control) control is performed on the optical transmission module 4 by the control means. That is, the
また、制御手段によって、光送信モジュール4に対して、ATC(Auto Temperature Control)制御が行われる。すなわち、サーミスタ73は、EA変調器集積型DFBレーザ素子1の温度を検知し、その温度をモニタ温度85として、制御手段へ出力する。モニタ温度85に対応して、ペルチェ71に対して、ペルチェ駆動電流86が供給される。ATC制御により、EA変調器集積型DFBレーザ素子1の温度を一定に保つことが可能となる。
Further, ATC (Auto Temperature Control) control is performed on the optical transmission module 4 by the control means. That is, the
同様に、当該実施形態に係る光送受信モジュールは、第1の実施形態若しくは第2の実施形態に係るEA変調器集積型DFBレーザ素子1が搭載される光送信部と、公知の光受信部を備える光送受信モジュール5である。光送受信モジュール5の光送信部の構成は、光送信モジュール4の構成と同様のものとする。
Similarly, the optical transceiver module according to this embodiment includes an optical transmission unit on which the EA modulator integrated
さらに、当該実施形態に係る光伝送装置は、上記の光送信モジュール4若しくは光送受信モジュール5が搭載される光伝送装置6である。光伝送装置6の他の構成については、公知のものと同じである。 Furthermore, the optical transmission apparatus according to this embodiment is the optical transmission apparatus 6 on which the optical transmission module 4 or the optical transmission / reception module 5 is mounted. Other configurations of the optical transmission device 6 are the same as those known.
なお、パッケージ72は、金属素材をボックス型に加工したものである。パッケージ72は、熱伝導率が高いCuW合金の底板、FeNi合金からなるフレーム、電気信号をパッケージ72内部に伝達するために配線パターンを形成したセラミックフィードスルー、リード端子、キャップをシーム溶接するためのシームリング、光を取り出す窓を気密封止するためのサファイヤガラス、レンズホルダや光ファイバを溶接固定するためのパイプ部材などの部品より構成されており、ロー材やAuSnはんだなどの接合材を用いて組み立てられている。
The
以上、本発明に係る半導体光素子、光送信モジュール、光送受信モジュール、及び、光伝送装置、及び、それらの製造方法について説明した。本発明は、半導体光素子に設けられる電極により生じる寄生容量の軽減を実現するものである。実施形態に係る半導体光素子として、EA変調器集積型DFBレーザ素子1を例として示したが、変調器部2の構造は、EA変調器に限定されることはない。例えば、マッハツェンダー型変調器など、他の変調器であってもよい。さらに、EA変調器集積型DFBレーザ素子1のように、変調器部2が発振器部3と同一半導体基板上に集積した変調器集積型半導体光素子に限定されることはない。本発明に係る半導体光素子は、レーザ素子の出力側の外部に設けられる外部変調器であってもよい。ここで、外部変調器とは、例えば、EA変調器やマッハツェンダー型変調器である。また、本発明に係る半導体光素子は、変調器に限定されることはなく、BH構造を有する他の半導体光素子の寄生容量低減する構造として、本発明を適用することは可能である。
The semiconductor optical device, the optical transmission module, the optical transmission / reception module, the optical transmission apparatus, and the manufacturing methods thereof according to the present invention have been described above. The present invention realizes reduction of parasitic capacitance caused by electrodes provided in a semiconductor optical device. Although the EA modulator integrated
1 EA変調器集積型DFBレーザ素子、2 変調器部、3 発振器部、4 光送信モジュール、5 光送受信モジュール、6 光伝送装置、10 n型InP基板、11 n型InPバッファ層、12 n型InGaAsP下側ガイド層、13 MQW層、14 p型InGaAsP上側ガイド層、15 p型InPキャップ層、16 p型InPクラッド層、17 p型InGaAsコンタクト層、18 埋め込み層、21 パッシベーション膜、21a スルーホール、22 p型電極、22a 電極パッド部、22b 埋め込み斜面部、22c メサストライプ上面部、23 n型電極、30 n型InGaAsP下側ガイド層、31 MQW層、32 p型InGaAsP上側ガイド層、33 InPスペーサ層、34 回折格子層、35 反射防止膜、36 高反射膜、41 電極パッド側延伸部、41a 電極パッド側延伸前方部、41b 接合部、41c 電極パッド側延伸後方部、42 他方側延伸部、43 前方部、44 後方部、51 保護マスク、52 p型InGaAsP層、53 保護膜、70 チップキャリア、71 ペルチェ、72 パッケージ、73 サーミスタ、74 モニタフォトダイオード、75 光アイソレータ、76 集光レンズ、77 ファイバー、81 モニタ電流、82 レーザ駆動電流、83 変調器駆動信号、84 出力光、85 モニタ温度、86 ペルチェ駆動電流、101 メサストライプ構造、121a スルーホール、201 p型InPキャップ層、202 ポリイミド樹脂、203 ローメサ構造、C1 パッド部容量、C2a,C2b 斜面部容量、C3 ジャンクション容量、Call 寄生容量。 DESCRIPTION OF SYMBOLS 1 EA modulator integrated DFB laser element, 2 modulator part, 3 oscillator part, 4 optical transmission module, 5 optical transmission / reception module, 6 optical transmission apparatus, 10 n-type InP substrate, 11 n-type InP buffer layer, 12 n-type InGaAsP lower guide layer, 13 MQW layer, 14 p-type InGaAsP upper guide layer, 15 p-type InP cap layer, 16 p-type InP clad layer, 17 p-type InGaAs contact layer, 18 buried layer, 21 passivation film, 21a through hole , 22 p-type electrode, 22a electrode pad part, 22b buried slope part, 22c mesa stripe upper surface part, 23 n-type electrode, 30 n-type InGaAsP lower guide layer, 31 MQW layer, 32 p-type InGaAsP upper guide layer, 33 InP Spacer layer, 34 diffraction grating layer, 35 antireflection film, 36 high reflection film, DESCRIPTION OF SYMBOLS 1 Electrode pad side extending | stretching part, 41a Electrode pad side extending | stretching front part, 41b Joint part, 41c Electrode pad side extending | stretching rear part, 42 Other side extending | stretching part, 43 Front part, 44 Back part, 51 Protection mask, 52 p-type InGaAsP layer , 53 Protective film, 70 Chip carrier, 71 Peltier, 72 Package, 73 Thermistor, 74 Monitor photodiode, 75 Optical isolator, 76 Condensing lens, 77 Fiber, 81 Monitor current, 82 Laser drive current, 83 Modulator drive signal, 84 output light, 85 monitor temperature, 86 Peltier drive current, 101 mesa stripe structure, 121a through hole, 201 p-type InP cap layer, 202 polyimide resin, 203 low mesa structure, C 1 pad part capacitance, C 2a , C 2b slope part capacity, C 3 junction capacitance, C all parasitic Amount.
Claims (18)
前記変調器部は、
活性層を含むとともに出射方向に延伸するメサストライプ構造と、
前記メサストライプ構造の両側にそれぞれ隣接して配置されるとともに、積層方向へ進むにつれ前記メサストライプ構造の上面の両側からそれぞれ広がる斜面となる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層と、
前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、前記メサストライプ構造の上面及び前記埋め込み層の上面に形成されるパッシベーション膜と、
前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、前記埋め込み層の一方側の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで形成される、電極と、を備え、
前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、
前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及んでおり、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にある、
ことを特徴とする、半導体光素子。 A semiconductor optical device comprising a modulator unit that modulates and emits light input along an emission direction,
The modulator section is
A mesa stripe structure including an active layer and extending in the emission direction;
An upper surface slope portion that is disposed adjacent to both sides of the mesa stripe structure and that extends from both sides of the upper surface of the mesa stripe structure as it proceeds in the stacking direction ; An embedded layer having
A passivation film formed on the upper surface of the mesa stripe structure and the upper surface of the buried layer, except for a through-hole region extending on both sides of the upper surface of the mesa stripe structure and extending in the emission direction;
An electrode extending over the through-hole region and extending in the emission direction, and further including a wire connection pad region located above a part of the upper flat portion on one side of the buried layer; Prepared,
The inner edge of the passivation film is provided with extending portions extending along the emission direction on both sides of the upper surface of the mesa stripe structure,
The one side and out of the extending portion on the other side, at least in part, which extends to the upper surface inclined surface portion of the buried layer of the other side,
Of the outer edge of the electrode, at least a part of the portion extending in the emission direction on the other side is inside the outer edge of the upper surface slope portion of the buried layer on the other side,
A semiconductor optical device.
前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及んでいる、
ことを特徴とする、半導体光素子。 The semiconductor optical device according to claim 1,
All of the extending portions on the other side extend to the upper surface slope portion of the buried layer on the other side,
A semiconductor optical device.
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にある、
ことを特徴とする、半導体光素子。 The semiconductor optical device according to claim 2,
Of the outer edge of the electrode, all the portions on the other side and extending in the emission direction are inside the outer edge of the upper surface slope portion of the buried layer on the other side,
A semiconductor optical device.
前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、
前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及んでいる、
ことを特徴とする、半導体光素子。 A semiconductor optical device according to any one of claims 1 to 3 ,
The extension portion on the one side of the passivation film includes a joint portion with the wire connection region of the electrode,
Of the extended portion on the one side of the passivation film, all but the portion that becomes the bonding portion extends to the upper surface slope portion of the buried layer on the one side.
A semiconductor optical device.
電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面斜面部の外縁より内側にある、
ことを特徴とする、半導体光素子。 The semiconductor optical device according to claim 4 ,
Of the outer edge of the electrode, a part of the portion extending in the emission direction on the one side is inside the outer edge of the upper surface slope portion of the buried layer on the one side,
A semiconductor optical device.
前記埋め込み層は、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含む、
ことを特徴とする、半導体光素子。 A semiconductor optical device according to any one of claims 1 to 5 ,
The buried layer includes a semiconductor to which iron or ruthenium or a combination thereof is added as an impurity.
A semiconductor optical device.
前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器である、
ことを特徴とする、半導体光素子。 A semiconductor optical device according to any one of claims 1 to 6 ,
The modulator section is an electroabsorption modulator or a Mach-Zehnder modulator.
A semiconductor optical device.
活性層を含むとともに出射方向に延伸するメサストライプ構造を形成する工程と、
積層方向へ進むにつれ前記メサストライプ構造の上面の両側からそれぞれ広がる斜面となる上面斜面部と、さらにその外側にそれぞれ広がる上面平坦部とを有する埋め込み層を、前記メサストライプ構造の両側にそれぞれ隣接して、形成する工程と、
前記メサストライプ構造の上面及び前記埋め込み層の上面に、前記メサストライプ構造の上面の両側に広がるとともに出射方向に沿って延伸するスルーホール領域を除いて、パッシベーション膜を形成する工程と、
前記スルーホール領域を覆って前記出射方向に延伸するとともに、さらに、一方側の前記埋め込み層の上面平坦部の一部の上方に位置するワイヤ接続パッド領域を含んで、電極を形成する工程とを、含み、
前記パッシベーション膜の内縁には、前記メサストライプ構造の上面の両側を出射方向に沿って延伸する延伸部をそれぞれ備え、
前記パッシベーション膜を形成する工程において、
前記一方側とは他方側にある前記延伸部のうち、少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成し、
前記電極を形成する工程において、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分の少なくとも一部は、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にあるように、前記電極を形成する、
ことを特徴とする、半導体光素子の製造方法。 A method for manufacturing a semiconductor optical device comprising a modulator unit that modulates and emits light input along an emission direction,
Forming a mesa stripe structure including an active layer and extending in the emission direction;
As proceeding in the laminating direction, an embedded layer having a top slope portion that becomes a slope that spreads from both sides of the top surface of the mesa stripe structure and a flat top portion that spreads outward from each other is adjacent to both sides of the mesa stripe structure. And forming the process,
Forming a passivation film on the top surface of the mesa stripe structure and the top surface of the buried layer, excluding through-hole regions extending on both sides of the top surface of the mesa stripe structure and extending along the emission direction;
Covering the through-hole region and extending in the emission direction, and further including a wire connection pad region located above a part of the upper surface flat portion of the buried layer on one side, and forming an electrode; , Including,
The inner edge of the passivation film is provided with extending portions extending along the emission direction on both sides of the upper surface of the mesa stripe structure,
In the step of forming the passivation film,
The one side and out of the extending portion on the other side, at least in part, to span the upper surface inclined surface portion of the buried layer of the other side, to form the passivation film,
In the step of forming the electrode,
The electrode is formed such that at least a part of the outer edge of the electrode on the other side and extending in the emission direction is on the inner side of the outer edge of the upper surface slope portion of the buried layer on the other side. ,
A method of manufacturing a semiconductor optical device.
前記パッシベーション膜を形成する工程において、
前記他方側にある前記延伸部すべてが、前記他方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成する、
ことを特徴とする、半導体光素子の製造方法。 A method of manufacturing a semiconductor optical device according to claim 9 ,
In the step of forming the passivation film,
Forming the passivation film so that all of the extending portions on the other side reach the upper surface slope portion of the buried layer on the other side,
A method of manufacturing a semiconductor optical device.
前記電極を形成する工程において、
前記電極の外縁のうち、前記他方側にあって出射方向に延伸する部分すべてが、前記他方側の前記埋め込み層の上面斜面部の外縁より内側にあるように、前記電極を形成する、
ことを特徴とする、半導体光素子の製造方法。 It is a manufacturing method of the semiconductor optical element according to claim 10 ,
In the step of forming the electrode,
Of the outer edge of the electrode, the electrode is formed so that all the portions on the other side and extending in the emission direction are inside the outer edge of the upper surface slope portion of the buried layer on the other side.
A method of manufacturing a semiconductor optical device.
前記パッシベーション膜を形成する工程において、
前記パッシベーション膜の前記一方側の前記延伸部には、前記電極の前記ワイヤ接続領域との接合部を備え、
前記パッシベーション膜の前記一方側の前記延伸部のうち、前記接合部となる部分以外のすべてが、前記一方側の前記埋め込み層の上面斜面部に及ぶように、前記パッシベーション膜を形成する、
ことを特徴とする、半導体光素子の製造方法。 A method of manufacturing a semiconductor optical device according to any one of claims 9 to 11 ,
In the step of forming the passivation film,
The extension portion on the one side of the passivation film includes a joint portion with the wire connection region of the electrode,
Forming the passivation film so that all of the extension part on the one side of the passivation film, except for the part serving as the bonding part, reaches the upper-surface slope part of the buried layer on the one side;
A method of manufacturing a semiconductor optical device.
前記電極を形成する工程において、
電極の外縁のうち、前記一方側にあって出射方向に延伸する部分の一部が、前記一方側の前記埋め込み層の上面斜面部の外縁より内側にあるように、前記電極を形成する、
ことを特徴とする、半導体光素子の製造方法。 A method of manufacturing a semiconductor optical device according to claim 12 ,
In the step of forming the electrode,
Of the outer edge of the electrode, forming the electrode so that a part of the portion extending in the emission direction on the one side is inside the outer edge of the upper surface slope portion of the buried layer on the one side,
A method of manufacturing a semiconductor optical device.
前記埋め込み層を形成する工程において、
前記埋め込み層を、鉄又はルテニウム、若しくは、それらの組み合わせを、不純物として添加した半導体を含んで、形成する、
ことを特徴とする、半導体光素子の製造方法。 A method for manufacturing a semiconductor optical device according to any one of claims 9 to 13 ,
In the step of forming the buried layer,
Forming the buried layer including a semiconductor to which iron or ruthenium or a combination thereof is added as an impurity;
A method of manufacturing a semiconductor optical device.
前記変調器部は、電界吸収型変調器、若しくは、マッハツェンダー型変調器である、
ことを特徴とする、半導体光素子の製造方法。 A method for manufacturing a semiconductor optical device according to any one of claims 9 to 14 ,
The modulator section is an electroabsorption modulator or a Mach-Zehnder modulator.
A method of manufacturing a semiconductor optical device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010009484A JP5534826B2 (en) | 2010-01-19 | 2010-01-19 | Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010009484A JP5534826B2 (en) | 2010-01-19 | 2010-01-19 | Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011151088A JP2011151088A (en) | 2011-08-04 |
| JP2011151088A5 JP2011151088A5 (en) | 2012-11-08 |
| JP5534826B2 true JP5534826B2 (en) | 2014-07-02 |
Family
ID=44537841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010009484A Active JP5534826B2 (en) | 2010-01-19 | 2010-01-19 | Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5534826B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11880098B2 (en) | 2022-03-03 | 2024-01-23 | Lumentum Japan, Inc. | Semiconductor optical device |
| CN120303842A (en) * | 2022-12-13 | 2025-07-11 | 三菱电机株式会社 | Optical semiconductor integrated device |
| JP7667524B2 (en) | 2022-12-26 | 2025-04-23 | 日亜化学工業株式会社 | Semiconductor laser element |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002228994A (en) * | 2001-01-30 | 2002-08-14 | Furukawa Electric Co Ltd:The | Semiconductor optical device and method of manufacturing the same |
| JP4105403B2 (en) * | 2001-04-26 | 2008-06-25 | 日本オプネクスト株式会社 | Manufacturing method of semiconductor optical integrated device |
| JP2006173465A (en) * | 2004-12-17 | 2006-06-29 | Opnext Japan Inc | Modulator integrated laser and optical module |
-
2010
- 2010-01-19 JP JP2010009484A patent/JP5534826B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011151088A (en) | 2011-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5467953B2 (en) | Semiconductor optical device, optical transmission module, optical transmission / reception module, and optical transmission device | |
| JP7267370B2 (en) | Optical semiconductor device, optical module, and method for manufacturing optical semiconductor device | |
| JP4105403B2 (en) | Manufacturing method of semiconductor optical integrated device | |
| JP4928988B2 (en) | Semiconductor optical device and manufacturing method thereof | |
| US6798807B2 (en) | Semiconductor laser and semiconductor laser module | |
| JP5767864B2 (en) | Optical element, modulator module including optical element, laser integrated modulator module including optical element, and method of manufacturing optical element | |
| JP5451332B2 (en) | Optical semiconductor device | |
| US7809038B2 (en) | Electro-absorption optical modulator integrated with a laser to produce high speed, uncooled, long distance, low power, 1550 nm optical communication device with optimized parameters | |
| CN103515841B (en) | Optical semiconductor device and manufacture method thereof | |
| JP3941296B2 (en) | Modulator, semiconductor laser device with modulator, and manufacturing method thereof | |
| US12136797B2 (en) | Semiconductor optical device and optical transceiver module | |
| JP2019008179A (en) | Semiconductor optical device | |
| JP2008010484A (en) | Semiconductor optical element and optical transmission module | |
| JP7457485B2 (en) | Embedded semiconductor optical device | |
| JP5534826B2 (en) | Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof | |
| JP2010072495A (en) | Coaxial type semiconductor optical module | |
| JP7224539B2 (en) | Semiconductor optical integrated device | |
| JP5043880B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2012002929A (en) | Method for manufacturing semiconductor optical element, laser module, and optical transmission apparatus | |
| JP7134350B2 (en) | Semiconductor optical integrated device and method for manufacturing semiconductor optical integrated device | |
| US20210044083A1 (en) | Buried-type semiconductor optical device | |
| US7310362B2 (en) | Semiconductor light emitting device and semiconductor light emitting apparatus | |
| JP2012209583A (en) | Laser device and optical transmitter module | |
| JP7778551B2 (en) | Integrated semiconductor optical device | |
| JP2019007997A (en) | Semiconductor optical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5534826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |