Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5534945B2 - アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ - Google Patents
[go: Go Back, main page]

JP5534945B2 - アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ - Google Patents

アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ Download PDF

Info

Publication number
JP5534945B2
JP5534945B2 JP2010123030A JP2010123030A JP5534945B2 JP 5534945 B2 JP5534945 B2 JP 5534945B2 JP 2010123030 A JP2010123030 A JP 2010123030A JP 2010123030 A JP2010123030 A JP 2010123030A JP 5534945 B2 JP5534945 B2 JP 5534945B2
Authority
JP
Japan
Prior art keywords
thin film
alkylsilane
substrate
film transistor
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010123030A
Other languages
English (en)
Other versions
JP2011249666A (ja
Inventor
尚 串田
裕義 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teijin Ltd
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teijin Ltd filed Critical Teijin Ltd
Priority to JP2010123030A priority Critical patent/JP5534945B2/ja
Publication of JP2011249666A publication Critical patent/JP2011249666A/ja
Application granted granted Critical
Publication of JP5534945B2 publication Critical patent/JP5534945B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、アルキルシラン積層体、及びその製造方法に関する。また、本発明は、薄膜トランジスタ、特に有機半導体膜を有する薄膜トランジスタに関する。
近年、薄膜トランジスタ(TFT)に代表される半導体素子は、液晶等の表示装置、太陽電池パネル等のさまざまな用途に用いられるようになっている。現在主に用いられている半導体素子、特にシリコンを半導体材料として用いる半導体素子は、製造時にCVDやスパッタリング等の真空プロセスを用いることから、製造コストが高い。またこのような半導体素子では、プロセス温度の点から、高分子フィルム等の上に形成したフレキシブル素子とすることが難しい。
将来的に実用化が期待される軽量でフレキシブルな素子やRF−ID(Radio Frequency IDentification)等の低コストが要求される分野において、簡便な方法で作製できる有機半導体素子をアクティブ素子に適用することが検討されている。このような有機半導体素子の製造で用いる真空蒸着装置や塗布装置は、無機半導体の製造で用いられるCVD装置やスパッタリング装置と比較して安価である。また、有機半導体素子の製造では、プロセス温度が低いため、有機半導体素子を高分子フィルムや紙等の上に形成することも可能である。
有機半導体を用いる薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜及び有機半導体膜を基板上に有している。このような薄膜トランジスタでは、ゲート絶縁膜によってソース電極及びドレイン電極とゲート電極とを絶縁し、且つゲート電極に印加される電圧によってソース電極からドレイン電極へと有機半導体を通って流れる電流を制御する。
ここで、有機半導体膜は、低分子化合物又は高分子化合物の集合体である。低分子系の有機半導体材料としては、ペンタセンやチオフェンオリゴマー等のアセン系化合物(直線状に縮合した縮合多環化合物)等が知られている。また、高分子系の有機半導体材料としては、レジオレギュラーポリアルキルチオフェン(P3AT)、ポリ(フルオレンビチオフェン)(F8T2)などが知られている。
有機薄膜トランジスタで高いスイッチング特性を得るためには、有機半導体膜の電荷移動度を高める必要がある。有機半導体膜の電荷移動度を向上させる方法としては、有機半導体膜を形成する有機半導体分子を高度に配向させることが行われてきた。そのような高い配向を有する有機半導体膜を形成する方法としては、有機半導体膜を堆積させる基板又はゲート絶縁膜表面を表面処理すること、特に有機半導体膜を堆積させるゲート絶縁膜表面を自己組織化単分子膜(SAM:Self−Assembled Monolayer)で被覆することが知られている(特許文献1及び2、並びに非特許文献1〜3)。
ここで、有機半導体膜を堆積させる基板又はゲート絶縁膜としては、酸化ケイ素薄膜を用いることができ、またこの基板又はゲート絶縁膜を被覆するSAMとしては、オルガノシラン単分子膜、例えばアルキルシラン単分子膜を用いることができる。
このように予めSAMによる表面修飾を行った基板又はゲート絶縁膜上に有機半導体膜を形成すると、有機半導体膜の電荷移動度が向上し、それによってアモルファスシリコンからなる現行のTFTを上回る電荷移動度を有する有機TFTも報告さている。
なお、シリカ等のOH基を有する基板の表面を、オルガノシラン(シランカップリング剤)等のSAMによって改質するための種々の技術が公知であり(非特許文献4)、溶液中において基板のOH基とオルガノシランとのシランカップリング反応を進める溶液法、及びオルガノシランの蒸気を用いて気相中で反応を行う気相法が、代表的な形成法として知られている。また、溶液法に関しては、水の含有率が低い溶液中においてシランカップリング反応を行うことによって平坦性の高いSAMが得られることが知られている(非特許文献5)。
また、マイクロコンタクトプリント法を用いてオルガノシラン薄膜を形成する方法も知られている(非特許文献6)。この場合、パターンを有するスタンプにオルガノシランを塗布し、そしてこのカップリング剤を基板に転写することによって、オルガノシラン薄膜をパターニングして形成することも可能となる。
特開2005−79560号公報 特開2009−59751号公報
H.Sirringhaus他,Nature,40巻,pp4509−4521,1999年 A.Salleo他,Applied Physics Letters,81巻23号,pp4383−4385,2002年 Y.Y.Lin他,IEEE Trans Electron Devices,44巻,pp1325−1331,1997年 S.Onclin他、 Angewandte Chemie International Edition, 44巻、p6282−6304、2005年 Y.Wang他、Langmuir、19巻、1159−1167頁、2003年 N.L.Jeon他、 Langmuir、13巻、p3382−3391、1997年
上記のように、有機半導体膜を自己組織化単分子膜(SAM)上に形成することによって有機半導体膜を構成する有機半導体分子を高度に配向させ、それによって有機半導体膜の電荷移動度を向上させ、且つスイッチング速度や電流のオン/オフ比を向上させることが行われてきた。しかしながら、このような改良にもかかわらず、有機半導体膜の特性を更に改良することが求められている。
本発明の目的は、優れた半導体特性を有する有機半導体膜を得ることを可能にするアルキルシラン積層体を提供することである。このような積層体は、有機薄膜トランジスタのために有用に使用できる。また、本発明の目的は、このようなアルキルシラン積層体を容易に製造する方法を提供することである。
本件発明者は、制御された雰囲気下でのコンタクトプリント法によって得られたアルキルシランのSAMが上記の課題を解決できることを見出して、下記の本発明に想到した。
〈1〉表面に水酸基を有する下地層、及び上記下地層上に形成されているアルキルシラン薄膜を有する、アルキルシラン積層体であって、上記アルキルシラン薄膜の臨界表面エネルギーEcとアルキルシランの炭素数xとが下記の式(1)を満たす、アルキルシラン積層体:
Ec≦29.00−0.63x (mN/m) (1)
〈2〉上記アルキルシラン薄膜の平均厚みが10nm以下である、上記〈1〉項記載の積層体。
〈3〉上記アルキルシラン薄膜の粗さRaが1nm以下である、上記〈1〉又は〈2〉項記載の積層体。
〈4〉上記アルキルシラン薄膜がシロキサンオリゴマーを含有する、上記〈1〉〜〈3〉項のいずれか記載の積層体。
〈5〉上記アルキルシランが直鎖アルキルシランである、上記〈1〉〜〈4〉項のいずれか記載の積層体。
〈6〉上記アルキルシラン薄膜が、トリクロロアルキルシラン又はトリアルコキシアルキルシランを原料とする、上記〈1〉〜〈5〉項のいずれか記載の積層体。
〈7〉上記下地層の水酸基を有する表面が、シリカによって提供されている、上記〈1〉〜〈6〉項のいずれか記載の積層体。
〈8〉上記下地層の水酸基を有する表面が、高分子基板上に積層されたシリカ層によって提供されている、上記〈1〉〜〈7〉項のいずれか記載の積層体。
〈9〉上記アルキルシランの炭素数が10以上である、上記〈1〉〜〈8〉項のいずれか記載の積層体。
〈10〉湿度5%以下の雰囲気におけるコンタクトプリント法によって、上記アルキルシラン薄膜を上記下地層上に形成することを含む、上記〈1〉〜〈9〉項のいずれか記載の積層体を製造する方法。
〈11〉ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜及び有機半導体膜を基板の一方の面上に有し、上記ゲート絶縁膜によって上記ソース電極及び上記ドレイン電極と上記ゲート電極とを絶縁し、且つ上記ゲート電極に印加される電圧によって上記ソース電極から上記ドレイン電極へと上記有機半導体を通って流れる電流を制御する、薄膜トランジスタであって、
上記薄膜トランジスタが、アルキルシラン薄膜を更に有し、上記基板又はゲート絶縁膜が、表面に水酸基を有し、上記アルキルシラン薄膜が、表面に水酸基を有する上記基板又はゲート絶縁膜上に形成されており、且つ上記アルキルシラン薄膜の臨界表面エネルギーEcとアルキルシランの炭素数xとが下記の式(1)を満たす、薄膜トランジスタ:
Ec≦29.00−0.63x (mN/m) (1)
本発明のアルキルシラン積層体によれば、その上に有機半導体膜を形成したときに、有機半導体膜が優れた半導体特性、例えば立ち上がり特性を有することができる。また、アルキルシラン積層体を製造する本発明の方法によれば、本発明のアルキルシラン積層体を得ること、特に本発明のアルキルシラン積層体を短時間で得ることができる。
図1は、本発明の薄膜トランジスタの第1の例を示す図である。 図2は、本発明の薄膜トランジスタの第2の例を示す図である。 図3は、本発明の薄膜トランジスタの第3の例を示す図である。 図4は、本発明の薄膜トランジスタの第4の例を示す図である。 図5は、本発明の薄膜トランジスタの第5の例を示す図である。 図6は、実施例及び比較例のアルキルシラン薄膜の臨界表面エネルギー(Ec)とアルキル鎖の炭素数(x)との関係を示す図である。
以下では、下地層及びこの下地層上に形成されているアルキルシラン薄膜を有する本発明のアルキルシラン積層体を、薄膜トランジスタに関して詳細に説明する。ただし本発明のアルキルシラン積層体の用途は、以下の態様に限定されるものではない。
《薄膜トランジスタ》
本発明の薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜及び有機半導体膜を基板の一方の面上に有し、ゲート絶縁膜によってソース電極及びドレイン電極とゲート電極とを絶縁し、且つゲート電極に印加される電圧によってソース電極からドレイン電極へと有機半導体膜を通って流れる電流を制御する。
本発明の薄膜トランジスタは、ゲート電極に印加される電圧によってソース電極からドレイン電極へと有機半導体を通って流れる電流を制御できる任意の構造を有する。したがって例えば本発明の薄膜トランジスタは、図1〜図5で示す構造を有することができる。
ここで、図1に示す態様では、下地層(Under)としての基板(Sub)上にアルキルシラン薄膜(AS)が形成されており、その上にソース電極(S)、ゲート電極(G)及び有機半導体膜(Semi)が形成されており、有機半導体膜(Semi)上にゲート絶縁膜(Ins)が形成されており、更にこのゲート絶縁膜(Ins)上にゲート電極(G)が形成されている。なお、図5に示すように、基板(Sub)はゲート電極(G)を兼ねさせることもできる。
本発明の薄膜トランジスタでは、基板又はゲート絶縁膜が表面に水酸基を有し、薄膜トランジスタが、アルキルシラン薄膜を更に有し、アルキルシラン薄膜が、表面に水酸基を有する基板又はゲート絶縁膜上に直接に形成されており、且つ有機半導体膜が、アルキルシラン薄膜上に直接に形成されている。すなわち、本発明の薄膜トランジスタでは、下地層(Under)が、薄膜トランジスタの基板(Sub)又はゲート絶縁膜(Ins)として用いられ、且つこの下地層(Under)上に形成されているアルキルシラン薄膜(AS)上に直接に、有機半導体膜(Semi)が形成されている。
本発明の薄膜トランジスタの一般的な構成に関しては、特許文献1及び2等を参照することができるが、以下では本発明の薄膜トランジスタの各部についてより具体的に説明する。
〈薄膜トランジスタ−基板〉
本発明の薄膜トランジスタの基板は、その一方の面上に、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜、有機半導体膜及びアルキルシラン薄膜を積層させて薄膜トランジスタを形成できる任意の材料で作ることができる。したがって、基板としては、シリカ基板、ガラス基板、石英基板、アルミナ基板、チタニア基板、シリコン基板等の無機材料基板、金属基板、樹脂基板等を例示することができる。なお、この基板が導電性材料で作られる場合、基板がゲート電極を兼ねるようにすることもできる。
本発明の薄膜トランジスタでは、基板又はゲート絶縁膜が表面に水酸基を有し、表面に水酸基を有するこの基板又はゲート絶縁膜が、アルキルシラン薄膜のための下地層として用いられている。したがって、薄膜トランジスタの基板を、アルキルシラン薄膜のための下地層として用いる場合、アルキルシラン薄膜を積層する際に基板が表面に水酸基を有する必要がある。この場合、基板としては、シリカ基板、ガラス基板、石英基板、アルミナ基板、チタニア基板、熱酸化膜又は自然酸化膜付のシリコン基板、シリカ表面層を有する樹脂基板等を例示することができる。また、この場合の基板としては、表面に水酸基を有する樹脂層で被覆した樹脂基板、予め表面に水酸基を有する樹脂基板等を用いることもできる。
なお、薄膜トランジスタの基板は、用途に応じた任意の厚さを有することができる。
〈薄膜トランジスタ−絶縁膜〉
本発明の薄膜トランジスタのゲート絶縁膜は、ソース電極及びドレイン電極をゲート電極から絶縁するのに充分な絶縁性を有する任意の材料で製造することができる。したがってゲート絶縁膜は例えば、樹脂、金属酸化物、特にシリカ、ガラス、アルミナ、チタニア等で作ることができる。
上記記載のように、本発明の薄膜トランジスタでは、基板又はゲート絶縁膜が表面に水酸基を有し、表面に水酸基を有するこの基板又はゲート絶縁膜が、アルキルシラン薄膜のための下地層として用いられている。したがって、ゲート絶縁膜を、アルキルシラン薄膜のための下地層として用いる場合、アルキルシラン薄膜を積層する際にゲート絶縁膜が表面に水酸基を有する必要がある。この場合、ゲート絶縁膜としては、金属酸化物、特にシリカ、ガラス、アルミナ、チタニア等の膜を用いることができる。
なお、ゲート絶縁膜の厚さは、薄膜トランジスタを得るのに必要な任意の厚さとすることができる。
〈薄膜トランジスタ−アルキルシラン薄膜〉
本発明の薄膜トランジスタは、表面に水酸基を有する下地層としての基板又はゲート絶縁膜上に形成されているアルキルシラン薄膜を有する。ここで、このアルキルシラン薄膜は、シランカップリング反応を介して下地層の水酸基と結合している。
本発明の薄膜トランジスタでは、アルキルシラン薄膜の臨界表面エネルギー、すなわち下地層と反対側のアルキルシラン薄膜の表面の臨界表面エネルギーが下記の式(1)、特に式(2)、より特に(3)、更により特に(4)を満たす:
Ec≦29.00−0.63x (mN/m) (1)
Ec≦28.00−0.63x (mN/m) (2)
Ec≦27.00−0.63x (mN/m) (3)
Ec≦26.00−0.63x (mN/m) (4)
(ここで、Ecはジスマンプロットにより外挿して求めた臨界表面エネルギーであり、且つxはアルキルシランに含有される炭素数である)
これに対して、従来報告されているアルキルシラン膜の臨界表面エネルギーはおおよそ式(A)の関係式を満たすものであった:
Ec=30.50−0.63x (A)
(ここで、Ecはジスマンプロットにより外挿して求めた臨界表面エネルギーであり、且つxはアルキルシランに含有される炭素数である)
なお、本発明に関して、臨界界面エネルギーの値は、数種のぬれ指数標準液(JIS K 6768)を用いて接触角を測定してジスマンプロットによって得られる値である。
すなわち、本発明の薄膜トランジスタのアルキルシラン薄膜は、アルキルシランに含有される炭素数が同じである従来のアルキルシラン薄膜と比較して、小さい臨界表面エネルギーを有する。アルキルシラン薄膜の臨界表面エネルギーは、最外層の官能基とその密度に依存する。したがって、本発明の薄膜トランジスタのアルキルシラン薄膜では、アルキルシランに含有される炭素数が同じである従来のアルキルシラン薄膜と比較して膜密度が高く、それによって表面に存在するCH基の密度が高いと考えられる。
アルキルシラン薄膜の平均厚みは、10nm以下、7nm以下、5nm以下、又は3nm以下とすることができ、特にアルキルシラン薄膜が単分子層であることを確実にする厚さにすることができる。
ここで、本発明に関して、薄膜の平均厚みは光学的に測定される薄膜厚さであり、特に光を試料に照射し、試料から反射される光の偏光状態の変化を測定するエリプソメーターを用いて測定されるものである。
アルキルシラン薄膜の粗さRaは、1.0nm以下、0.7nm以下とすることができる。これは、この粗さが大きすぎる場合には、アルキルシラン薄膜上に形成される有機半導体膜の半導体特性が劣化する場合があることによる。
ここで、本発明に関して、平均算術粗さ(中心線平均粗さ)(Ra)は、JIS B0601−1994準拠で定義されるものである。具体的には、算術平均粗さ(Ra)は、粗さ曲線からその中心線の方向に基準長さlの部分を抜き取り、その抜き取り部分の中心線をX軸、縦倍率の方向をY軸とし、粗さ曲線をy=f(x)で表した時、下記の式によって表されるものである:
Figure 0005534945
アルキルシラン薄膜は、高さ30nm以上、10nm以上、5nm以上、又は3nm以上の突起を有していないことが好ましい。これは、アルキルシラン薄膜が大きすぎる突起を有する場合には、アルキルシラン薄膜上に形成される有機半導体膜の半導体特性が劣化する場合があることによる。
本発明のアルキルシラン薄膜を得るためのアルキルシランは特に制限されないが、直鎖アルキルシラン及び分岐鎖アルキルシラン、特に直鎖アルキルシランを例示することができる。アルキルシランの炭素数は、4以上、8以上、又は10以上であって、30以下、25以下であってよく、特に12〜22であってよい。アルキルシランの炭素数が少なすぎる場合には、有機半導体膜の特性が不十分となる可能性がある。具体的なアルキルシランとしては、例えばトリクロロアルキルシランのようなトリハロゲンアルキルシラン、及びトリアルコキシアルキルシランを例示することができる。
本発明のアルキルシラン薄膜は、湿度5%以下、好ましくは3%以下の雰囲気におけるコンタクトプリント法によって、表面に水酸基を有する下地層としての基板又はゲート絶縁膜上に形成することができる。コンタクトプリント法を行う雰囲気の湿度が高すぎる場合、本発明のアルキルシラン薄膜を得ることができないことがあり、またアルキルシラン薄膜の表面突起の生成が生じることがある。
このコンタクトプリント法で使用されるスタンプの材料としては、特に制限はないが、シリコーンポリマー、例えばポリジメチルシロキサン等を挙げることができる。また、コンタクトプリント法を行う雰囲気は、不活性雰囲気、特に窒素雰囲気とすることができる。
本発明のアルキルシラン薄膜を得るためのコンタクトプリント法では、トリクロロアルキルシランやトリアルコキシアルキルシラン自体又はそれらを含有する溶液を塗布したスタンプを、下地層に接触させることによって、スタンプから原料化合物を供給し、下地層上にアルキルシラン薄膜を形成する。この場合にスタンプと下地層とを接触させておく接触時間は、条件により異なるが、一般に5分以上が好ましい。
本発明のアルキルシラン薄膜をコンタクトプリントによって得る場合には、短時間で本発明のアルキルシラン薄膜を形成することが可能である。
〈薄膜トランジスタ−有機半導体膜〉
本発明の薄膜トランジスタの有機半導体膜は、有機半導体分子の集合体で構成されている半導体膜を意味し、例えばレジオレギュラーポリアルキルチオフェン(P3AT)等の特許文献1及び2並びに非特許文献1〜6で示されるような有機半導体の膜を挙げることができる。
したがって、本発明の薄膜トランジスタにおいて用いることができる有機半導体分子としては例えば、ペンタセン、チオフェンオリゴマーを含むアセン系化合物(直線状に縮合した縮合多環化合物)のような低分子系の有機半導体分子、レジオレギュラーポリアルキルチオフェン(P3AT)、ポリ(フルオレンビチオフェン)(F8T2)等のような高分子系の有機半導体分子を挙げることができる。
本発明の薄膜トランジスタの有機半導体膜は、薄膜トランジスタを構成できる任意の厚さを有することができ、例えば0.5nm〜1μm、又は2nm〜250nmの厚さを有することができる。また、有機半導体膜は、分子線蒸着法(MBE法)、真空蒸着法、化学蒸着法、溶液法等の任意の方法で得ることができる。これらの中で溶液法、すなわち例えばディッピング法、スピンコーティング法等は、生産性等に関して好ましいことがある。
〈薄膜トランジスタ−電極〉
本発明の薄膜トランジスタのソース電極、ドレイン電極及びゲート電極は、電極として用いるのに充分な導電性を有する任意の材料で製造することができる。したがって電極は、金、銀、銅、ニッケル、クロム、アルミニウム等の金属、導電性樹脂、導電性金属酸化物等で作ることができる。また、電極の厚さは、必要とされる導電性、柔軟性等に基づいて決定することができる。
〈薄膜トランジスタ−その他の層〉
本発明の薄膜トランジスタは上記の構成以外の任意の他の層を有していても例えば、保護層、特に有機半導体膜上に形成された保護膜を有することができる。このような保護層は例えば、ポリパラキシリレン等で形成することができる。
以下、実施例及び比較例を用いて本発明を詳しく説明するが、本発明はこれに限定されるものではない。なお、実施例及び比較例で用いた材料及び評価方法は下記の通りである。
シリコン基板:
300nmの熱酸化膜付のn型シリコンウエハ(面方位〈100〉、比抵抗1〜10Ω)を用い、熱濃硫酸で30分処理した後、純水、アセトン、トルエン、ヘキサンを用いてそれぞれ数回超音波洗浄を行った。さらにUVオゾン洗浄装置にて30分間洗浄を行ったものを基板として用いた。
スタンプ材:
東レ・ダウコーニング製Sylgard184を平板状に硬化させて、ポリジメチルシロキサン製のスタンプ材を得、これを用いた。
有機薄膜の膜厚:
日本分光製M−150エリプソメーターを用い、入射角70度にて測定した。有機薄膜の屈折率はn=1.45として計算した。
接触角:
協和界面科学製接触角計CA−X型を用いて、純水で測定した。
臨界表面エネルギー:
臨界表面エネルギーが30mN/m、35mN/m、40mN/m、及び50mN/mのぬれ指数標準液(JIS K6768)を用いて接触角を測定して、ジスマンプロットによって得た。
表面粗さ及び突起:
表面粗さ及び突起は、エスアイアイ・ナノテクノロジー社製SPA400−DMF装置(原子間力顕微鏡:AFM)を用いて、20μm角の視野で測定した。
電荷移動度及びしきい値電圧(Vth):
有機半導体膜の電荷移動度及び閾値電圧(Vth)は、ケースレー社製4200−SCS型半導体評価装置を用いて評価した。
〈実施例1〉
(アルキルシラン薄膜の作製(湿度3%以下の窒素中でのコンタクトプリント法))
オクタデシルトリクロロシラン(直鎖、炭素原子数18)の20mMヘキサン溶液を作製した。得られたオクタデシルトリクロロシラン溶液中にスタンプ材を浸し、窒素中で10分間乾燥させた。
乾燥したスタンプをシリコン基板に接触させ、120分間保持した。スタンプを除いた後、基板をヘキサン、エタノールで洗浄し、エタノール中で3分間超音波洗浄を行った。ここまでの工程は全て、湿度が3%以下に制御されたグローブボックス中において窒素雰囲気で行った。
その後、基板を純水で洗浄し、そして100℃で5分間熱処理を行って、オクタデシルシラン薄膜(すなわちアルキルシラン薄膜)を有する基板を作製した。
(有機半導体膜の作製)
レジオレギュラーポリ(3−ヘキシルチオフェン)(「P3HT」)(アルドリッチ社販売、プレクトロニクス製、MW=25000〜35000、エレクトロニクスグレード)1質量部を、トルエン99質量部に溶解して、スピンコーティング用溶液を得た。このスピンコーティング用溶液を用いて、上記のアルキルシラン薄膜を有する基板上に、P3HT膜(すなわち有機半導体膜)をスピンコーティング(1800rpm、20秒間)した。
(薄膜トランジスタの作製)
得られた有機半導体膜にマスク蒸着法にて金を真空蒸着して、ソース電極及びドレイン電極を形成し(L/w=50μm/1.5mm)、シリコン基板をゲート電極として、薄膜トランジスタを得た。すなわち、図5に示すような構成の薄膜トランジスタを得た。
(評価)
得られたアルキルシラン薄膜及び薄膜トランジスタについての評価結果を表1及び図6に示す。ここで、図6では、アルキルシラン薄膜の臨界表面エネルギー(Ec)とアルキル鎖の炭素数(x)との関係を示している。また、この図6では、参考のために、Ec=29.00−0.63x(式(1))の直線を併せて示している。
〈実施例2〉
この実施例は、アルキルシラン薄膜の原料として、オクタデシルトリクロロシラン(直鎖、炭素原子数18)の代わりにドデシルトリクロロシラン(直鎖、炭素原子数12)を用いた以外は実施例1と同様に行った。得られたアルキルシラン薄膜及び薄膜トランジスタについての評価結果を表1及び図6に示す。
〈実施例3〉
この実施例は、アルキルシラン薄膜の材料として、オクタデシルトリクロロシラン(直鎖、炭素原子数18)の代わりにオクチルトリクロロシラン(直鎖、炭素原子数8)を用いた以外は実施例1と同様に行った。得られたアルキルシラン薄膜及び薄膜トランジスタについての評価結果を表1及び図6に示す。
〈実施例4〉
この実施例は、アルキルシラン薄膜の材料として、オクタデシルトリクロロシラン(直鎖、炭素原子数18)の代わりにブチルトリクロロシラン(直鎖、炭素原子数4)を用いた以外は実施例1と同様に行った。得られたアルキルシラン薄膜及び薄膜トランジスタについての評価結果を表1及び図6に示す。
〈比較例1〉
(アルキルシラン薄膜の作製(大気中でのコンタクトプリント法))
実施例1と同様にして、オクタデシルトリクロロシラン(直鎖、炭素原子数18)溶液中に浸したスタンプを窒素中で10分間乾燥した。
乾燥したスタンプをシリコン基板に接触させ、1分間保持した。スタンプを除いた後、基板をヘキサン、エタノールで洗浄し、エタノール中で30分間超音波洗浄を行った。ここで、スタンプをシリコン基板に接触させる工程及び続く洗浄工程は、大気中(湿度約60%)において行った。
その後、基板を純水で洗浄し、そして100℃で5分間熱処理を行って、オクタデシルシラン薄膜(すなわちアルキルシラン薄膜)を有する基板を作製した。また、このアルキルシラン薄膜を用いて、実施例1と同様にして薄膜トランジスタを作製した。
得られたアルキルシラン薄膜及び薄膜トランジスタについての評価結果を表1及び図6に示す。
〈比較例2〉
(アルキルシラン薄膜の作製(液相法))
オクタデシルトリクロロシラン(直鎖、炭素原子数18)の20mMトルエン溶液を作製した。得られたオクタデシルトリクロロシラン溶液中にシリコン基板を浸漬し、7日間保持した。浸漬の後で、基板をトルエン、エタノールで洗浄し、エタノール中で30分間超音波洗浄を行った。ここまでの工程は全て湿度が3%以下に制御されたグローブボックス中で行った。
その後、基板を純水で洗浄し、100℃で5分間熱処理を行って、アルキルシラン薄膜を作製した。また、得られたアルキルシラン薄膜を用いて、実施例1と同様にして薄膜トランジスタを作製した。
得られた薄膜トランジスタについての評価結果を表1及び図6に示す。
〈比較例3〉
この比較例は、アルキルシラン薄膜の原料として、オクタデシルトリクロロシラン(直鎖、炭素原子数18)の代わりにドデシルトリクロロシラン(炭素原子数12)を用いた以外は、比較例2と同様にしてアルキルシラン膜を得た。また、得られたアルキルシラン薄膜を用いて、実施例1と同様にして薄膜トランジスタを作製した。
得られた薄膜トランジスタについての評価結果を表1及び図6に示す。
〈比較例4〉
この比較例は、アルキルシラン薄膜の材料として、オクタデシルトリクロロシラン(直鎖、炭素原子数18)の代わりにオクチルトリクロロシラン(炭素原子数8)を用いた以外は、比較例2と同様にアルキルシラン膜を得た。また、得られたアルキルシラン薄膜を用いて、実施例1と同様にして薄膜トランジスタを作製した。
得られた薄膜トランジスタについての評価結果を表1及び図6に示す。
〈比較例5〉
この比較例は、アルキルシラン薄膜の材料として、オクタデシルトリクロロシラン(直鎖、炭素原子数18)の代わりにブチルトリクロロシラン(炭素原子数4)を用いた以外は比較例2と同様にアルキルシラン膜を得た。また、得られたアルキルシラン薄膜を用いて、実施例1と同様にして薄膜トランジスタを作製した。
得られた薄膜トランジスタについての評価結果を表1及び図6に示す。
Figure 0005534945
表1からは、実施例の有機半導体膜が優れた移動度及びしきい値電圧を有していることが理解される。

Claims (10)

  1. 表面に水酸基を有する下地層、及び前記下地層上に形成されているアルキルシラン薄膜を有する、アルキルシラン積層体であって、
    前記アルキルシラン薄膜の臨界表面エネルギーEcとアルキルシランの炭素数xとが下記の式(1)を満たし:
    Ec≦29.00−0.63x (mN/m) (1)
    前記下地層の水酸基を有する表面が、高分子基板上に積層されたシリカ層によって提供されている、
    アルキルシラン積層体。
  2. 前記アルキルシラン薄膜の平均厚みが10nm以下である、請求項1記載の積層体。
  3. 前記アルキルシラン薄膜の粗さRaが1nm以下である、請求項1又は2記載の積層体。
  4. 前記アルキルシラン薄膜がシロキサンオリゴマーを含有する、請求項1〜3のいずれか一項に記載の積層体。
  5. 前記アルキルシランが直鎖アルキルシランである、請求項1〜4のいずれか一項に記載の積層体。
  6. 前記アルキルシラン薄膜が、トリクロロアルキルシラン又はトリアルコキシアルキルシランを原料とする、請求項1〜5のいずれか一項に記載の積層体。
  7. 前記下地層の水酸基を有する表面が、シリカによって提供されている、請求項1〜6のいずれか一項に記載の積層体。
  8. 前記アルキルシランの炭素数が10以上である、請求項1〜7のいずれか一項に記載の積層体。
  9. 湿度5%以下の雰囲気におけるコンタクトプリント法によって、前記アルキルシラン薄膜を前記下地層上に形成することを含む、請求項1〜9のいずれか一項に記載の積層体を製造する方法。
  10. ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜及び有機半導体膜を基板の一方の面上に有し、前記ゲート絶縁膜によって前記ソース電極及び前記ドレイン電極と前記ゲート電極とを絶縁し、且つ前記ゲート電極に印加される電圧によって前記ソース電極から前記ドレイン電極へと前記有機半導体を通って流れる電流を制御する、薄膜トランジスタであって、
    前記薄膜トランジスタが、アルキルシラン薄膜を更に有し、前記基板又はゲート絶縁膜が、表面に水酸基を有し、前記アルキルシラン薄膜が、表面に水酸基を有する前記基板又はゲート絶縁膜上に形成されており、且つ前記アルキルシラン薄膜の臨界表面エネルギーEcとアルキルシランの炭素数xとが下記の式(1)を満たし:
    Ec≦29.00−0.63x (mN/m) (1)
    前記下地層の水酸基を有する表面が、高分子基板上に積層されたシリカ層によって提供されている、
    薄膜トランジスタ。
JP2010123030A 2010-05-28 2010-05-28 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ Expired - Fee Related JP5534945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010123030A JP5534945B2 (ja) 2010-05-28 2010-05-28 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010123030A JP5534945B2 (ja) 2010-05-28 2010-05-28 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2011249666A JP2011249666A (ja) 2011-12-08
JP5534945B2 true JP5534945B2 (ja) 2014-07-02

Family

ID=45414529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010123030A Expired - Fee Related JP5534945B2 (ja) 2010-05-28 2010-05-28 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP5534945B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
GB2441702B (en) * 2005-06-21 2010-10-27 Konica Minolta Holdings Inc Method for forming thin organic semiconductor material film and method for producing organic thin-film transistor
EP2001063A1 (en) * 2006-03-24 2008-12-10 Konica Minolta Holdings, Inc. Organic semiconductor thin film, organic thin film transistor and method for manufacturing same
JP4654443B2 (ja) * 2006-06-28 2011-03-23 国立大学法人 香川大学 太陽エネルギー利用装置の製造方法
JP2008053582A (ja) * 2006-08-28 2008-03-06 Seiko Epson Corp 電子装置の製造方法
JPWO2009069183A1 (ja) * 2007-11-30 2011-04-07 小川 一文 調湿材料
JP2009194208A (ja) * 2008-02-15 2009-08-27 Konica Minolta Holdings Inc 薄膜トランジスタおよびその製造方法
US20090297868A1 (en) * 2008-05-27 2009-12-03 Toppan Printing Co., Ltd. Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
CN102449771B (zh) * 2009-05-28 2014-12-31 帝人株式会社 烷基硅烷层叠体及其制造方法、以及薄膜晶体管

Also Published As

Publication number Publication date
JP2011249666A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
Kelley et al. High-performance OTFTs using surface-modified alumina dielectrics
Liu et al. Self‐Assembled Monolayers of Phosphonic Acids with Enhanced Surface Energy for High‐Performance Solution‐Processed N‐Channel Organic Thin‐Film Transistors
US20070178710A1 (en) Method for sealing thin film transistors
JP2009290187A (ja) 自己組織化単分子膜の形成方法及び構造体、電界効果型トランジスタ
US8748873B2 (en) Electronic device with dual semiconducting layer
Kang et al. Surface-order mediated assembly of π-conjugated molecules on self-assembled monolayers with controlled grain structures
Kim et al. Photo-cross-linkable organic–inorganic hybrid gate dielectric for high performance organic thin film transistors
US8319206B2 (en) Thin film transistors comprising surface modified carbon nanotubes
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
US20110053313A1 (en) Manufacturing method of organic semiconductor device
KR101643442B1 (ko) 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
JP5398910B2 (ja) 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ
KR20130026679A (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
Su et al. Low-voltage flexible pentacene thin film transistors with a solution-processed dielectric and modified copper source–drain electrodes
Lee et al. Self-organization characteristics of soluble pentacene on wettability-controlled patterned substrate for organic field-effect transistors
JP2010123951A (ja) 薄膜トランジスタおよび半導体組成物
JP5534945B2 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
US20060044500A1 (en) Organic thin film, method of producing the same, and field effect transistor using the same
JP2010278229A (ja) 非晶質オルガノシラン積層体、及びその製造方法
US20070145371A1 (en) Thin-film transistor
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2010278227A (ja) 薄膜トランジスタ、及びその製造方法
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
JP5757142B2 (ja) 有機半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140422

R150 Certificate of patent or registration of utility model

Ref document number: 5534945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees