JP5538697B2 - Semiconductor device test method - Google Patents
Semiconductor device test method Download PDFInfo
- Publication number
- JP5538697B2 JP5538697B2 JP2008231892A JP2008231892A JP5538697B2 JP 5538697 B2 JP5538697 B2 JP 5538697B2 JP 2008231892 A JP2008231892 A JP 2008231892A JP 2008231892 A JP2008231892 A JP 2008231892A JP 5538697 B2 JP5538697 B2 JP 5538697B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- semiconductor device
- board
- socket
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、半導体集積回路装置(または半導体装置)の製造方法におけるテスト技術、特にバーンイン処理に適用して有効な技術に関する。 The present invention relates to a test technique in a method for manufacturing a semiconductor integrated circuit device (or a semiconductor device), and particularly to a technique effective when applied to a burn-in process.
日本特開2003−084030号公報(特許文献1)には、BGA型の半導体集積回路装置に対するバーンイン処理において、バーンイン処理装置に装着されたバーンイン・ボード上の複数のバーンイン・ソケットに挿入された被検査デバイスに上面からヒートシンク・ユニットを押し付けることにより、発熱量の大きい複数のデバイスのバーンイン処理を可能とする技術が開示されている。 In Japanese Patent Application Laid-Open No. 2003-084030 (Patent Document 1), in a burn-in process for a BGA type semiconductor integrated circuit device, a target inserted into a plurality of burn-in sockets on a burn-in board mounted on the burn-in processing device is disclosed. A technique is disclosed that enables burn-in processing of a plurality of devices with a large amount of heat generation by pressing a heat sink unit from above onto an inspection device.
日本特開平11−067396号公報(特許文献2)には、BGA型の半導体集積回路装置に対するバーンイン処理において、バーンイン・ソケットとバーンイン・ボード間にソケット・ピッチ変換基板を挿入することによって、バーンイン・ボードの更なる微細化や多層化をすることなく狭ピッチのデバイスのバーンイン処理を可能とする技術が開示されている。 In Japanese Patent Laid-Open No. 11-067396 (Patent Document 2), in a burn-in process for a BGA type semiconductor integrated circuit device, by inserting a socket pitch conversion board between the burn-in socket and the burn-in board, A technique that enables burn-in processing of a narrow-pitch device without further miniaturization or multilayering of the board is disclosed.
バーンイン処理においては、以下のような問題が発生することが、本願発明者らによって、明らかにされた。すなわち、大電流・高発熱の超高速SRAMのバーンイン時に、デバイス温度が上昇して熱暴走し、デバイスが焼損してしまうというものである。これらの超高速SRAM製品は狭ピッチBGAのためバーンイン・ソケットに変換基板を使っているが、この部分で熱伝導が悪いことが、熱暴走の原因である。パッケージの上方に放熱構造体を取り付ける等の方法を検討したが、デバイス上面に傷・汚れが残り、また作業性も悪く、量産に不向きであることが明らかとなった。 It has been clarified by the present inventors that the following problems occur in the burn-in process. That is, at the time of burn-in of an ultra-high speed SRAM with a large current and high heat generation, the device temperature rises and the thermal runaway occurs, causing the device to burn out. These ultra-high speed SRAM products use a conversion substrate for burn-in socket because of the narrow pitch BGA, but poor heat conduction in this part is the cause of thermal runaway. Although methods such as attaching a heat dissipation structure above the package were examined, it was found that scratches and dirt remained on the upper surface of the device, and workability was poor, making it unsuitable for mass production.
本願発明は、これらの課題を解決するためになされたものである。 The present invention has been made to solve these problems.
本発明の目的は、量産に適合した半導体集積回路装置の製造プロセスを提供することにある。 An object of the present invention is to provide a manufacturing process of a semiconductor integrated circuit device suitable for mass production.
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。 The following is a brief description of an outline of typical inventions disclosed in the present application.
すなわち、本願発明はソケット・ピッチ変換基板を用いた半導体集積回路装置の製造工程におけるバーンイン処理において、バーンイン・ボードとバーンイン・ソケット間に熱伝導シートを介在させるものである。 That is, according to the present invention, a heat conductive sheet is interposed between a burn-in board and a burn-in socket in a burn-in process in a manufacturing process of a semiconductor integrated circuit device using a socket / pitch conversion substrate.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、ソケット・ピッチ変換基板を用いた半導体集積回路装置の製造工程におけるバーンイン処理において、バーンイン・ボードとバーンイン・ソケット間に熱伝導シートを介在させることで、大電流・高発熱の超高速SRAMのバーンイン時に、放熱の悪さから来る熱暴走の発生を防止することができる。 In other words, in the burn-in process in the manufacturing process of the semiconductor integrated circuit device using the socket / pitch conversion substrate, a heat conduction sheet is interposed between the burn-in board and the burn-in socket, so that an ultra-high speed SRAM with a large current and a high heat generation can be obtained. The occurrence of thermal runaway due to poor heat dissipation during burn-in can be prevented.
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
[Outline of Embodiment]
First, an outline of a typical embodiment of the invention disclosed in the present application will be described.
1.以下の工程を含む半導体集積回路装置の製造方法:
(a)バーンイン・ボードの第1の主面上に設置された多数のバーンイン・ソケットの各々に被テスト・デバイスをセットする工程;
(b)前記工程(a)の後、前記被テスト・デバイスがセットされた前記バーンイン・ボードをバーンイン装置内に導入する工程;
(c)前記工程(b)の後、前記バーンイン装置内において、バーンイン処理を実行する工程、
ここで、各バーンイン・ソケットと前記バーンイン・ボードの前記第1の主面間にはソケット・ピッチ変換基板が設置されており、このソケット・ピッチ変換基板と前記バーンイン・ボードの前記第1の主面間には放熱シートが設置されている。
1. A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) setting a device under test in each of a number of burn-in sockets installed on the first major surface of the burn-in board;
(B) after the step (a), introducing the burn-in board on which the device under test is set into a burn-in apparatus;
(C) after the step (b), performing a burn-in process in the burn-in apparatus;
Here, a socket / pitch conversion board is installed between each burn-in socket and the first main surface of the burn-in board, and the socket / pitch conversion board and the first main surface of the burn-in board. A heat dissipation sheet is installed between the faces.
次に、本願において開示される発明のその他の実施の形態について概要を説明する。 Next, an outline of another embodiment of the invention disclosed in the present application will be described.
2.以下の工程を含む半導体集積回路装置の製造方法:
(a)バーンイン・ボードの第1の主面上に設置された多数のバーンイン・ソケットの各々に被テスト・デバイスをセットする工程;
(b)前記工程(a)の後、前記被テスト・デバイスがセットされた前記バーンイン・ボードをバーンイン装置内に導入する工程;
(c)前記工程(b)の後、前記バーンイン装置内において、バーンイン処理を実行する工程、
ここで、前記バーンイン・ボードの第2の主面側には裏面保護金属板が設置されており、この裏面保護金属板と各バーンイン・ソケットに対応する前記バーンイン・ボードの前記第2の主面間には放熱シートが設置されている。
2. A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) setting a device under test in each of a number of burn-in sockets installed on the first major surface of the burn-in board;
(B) after the step (a), introducing the burn-in board on which the device under test is set into a burn-in apparatus;
(C) after the step (b), performing a burn-in process in the burn-in apparatus;
Here, a back surface protection metal plate is installed on the second main surface side of the burn-in board, and the back surface protection metal plate and the second main surface of the burn-in board corresponding to each burn-in socket. A heat dissipation sheet is installed between them.
〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
[Description format, basic terms, usage in this application]
1. In the present application, the description of the embodiment may be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Each part of a single example, one part is the other part of the details, or part or all of the modifications. Moreover, as a general rule, the same part is not repeated. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。 2. Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It is not excluded that one of the main components. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but also includes SiGe alloys, other multi-component alloys containing silicon as a main component, and members containing other additives. Needless to say.
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。 3. Similarly, suitable examples of graphics, positions, attributes, and the like are given, but it is needless to say that the present invention is not strictly limited to those cases unless explicitly stated otherwise, and unless otherwise apparent from the context.
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。 4). In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.
5.「半導体チップ」または単に「チップ」というときは、通常は半導体集積回路装置(半導体装置、電子装置も同じ)をその上に形成する単結晶シリコン・チップを指すが、エピタキシャル基板、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合基板等も含むことは言うまでもない。なお、本願において、基板としての半導体は、主にシリコン系半導体をさすが、GaAs系その他の化合物系半導体であってもよい。 5. The term “semiconductor chip” or simply “chip” usually refers to a single crystal silicon chip on which a semiconductor integrated circuit device (same as a semiconductor device or an electronic device) is formed, but an epitaxial substrate, SOI substrate, LCD Needless to say, an insulating substrate such as a glass substrate and a composite substrate such as a semiconductor layer are also included. In the present application, the semiconductor as the substrate mainly refers to a silicon-based semiconductor, but may be a GaAs-based or other compound-based semiconductor.
6.「バーンイン処理」は、半導体集積回路装置の製造工程中に行われる各種の電気的特性試験とともの行われるスクリーニング処理の一種であり、エージング処理とも呼ばれる。一般に、(常温と比較して)高温下において(たとえば摂氏125度程度)、通常よりも高電圧を印加するので、バーンインとよばれる。ここでは、テスト・バーンインを含む。 6). The “burn-in process” is a kind of screening process performed with various electrical characteristic tests performed during the manufacturing process of the semiconductor integrated circuit device, and is also called an aging process. Generally, a voltage higher than usual is applied at a high temperature (compared to room temperature) (for example, about 125 degrees Celsius), so it is called burn-in. Here, test burn-in is included.
7.上下方向の記載については、図示に対応して記載するが、実際のバーンイン処理は、バーンイン・ボードを任意の配向でセットして実施可能である。 7). Although the description in the vertical direction is described corresponding to the drawing, the actual burn-in process can be performed by setting the burn-in board in an arbitrary orientation.
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
[Details of the embodiment]
The embodiment will be further described in detail. In the drawings, the same or similar parts are denoted by the same or similar symbols or reference numerals, and description thereof will not be repeated in principle.
1.本願の一実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理等の説明(主に図1から3)
この例は、シリコン系の半導体基体(チップ)に集積され、BGA型のパッケージ構造とされた0.5ミリ・メートル・ピッチ(ピン数800から900程度)の超高速SRAMに対するバーンイン処理の例を示す。
1. Description of burn-in processing and the like in the method of manufacturing a semiconductor integrated circuit device of one embodiment of the present application (mainly FIGS. 1 to 3)
In this example, burn-in processing is applied to an ultrahigh-speed SRAM with a 0.5 millimeter pitch (about 800 to 900 pins) integrated on a silicon-based semiconductor substrate (chip) and having a BGA type package structure. Show.
図1は本願の一実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理に使用するバーンイン・ボードの全体断面図である。図2は本願の一実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理に使用するバーンイン・ボードの単位部分(図1のR部分に対応)の図3X−X’断面に対応する要部断面図である。図3は本願の一実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理に使用するバーンイン・ボード上のソケット・ピッチ変換基板の模式裏面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理等を説明する。 FIG. 1 is an overall cross-sectional view of a burn-in board used for burn-in processing in a method of manufacturing a semiconductor integrated circuit device according to an embodiment of the present application. FIG. 2 is a main portion corresponding to the cross section of FIG. 3XX ′ of the unit portion (corresponding to the R portion in FIG. 1) of the burn-in board used for the burn-in process in the manufacturing method of the semiconductor integrated circuit device according to the embodiment of the present application. It is sectional drawing. FIG. 3 is a schematic back view of a socket / pitch conversion board on a burn-in board used for burn-in processing in the method of manufacturing a semiconductor integrated circuit device according to the embodiment of the present application. Based on these, the burn-in process and the like in the method of manufacturing a semiconductor integrated circuit device according to the embodiment of the present application will be described.
図1に示すように、ガラス・エポキシ配線基板等(一般に多層配線基板)で構成されたバーンイン・ボード本体2の裏面2b(第2の主面)には、補強枠体15を介して裏面保護金属板7が取り付けられている。バーンイン・ボード本体2の表面2a(第1の主面)には、多数のバーンイン・ソケット3(たとえば50から150個)がソケット・ピッチ変換基板5を介して、取り付けられている。各バーンイン・ソケット3内には、被処理デバイス1(たとえばBGA型パッケージ形状を有するデバイス)がセットされている(図2参照)。そして、この状態で、バーンイン・ボード2は、他の複数のバーンイン・ボード2(通常、数枚から数十枚)とともに、バーンイン装置4のバーンイン・チャンバ内のスロットに装着されて、高温下においてバーンイン・ボード2の外部から必要な電圧(信号等を含む)が印加され、バーンイン処理が実行される。
As shown in FIG. 1, the
次に、図1のR部の詳細を説明する。図2に示すように、バーンイン・ソケット3内には、被処理デバイス1がバンプ面を下にして、セットされている。各バンプ電極14は、ソケット・コンタクト・ピン9と電気的に接続されている(直接又は間接にコンタクト接続されている)。ソケット・コンタクト・ピン9は、バーンイン・ボード本体2と同様なガラス・エポキシ配線基板等で構成されたソケット・ピッチ変換基板5にその上面5a側から挿入されており、その部分でソケット・ピッチ変換基板5と電気的に接続されている。これらのソケット・コンタクト・ピン9は、ソケット・ピッチ変換基板5内の多層配線により、エキスパンドされ対応する変換基板接続端子11と電気的に接続されている。変換基板接続端子11は、変換基板の絶縁枠体10を貫通してバーンイン・ボード2に挿入され、そこでバーンイン・ボード2と電気的に接続されている。絶縁枠体10には、中央リセス部12があり、その部分に放熱シート6が貼り付けられている。ここで、放熱シート6としては、たとえば、信越シリコーン社製の熱伝導シート(シリコーン・ゴム)TC−200TXE等が好適である。寸法は、たとえば、縦・横15ミリ・メートルで厚さは、2ミリ・メートル程度である。
Next, details of the R portion in FIG. 1 will be described. As shown in FIG. 2, the device to be processed 1 is set in the burn-in
図3にソケット・ピッチ変換基板5に裏面、すなわち、絶縁枠体10の下面を示す。図3に示すように、絶縁枠体10の周辺部には変換基板接続端子配列領域11があり、中央部には中央リセス部12がある。そして、この中央リセス部12に放熱シート6が固定されている。
FIG. 3 shows the back surface of the socket /
このようにソケット・ピッチ変換基板5とバーンイン・ソケット3の間に放熱シート6を介在させることで、図2に示すように、被処理デバイス1、バンプ電極14、放熱シート6、およびバーンイン・ボード本体2からなる直接放熱経路を構成することができ、その結果、ソケット・ピッチ変換基板5を使用したバーンイン・ボード2の放熱を改善することができる。また、微細ピッチ品においても、ソケット・ピッチ変換基板5を使用できるので、高価な高集積多層配線基板を使用する必要がなく、バーンイン・ボードの単価を下げることが可能となり、結果として、バーンイン処理の費用を削減できる。
In this way, by disposing the
2.本願の他の実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理等の説明(主に図4及び図5)
この例は、シリコン系の半導体基体(チップ)に集積され、BGA型のパッケージ構造とされた1.0ミリ・メートル・ピッチ(ピン数200から300程度)の超高速SRAMに対するバーンイン処理の例を示す。
2. Description of burn-in processing and the like in the method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present application (mainly FIGS. 4 and 5)
This example is an example of burn-in processing for an ultrahigh-speed SRAM with a 1.0 millimeter-meter pitch (about 200 to 300 pins) integrated on a silicon-based semiconductor substrate (chip) and having a BGA package structure. Show.
図4は本願の他の実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理に使用するバーンイン・ボードの全体断面図である。図5は本願の他の実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理に使用するバーンイン・ボードの要部単位断面図(図4のR部分に対応)である。これらに基づいて、本願の他の実施の形態の半導体集積回路装置の製造方法におけるバーンイン処理等を説明する。 FIG. 4 is an overall cross-sectional view of a burn-in board used for burn-in processing in a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present application. FIG. 5 is a sectional view (corresponding to a portion R in FIG. 4) of a main part of a burn-in board used for a burn-in process in a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present application. Based on these, burn-in processing and the like in the method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present application will be described.
図4に示すように、ガラス・エポキシ配線基板等(一般に多層配線基板)で構成されたバーンイン・ボード本体2の裏面2b(第2の主面)には、放熱シート6および補強枠体15を介して裏面保護金属板7が取り付けられている。バーンイン・ボード本体2の表面2a(第1の主面)には、多数のバーンイン・ソケット3(たとえば50から150個)が取り付けられている。各バーンイン・ソケット3内には、被処理デバイス1(たとえばBGA型パッケージ形状を有するデバイス)がセットされている(図5参照)。そして、この状態で、バーンイン・ボード2は、他の複数のバーンイン・ボード2(通常、数枚から数十枚)とともに、バーンイン装置4のバーンイン・チャンバ内のスロットに装着されて、高温下においてバーンイン・ボード2の外部から必要な電圧(信号等を含む)が印加され、バーンイン処理が実行される。
As shown in FIG. 4, on the
次に、図4のR部の詳細を説明する。図5に示すように、バーンイン・ソケット3内には、被処理デバイス1がバンプ面を下にして、セットされている。各バンプ電極14は、ソケット・コンタクト・ピン9と電気的に接続されている(直接又は間接にコンタクト接続されている)。ソケット・コンタクト・ピン9は、バーンイン・ボード2に挿入され、そこでバーンイン・ボード2と電気的に接続されている。
Next, details of the R portion of FIG. 4 will be described. As shown in FIG. 5, the device to be processed 1 is set in the burn-in
前記のように、裏面保護金属板7の上面とバーンイン・ボード2の第2の主面2b(下面)間の各バーンイン・ソケット3に対応する部分には、放熱シート6が貼り付けられている。前記したように、放熱シート6としては、たとえば、信越シリコーン社製の熱伝導シート(シリコーン・ゴム)TC−200TXE等が好適である。寸法は、たとえば、縦・横15ミリ・メートルで厚さは、2ミリ・メートル程度である。
As described above, the
このように裏面保護金属板7の上面とバーンイン・ボード2の第2の主面2b(下面)間の各バーンイン・ソケット3に対応する部分に放熱シート6を介在させることで、図5に示すように、被処理デバイス1、バンプ電極14、バーンイン・ボード本体2、放熱シート6、および裏面保護金属板7からなる直接放熱経路を構成することができ、その結果、バーンイン・ボード2の放熱を改善することができる。
As shown in FIG. 5, the heat-dissipating
なお、セクション2の裏面保護金属板7とバーンイン・ボード2間の放熱シート6をセクション1のソケット・ピッチ変換基板5を用いたバーンイン・ボード2に単独で、またはソケット・ピッチ変換基板5とバーンイン・ボード2間の放熱シート6と併せて適用してもよい。
The heat-dissipating
3.サマリ
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
3. Summary The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited thereto, and it goes without saying that various changes can be made without departing from the scope of the invention. .
例えば、前記実施の形態においては、高速SRAMのバーンイン処理を具体的に説明したが、本願発明はそれに限定されるものではなく、DRAM,フラッシュ・メモリ、その他のメモリ、これらのメモリを有するSOC(System On Chip)型の半導体集積回路装置、マイクロ・コンピュータ用半導体集積回路装置、及びロジック又はデータ処理用半導体集積回路装置等のバーンイン処理等に広く適用できることは言うまでもない。 For example, in the above-described embodiment, the burn-in processing of the high-speed SRAM has been specifically described. However, the present invention is not limited thereto, and DRAM, flash memory, other memories, and SOC ( It goes without saying that the present invention can be widely applied to burn-in processing and the like of (System On Chip) type semiconductor integrated circuit devices, semiconductor integrated circuit devices for microcomputers, and semiconductor integrated circuit devices for logic or data processing.
1 被処理デバイス
2 バーンイン・ボード(または同本体)
2a バーンイン・ボードの第1の主面
2b バーンイン・ボードの第2の主面
3 バーンイン・ソケット
4 バーンイン装置
5 ソケット・ピッチ変換基板
5a ソケット・ピッチ変換基板のデバイス面
6 放熱シート(熱伝導絶縁シート)
7 裏面保護金属板
9 ソケット・コンタクト・ピン
10 変換基板の絶縁枠体
11 変換基板接続端子(または変換基板接続端子配列領域)
12 絶縁枠体の中央リセス部
14 バンプ電極
15 裏面保護金属板の補強枠体
R 要部単位領域
1 Device to be processed 2 Burn-in board (or the main unit)
2a First main surface of burn-in
7 Back surface
12 Insulation frame
Claims (6)
(b)テスト基板の第1主面上に設置されたソケットに前記半導体装置をセットする工程と、
(c)前記テスト基板の外部から電圧を印加することにより前記半導体装置の電気的試験を行う工程と、を有し、
前記テスト基板の前記第1主面とは反対側の第2主面上には、これと間隔を置いて、板状の金属部材が配置され、
前記半導体装置の外部電極は、前記ソケット内に配置されたコンタクトピンを介して前記テスト基板と電気的に接続され、
前記テスト基板の前記第2主面の前記ソケットに対応する部分と前記金属部材との間には放熱シートが配置され、前記放熱シートは、前記コンタクトピンの下端部と近接するように、前記テスト基板の前記第2主面と前記金属板とに貼り付けられている半導体装置のテスト方法。 (A) preparing a semiconductor device;
(B) setting the semiconductor device in a socket installed on the first main surface of the test substrate;
(C) performing an electrical test of the semiconductor device by applying a voltage from the outside of the test substrate;
On the second main surface opposite to the first main surface of the test substrate , a plate-like metal member is disposed at a distance from the second main surface,
The external electrode of the semiconductor device is electrically connected to the test substrate via a contact pin disposed in the socket,
A heat radiating sheet is disposed between a portion of the second main surface of the test board corresponding to the socket and the metal member, and the heat radiating sheet is close to a lower end portion of the contact pin. A test method for a semiconductor device attached to the second main surface of a substrate and the metal plate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008231892A JP5538697B2 (en) | 2008-09-10 | 2008-09-10 | Semiconductor device test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008231892A JP5538697B2 (en) | 2008-09-10 | 2008-09-10 | Semiconductor device test method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010066091A JP2010066091A (en) | 2010-03-25 |
| JP2010066091A5 JP2010066091A5 (en) | 2011-10-27 |
| JP5538697B2 true JP5538697B2 (en) | 2014-07-02 |
Family
ID=42191802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008231892A Expired - Fee Related JP5538697B2 (en) | 2008-09-10 | 2008-09-10 | Semiconductor device test method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5538697B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800382B2 (en) | 2007-12-19 | 2010-09-21 | AEHR Test Ststems | System for testing an integrated circuit of a device and its method of use |
| US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| TWI782508B (en) | 2016-01-08 | 2022-11-01 | 美商艾爾測試系統 | Method and system for thermal control of devices in an electronics tester |
| EP3589965B1 (en) | 2017-03-03 | 2023-12-06 | AEHR Test Systems | Electronics tester |
| JP6961632B2 (en) * | 2019-01-21 | 2021-11-05 | 株式会社アドバンテスト | Burn-in board and burn-in equipment |
| KR102949167B1 (en) | 2020-10-07 | 2026-04-06 | 에어 테스트 시스템즈 | Electronics tester |
| CN121114724A (en) | 2022-12-30 | 2025-12-12 | 雅赫测试系统公司 | Electronic tester |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06317630A (en) * | 1993-05-06 | 1994-11-15 | Mitsubishi Electric Corp | Substrate for semiconductor thermostatic acceleration test device |
| JPH11102756A (en) * | 1997-09-25 | 1999-04-13 | Nippon Avionics Co Ltd | IC socket mounting device |
| JP2003084030A (en) * | 2001-09-14 | 2003-03-19 | Hitachi Ltd | Method for manufacturing semiconductor device |
-
2008
- 2008-09-10 JP JP2008231892A patent/JP5538697B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010066091A (en) | 2010-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5538697B2 (en) | Semiconductor device test method | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US20140291825A1 (en) | Semiconductor device and semiconductor module | |
| JPH0774282A (en) | Semiconductor device | |
| US20120306064A1 (en) | Chip package | |
| US20070284715A1 (en) | System-in-package device | |
| US8198725B2 (en) | Heat sink and integrated circuit assembly using the same | |
| CN107978582B (en) | Chip package structure and related pin bonding method | |
| CN107039368A (en) | Resin molded semiconductor device | |
| CN102315135A (en) | Chip package and manufacturing process thereof | |
| JP2020112398A (en) | Manufacturing method of semiconductor device, and socket | |
| JP5885332B2 (en) | Manufacturing method of semiconductor device | |
| CN206059373U (en) | Semiconductor device and electronic installation | |
| JP2010108955A (en) | Semiconductor device, and method for manufacturing the same | |
| US9318356B2 (en) | Substrate strip | |
| JP3842272B2 (en) | Interposer, semiconductor chip mount sub-board and semiconductor package | |
| US20180019174A1 (en) | Semiconductor device and method for manufacturing the same | |
| US8729632B2 (en) | Semiconductor structure with low resistance of substrate and low power consumption | |
| JP4388926B2 (en) | Package structure of semiconductor device | |
| US20190131197A1 (en) | Quad flat no-lead package | |
| US12339313B2 (en) | Electrical testing method for semiconductor device | |
| JP4555187B2 (en) | Power module and manufacturing method thereof | |
| CN118474978A (en) | Connection assembly for semiconductor package connection printed circuit board with bottom reinforcement | |
| JP2007141611A (en) | Socket for measurement and manufacturing method of semiconductor device | |
| CN118136584A (en) | Semiconductor package supporting semiconductor package size reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5538697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140430 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |