JP5545653B2

JP5545653B2 - 窒化物系半導体装置

Info

Publication number: JP5545653B2
Application number: JP2010194279A
Authority: JP
Inventors: 勝典上野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2010-08-31
Filing date: 2010-08-31
Publication date: 2014-07-09
Anticipated expiration: 2030-08-31
Also published as: JP2012054324A

Description

本発明は、縦型のＭＯＳ構造を有するノーマリオフの窒化物系の半導体装置に関するものである。

従来から高周波デバイス用半導体素子には、半導体材料として窒化ガリウム（ＧａＮ）系化合物半導体装置（以下、ＧａＮ系半導体素子という）が用いられている。ＧａＮ系半導体素子では、基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Ｍｅｔａｌ−ＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｒｉｏｎ）法を用いて形成されたバッファ層や、不純物がドープされた電子走行層が設けられている。最近では、高周波用途に加え、電力用半導体素子（パワーデバイス）にも適用可能であるという認識から、高耐圧、大電流を扱うＧａＮ系半導体素子の開発が行われている。

特許文献１には、縦型のＭＯＳ構造を有する窒化ガリウム系半導体素子の一例が記載されている。特許文献１に記載されたＭＯＳ構造を有する窒化ガリウム系半導体素子の概略構成図を図１０に示す。図１０に示すように、従来の窒化ガリウム系半導体素子１００は、ｎ型高濃度ＧａＮ基板１０１の上に、ｎ型低濃度ＧａＮ層１０２、ｐ型ＧａＮ層１０３、およびｎ型高濃度ＧａＮ層１０４を形成したのち、ゲート部となるトレンチ１０７にゲート絶縁膜１０９およびゲート電極１１０が形成されている。このような構造は電力用のシリコンデバイスで一般的に用いられる縦型構造と同一の構造であり、裏面のドレイン電極１１８から、表面のソース電極１１５へと縦方向に電流を流すことによって、大きな電流を流すことが可能である。ゲート電極１１０に印加されるゲート信号がオン・オフするのに応じて、ｐ型ＧａＮ層１０３の表面領域のチャネル領域１１１がオン・オフして、スイッチング動作する。オフ状態においては、ソース・ドレイン間に大きな電圧が印加されると、半導体中のキャリアが移動するドリフト領域となるｎ型ＧａＮ層１０２に空乏層が広がり、キャリアの移動の障壁となるため、耐圧を維持することが可能となる。

図１０に示した従来の窒化ガリウム系半導体素子１００では、その他にショットキー電極１１７及びｎ型ＧａＮ層１０２により、縦型ＳＢＤ(ショットキーバリアダイオード)１１９が形成されている。一般に、電力用の半導体素子ではトランジスタとダイオードとが並列に接続されて使用される。図１０に示した従来の窒化ガリウム系半導体素子１００におけるトランジスタの場合、ｐ型ＧａＮ層１０３とｎ型ＧａＮ層１０２の間にＰＮ接合があるので、これをＰＮダイオードとして使用することが可能であるが、ＧａＮやＳｉＣ等のバンドギャップの広い材料では、ＰＮダイオードの順方向立ち上がり電圧が２〜３Ｖとシリコンと比べて３倍近く大きいことから、電流を流したときの電圧降下が大きい。この場合、発生する電力損失は、電流と電圧降下との積に相当するため、発生損失が大きくなるという問題がある。当該問題に対して図１０に示した従来の窒化ガリウム系半導体素子１００では、順方向の電圧降下を低減するために、縦型ＳＢＤ１１９を同一素子内に形成している。

また、上記のようにＭＯＳゲート部分がメサ、またはトレンチ１０７となっており、トレンチ底部のコーナー部分のゲート絶縁膜に過大な電界が容易に印加されて、絶縁破壊するという危険性がある。これに対して図１０に示した従来の窒化ガリウム系半導体素子１００では、過大な電圧がゲート絶縁膜に印加される前に、ＳＢＤ１１９が逆向きに電流が流れる、いわゆるブレークダウンするようにＳＢＤ１１９が掘り下げられて、ゲート絶縁膜の破壊を防止するように設定されている。

また、特許文献２には、縦型の窒化ガリウム系半導体素子のその他の一例が記載されている。特許文献２に記載された縦型の窒化ガリウム系半導体素子の概略構成図を図１１に示す。図１１に示すように、従来の窒化ガリウム系半導体素子２００は、絶縁ゲート電極部２１０ａとショットキー電極部２１０ｂとにより成るゲート電極２１０を備えており、ショットキー電極部２１０ｂは、ドリフト半導体領域２１２の表面に直接的に接触している。オン・オフ動作を制御するチャネル半導体領域２０８はメサ構造ではなく、平らなプレーナ構造となっている。当該半導体素子においては、チャネル半導体領域２０８はショットキー電極部２１０ｂに負バイアスを印加することでピンチオフされてドレインの手前でチャネルが切れて電流経路を遮断することができる。また、ショットキー電極部２１０ｂは、ドリフト半導体領域２１２の表面に直接的に接触しており、ゲート絶縁膜を使用していないために、上述の窒化ガリウム系半導体素子１００（図１０参照）に生じたようなゲート絶縁膜が破壊されるという危険性は生じない。更に、窒化ガリウム系半導体素子１００のトレンチ１０７のようなメサ構造を有していないため、そのコーナー部分に電界が集中して耐圧が低下するようなことが無い。しかしながら、絶縁ゲートではなく接合ゲートであるため、ゲートをソースに対して正バイアスすると、電流が流れてしまうので、実使用の際にはそうならないようにゲート制御を注意する必要がある。

このように、縦型のＭＯＳ構造を有する窒化物系半導体素子を電力用半導体素子として使用するためには、導通抵抗が低く、かつ高い電圧を維持することができると共に、大きな電圧が印加された場合でも、ゲート絶縁膜が破壊されないことが要望されている。

特開２００９−１１７８２０号公報特開２０１０−２７６３９号公報

本発明は、上記に鑑みてなされたものであって、導通抵抗が低く、かつ高い電圧を維持すると共に、ゲート絶縁膜の破壊を抑制したゲート信頼性の高い窒化物系半導体装置を提供することを目的とする。

請求項１に記載の窒化物系半導体装置は、第１導電型の基板と、前記基板の裏面に形成されたドレイン電極と、前記基板の主面に形成され、かつ一部がメサ形状の凸部を有し、前記基板よりも不純物濃度が低い第１導電型の窒化ガリウム系半導体より成るドリフト層と、前記ドリフト層上の前記凸部の側面に接触して該凸部を囲むように形成された、第２導電型の窒化ガリウム系半導体より成るウェル層と、前記ドリフト層と前記ウェル層との上に形成された、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）より成る電子供給層と、前記電子供給層の表面から前記ウェル層に至る領域に形成されたトレンチの内部を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ドリフト層の凸部及び前記ウェル層と前記電子供給層との界面の領域に形成され、かつ前記トレンチにより当該領域が切断された２次元電子ガス層と、前記電子供給層の上に形成されたキャリア輸送用電極と、前記キャリア輸送用電極の上に形成されたソース電極と、を備え、前記キャリア輸送用電極は、前記ソース電極に接続されて前記ソース電極にキャリアを輸送する。

請求項２に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記キャリア輸送用電極は、前記電子供給層とショットキー接合されている。

請求項３に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記キャリア輸送用電極は、前記ドリフト層にショットキー接触する金属から成る。

請求項４に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記キャリア輸送用電極は、第２導電型のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）である。

請求項５に記載の窒化物系半導体装置は、請求項１から請求項３のいずれか１項に記載の窒化物系半導体装置において、少なくとも前記トレンチの底部の角部分から外周部分に沿って前記ソース電極に至るまでの領域に形成された、高濃度の第１導電型領域を備える。

本発明によれば導通抵抗が低く、かつ高い電圧を維持すると共に、ゲート絶縁膜の破壊を抑制したゲート信頼性の高い窒化物系半導体装置を提供することができる。

本発明の第１の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。図１に示した窒化物系半導体素子における作用を説明するための、ＡｌＧａＮ層を設けなかった場合の正孔の流れを示す断面図である。図１に示した窒化物系半導体素子における作用を説明するためのエネルギーバンド図であり、（Ａ）、（Ｂ）は従来の窒化物系半導体素子におけるエネルギーバンド図を示しており、（Ｃ）は図１に示した窒化物系半導体素子におけるエネルギーバンド図を示している。図１に示した窒化物系半導体素子をソース電極側から平面視した場合のＭＯＳゲートの形状の例を説明するための平面図であり、（Ａ）はストライプ状に形成されている場合を示しており、（Ｂ）は、四角形の島状に形成されている場合を示している。図１に示した窒化物系半導体素子をソース電極側から平面視した場合のショットキー電極の形状の例を説明するための平面図であり、（Ａ）は四角形の２つの島状に形成されている場合を示しており、（Ｂ）は、四角形の１つの島状に形成されている場合を示している。図１に示した窒化物系半導体素子の製造方法の一例の一工程を説明するための説明図である。図１に示した窒化物系半導体素子の製造方法の一例の一工程を説明するための説明図である。本発明の第２の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。本発明の第３の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。従来の窒化物系半導体素子の概略構成の一例を示す断面図である。従来の窒化物系半導体素子の概略構成の一例を示す断面図である。

［第１の実施の形態］

以下、図面を参照して本実施の形態の窒化物系半導体装置について詳細に説明する。なお、本実施の形態は本発明の半導体装置の一例であり、本実施の形態により本発明が限定されるものではない。

まず、本実施の形態の窒化物系半導体装置の構成について説明する。図１は、本実施の形態音窒化物系半導体素子の概略構成の一例を示す断面図である。

本実施の形態の窒化物系半導体素子１０は、ドレイン電極１２、基板１４、ドリフト層１６、ウェル層１８、ＡｌＧａＮ層２０、ショットキー電極２２、ゲート絶縁膜２４、層間絶縁膜２６、ウェル層１８にオーミック接触する第一のオーミック金属層２７、ゲート電極２８、ＡｌＧａＮ層２０にオーミック接触する第二のオーミック金属層２９、及びソース電極３０を備えて構成されている。

ドレイン電極１２の具体例としては、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ、Ｍｏ、及びＷ等の金属単体や化合物、合金、またはこれらの積層体等が挙げられる。

基板１４は、不純物濃度が高いｎ型のＧａＮより成り、不純物濃度は、３×１０^１８ｃｍ^−３以上である。また、ドレイン電極１２は、基板１４に対してオーミック接触している。

ドリフト層１６は、電圧が印加された場合に、空乏層が拡がるドリフト領域となる機能を有するものである。ドリフト層１６は、基板１４に比べて不純物濃度が低いｎ型のＧａＮより成り、不純物濃度は、１×１０^１５〜１×１０^１７ｃｍ^−３程度である。また、ドリフト層１６の一部は、メサ状（台形状、凸状）に形成されており、上部（図１の上側）に突き出した形状を有している。ウェル層１８は、ｐ型のＧａＮより成り、ドリフト層１６の凸状の部分の周囲を囲むように形成されている。ドリフト層１６及びウェル層１８は、例えば、ＭＯＣＶＤ法等のエピタキシャル成長により形成される。

ＡｌＧａＮ層２０は、電子を取り入れる機能を有した電子注入層である。Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）より成り、ドリフト層１６及びウェル層１８の上に形成されている。

ＡｌＧａＮ層２０と、ドリフト層１６・ウェル層１８と、の界面にバンドオフセットが形成されると共に、当該界面にＡｌＧａＮ層２０及びドリフト層１６・ウェル層１８の自発分極及びピエゾ分極によって、正の電荷が発生することにより、ドリフト層１６・ウェル層１８の表面には、２ＤＥＧ（２次元電子ガス：２ｄｉｍｅｎｓｉｏｎａｌｅｌｅｃｔｒｏｎｇａｓｅｓ）層１９が形成される。

また、本実施の形態の窒化物系半導体素子１０には、ＡｌＧａＮ層２０の表面から、ウェル層１８に至るまでの深さのトレンチ部２３が設けられており、トレンチ部２３の内側には、ゲート絶縁膜２４が形成されている。ゲート絶縁膜２４は、例えば、窒化物または酸化物により構成することができる、具体的一例としては、ＳｉＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３またはこれらの組み合わせ等が挙げられる。

トレンチ部２３の内部、ゲート絶縁膜２４上には、ゲート電極２８が埋込まれて形成されている。ゲート電極２８の具体的例としては、Ｎｉ、Ａｕ、Ｐｄ、Ｔｉ、及びＡｌ及び等の金属単体や化合物、合金、ポリシリコン等の導電性材料またはこれらの積層体等が挙げられる。また、ゲート電極２８の上部には、ゲート電極とソース電極とを絶縁するための層間絶縁膜２６が形成されている。

ゲート絶縁膜２４と、ウェル層１８とが接する領域は、ゲート電極２８に対向したチャネル領域２５と成っている。チャネル領域２５では、ゲート電極２８に正の電圧（バイアス）を印加すると、ゲート絶縁膜２４とウェル層１８との界面に電子が誘起されて、電流を流すチャネルが形成される。当該チャネル領域２５は、ＡｌＧａＮ層２０とドリフト層１６・ウェル層１８との界面に形成されている２ＤＥＧ層１９と電気的に接続される。

ショットキー電極２２は、ＭＯＳゲート３２が形成されておらず、かつ、ウェル層１８の形成されていない領域（凸部分）をまたぐように、ＡｌＧａＮ層２０にショットキー接合されるように形成されており、ソース電極３０と電気的に接続されている。

ソース電極３０は、例えば、ドレイン電極１２と同種の金属が挙げられ、具体的一例としては、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ、Ｍｏ、及びＷ等の金属単体や化合物、合金、またはこれらの積層体等が挙げられる。

次に本実施の形態の窒化物系半導体素子１０の動作について説明する。まずゲート電極２８に印加されるゲート信号がオン状態のときには、上述のように、チャネル領域２５と２ＤＥＧ層１９が電気的に接続されているので、２ＤＥＧ層１９とチャネル領域２５を通じてソース・ドレイン間が導通していることが理解される。一方、印加されるゲート信号がオフ状態の場合には、ショットキー電極２２直下の２ＤＥＧ層１９がソース領域と電気的に切断されて、フローティング状態となる。この場合、ショットキー接合には逆バイアスが印加されるので、２ＤＥＧ層１９が空乏化されるまではＡｌＧａＮ層２０には、ドレイン電極１２に印加される電圧と同等の電圧が印加される。２ＤＥＧ層１９は印加される電圧が数Ｖに達すると、２ＤＥＧ層１９が完全に空乏化し、ＡｌＧａＮ層２０／ドリフト層１６・ウェル層１８界面に空乏層が広がるようになる。この２ＤＥＧ層１９が完全に空乏化する電圧は、一般的にピンチオフ電圧と呼ばれ、数Ｖ〜１０Ｖ程度である。それ以上の電圧がドレイン電極１２に印加されると、印加された電圧はＡｌＧａＮ層２０／ドリフト層１６・ウェル層１８に広がって耐圧を維持する。２ＤＥＧ層１９が完全に空乏化した後は、ＡｌＧａＮ層２０とドリフト層１６・ウェル層１８に広がる空乏領域の容量によって電圧分担されるため、ＡｌＧａＮ層２０／ドリフト層１６・ウェル層１８界面にかかる電圧は以下の（１）式により与えられる。

Ｖ（ＡｌＧａＮ／ＧａＮ）＝Ｖｄｓ×Ｃ（ＧａＮ）／Ｃ（ＡｌＧａＮ）・・・（１）

ここでＣ（ＧａＮ）は、ドリフト層１６・ウェル層１８に広がる空乏層の容量を示し、Ｃ（ＡｌＧａＮ）は、ＡｌＧａＮ層２０の容量を示し、Ｖｄｓは、半導体素子の耐圧を示す。通常、ＡｌＧａＮ層２０の厚みは２０ｎｍ程度であり、一方、空乏層の広がりは最大でドリフト層１６・ウェル層１８の厚さと等しくなるため、たとえば１ｋＶ耐圧の半導体素子であれば、ドリフト層１６・ウェル層１８の厚さ（図１厚さＬ）は１０μｍ程度であることから、最大電圧は以下の（２）式により与えられる。

Ｖ（ＡｌＧａＮ／ＧａＮ）~０．０２μｍ／１０μｍ×１ｋＶ＝２０Ｖ・・・（２）

が最大電圧となる。一方、ウェル層１８は、ゲート電極２８によってソース電極３０と接触していることから、通常はソース電極３０と同電位となっている。このため、ＭＯＳゲート３２を形成しているゲート絶縁膜２４に印加される電圧は最大でも、ゲート電極２８にオン状態のゲート信号が印加されているときに印加される電圧か、または、ゲート信号がオフ状態のときに上記のようにチャネル領域２５のドレイン側のＡｌＧａＮ層２０／ドリフト層１６・ウェル層１８界面に印加される２０Ｖ程度の電圧になり、高電圧が印加されない。このため、ゲート絶縁膜２４には過剰の電界ストレスが印加されることがなく、信頼性の高いデバイスを提供することが可能となった。

なお、上記では、１ｋＶを例にしてＡｌＧａＮ層２０／ドリフト層１６・ウェル層１８界面の最大電圧を求めたが、これは耐圧が異なってもほとんど同じ電圧値となる。それは、ドリフト層１６・ウェル層１８の厚さＬは空乏層がパンチスルーするような設計をする場合においては、耐圧値とドリフト層１６・ウェル層１８の厚さＬが比例するように構成されている。そのため、上記（１）式において、耐圧Ｖｄｓがドリフト層１６・ウェル層１８の厚さに比例し、一方Ｃ（ＧａＮ）がドリフト層１６・ウェル層１８の厚さＬに反比例するので、ドリフト層１６・ウェル層１８の厚さＬへの依存性がなくなり、結果として耐圧依存性が無くなる。よって、どのような耐圧クラスのデバイスを設計しても、本発明によれば、ゲート部には大きな電圧が印加されないことがわかる。

さらに、図面を参照して本実施の形態の窒化物系半導体素子１０における、ショットキー電極２２による作用について説明する。ＡｌＧａＮ層２０が形成されていない場合の窒化物系半導体素子（本実施の形態の窒化物系半導体素子１０からＡｌＧａＮ層２０を除いたもの）の断面図を図２に示す。また、この窒化物系半導体素子における正孔の流れを図２中に点線で示す。

ＡｌＧａＮ層２０が無い図２に示した場合では、表面側（図２中、上面側）にソース電極３０に短絡した正孔の吸い込み口が無くても、ウェル層１８を伝わって、点線で示したように、ソース電極３０へと、正孔が排出される。しかしながら、図１に示した本実施の形態のようにＡｌＧａＮ層２０が形成されていると、電圧が印加された場合に、ＡｌＧａＮ層２０中に分極による電界が生じるため、正孔は、ＡｌＧａＮ層２０表面にとどまり、ウェル層１８へ抜けることができず、従って、ソース電極３０へと排出されにくくなる。ショットキー電極２２は、このように排出されにくくなった正孔の吸い込み口として機能する。

また、図３に、ショットキー電極２２を設けない従来の場合（図１０参照）及び本発明の場合の、トレンチ部２３側面におけるエネルギーバンド図を示す。図３（Ａ）は、従来の窒化物系半導体素子においてバイアス電圧が印加されていない場合を示し、（Ｂ）は、正のバイアス電圧が印加されている場合を示す。また、図３（Ｃ）は、本実施の形態の窒化物系半導体素子１０において正のバイアス電圧が印加されている場合を示している。従来の窒化物系半導体素子では、半導体中で発生した正孔が電界に引かれて、ゲート絶縁膜２４とＡｌＧａＮ層２０との界面に正孔が集中する（図３（Ｂ）点線で示した円形内参照）ため、ウェル層１８側には、あまり電圧が印加されず、ゲート絶縁膜２４に集中的に電圧が印加される。一方、図３（Ｃ）に示したように、ショットキー電極２２を設けたことにより、正孔は、矢印で示したようにソース電極３０へと吸い込まれていくため、界面には蓄積せず、ウェル層１８側へ電圧が印加される。

従って、このように本実施の形態の窒化物系半導体素子１０では、ＡｌＧａＮ層２０を有する構成であっても、ゲート絶縁膜２４に大きな電圧が印加されることなく、特に、トレンチ部２３のコーナ部分（底辺部の角部）に大きな電圧が印加されることがなくなるため、ゲート絶縁膜２４の破壊を防止することができる。

さらに、副次的な効果として、２ＤＥＧ層１９の中の高い電界がかかる領域には、上部をショットキー電極２２が覆っていることから、外部からの不要なイオンなどによる電界の影響を受けることがなく、２ＤＥＧ層１９が安定するため、素子の動作特性の変動がほとんど生じない。

なお、本実施の形態の窒化物系半導体素子１０では、ショットキー電極２２は、図１に示した２つのゲート電極２８間の領域（ＭＯＳゲート３２間の領域）全体に渡って形成されているがこれに限らず、少なくとも当該領域の一部に形成されていればよい。また、その大きさ、厚さも特に限定されない。

また、本実施の形態では、ショットキー電極２２は、ＡｌＧａＮ層２０上にのみ形成されているがこれに限らず、ＡｌＧａＮ層２０の一部が開口され、ショットキー電極２２が直接ｎ型ドリフト層１６に接触するように構成していても良い。この場合、ショットキー電極２２直下の２ＤＥＧ層１９の一部が欠落していることから、ゲート容量が小さくなるという効果を得ることができる。

また、ＭＯＳゲート３２は、ソース電極３０側（図１の上側）から平面視した場合に、図４（Ａ）に示すように、ストライプ状に形成されていてもよいし、図４（Ｂ）に示すように、島状に形成されていてもよい。また、島状の場合、図４（Ｂ）では、四角形の島で示したがこれに限らず、６角形や円形等他の形状でもよく、これらを平面に敷き詰めるように並べて構成される。また、さらにこれらの場合に加えて、ショットキー電極２２の形状も図５（Ａ）、（Ｂ）に示すように１つもしくは２つ以上の島状に形成されていてもよい。またこの場合、ＭＯＳゲート３２と同様に、四角形の島で示したがこれに限らず、６角形や円形等他の形状でもよい。

なお、上述した本実施の形態の窒化物系半導体素子１０は、例えば、以下のようにして製造することができる。なお、以下に示す製造方法は一例であり、これに限定されるものではない。

ＭＯＣＶＤ法や、分子線エピタキシャル成長（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｉａｌ、ＭＢＥ）法等のエピタキシャル結晶成長法により、基板１４上にドリフト層１６を積層させる。ドリフト層１６上の一部にエッチングマスクを形成し、ウエットエッチングやドライエッチングによりドリフト層１６の一部を除去し、メサ形状（凸部）を形成する。さらに、メサ形状（凸部）の周囲に、ＭＯＣＶＤ法により、ウェル層１８を積層させる。さらに、ドリフト層１６及びウェル層１８の上に、ＡｌＧａＮ層２０をエピタキシャル成長法により形成する（図６参照）。なお、２ＤＥＧのキャリア濃度を制御するため、ＡｌＧａＮ層２０では、Ａｌの組成や層厚が調整される。

次に、ＡｌＧａＮ層２０の表面をエッチングにより、ＡｌＧａＮ層２０及びウェル層１８の一部を除去する。さらにフォトレジストをマスクとして、ＡｌＧａＮ層２０及びウェル層１８を除去してトレンチ部２３を形成する。さらに、化学気相成長（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｒｉｏｎ、ＣＶＤ）法等によりＳｉＯ_２膜等のゲート絶縁膜２４をトレンチ部２３内部に形成する。その後、ゲート絶縁膜２４上に、ゲート電極２８をスパッタ等により形成する。さらに、ＡｌＧａＮ層２０上の所定の領域にショットキー電極２２をＭＯＣＶＤ法等により形成し、ゲート電極２８の上部に層間絶縁膜２６をＣＶＤ法等により形成する（図７参照）。

その後、ウェル層１８にオーミック接触する第一のオーミック金属層２７及びＡｌＧａＮ層２０にオーミック接触する第二のオーミック金属層２９を形成し、さらにソース電極３０及びドレイン電極１２を形成することにより、図１に示した本実施の形態の窒化物系半導体素子１０が製造される。

以上説明したように、本実施の形態の窒化物系半導体素子１０によれば、ＡｌＧａＮ層２０上に形成されたショットキー電極２２が、正孔をソース電極３０に流す（輸送する）ことができるため、ゲート絶縁膜２４、特にトレンチ部２３のコーナー部に集中して電圧が印加されることがなくなる。

このように本実施の形態の窒化物系半導体素子１０では、ＡｌＧａＮ層２０及びゲート絶縁膜２４を有する縦型窒化ガリウム半導体において、導通抵抗が低く、かつ高い電圧を維持すると共に、ゲート絶縁膜の破壊を防止することができる。従って、本実施の形態の窒化物系半導体素子１０は、信頼性が高く、破壊耐量などの信頼性が強く要求されるインバータなどの電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。

［第２の実施の形態］

第２の実施の形態の窒化物系半導体素子は、第１の実施の形態の窒化物系半導体素子１０と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。

本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図８に示す。本実施の形態の窒化物系半導体素子４０は、第１の実施の形態の窒化物系半導体素子１０に設けられていたショットキー電極２２のかわりに、ＡｌＧａＮ層２０の上にｐ型ＡｌＧａＮ層４２が形成されている。ｐ型ＡｌＧａＮ層４２は、ＡｌＧａＮ層２０とＰＮ接合している。

本実施の形態の窒化物系半導体素子４０では、ｐ型ＡｌＧａＮ層４２が正孔をソース電極３０に流す機能を有している。

第１の実施の形態の窒化物系半導体素子１０では、ショットキー電極２２によりショットキー接合が、ソース・ドレイン間に形成されているが、本実施の形態では、ショットキー接合ではなくＰＮ接合となっているため、リーク電流を第１の実施の形態の窒化物系半導体素子１０に比べ、より、抑えることができる。

このように本実施の形態の窒化物系半導体素子４０では、ＡｌＧａＮ層２０の上に、ＡｌＧａＮ層２０とＰＮ接合されたｐ型のＡｌＧａＮ層４２が形成されているため、第１の実施の形態で得られた効果に加えて、リーク電流をより抑えるという効果が得られる。

なお、第１の実施の形態に示したショットキー電極２２と本実施の形態のｐ型のＡｌＧａＮ層４２とを混載するように構成してもよい。

［第３の実施の形態］

第３の実施の形態の窒化物系半導体素子は、第１の実施の形態の窒化物系半導体素子１０及び第２の実施の形態の窒化物系半導体素子４０と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。

本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図９に示す。本実施の形態の窒化物系半導体素子５０では、トレンチ部２３の底面部から周囲（側壁）、すなわち、チャネル領域２５のソース・ドレイン領域にあたる部分に高濃度のｎ型領域５２が形成されている。

ＭＯＳゲート３２と２ＤＥＧ層１９との間は、トレンチ部２３の側壁に形成されるチャネル領域２５を電流が流れることになるが、当該領域は、電流の流れが９０度変化をするため、ＭＯＳ反転層の抵抗が高くなってしまう。また、側壁の部分においてもチャネル長が長くなってしてしまうため、チャネル領域２５の抵抗が大きくなりやすい。

本実施の形態の窒化物系半導体素子５０では、図９に示したようにトレンチ部２３のコーナー部（角部）を含むような高濃度のｎ型領域５２を設けることにより、当該コーナー部を通過せずに電流を流すことができる。これにより、電流の流れが９０度変化することがなくなるため、半導体素子全体の抵抗を下げることが可能となる。

なお、ｎ型領域５２の形成方法としては、ｎ型不純物であるシリコン等をイオン注入等によって結晶内に導入し、その後に１０００℃前後で熱処理することで容易に形成することが可能である。また、ｎ型領域５２の不純物濃度としては、１×１０^１８ｃｍ^−２以上が好ましい。

このように本実施の形態の窒化物系半導体素子５０では、トレンチ部２３の底面部から周囲（側壁）、すなわち、チャネル領域２５のソース・ドレイン領域にあたる部分に高濃度のｎ型領域５２が形成されているため、トレンチ部２３のコーナー部を通過せずに電流を流すことができ、半導体素子全体の抵抗をより低くすることができるという効果が得られる。

１０、４０、５０窒化物系半導体素子
１２ドレイン電極
１４基板
１６ドリフト層
１８ウェル層
１９２ＤＥＧ層
２０ＡｌＧａＮ層
２２ショットキー電極
２３トレンチ部
２４ゲート絶縁膜
２８ゲート電極
３０ソース電極

Claims

第１導電型の基板と、
前記基板の裏面に形成されたドレイン電極と、
前記基板の主面に形成され、かつ一部がメサ形状の凸部を有し、前記基板よりも不純物濃度が低い第１導電型の窒化ガリウム系半導体より成るドリフト層と、
前記ドリフト層上の前記凸部の側面に接触して該凸部を囲むように形成された、第２導電型の窒化ガリウム系半導体より成るウェル層と、
前記ドリフト層と前記ウェル層との上に形成された、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）より成る電子供給層と、
前記電子供給層の表面から前記ウェル層に至る領域に形成されたトレンチの内部を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ドリフト層の凸部及び前記ウェル層と前記電子供給層との界面の領域に形成され、かつ前記トレンチにより当該領域が切断された２次元電子ガス層と、
前記電子供給層の上に形成されたキャリア輸送用電極と、
前記キャリア輸送用電極の上に形成されたソース電極と、
を備え、
前記キャリア輸送用電極は、前記ソース電極に接続されて前記ソース電極にキャリアを輸送する、
窒化物系半導体装置。
前記キャリア輸送用電極は、前記電子供給層とショットキー接合されている、請求項１に記載の窒化物系半導体装置。
前記キャリア輸送用電極は、前記ドリフト層にショットキー接触する金属から成る、請求項１に記載の窒化物系半導体装置。
前記キャリア輸送用電極は、第２導電型のＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）である、請求項１に記載の窒化物系半導体装置。
少なくとも前記トレンチの底部の角部分から外周部分に沿って前記ソース電極に至るまでの領域に形成された、高濃度の第１導電型領域を備えた、請求項１から請求項３のいずれか１項に記載の窒化物系半導体装置。