JP5548855B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5548855B2 JP5548855B2 JP2010215256A JP2010215256A JP5548855B2 JP 5548855 B2 JP5548855 B2 JP 5548855B2 JP 2010215256 A JP2010215256 A JP 2010215256A JP 2010215256 A JP2010215256 A JP 2010215256A JP 5548855 B2 JP5548855 B2 JP 5548855B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- core
- electronic component
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ベース絶縁層と、
前記ベース絶縁層の上面側に設けられた台座パターンと、
前記台座パターン上に設けられた電子部品と、
前記ベース絶縁層の上面側に設けられ、前記電子部品の外周を取り囲む補強絶縁層と、
前記電子部品が内側に配置された開口を持つコア絶縁層と該コア絶縁層の上面側のコア配線と該コア絶縁層の下面側のコア配線を含み、前記補強絶縁層上に設けられたコア配線構造層と、
前記電子部品を埋め込むように前記コア配線構造層上に設けられた埋め込み絶縁層と、
前記電子部品と電気的に接続され、前記埋め込み絶縁層上に設けられた第1配線と、
前記ベース絶縁層の下面側に設けられた第2配線と、を含む配線基板であって、
前記台座パターンの外縁は、前記電子部品の外縁より外側に位置し、
前記補強絶縁層は、第1補強繊維を含み、該第1補強繊維は、前記台座パターンの外縁より外側の周辺領域から該台座パターンの外縁の直上にわたって配置されている、配線基板が提供される。
支持基板上のベース絶縁層上に、電子部品の搭載側の面より広い台座パターンを形成する工程と、
前記台座パターン上に、該台座パターンの外縁より内側に配置されるように前記電子部品を搭載する工程と、
前記台座パターンの外縁より内側に配置でき且つ前記電子部品を内側に配置できる開口を有し、第1補強繊維を含む補強絶縁層を用意する工程と、
前記電子部品を内側に配置できる開口を持つコア絶縁層と該コア絶縁層の上面側のコア配線と該コア絶縁層の下面側のコア配線を含むコア配線構造層を用意する工程と、
前記補強絶縁層を、その開口の内側に前記電子部品が配置され、且つ前記第1補強繊維が前記台座パターンの外縁より外側の周辺領域から該台座パターンの外縁の直上にわたって配置されるように、前記ベース絶縁層上に重ねる工程と、
前記コア配線構造層を、その開口の内側に前記電子部品が配置されるように前記補強絶縁層上に重ねる工程と、
前記電子部品を覆うように前記補強絶縁層上に埋め込み絶縁層を重ねる工程と、
加熱を行って前記補強絶縁層および前記埋め込み絶縁層を流動化させ前記電子部品の周囲の隙間を充填し、硬化させるとともに、前記ベース絶縁層、前記補強絶縁層、前記コア配線構造層および前記埋め込み絶縁層を圧着する工程と、
前記埋め込み絶縁層上に、第1配線を形成する工程と、
前記第1配線を形成する前または後に前記支持基板を除去する工程と、
前記ベース絶縁層の下面側に、第2配線を形成する工程を含む、配線基板の製造方法が提供される。
101 ベース絶縁層
102 台座パターン
103 接着層
110 補強絶縁層
111 第1補強繊維
112 ビア
120 コア配線構造層
121 コア絶縁層
122 上面側コア配線
123 下面側コア配線
124 ビア
130 埋め込み絶縁層
131 下地絶縁層
140 第1配線構造層
141a 第1配線
141b 第1配線
142a 第1絶縁層
142b 保護絶縁層(ソルダーレジスト層)
150 第2配線構造層
151 第2配線
151a 第2配線
151b 配線
152 保護絶縁層(ソルダーレジスト層)
152a 第2絶縁層
152b ソルダーレジスト層
161a ホール
161b ホール
161c ホール
162a ホール
162b ホール
200 電子部品
200a 半導体素子
200b チップ部品
201 保護層
Claims (23)
- ベース絶縁層と、
前記ベース絶縁層の上面側に設けられた台座パターンと、
前記台座パターン上に設けられた電子部品と、
前記ベース絶縁層の上面側に設けられ、前記電子部品の外周を取り囲む補強絶縁層と、
前記電子部品が内側に配置された開口を持つコア絶縁層と該コア絶縁層の上面側のコア配線と該コア絶縁層の下面側のコア配線を含み、前記補強絶縁層上に設けられたコア配線構造層と、
前記電子部品を埋め込むように前記コア配線構造層上に設けられた埋め込み絶縁層と、
前記電子部品と電気的に接続され、前記埋め込み絶縁層上に設けられた第1配線と、
前記ベース絶縁層の下面側に設けられた第2配線と、を含む配線基板であって、
前記台座パターンの外縁は、前記電子部品の外縁より外側に位置し、
前記補強絶縁層は、第1補強繊維を含み、該第1補強繊維は、前記台座パターンの外縁より外側の周辺領域から該台座パターンの外縁の直上にわたって配置されている、配線基板。 - 前記第1補強繊維は、前記電子部品が内側に配置された開口を持つ繊維シートであり、該繊維シートの開口の周囲端部が前記台座パターンの外縁の直上に配置されている、請求項1に記載の配線基板。
- 前記ベース絶縁層上に複数の台座パターンが設けられ、
各台座パターン上に電子部品が設けられている、請求項1又は2に記載の配線基板。 - 前記台座パターン上に複数の電子部品が設けられている、請求項1又は2に記載の配線基板。
- 前記電子部品として、半導体素子を内蔵する、請求項1から4のいずれか一項に記載の配線基板。
- 前記電子部品として、チップ部品を内蔵する、請求項1から4のいずれか一項に記載の配線基板。
- 前記電子部品として、半導体素子とチップ部品を内蔵する、請求項3に記載の配線基板。
- 前記電子部品として、半導体素子とチップ部品を内蔵する、請求項4に記載の配線基板。
- 前記チップ部品は、コンデンサ、抵抗、ダイオード、インダクタ及びフィルタから選ばれる、請求項6から8のいずれか一項に記載の配線基板。
- 前記コア配線構造層は、前記コア絶縁層を貫通し前記上面側コア配線と前記下面側コア配線とを接続するビアを含み、
前記上面側コア配線は、前記埋め込み絶縁層を貫通するビアを介して前記第1配線と電気的に接続され、
前記下面側コア配線は、前記補強絶縁層を貫通するビアを介して前記第2配線と電気的に接続されている、請求項1から9のいずれか一項に記載の配線基板。 - 前記補強絶縁層を貫通するビアは、基板上面側の上端径が基板下面側の下端径より小さい、請求項10に記載の配線基板。
- 前記下面側コア配線は、その下面が前記コア絶縁層の下面より突出した位置にある、請求項1から11のいずれか一項に記載の配線基板。
- 前記下面側コア配線は、その下面が前記コア絶縁層の下面と同一平面内にある、請求項1から11のいずれか一項に記載の配線基板。
- 前記第1補強繊維は、ガラス繊維である、請求項1から13のいずれか一項に記載の配線基板。
- 前記埋め込み絶縁層は、第2補強繊維を含む、請求項1から14のいずれか一項に記載の配線基板。
- 前記コア絶縁層は、第3補強繊維を含む、請求項1から15のいずれか一項に記載の配線基板。
- 前記第1配線を覆う保護絶縁膜を有し、
前記保護絶縁膜は開口を有し、該開口内の前記第1配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項1から16のいずれか一項に記載の配線基板。 - 前記埋め込み絶縁層上に交互に設けられた配線と絶縁層を含む第1配線構造層を有し、
最上層側の絶縁層に開口を有し、該開口内の配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項1から16のいずれか一項に記載の配線基板。 - 前記第2配線を覆う保護絶縁膜を有し、
前記保護絶縁膜は開口を有し、該開口内の前記第2配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項1から18のいずれか一項に記載の配線基板。 - 前記ベース絶縁層の下面側に交互に設けられた配線と絶縁層を含む第2配線構造層を有し、
最下層側の絶縁層に開口を有し、該開口内の配線の露出部からなる外部端子、または該開口に設けられた導電部からなる外部端子を備えた、請求項1から18のいずれか一項に記載の配線基板。 - 支持基板上のベース絶縁層上に、電子部品の搭載側の面より広い台座パターンを形成する工程と、
前記台座パターン上に、該台座パターンの外縁より内側に配置されるように前記電子部品を搭載する工程と、
前記台座パターンの外縁より内側に配置でき且つ前記電子部品を内側に配置できる開口を有し、第1補強繊維を含む補強絶縁層を用意する工程と、
前記電子部品を内側に配置できる開口を持つコア絶縁層と該コア絶縁層の上面側のコア配線と該コア絶縁層の下面側のコア配線を含むコア配線構造層を用意する工程と、
前記補強絶縁層を、その開口の内側に前記電子部品が配置され、且つ前記第1補強繊維が前記台座パターンの外縁より外側の周辺領域から該台座パターンの外縁の直上にわたって配置されるように、前記ベース絶縁層上に重ねる工程と、
前記コア配線構造層を、その開口の内側に前記電子部品が配置されるように前記補強絶縁層上に重ねる工程と、
前記電子部品を覆うように前記補強絶縁層上に埋め込み絶縁層を重ねる工程と、
加熱を行って前記補強絶縁層および前記埋め込み絶縁層を流動化させ前記電子部品の周囲の隙間を充填し、硬化させるとともに、前記ベース絶縁層、前記補強絶縁層、前記コア配線構造層および前記埋め込み絶縁層を圧着する工程と、
前記埋め込み絶縁層上に、第1配線を形成する工程と、
前記第1配線を形成する前または後に前記支持基板を除去する工程と、
前記ベース絶縁層の下面側に、第2配線を形成する工程を含む、配線基板の製造方法。 - 前記台座パターンを複数設け、各台座パターン上に電子部品を搭載する、請求項21に記載の配線基板の製造方法。
- 前記台座パターン上に複数の電子部品を搭載する、請求項21に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010215256A JP5548855B2 (ja) | 2010-09-27 | 2010-09-27 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010215256A JP5548855B2 (ja) | 2010-09-27 | 2010-09-27 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012069863A JP2012069863A (ja) | 2012-04-05 |
| JP5548855B2 true JP5548855B2 (ja) | 2014-07-16 |
Family
ID=46166728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010215256A Expired - Fee Related JP5548855B2 (ja) | 2010-09-27 | 2010-09-27 | 配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5548855B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102107038B1 (ko) * | 2012-12-11 | 2020-05-07 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법 |
| JP6144058B2 (ja) * | 2013-01-31 | 2017-06-07 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP5427305B1 (ja) * | 2013-02-19 | 2014-02-26 | 株式会社フジクラ | 部品内蔵基板及びその製造方法並びに実装体 |
| KR101514539B1 (ko) * | 2013-08-29 | 2015-04-22 | 삼성전기주식회사 | 전자부품 내장기판 |
| JP2016054188A (ja) * | 2014-09-03 | 2016-04-14 | 大日本印刷株式会社 | 部品内蔵配線基板、部品内蔵配線基板の製造方法、及び部品内蔵配線基板製造用の中間配線層 |
| JP2019176118A (ja) * | 2018-03-28 | 2019-10-10 | 京セラ株式会社 | 配線基板 |
| US10757813B2 (en) * | 2018-10-12 | 2020-08-25 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
| JP7311276B2 (ja) * | 2019-02-26 | 2023-07-19 | ローム株式会社 | 半導体発光装置 |
| KR102776276B1 (ko) | 2019-12-19 | 2025-03-07 | 삼성전기주식회사 | 전자부품 내장기판 |
| CN115220141B (zh) * | 2022-08-15 | 2024-05-17 | 安徽信息工程学院 | 波分复用滤光片及其生产方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269594A (ja) * | 2005-03-23 | 2006-10-05 | Cmk Corp | 半導体装置及びその製造方法 |
| JP4673207B2 (ja) * | 2005-12-16 | 2011-04-20 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| JP2008288298A (ja) * | 2007-05-16 | 2008-11-27 | Toppan Printing Co Ltd | 電子部品を内蔵したプリント配線板の製造方法 |
-
2010
- 2010-09-27 JP JP2010215256A patent/JP5548855B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012069863A (ja) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5548855B2 (ja) | 配線基板及びその製造方法 | |
| US8536691B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5258045B2 (ja) | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 | |
| TWI402017B (zh) | 半導體裝置及其製造方法 | |
| JPWO2010041630A1 (ja) | 半導体装置及びその製造方法 | |
| JP5423874B2 (ja) | 半導体素子内蔵基板およびその製造方法 | |
| JP5605429B2 (ja) | 半導体素子内蔵配線基板 | |
| US8143531B2 (en) | Electronic component mounting package | |
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP5496445B2 (ja) | 半導体装置の製造方法 | |
| JP5003260B2 (ja) | 半導体装置およびその製造方法 | |
| JP5510323B2 (ja) | コアレス配線基板、半導体装置及びそれらの製造方法 | |
| US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
| US20130097856A1 (en) | Method of fabricating a wiring board | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| CN101533823A (zh) | 配线板、半导体器件及制造配线板和半导体器件的方法 | |
| WO2010101167A1 (ja) | 半導体装置及びその製造方法 | |
| US8872334B2 (en) | Method for manufacturing semiconductor device | |
| JP2010205893A (ja) | 半導体装置及びその製造方法 | |
| JP5589735B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| US20090001604A1 (en) | Semiconductor Package and Method for Producing Same | |
| JP2006080356A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5548855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |