JP5560664B2

JP5560664B2 - 直流−直流変換回路の制御方法

Info

Publication number: JP5560664B2
Application number: JP2009254275A
Authority: JP
Inventors: 和明三野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-11-05
Filing date: 2009-11-05
Publication date: 2014-07-30
Anticipated expiration: 2029-11-05
Also published as: JP2011101497A

Description

この発明は、一次側がフルブリッジ構成の絶縁形直流−直流（ＤＣ／ＤＣ）変換回路、特に高効率化が可能な制御方法に関する。

図５は、出願人が先願として出願した例（特願２００９−０１８３０２号）を示す回路構成図、図６はその動作を説明する波形図である。
上記先願では、軽負荷時にはハードスイッチング方式、重負荷時には位相シフト方式でスイッチング素子を制御することにより、軽負荷時でもスイッチング素子のdv/dtが規定値を超えることのないように、安全に動作させるものである。なお、図５の符号１〜４はスイッチング素子（単に素子ともいう）であり、これら４個のデバイスでいわゆるフルブリッジ回路を構成する。

このフルブリッジ回路には直流電源１１の直流電圧が印加され、フルブリッジ回路を構成する二つのレグ（アーム）の一方の中点にはインダクタ５の一端が接続されている。このインダクタ５の他端と、ブリッジ回路を構成する他のアームの中点との間には、変圧器（トランス）９の一次側巻線が接続される。この変圧器９の二次側には、センタータップが設けられている。変圧器９の二次側巻線の両端には、整流用のダイオード７，８のアノードがそれぞれ接続される。これらダイオード７，８のカソードは、それぞれ接続されて直流平滑用のインダクタ１０の一端に接続される。このインダクタ１０の他端と変圧器９のセンタータップ間には、直流平滑用のコンデンサ１２が接続される。そしてこの直流平滑用のコンデンサ１２と並列に負荷１３が接続されるようになっている。

また、図５のスイッチング素子１，２を交互にオン・オフさせるとともに、素子３，４をスイッチング素子１，２に対し位相差をもってオン・オフさせる制御方式を位相シフト方式と呼び、スイッチング素子１と４、または素子２と３を同時にオン・オフし、素子１と４の制御信号と素子２と３の制御信号を交互に生成し、制御信号のパルス幅で出力電圧を調整する方式をハードスイッチング方式と呼ぶこととする。

以下に、ハードスイッチング動作について、図６を参照して説明する。図６のVcは出力電圧指令波形、Vcrはキャリア信号波形、Gs1~Gs4は図５のスイッチング素子１〜４のゲート信号波形、Vs1~Vs4は同素子１〜４のドレイン−ソース間電圧波形を示す。なお、図５には示していないが絶縁形直流−直流（ＤＣ／ＤＣ）変換回路は、スイッチング素子１〜４のゲートに与えるゲート信号を生成するゲート駆動部を備えている。詳細は後述するがゲート駆動部は、このゲート駆動部に対して与えられる出力電圧指令およびゲート駆動部内で生成するキャリア信号に基づきゲート信号を生成する。

まず、期間t1ではスイッチング素子１，４が同時にオンして直流電源１１→スイッチング素１→インダクタ５→変圧器９→スイッチング素子４→直流電源１１の経路で電流が流れ、変圧器９の一次側に電源電圧Edが印加される。なお、インダクタ５は、変圧器９の漏れインダクタンスに代えることができる。ここで、スイッチング素子１と４はオン状態なので、これらの電圧Vs1とVs4は零、スイッチング素子２と３の電圧Vs2，Vs3は直流電源電圧であるEdにクランプされる。

次に、t2の期間において、スイッチング素子１と４がオフすると、スイッチング素子１〜４の寄生容量（等価的にスイッチング素子と並列に形成されているキャパシタンス）と、インダクタ５や回路内のインダクタンス成分とが共振し、スイッチング素子の電圧Vs1〜Vs4はEd/2を中心に振動する。
期間t3ではスイッチング素子２と３のゲート信号Gs2とGs3が同時にオンし、直流電源１１→スイッチング素子３→変圧器９→インダクタ５→スイッチング素子２→直流電源１１の経路で期間t1とは逆方向の電流が流れ、変圧器９の一次側には逆方向の電圧（−Ed）が印加される。

ここで、スイッチング素子２と３はオン状態なので、これらの電圧Vs2とVs3は零、スイッチング素子1と4の電圧Vs1，Vs4は直流電源電圧であるEdにクランプされる。
t4の期間では、t2期間と同様に全素子がオフするので共振動作となり、スイッチング素子の電圧Vs1〜Vs4はEd/2を中心に振動する。
このように、変圧器９の一次側には正負の電圧が印加され、その巻数比に比例する電圧が二次側に発生する。さらに、変圧器９の二次側電圧はダイオード７や８で整流され、インダクタ１０やコンデンサ１２で高周波成分が低減され、直流出力電圧がコンデンサ１２の両端に得られる。

なお、ゲート信号Gs1~Gs4は、出力電圧指令Vcとキャリア信号Vcrとを比較することで得られる信号Vrを振り分けることにより、生成される。よって、Gs1~Gs4の時間的関係はt1=t3，t2=t4となる。
以上のように、スイッチング素子のターンオン時に、スイッチング素子には既に電圧が印加されている。このため、ターンオンと同時に寄生容量に蓄えられているエネルギーが消費されて損失が発生してしまう。例えば、スイッチング素子２のターンオン（t2→t3）によって素子２の寄生容量は短絡され、寄生容量に蓄えられていたエネルギーは放電されて消費される。このような動作が各素子において、スイッチングのたびに繰り返されることになる。

ここで、寄生容量を放電することによって生じるスイッチング素子１個あたりの損失Ｐは、下記（１）式のように表わされる。
Ｐ＝Ｃｖ²ｆｓ／２…（１）
Ｃはスイッチング素子の寄生容量、ｖはターンオン時に印加されているスイッチング素子の電圧、ｆｓはスイッチング周波数を示す。つまり、ターンオン時における電圧ｖの２乗に比例して損失が増加することになる。

また、スイッチング素子２がオンすると同時に、その電圧Vs2は零になり、スイッチング素子１の寄生容量は急激に充電され、素子１の電圧Vs1はEdまで上昇する。このとき、素子１の寄生容量を充電する経路は、直流電源１１→スイッチング素子１の寄生容量→スイッチング素子２→直流電源１１であり、スイッチング素子２のターンオンと同時にスイッチング素子２にも大きな電流が流れる。よって、スイッチング素子２のスイッチング損失（ターンオン損失）が増加してしまう。

また、寄生容量に蓄えられた大きなエネルギーを急激に充放電するので、回路から発生するノイズが増加し、他の機器が誤動作するなどの障害が生じる危険がある。
なお、重負荷では位相シフト制御方式に切り替えることで、スイッチング素子がターンオンする前に素子の電圧Vs1〜Vs4が零となり、零電圧スイッチング（ソフトスイッチング）が成立するので、上記のような問題は発生しない。

一方、スイッチング素子の電圧が極小値になったときにスイッチング素子をオンさせる、擬似共振という技術が特許文献１に紹介されている。
しかし、この特許文献１に記載されている擬似共振は、スイッチング素子を１個のみ用いた小容量向けの１石コンバータを対象とするもので、このような１石コンバータでは大きな出力電力を得るのは困難である。
また、この発明にいう大容量向けフルブリッジ構成の回路において、特許文献１のようにスイッチング素子のオンタイミングを変更すると、変圧器に印加される電圧時間積が正負で異なって偏磁し、過大な電流が流れて機器が破損するという問題が生じる。

特開２００８−３１２３９９号公報

従って、この発明の課題は、大容量の直流−直流変換回路を構成するスイッチング素子が、ターンオン時に発生する寄生容量の充放電に伴う損失を低減し、回路装置の高効率化を図ることにある。

このような課題を解決するため、請求項１の発明では、２個のスイッチング素子を直列に接続した第１，第２の直列回路をそれぞれ直流電源と並列に接続し、前記第１の直列回路の内部接続点には変圧器の一次巻線の一端を接続し、前記第２の直列回路の内部接続点には前記一次巻線の他端を接続し、変圧器の二次巻線には整流素子を接続して直流を得る直流−直流変換回路にてハードスイッチング方式の制御を行なうにあたり、
前記第１の直列回路における上アームのスイッチング素子と前記第２の直列回路における下アームのスイッチング素子がともにオン状態となる第１のオン期間と、
前記第１の直列回路における下アームのスイッチング素子と前記第２の直列回路における上アームのスイッチング素子がともにオン状態となる第２のオン期間とが等しくなることを条件にして、
前記第１の直列回路における上アームのスイッチング素子と前記第２の直列回路における下アームのスイッチング素子がオフした後に、前記第１の直列回路における下アームのスイッチング素子と前記第２の直列回路における上アームのスイッチング素子がオンするまでの全スイッチング素子がオフ状態となる第１のオフ期間と、
前記第１の直列回路における下アームのスイッチング素子と前記第２の直列回路における上アームのスイッチング素子がオフした後に、前記第１の直列回路における上アームのスイッチング素子と前記第２の直列回路における下アームのスイッチング素子がオンするまでの全スイッチング素子がオフ状態となる第２のオフ期間とを、互いに異なるように設定することを特徴とする。

上記請求項１の発明においては、前記第１または第２の直列回路における上アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の上アームのスイッチング素子がオンするようにスイッチング周波数を調整するか、
または、前記第１または第２の直列回路における下アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の下アームのスイッチング素子がオンするようにスイッチング周波数を調整することができる（請求項２の発明）。
あるいは、前記第１または第２の直列回路における上アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の上アームのスイッチング素子がオンするように前記第１および第２のオフ期間を調整するか、
または、前記第１または第２の直列回路における下アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の下アームのスイッチング素子がオンするように前記第１および第２のオフ期間を調整することができる（請求項３の発明）。

また、請求項１の発明においては、前記第１または第２の直列回路の内部接続点と前記変圧器との間にコンデンサを接続し、
前記第１または第２の直列回路における上アーム（または下アーム）のスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の上アーム（または下アーム）のスイッチング素子がオンし、
前記第１または第２の直列回路における下アーム（または上アーム）のスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の下アーム（または上アーム）のスイッチング素子がオンするように、前記上アーム（または下アーム）のスイッチング素子のオフするタイミングを決定することができる（請求項４の発明）。
上記請求項１〜４のいずれかの発明においては、出力電力および出力電流の大きさに応じて、スイッチング素子のオンタイミング，オフタイミングまたはスイッチング周波数の少なくとも１つを変化させ、スイッチング素子の電圧が極小値付近に達したときにスイッチング素子がオンするように調整することができる（請求項５の発明）。
上記請求項１〜５のいずれかに記載の制御は、出力電力が所定値以下のときに行ない、出力電力が所定値を超えたときは位相シフト方式の制御を行なうことを特徴とする（請求項６の発明）。

この発明によれば、大容量向けとしてのフルブリッジ構成の直流−直流変換回路において、そのスイッチング素子がターンオンしたときに発生する寄生容量の充放電に伴う損失を低減することができ、回路装置の高効率化が可能となる。また、損失を低減に伴う冷却フィンの小形化や低コスト化が可能となる。さらに、スイッチング時に寄生容量を充放電するエネルギーが減るので、発生するノイズを低減できる。

この発明の実施形態を説明するための各部波形図。この発明の別の実施形態を説明するための各部波形図。この発明の実施形態を示す回路構成図。この発明の他の実施形態を説明するための各部波形図。従来例を示す回路図。図５の動作を説明するための各部波形図。

図１はこの発明による実施形態を説明するための各部波形図である。なお、回路構成は図５と同様とする。
これは、全てのスイッチング素子がオフするt2とt4の期間を調整し、スイッチング素子の電圧が極小値付近に達するときにターンオンするように設定する例である。例えば、Vs2が極小値付近に達したときにスイッチング素子２がターンオンするように、素子２のオンタイミングを調整する。ただし、変圧器に印加される正側と負側の電圧時間積が等しくないと、変圧器が偏磁して過大な電流が流れ回路装置が破損するため、t1＝t3の条件を満たした上で、素子２のオンタイミングを調整する必要がある。

そこで、t2＋t4を一定として、t2とt4の比率を調整する。例えば素子２のオンタイミングを進ませれば、オフタイミングも同等の時間だけ進ませる必要がある。こうすれば、ターンオン時におけるスイッチング素子の電圧が小さくなるので、先の（１）式からも明らかなように、素子２の寄生容量に蓄えられているエネルギーは小さくなり、ターンオン時に消費される損失も低減できる。

同時に、素子１の電圧Vs1は次の（２）式のようになり、電圧Vs2が極小のときに電圧Vs1は極大値となる。
Vs1＝Ed−Vs2…（２）
つまり、電圧Vs2が極小のときにEd とVs1の差が小さくなるので、素子２のターンオン時に素子１の寄生容量を充電する電流（図５の直流電源１１→素子１の寄生容量→素子２→直流電源１１の経路）が小さくなり、素子２のターンオン損失も低減される。

また、ターンオン時に充放電する寄生容量のエネルギーを低減できるので、ノイズの発生を抑制でき、その結果、他の機器へ悪影響を与えることなく動作させることができる。
ここでは、素子２のオンタイミングとオフタイミングをずらすことで、t2とt4の比率を変化させる例について説明したが、その他のスイッチング素子の制御タイミングをずらしても、同様に動作させることができる。

図２に請求項２に対応する動作波形図を示す。
ここでは、スイッチング素子の電圧が極小値付近に達するときにオンするように、スイッチング周波数を調整する。例えば、スイッチング周波数を高くするとt0〜t5がそれぞれ短くなり、逆にスイッチング周波数を低くするとt0〜t5がそれぞれ長くなる。しかし、スイッチング素子がオフしているt2やt4における、スイッチング素子の電圧の共振周期は回路定数や寄生成分で決定され、一定である。よって、スイッチング周波数を調整することで、スイッチング素子の電圧が極小値付近に達するときに素子がオンするように、ターンオンのタイミングを調整することができる。その結果、図１と同様の作用・効果がもたらされる。

図３にこの発明による主回路例、図４にこの発明の他の実施形態を説明するための動作波形図を示す。
図４では、図５に示すスイッチング素子１と４のオン期間を調整することで、請求項１と同様の作用・効果を得るようにしている。例えば、電圧Vs2が極小となるタイミングで素子２をオンさせるとともに、素子１の電圧Vs1が極小となるときに素子１がオンするように、素子２がオフするタイミングを調整する。ただし、このときの素子１の制御信号は、調整しない。

上記では、素子２のオンタイミングとオフタイミングの両方を調整するので、素子２の制御パルス幅が変化しt1≠t3となって、変圧器が偏磁する可能性がある。そこで、図３に示すように、変圧器９の一次側にコンデンサ６を挿入することで、変圧器９の一次側電圧の直流成分を除去するようにしている。これにより、変圧器は偏磁することなく回路装置は安全に動作できるようになる。
なお、ここでは素子２のオンタイミングとオフタイミングをずらすことで、素子１の電圧Vs1と素子２の電圧Vs2が極小値となるときに、それぞれの素子がオンするようにしているが、その他の素子２のオンタイミングとオフタイミングをずらすことでも同様の動作となり、同様の効果が得られることは言うまでも無い。

ところで、出力電力や出力電流が変化しても出力電圧を一定に保つためには、素子がオンしているt1，t3，t5期間とオフしているt2，t4期間との比率、いわゆる導通比を変化させる必要がある。そこで、請求項５のように、出力電力や出力電流の変化に応じて導通比が変化しても、素子の電圧が極小値付近となるようにオンタイミングを変化させることで、広い動作範囲で高効率化，低ノイズ化を図ることができる。デジタル制御を用いれば、オンタイミングの調整量やスイッチング周波数の変化量を制御量として予め保存しておくことが容易であり、その結果、出力電力や出力電流の検出値に応じ、所定の調整量で制御することが可能となる。

また、先願（特願２００９−０１８３０２号）と同様に、重負荷時には位相シフト動作をさせることでソフトスイッチングが成立し、軽負荷時にはハードスイッチング動作をさせることで、dv/dtの限度値を超えることなく安全に動作させることができる。さらに、この発明を適用することで、軽負荷時のハードスイッチング動作において損失を低減できるだけでなく、広い負荷範囲で損失を低減させることができる。
なお、オンタイミングとオフタイミングの調整は、一般的なデジタル制御やシフトレジスタを用いることなどにより、容易に実現可能である。

１〜４…スイッチング素子、５，１０…インダクタ、６，１２…コンデンサ、７，８…ダイオード、９…変圧器、１１…直流電源、１３…負荷。

Claims

２個のスイッチング素子を直列に接続した第１，第２の直列回路をそれぞれ直流電源と並列に接続し、前記第１の直列回路の内部接続点には変圧器の一次巻線の一端を接続し、前記第２の直列回路の内部接続点には前記一次巻線の他端を接続し、変圧器の二次巻線には整流素子を接続して直流出力を得る直流−直流変換回路にてハードスイッチング方式の制御を行なうにあたり、
前記第１の直列回路における上アームのスイッチング素子と前記第２の直列回路における下アームのスイッチング素子がともにオン状態となる第１のオン期間と、
前記第１の直列回路における下アームのスイッチング素子と前記第２の直列回路における上アームのスイッチング素子がともにオン状態となる第２のオン期間とが等しくなることを条件にして、
前記第１の直列回路における上アームのスイッチング素子と前記第２の直列回路における下アームのスイッチング素子がオフした後に、前記第１の直列回路における下アームのスイッチング素子と前記第２の直列回路における上アームのスイッチング素子がオンするまでの全スイッチング素子がオフ状態となる第１のオフ期間と、
前記第１の直列回路における下アームのスイッチング素子と前記第２の直列回路における上アームのスイッチング素子がオフした後に、前記第１の直列回路における上アームのスイッチング素子と前記第２の直列回路における下アームのスイッチング素子がオンするまでの全スイッチング素子がオフ状態となる第２のオフ期間とを、互いに異なるように設定することを特徴とする直流−直流変換回路の制御方法。
前記第１または第２の直列回路における上アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の上アームのスイッチング素子がオンするようにスイッチング周波数を調整するか、
または、前記第１または第２の直列回路における下アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の下アームのスイッチング素子がオンするようにスイッチング周波数を調整することを特徴とする請求項１に記載の直流−直流変換回路の制御方法。
前記第１または第２の直列回路における上アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の上アームのスイッチング素子がオンするように前記第１および第２のオフ期間を調整するか、
または、前記第１または第２の直列回路における下アームのスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の下アームのスイッチング素子がオンするように前記第１および第２のオフ期間を調整することを特徴とする請求項１に記載の直流−直流変換回路の制御方法。
前記第１または第２の直列回路の内部接続点と前記変圧器との間にコンデンサを接続し、
前記第１または第２の直列回路における上アーム（または下アーム）のスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の上アーム（または下アーム）のスイッチング素子がオンし、
前記第１または第２の直列回路における下アーム（または上アーム）のスイッチング素子の電圧が極小値付近に達したときに、前記直列回路の下アーム（または上アーム）のスイッチング素子がオンするように、前記上アーム（または下アーム）のスイッチング素子のオフするタイミングを決定することを特徴とする請求項１に記載の直流−直流変換回路の制御方法。
出力電力および出力電流の大きさに応じて、スイッチング素子のオンタイミング，オフタイミングまたはスイッチング周波数の少なくとも１つを変化させ、スイッチング素子の電圧が極小値付近に達したときにスイッチング素子がオンするように調整することを特徴とする請求項１〜４のいずれか１項に記載の直流−直流変換回路の制御方法。
前記請求項１〜５のいずれか１項に記載の制御は、出力電力が所定値以下のときに行ない、出力電力が所定値を超えたときは位相シフト方式の制御を行なうことを特徴とする直流−直流変換回路の制御方法。