JP5565148B2 - 半導体光素子 - Google Patents

Description

本発明は、半導体光素子に関する。

近年、SOI（Silicon on Insulator）基板に形成された半導体光素子が注目されている。この半導体光素子は、第１クラッドと、第２クラッドと、第１クラッドと第２クラッドの間に挟まれた光導波層を有している。そして、その光導波層は、i型のコアと、このコアより薄くその片側に設けられたｎ型スラブ部と、コアより薄くその反対側に設けられたｐ型スラブ部とを有している。すなわち、上記半導体光素子は、pinホモ接合を有するリブ型光導波路である。

このような半導体光素子においてｎ型スラブ部とｐ型スラブ部の間に電圧が印加されると、ｉ型コアにキャリアが注入され、コアの光吸収率が増加し、またコアの屈折率は減少する。従って、上記電圧を変化させることで、コアのキャリア密度を変化させ、コアを伝搬する光（以下、伝搬光と呼ぶ）の強度或は位相を所望の値に変化させることができる。

特開２００４−３２５９１４号公報

L. Naval, R. Jalali, L. Gomelsky, and J. M. Liu, "Optimization of Si1-xGex/Si Waveguide Photodetectors Operating at λ=1.3 μm", Journal of Lightwave Technology, Vol.14, pp.787-797, 1996. Chris G. Van de Walle and Richard M. Martin, "Theoretical calculations of heterojunction discontinuities in the Si/Ge system", Vol. 34, pp.5621-5633, 1986.

このように、上記半導体光素子では、pinホモ接合によりコアにキャリアが注入されて、伝播光の強度および位相が変化する。しかし、pinホモ接合には、注入されたキャリアを接合部に留めおく障壁が存在しない。従って、上記半導体光素子では、所望の消光比（消灯時と点灯時の出力光強度の比）を得るため、大量のキャリアをコアに注入することで、コアのキャリア密度を高くしている。或いは、素子長を長くして、所望の消光比を得ている。従って、このような半導体光素子には、消費電力又は素子長が大きいという問題がある。

そこで、本発明の目的は、このような問題を解決することである。

上記の目的を達成するために、本半導体光素子の一観点によれば、第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層とを有し、前記第１半導体層は、前記第２半導体層の片側に設けられたｎ型領域と、前記第２半導体層の反対側に設けられたｐ型領域と、前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域とを有し、前記第２半導体層は、前記第１半導体層より狭いバンドギャップを有する半導体光素子が提供される。

本半導体光素子の別の観点によれば、第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層とを有し、前記第１半導体層は、ｎ型領域と、前記ｎ型領域に接し前記ｎ型領域との境界が前記一方向に延在するｐ型領域とを有し、前記第２半導体層は、前記境界上に設けられ、前記第１半導体層より狭いバンドギャップを有する半導体光素子が提供される。

本半導体光素子によれば、その消費電力または素子長を小さくすることができる。

実施の形態１の半導体光素子の平面図である。 図１のII-II線に沿った断面図である。 シリコンコアを用いる一般的な光スイッチの断面図である。 図３のIV-IV線に沿ったバンド図である。 図２のV-V線に沿ったバンド図である。 実施の形態１の光スイッチの消費電力密度とコアのキャリア密度の関係を示す図である。 実施の形態１の光スイッチの消費電力とコアの損失係数の関係を示す図である。 Ｓｉ_１−ｘＧｅ_ｘ層の入射光エネルギー（フォトンエネルギー）と吸収係数の関係を示す図である。 実施の形態１の光スイッチの製造方法を説明する工程図である。 実施の形態１の光スイッチの製造方法を説明する工程断面図である（その１）。 実施の形態１の光スイッチの製造方法を説明する工程断面図である（その２）。 実施の形態１の光スイッチの製造方法を説明する工程断面図である（その３）。 オーバエッチングにより形成した光スイッチの断面図である。 ストライプ状のＳｉＧｅ層と、その側面に接する第１Ｓｉ層と第２Ｓｉ層とを有する光導波層を備えた光スイッチの断面図である。 実施の形態２のマッハツェンダー型光スイッチの平面図である。 位相変調器の長さと、出力光を消灯させる消費電力の関係を説明する図である。 実施の形態２の変形例を説明する図である。 実施の形態３のゲート型光スイッチの断面図である。 実施の形態４のゲート型光スイッチの断面図である。 実施の形態４における光導波層の平面図である。 図１９のXXIA線に沿ったバンド図である。 図１９のXXIB線に沿ったバンド図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。

（実施の形態１）
本半導体光素子は、ゲート型光スイッチである。

（１）構 造
図１は、本実施の形態の光スイッチ２の平面図である。図２は、図１のII-II線に沿った断面図である。

本光スイッチ２は、図２に示すように、基板（例えば、ＳＯＩ基板のＳｉ基板）３上に設けられた第１クラッド層（例えば、ＳＯＩ基板のＳｉＯ_２層）４と、第２クラッド層（例えば、ＳｉＯ_２層）６を有している。尚、第１クラッド層及び第２クラッド層４,６は、絶縁性である。

更に、本光スイッチ２は、第１クラッド層４と第２クラッド層６に挟まれた光導波層８を有している。この光導波層８は、第１半導体層（例えば、単結晶シリコン層）１０と、第１半導体層１０上に設けられ一方向に延在するｉ型の第２半導体層（例えば、単結晶シリコンゲルマニウム層）１２とを有している。

第１半導体層１０は、第２半導体層１２の片側に設けられたｎ型領域１４と、第２半導体層１２の反対側に設けられたｐ型領域１６と、ｎ型領域１４とｐ型領域１６の間に設けられたｉ型領域１８とを有している。このｉ型領域１８は、多数キャリアの濃度がｎ型領域１４およびｐ型領域１６より小さい領域であり、ｎ型領域１４およびｐ型領域１６と共にｐｉｎホモ接合を形成している。そして、第２半導体層（例えば、ＳｉＧｅ層）１２は、第１半導体層（例えば、Ｓｉ層）より狭いバンドギャップを有している。

第１クラッド層４、第２クラッド層６、および光導波層８は、動作波長（例えば、１.５５μｍ）において透明である。また、光導波層８の屈折率は、第１クラッド層４および第２クラッド層６より高くなっている。従って、本光スイッチ２に入射した光は、光導波層８を伝搬する。

光導波層８は、図２に示すように、第２半導体層１２とその直下の領域（ｉ型領域１８の中央部）をコア１９とするリブ型導波路構造を有している。従って、光導波層８を伝搬する光（伝搬光）は、コア１９に集中して伝搬する。ところで、屈折率は、一般的にバンドギャップが狭くなるほど、高くなる傾向がある。例えば、Ｓｉ、Ｓｉ_０．９Ｇｅ_０．１、およびＳｉ_０．７Ｇｅ_０．３のバンドギャップは夫々１．１２ｅＶ、１．０２ｅＶ、０．８８８ｅＶであり、夫々の波長１５５０ｎｍにおける屈折率は３．３６、３．４２、３．５５ある。従って、伝搬光は、屈折率の高い第２半導体層１２を主に伝搬する。

また、本光スイッチ２は、図２に示すように、ｎ型領域１４に設けられた第１内部電極２０ａと、第２クラッド層６上に設けられた第１外部電極２２ａと、第１内部電極２０ａと第１外部電極２２ａを接続する第１層間配線２４ａとを有している。

同様に、本半導体光素子２は、ｐ型領域１６に設けられた第２内部電極２０ｂと、第２クラッド層６上に設けられた第２外部電極２２ｂと、第２内部電極２０ｂと第２外部電極２２ｂを接続する第２層間配線２４ｂとを有している。

―バンド構造―
図３は、シリコンコアを用いる一般的な光スイッチ２ａの断面図である。図３に示すように、一般的な光スイッチ２ａの光導波層８ａは、一層の半導体層（例えば、Ｓｉ層）により形成されている。そして、コアとなるｉ型領域１８ａの中央部（リブ部）より、周囲の領域（スラブ部）が薄くなっている。図４は、図３のIV-IV線に沿ったバンド図である。図５は、本光スイッチ２の断面を示す図２のV-V線に沿ったバンド図である。図４及び５のＥｃは、伝導帯端のエネルギーを示している。Ｅｖは、価電子帯端のエネルギーを示している。また、図４及び５の上部の符号は、対応する領域の位置を示している。

一般的なシリコンコアを用いる光スイッチ２ａは、図３のＡ−Ａ線に沿って、ｐｉｎホモ接合を有している。このｐｉｎホモ接合に順方向電圧が印加されると、図４に示すように、キャリア（電子２６およびホール２８）がｉ型領域１８ａに供給される。このキャリアのプラズマ効果によりｉ型領域１８ａの光吸収係数が変化し、伝播光強度が減衰する。

ところで、一般的なシリコンコアを用いる光スイッチ２aでは、図４に示すように、コアのバンド構造は平坦である。すなわち、一般的な光スイッチ２ａのコアには、供給されたキャリアを留めおく障壁が存在しない。このため、一般的な光スイッチ２ａでは、所望の消光比（＝消灯時の出力光強度/点灯時の出力光強度）を得るため、大量のキャリアを注入してコアのキャリア密度を高くする。或いは、素子長を長くして、所望の消光比を得ている。従って、一般的なシリコンコアを用いる光スイッチには、消費電力又は素子長が大きいという問題がある。

一方、本光スイッチ２では、第２半導体層１２のバンドギャップが、第１半導体層１０より狭くなっている。このため本光スイッチ２では、図５に示すように、第２半導体層１２の伝導帯端Ｅｃが第１半導体層１０より低くなっている。また、本光スイッチ２では、第２半導体層１２の価電子帯端Ｅｖが、第１半導体層１０より高くなっている。すなわち、本光スイッチ２では、第２半導体層１２と第１半導体層１０の間に、伝導帯端の差ΔＥｃおよび価電子帯端の差ΔＥｖが発生している。

本半導体光スイッチ２では、ｎ型領域１４からコア１９に供給された電子は、まず第１半導体層８のｉ型領域１８に移動する。次に、この電子は、ｉ型領域１８から第２半導体層１２に拡散するが、ΔＥｃによりｉ形領域１８への逆拡散が抑制されて第２半導体層１２に蓄積される。このため、第２半導体層１２の電子密度が高くなる。同様に、コア１９に供給されたホールも第２半導体層１２に蓄積され、第２半導体層１２のホール密度が高くなる。従って、本光スイッチ２によれば、所望の消光比を得るための消費電力が小さくなる。或いは、消費電力を増加させずに、素子長を短くすることができる。

図６は、本光スイッチ２の消費電力密度とコアのキャリア密度の関係を示す図である。横軸は、消費電力密度（＝電流×電圧/素子長）である。縦軸は、コア１９の主要部である第２半導体層１２のキャリア密度（＝電子密度＋ホール密度）である。図６のキャリア密度は、半導体素子内のキャリア伝導を解析するシミュレーションプログラムにより求めた関係である。

解析対象モデルにおける第１半導体層１０は、厚さ５０ｎｍのＳｉ（シリコン）層である。第２半導体層１２は、厚さ２００ｎｍ、幅４８０ｎｍのＳｉＧｅ（シリコンゲルマニウム）層である。素子長は、１ｍｍである。ｎ型領域１４およびｐ型領域１６のキャリア密度は、共に１×１０^１９ｃｍ^−３である。第１半導体層１０および第２半導体層１２の面方位は、（１００）面である。第１半導体層１０および第２半導体層１２の面方位は、下記「（２）動 作」で説明するように、ΔＥｃおよびΔＥｖの大きさに関係している。

図６の第１曲線３０および第２曲線３２は、それぞれ第２半導体層１２がＳｉ_０．７Ｇｅ_０．３層およびＳｉ_０．９Ｇｅ_０．１層である場合の関係である。一方、曲線３４は、一般的な光スイッチ２ａ（ＳｉＧｅ層に代えて、第１半導体層１０の上にＳｉ層を設けた光スイッチ）における消費電力密度とコアのキャリア密度の関係である。一般的な光スイッチ２ａのパラメータ（各半導体層の寸法、各領域のキャリア密度）は、本光スイッチと同じである。第２半導体層１２がＳｉ_０．９Ｇｅ_０．１層である場合、ΔＥｃおよびΔＥｖは、それぞれ０.０２ｅＶおよび０.０８３ｅＶである。また、第２半導体層１２がＳｉ_０．７Ｇｅ_０．３層である場合、ΔＥｃおよびΔＥｖは、それぞれ０.０３ｅＶおよび０.２０３ｅＶである。

図６に示すように、本光スイッチ２によれば、一般的な光スイッチ２ａより、コアのキャリア密度を大幅に増加させることができる。例えば、第２半導体層１２がＳｉ_０．９Ｇｅ_０．１層である場合、コアのキャリア密度は一般的な光スイッチ２ａの約５倍になる。また、第２半導体層１２がＳｉ_０．7Ｇｅ_０．3層である場合、コアのキャリア密度は約９倍になる。

図７は、本光スイッチ２の消費電力とコアの損失係数αの関係を示す図である。横軸は、消費電力である。縦軸は、コアの損失係数αである。損失係数αは、図６のシミュレーションで得られた各半導体層のキャリア密度と次式に基づいて求められた。

ここで、Δαはプラズマ効果による損失係数の増加分である。ΔＮ_ｅ及びΔＮ_ｐは、それぞれ電子密度およびホール密度である。λは、波長である。ｎは、屈折率である。ｅは、素電荷である。ｃは、光速度である。ε_０は、真空の誘電率である。ｍ^＊ _ｃｅおよびｍ^＊ _ｃｈは、それぞれ電子およびホールの有効質量である。μ_ｅは、電子の移動度である。μ_ｈは、ホールの移動度である。ところで、本光スイッチ２の導波路散乱損失は、高々数ｃｍ^−１である。従って、図７では、導波路散乱損失は無視されている。

図７の第１曲線４０および第２曲線４２は、それぞれ第２半導体層１２がＳｉ_０．７Ｇｅ_０．３層およびＳｉ_０．９Ｇｅ_０．１層である場合の関係である。一方、曲線４４は、一般的な光スイッチ２ａにおける消費電力とコアの損失係数の関係である。

図７に示すように、本光スイッチ２によれば、所望の損失係数αを得るための消費電力が大幅に減少する。例えば、一般的な光スイッチ２ａにおいて損失係数が２０ｃｍ^−１になる消費電力は８ｍＷである。一方、Ｓｉ_０．９Ｇｅ_０．１層を有する光スイッチ２において損失係数が２０ｃｍ^−１になる消費電力は０．９ｍＷである。従って、本光スイッチ２によれば、所望の消光比（=EXP(-αL); Lは素子長）を得るための消費電力は、大幅に減少する。或いは、消費電力を増加させずに、素子長Ｌを短くすることができる。尚、損失係数２０ｃｍ^−１に対応する消光比は、素子長が１ｍｍの場合８.７ｄＢである（ここでは簡単のため、コア１９の光閉じ込め係数は１とした。）。

（２）動 作
次に、本光スイッチ２の動作を説明する。まず、信号光（情報に応じて変調された光）が入力ポート３６に入射し、コア１９を伝搬する（図１及び２参照）。この状態で外部電極２２ａ、２２ｂに電気信号が印加され、ｎ型領域１４、ｉ型領域１８、およびｐ型領域１６が形成するｐｉｎ接合が順バイアスされる。これにより、ｎ型領域１４およびｐ型領域１６からコア１９にキャリアが供給される。供給されたキャリアはコア（特に、第２半導体層１２）に蓄積され、キャリアのプラズマ効果により伝搬光が吸収される。

従って、電気信号がＯＮの期間は、信号光は出力ポート３８から殆ど出射されない。一方、電気信号がＯＦＦの期間は、信号光は殆ど減衰されずに出力ポート３８から出射する。故に、電気信号をＯＮ／ＯＦＦ動作させることにより、本光スイッチ２をゲートスイッチして動作させることができる。本光スイッチ２では、上述したように、バンドギャップの狭い第２半導体層１２にキャリアが蓄積されるので、ＯＮ／ＯＦＦ動作の消費電力が小さくなる。

ところで、本光スイッチ２で最もバンドギャプが狭い領域は、第２半導体層１２である。従って、本光スイッチ２の動作波長の下限は、第２半導体層１２のバンドギャップに対応する波長である。

図８は、Ｓｉ_１−ｘＧｅ_ｘ層の入射光エネルギーと光吸収係数の関係を示す図である（非特許文献１）。横軸は、入射光エネルギー（フォトンエネルギー）である。縦軸は、光吸収係数である。図８中のパラメータｘは、Ｇｅの組成比である。

本光スイッチは、例えば、光通信の送信機または受信機に応用できる。一般的な光通信で用いられる波長の上限は１６２０ｎｍ（Ｌバンドの上限波長）である。図８に示すように、Ｓｉ_１−ｘＧｅ_ｘの吸収端は、その組成比ｘが０.３５以下の場合に、この上限波長１６２０ｎｍ（０.７５ｅＶ）より短くなる。従って、本光スイッチを光通信に用いる場合、第２半導体層１２のＧｅの組成比ｘは、（０より大きく）０.３５以下であることが好ましい。

尚、Ｓｉ層上のＳｉＧｅ層は、圧縮応力を受けて歪んでいる。このため、そのバンドギャップはＳｉ層の面方位により変化する。しかし、その変化量は僅かであり、図８の関係は、Ｓｉ層の面方位によらず略一定である。故に、第２半導体層１２の好ましいＧｅ組成比ｘの範囲は、第１半導体層１０すなわちＳｉ層の面方位によらず、（０より大きく）０.３５以下である。

一方、第１半導体層１０の面方位を変えることで、本光スイッチ２の消費電力を小さくすることができる。ＳｉＧｅ層を（１１０）Ｓｉ層にエピタキシャル成長すると、伝導帯側でのバンドオフセットが増加する(非特許文献２)。例えば、Ｓｉ層とＳｉ_０．７Ｇｅ_０．３層のΔＥｃは、Ｓｉ層（およびＳｉＧｅ層）の面方位が（１００）の場合、０.０３ｅＶである。一方、Ｓｉ層の面方位が（１１０）の場合、ΔＥｃは０.０7ｅＶである。すなわち、ΔＥｃは約０．０４ｅＶ増加する。従って、第１半導体層（Ｓｉ層）１０および第２半導体層（ＳｉＧｅ層）１２が（１１０）面方位を有することで、第２半導体層１２のキャリア密度が増加し、光スイッチ２の消費電力が更に小さくなる。

尚、本光スイッチ２は、信号光を通過または遮断させるゲート型スイッチである。しかし、本光スイッチ２は、他の半導体光素子としても用いることができる。例えば、一定の光強度を有する直流光を本光スイッチ２に入力し、所望の情報に対応する電気信号をｎ型領域１４およびｐ型領域１６の間に印加することで、本光スイッチ２を光変調器として用いることもできる。或いは、本光スイッチ２を、可変光減衰器として用いることもできる。他の実施の形態の光スイッチについても、同様である。

（３）製造方法
図９は、本光スイッチ２の製造方法を説明する工程図である。図１０乃至１２は、本光スイッチ２の製造方法を説明する工程断面図である。

まず、図１０（ａ）に示すように、ＳＯＩ（Silicon on Insulator）基板４６を準備する（ステップＳ２）。

次に、図１０（ｂ）に示すように、ＳＯＩ基板４６のＳｉ層４８を覆う自然酸化膜５０を除去する。その後、図１０（ｃ）に示すように、ＳｉＧｅ層５２をＭＯＶＰＥ（metal organic vapor epitaxial growth）によりエピタキシャル成長する（ステップＳ４）。この時、ＳｉＧｅ層５２に圧縮歪が発生する。Ｓｉ層４８は、第１半導体層１０になる。

次に、図１１（ａ）に示すように、第２半導体層１２に対応するフォトレジスト膜５４ａを、ＳｉＧｅ層５２に形成する。その後、図１１（ｂ）に示すように、フォトレジスト膜５４ａをマスクをとして、ＳｉＧｅ層５２をドライエッチングして、ストライプ状のＳｉＧｅ層（第２半導体層１２）を形成する（ステップＳ６）。

次に、図１１（ｃ）に示すように、ｎ型領域１４の形成位置に開口部を有するフォトレジスト膜５４ｂを形成する。その後、このフォトレジスト膜５４ｂをマスクとして、Ｓｉ層４８にｎ型ドーパント（例えば、燐）をイオン注入する。

次に、フォトレジスト膜５４ｂを除去し、図１２（ａ）に示すように、ｐ型領域１６の形成位置に開口部を有するフォトレジスト膜５４ｃを形成する。次に、このフォトレジスト膜５４ｃをマスクとして、Ｓｉ層にｐ型ドーパント（例えば、ボロン）をイオン注入する。その後、フォトレジスト膜５４ｃを除去し、不純物を活性化する熱処理を行う。以上により、ｎ型領域１４およびｐ型領域１６が形成される（ステップＳ８）。

次に、光導波層８の表面に、例えばＣＶＤ（Chemical Vapor Deposition）法によりＳｉＯ_２膜５５を堆積して、第２クラッド層６を形成する（ステップＳ１０）。

次に、層間配線形成部でＳｉＯ_２膜５５をエッチングにより除去して、コンタクトホールを形成する。次に、図１２（ｂ）に示すように、層間配線および外部電極となる金属を堆積して、層間配線２４ａ,２４ｂと第１および第２外部電極２２ａ,２２ｂを形成する（ステップ１２）。その後、ＳＯＩ基板４６を個々のチップに分割して、光スイッチ２を完成する（ステップＳ１４）。

尚、本製造方法では、図１１（ｂ）に示すように、ＳｉＧｅ層５２のエッチング終了後直ちにドライエッチングを停止する。しかし、エッチングむらが生じないように、エッチング終了後、暫くの間エッチンを継続してもよい。図１３は、このようなオーバエッチングにより形成した光スイッチ２ｂの断面図である。この光スイッチ２ｂでは、図１３に示すように、第２半導体層（ＳｉＧｅ層）１２の両側で第１半導体層１０（Ｓｉ層）が薄くなっている。このような構造でも、図２の光スイッチ２と同様、第２半導体層１２にキャリアが閉じ込められて消費電力が小さくなる。

図１４は、ストライプ状のＳｉＧｅ層１２ａと、ＳｉＧｅ層１２ａの側面に接する第１Ｓｉ層１０ａおよび第２Ｓｉ層１０ｂとを有する光導波層を備えた光スイッチ２ｃの断面図である。このような光スイッチ２ｃによっても、ＳｉＧｅ層１２ａにキャリアを閉じ込めることができるので、消費電力を小さくできると考えられる。

しかし、このような光スイッチ２ｃを製造するには、まずストライプ状のＳｉＧｅ層１２ａを形成し、その後このＳｉＧｅ層１２ａの両側にＳｉ層１０ａ,１０ｂを成長する。その際、ＳｉＧｅ層１２ａを覆う自然酸化膜（図示せず）を除去しようとすると、第１クラッド層４（例えば、ＳｉＯ_２層）も同時にエッチングされてしまうので、ＳｉＧｅ層１２ａを覆う自然酸化膜を除去することはできない。このため、ＳｉＧｅ層１２ａとＳｉ層１０ａ,１０ｂの界面に自然酸化膜が残留し、図１４の光スイッチ２ｃの素子抵抗が大きくなる。このため、光スイッチ２ｃの消費電力は大きくなる。更に、第１クラッド層４の上にＳｉ層を成長すると、多結晶になってしまう。従って、良好なｐｉｎ接合を得ることはできない。このため、素子特性が劣化する。

ところで、本光スイッチ２では、図２に示すように、第２半導体層１２と、ｎ型領域１４およびｐ領域１６側の間に間隔が設けられている。これにより、ｎ型領域１４およびｐ領域１６に存在するキャリアによる伝搬光の減衰が抑制される。但し、このような減衰が問題にならない場合には、上記間隔を設けなくてもよい。

図６及び７のシミュレーションに用いたｎ型領域１４およびｐ型領域１６のキャリア密度は１×１０^１９ｃｍ^−３である。しかし、ｎ型領域１４およびｐ型領域１６のキャリア密度は、このような値に限られない。例えば、ｎ型領域１４およびｐ型領域１６のキャリア密度は、１×１０^１８ｃｍ^−３乃至１×１０^２１ｃｍ^−３であってもよい。また、図６及び７のシミュレーションでは、ｉ型領域１８は真性キャリア密度を有すると仮定した。しかし、ｉ型領域１８は、伝播光の減衰が問題にならない程度のキャリア密度を有していてもよい。例えば、ｉ型領域１８は、１×１０^１７ｃｍ^−３以下のキャリア密度を有してもよい。

また、図６及び７のシミュレーションに用いた各半導体層のサイズは一例であり、各半導体層のサイズは、シミュレーションに用いたサイズと異なってもよい。素子長についても、同様である。但し、第２半導体層１２の厚さは、臨界膜厚以下であることが好ましい。例えば、第１半導体層１０がＳｉ層で第２半導体層１２がＳｉ_１−ｘＧｅ_ｘ層（０＜ｘ≦０.３）の場合、第２半導体層１２の厚さは４００ｎｍ以下が好ましい。

（実施の形態２）
本半導体光素子は、マッハツェンダー型光スイッチ（以下、ＭＺ型光スイッチと呼ぶ）である。

（１）構 造
図１５は、本実施の形態のマッハツェンダー型光スイッチ５６の平面図である。本光スイッチ５６は、図１５に示すように、第１入力ポート５８ａと、第２入力ポート５８ｂと、第１入力ポート５８ａに入射した光を第１分岐光６０ａと第２分岐光６０ｂに分岐する光分岐器６２を有している。光分岐器６２は、例えば２入力２出力の多モード干渉導波路(Multi Mode Interference Waveguide, MMI)である。

また、本光スイッチ５６は、第１分岐光６０ａが入射する第１位相変調器６４ａと、第２分岐光６０ｂが入射する第２位相変調器６４ｂを有している。第１位相変調器６４ａと第２位相変調器４ｂの長さは、略同じである。

また、本光スイッチ５６は、第１位相変調器６４ａから出射する第１分岐光６０ａと、第２位相変調器６４ｂから出射する第２分岐光６０ｂとを結合して、第１結合光６６ａおよび第２結合光６６ｂを生成する光結合器６８を有している。光結合器６８は、例えば２入力２出力の多モード干渉導波路ＭＭＩである。

また、本光スイッチ５６は、第１結合光６６ａを出力する第１出力ポート７０ａおよび第２結合光６６ｂを出力する第２出力ポート７０ｂを有している。また、本光スイッチ５６は、光分岐器等の光学部材（光分岐器、位相変調器、光結合器）の間またはこれら光学部材と入力ポートまたは出力ポートの間を接続する光導波路７２ａ〜７２ｇを有している。

本光スイッチ５６は、実施の形態１の光スイッチ２と同様、基板３（例えば、ＳＯＩ基板のＳｉ基板）上に設けられた第１クラッド層４（例えば、ＳＯＩ基板のＳｉＯ_２層）と、第２クラッド層６（例えば、ＳｉＯ_２層）とを有している（図２参照）。また、本光スイッチ５６は、第１クラッド層４と第２クラッド層６に挟まれた光導波層８とを有している。

この光導波層８は、第１半導体層１０（例えば、Ｓｉ層）と、第１半導体層１０の上に設けられ第１半導体層１０よりバンドギャップの狭い第２半導体層１２（例えば、ＳｉＧｅ層）を有している。ここで、第２半導体層１２は、各光学部材（光分岐器等）および光導波路の形成位置に設けられた半導体層である。すなわち、第２半導体層１２は、各光学部材および光導波路となるリブ構造の凸部を形成している。

第１位相変調器６４ａおよび第２位相変調器６４ｂの構造は、図１及び２を参照して説明した実施の形態１のゲート型光スイッチ２と略同じである。但し、第１位相変調器６４ａおよび第２位相変調器６４ｂの素子長は、実施の形態１のゲート型光スイッチ２より短くなっている。例えば、第１位相変調器６４ａおよび第２位相変調器６４ｂの長さは、０.１ｍｍである。

（２）動 作
次に、本光スイッチ５６の動作を説明する。まず、第１入力ポート５８ａに光が入射し、その後光導波路７２ａを伝搬して光分岐器６２に到達する。光分岐器６２に到達した光は、第１分岐光６０ａと第２分岐光６０ｂに分岐される。その後、第１分岐光６０ａおよび第２分岐光６０ｂは、それぞれ光導波路７２ｂ,７２ｃを伝搬して、第１位相変調器６４ａおよび第２位相変調器６４ｂに到達する。

次に、第１分岐光６０ａは、第１位相変調器６４ａにより位相変調され、第１位相変調器６４ａから出射する。一方、第２分岐光６０ｂは、第２位相変調器６４ｂにより所定の位相変化が与えられ、第２位相変調器６４ｂから出射する。

次に、位相変調された第１分岐光６０ａおよび所定の位相変化が与えられた第２分岐光６０ｂは、それぞれ光導波路７２ｄおよび光導波路７２ｅを伝搬して、光結合器６８に到達する。光結合器６８に到達した、第１分岐光６０ａおよび第２分岐光６０ｂは結合されて、第１結合光６６ａおよび第２結合光６６ｂになる。その後、第１結合光６６ａは、光導波路７２ｆを伝搬して、第１出力ポート７０ａから出射する。一方、第２結合光６６ｂは、光導波路７２ｇを伝搬して、第２出力ポート７０ｂから出射する。

第１位相変調器６４ａのｎ型領域１４とｐ型領域１６の間に電気信号が印加されると、この電気信号の変化に応じて、コア１９のキャリア密度が変化する。そして、コア１９の屈折率がプラズマ効果により変化して、第１分岐光６０ａの位相が変調される。

一方、第２位相変調器６４ｂのｎ型領域１４とｐ型領域１６の間に一定の電圧が印加されると、この電圧に応じてコア１９に一定密度のキャリアが蓄積される。これにより、コア１９の屈折率がプラズマ効果により変化して、第２分岐光６０ｂに所定の位相変化が与えられる。この位相変化により、第２分岐光６０ｂの伝搬経路の光学長が、（第１位相変調器６４ａによる位相変化量が０radの場合の）第１分岐光６０ａの伝搬経路の光学長に略一致させられる。

以上により、第１結合光６６ａおよび第２結合光６６ｂは、第１位相変調器６４ａに印加される電気信号の変化に応じて点滅する。第１位相変調器６４ａと第２位相変調器６４ｂによる位相変化量の差（位相差）が０ radの場合には光が第１出力ポート７０ａから出力し、位相変化量の差がπradの場合には光が第２出力ポート７０ｂから出力する。

尚、第１結合光６６ａと第２結合光６６ｂの点滅は、πradずれている。従って、第１結合光６６ａおよび第２結合光６６ｂのいずれも、出力光として用いることができる。

上述したように、第１位相変調器６４ａおよび第２位相変調器６４ｂは、素子長が短い点を除き、実施の形態１のゲート型光スイッチ２と略同じ構造を有している。同様に、一般的な位相変調器は、素子長が短い点を除き、図３を参照して説明した一般的なゲート型光スイッチ２ａと略同じ構造を有している。従って、本光スイッチ５６によれば、シリコンコアを用いる一般的な位相変調器を有するＭＺ型光スイッチ（以下、一般的なＭＺ型変調器またはシリコンコアを用いるＭＺ型変調器と呼ぶ）より、その消費電力を小さくできる。或いは、一般的なＭＺ型光スイッチより、素子長を短くすることができる。

図１６は、第１位相変調器６４ａの長さＬと、出力光（第１結合光６６ａ）を消灯（ＯＦＦ）させる消費電力の関係を説明する図である。横軸は、第１位相変調器６４ａの長さＬである。縦軸は、出力光を消灯させる消費電力である。図１６には、図６のシミュレーションで得られた各半導体層のキャリア密度と次式とに基づいて得られたデータが示されている。

ここで、Δｎはプラズマ効果による屈折率の変化分である。ΔＮ_e及びΔＮ_ｐは、それぞれ電子密度およびホール密度である。ｅは、素電荷である。ｃは、光速である。ε_０は、真空の誘電率である。λは、波長である。ｎは、屈折率である。ｍ^＊ _ｃｅおよびｍ^＊ _ｃｈは、それぞれ電子およびホールの有効質量である。

図１６の第１曲線７４および第２曲線７６は、それぞれ第２半導体層１２がＳｉ_０．７Ｇｅ_０．３層およびＳｉ_０．９Ｇｅ_０．１層である場合の関係である。一方、曲線７８は、一般的なＭＺ型光スイッチにおける第１位相変調器の長さＬと、出力光を消灯する消費電力の関係である。

図１６に示すように、第１位相変調器６４ａの長さＬが同じ場合、本ＭＺ型光スイッチ５６の消費電力は、一般的なシリコンコアを用いるＭＺ型光スイッチより小さくなる。例えば、第１位相変調器６４ａの長さが０．１ｍｍの場合、シリコンコアを用いるＭＺ型光スイッチの消費電力は６.３ｍＷであるが、第２半導体層１２がＳｉ_０．９Ｇｅ_０．１層であるＭＺ型光スイッチの消費電力は０．８ｍＷである。すなわち、本ＭＺ型光スイッチ５６によれば、消費電力を８５％減少させることができる。また、第２半導体層１２がＳｉ_０．７Ｇｅ_０．３層であるＭＺ型光スイッチ５６によれば、消費電力を更に減少させることができる。

図１６に示すように、シリコンコアを用いるＭＺ型光スイッチでは、位相変調器の長さＬが０.２ｍｍ以下になると消費電力が急激に増加する。従って、シリコンコアを用いる光スイッチでは、位相変調器の長さＬを０.２ｍｍ以下にすることは好ましくない。一方、本ＭＺ型光スイッチ５６では、図１６に示すように、位相変調器の長さＬが０．０２〜０.０４ｍｍ程度まで消費電力は略一定である。従って、本ＭＺ型光スイッチ５６によれば、素子長を短くすることができる。

図１７は、本実施の形態の変形例を説明する図である。図１５のＭＺ型光スイッチ５６は、位相変調器を２つ有している。しかし、図１７に示すように、第２の位相変調器６４ｂを省略して、第２分岐光６０ｂの光路を光導波路７２ｈだけで確保してもよい。この素子では、第１光変調器６４ａに印加する電気信号にバイアス電圧を重畳することで、第１分岐光６０ａと第２分岐光６０ｂの伝播経路の光学長を略等しくする。

（実施の形態３）
図１８は、本実施の形態のゲート型光スイッチ２ｄの断面図である。本光スイッチ２ｄの構造は、実施の形態１の光スイッチ２と略同じである。但し、本光スイッチ２ｄは、光導波層８ａのｉ型領域１８ａに溝８０を有している。そして、第２半導体層１２はこの溝８０に設けられ、少なくてもその側面の一部がｉ型領域１８ａに接している。

従って、キャリアは、第２半導体層１２の側面からも供給される。このため、本実施の形態によれば、実施の形態１の光スイッチ２より多くのキャリアが第２半導体層１２に蓄積される。故に、本実施の形態によれば、実施の形態１より光スイッチの消費電力を小さくすることができる。或いは、光スイッチの素子長を、実施の形態１より短くすることができる。

本光スイッチ２ｄは、ＳＯＩ基板のＳｉ層に溝８０を予め形成しておくことで製造できる。このような基板を用いる点を除き、本光スイッチ２ｄの製造方法は、実施の形態１の製造方法と略同じである。

尚、第２半導体層１２の両側で第１半導体層１０を厚くして、第２半導体層１２の側面全体が、第１半導体層１０に接するようにしてもよい。このようにしても、第２半導体層１２は、第１半導体層１０より高い屈折率を有するので、入射光は第２半導体層１２を伝搬する。

（実施の形態４）
図１９は、本実施の形態のゲート型光スイッチ２ｅの断面図である。本光スイッチ２ｅは、実施の形態１の光スイッチ２と同様に、基板（例えば、ＳＯＩ基板のＳｉ基板）３上に設けられた第１クラッド層（例えば、ＳＯＩ基板のＳｉＯ_２層）４と、第２クラッド層（例えば、ＳｉＯ_２層）６を有している。

更に、本光スイッチ２ｅは、第１クラッド層４と第２クラッド層６に挟まれた光導波層８ａを有している。図２０は、この光導波層８ａの平面図である。光導波層８ａは、図２０に示すように、第１半導体層（例えば、単結晶シリコン層）１０ａと、第１半導体層１０ａ上に設けられ一方向に延在するｉ型の第２半導体層（例えば、単結晶シリコンゲルマニウム層）１２とを有している。

第１半導体層１０ａは、ｎ型領域１４ａと、ｎ型領域１４ａに接しｎ型領域１４ａとの境界８４が一方向に延在するｐ型領域１６ａを有している。ここで、ｎ型領域１４ａとｐ型領域１６ａは、ｐｎ接合を形成している。そして、第２半導体層１２は、図２０に示すように境界８４上に設けられ、第１半導体層１０ａより狭いバンドギャップを有している。

図２１Ａは、図１９のXXIA線に沿ったバンド図である。図２１Ｂは、図１９のXXIB線に沿ったバンド図である。図２１Ａおよび図２１Ｂには、ｎ型領域１４ａとｐ型領域１６ａの間に発生するｐｎ接合に順方向電圧を印加した状態が示されている。

このｐｎ接合に順方向電圧が印加されると、図２１Ａに示すように、ｎ型領域１４ａにホール２８が供給され、第２半導体層１２に拡散する。第２半導体層１２に拡散したホール２８ａはΔＥｖにより、第２半導体層１２に蓄積される。このため、第２半導体層１２のホール密度は高くなる。

また、図２１Ｂに示すように示すように、上記ｐｎ接合に順方向電圧が印加されると、ｐ型領域１６ａに電子２６が供給される。この電子２６は第２半導体層１２に拡散し、ΔＥｃにより第２半導体層１２に蓄積される。従って、第２半導体層１２の電子密度は高くなる。

以上のように、本光スイッチ２ｅによれば、第２半導体層１２のキャリア密度が高くなり、その消費電力が小さくなる。或いは、本光スイッチ２ｅによれば、その素子長を短くすることができる。

尚、本光スイッチ２ｅでは、第２半導体層１２がｎ型領域１４ａおよびｐ型領域１６ａの上に設けられているので、これらの領域に元々存在するキャリアによって伝搬光は、ある程度減衰させられる。従って、本光スイッチ２ｅは、このような減衰が問題にならない用途に用いることが好ましい。

以上の実施の形態では、第１半導体層１０は単結晶Ｓｉ層である。しかし、第１半導体層１０は、他の半導体層、例えば、単結晶ＧａＡｓ層や単結晶ＩｎＰ層であってもよい。同様に、第２半導体層１２は、単結晶ＳｉＧｅ層以外の半導体層、例えば単結晶ＩｎＧａＡｓや単結晶ＩｎＧａＡｓＰ層であってもよい。

また、以上の実施の形態では、第１半導体層１０は、ＳＯＩ基板のシリコン層である。しかし、第１半導体層１０は、他の半導体層、例えば石英基板に設けられたシリコン層であってもよい。

また、以上の実施の形態では、第１のクラッド層４および第２のクラッド層８は、ＳｉＯ_２層である。しかし、第１のクラッド層４および第２のクラッド層８は、他の絶縁体層、例えば酸化窒化シリコン層（SiNO層）や窒化シリコン層（SiN層）であってもよい。

また、以上の実施の形態では、ＳＯＩ基板には、光学部材だけが設けられている。しかし、ＳＯＩ基板に、電子回路（例えば、光スイッチの駆動回路等）を設けてもよい。

２・・・実施の形態１の光スイッチ
４・・・第１クラッド層
６・・・第２クラッド層
８・・・光導波層
１０・・・第１半導体層
１２・・・第２半導体層
１４・・・ｎ型領域
１６・・・ｐ型領域
１８・・・ｉ型領域
５６・・・実施の形態２の光スイッチ
８０・・・溝
８４・・・境界

Claims (6)

1. 第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、
   前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層とを有し、
   前記第１半導体層は、前記第２半導体層の片側に設けられたｎ型領域と、前記第２半導体層の前記ｎ型領域とは反対側に設けられたｐ型領域と、前記ｎ型領域と前記ｐ型領域の間に設けられたｉ型領域とを有し、
   前記第２半導体層は、前記第１半導体層より狭いバンドギャップを有し、
   前記光導波層を伝搬する伝搬光の少なくとも強度又は位相を、キャリアのプラズマ効果により変化させる
   半導体光素子。
2. 請求項１に記載の半導体光素子において、
   更に、前記ｉ型領域に設けられた溝を有し、
   前記第２半導体層は、前記溝に設けられ、少なくてもその側面の一部が前記ｉ型領域に接していることを
   特徴とする半導体光素子。
3. 請求項１又は２に記載の半導体光素子において、
   前記第１半導体層は、単結晶シリコン層であり
   前記第２半導体層は、単結晶シリコンゲルマニウム層であることを
   特徴とする半導体光素子。
4. 請求項３に記載の半導体光素子において、
   前記第２半導体層のゲルマニウムの組成比が、０より大きく０.３５以下であることを
   特徴とする半導体光素子。
5. 請求項３または４に記載の半導体光素子において、
   前記第１半導体層および第２半導体層は、（１１０）面方位を有することを
   特徴とする半導体光素子。
6. 第１クラッド層と、第２クラッド層と、前記第１クラッド層と前記第２クラッド層に挟まれた光導波層とを有し、
   前記光導波層は、第１半導体層と、前記第１半導体層上に設けられ一方向に延在する第２半導体層とを有し、
   前記第１半導体層は、ｎ型領域と、前記ｎ型領域に接し前記ｎ型領域との境界が前記一方向に延在するｐ型領域を有し、
   前記第２半導体層は、前記境界上に設けられ、前記第１半導体層より狭いバンドギャップを有し、
   前記光導波層を伝搬する伝搬光の少なくとも強度又は位相を、キャリアのプラズマ効果により変化させる
   半導体光素子。

Images