JP5565166B2 - 半導体パッケージ及びその製造方法 - Google Patents

Description

本発明は、半導体パッケージとその製造方法に関する。

コンピュータをはじめとする電子装置において、半導体集積回路（ＬＳＩ）素子を冷却する従来の方式として、図１の構成が知られている。図１において、ＬＳＩ素子１１０の回路基板１０１への接合部と反対側の面を放熱面とし、これにヒートスプレッダーやヒートシンク１２０を熱的に接触させ，送風によりＬＳＩ素子１１０の温度を低下させるものである。しかし、ＬＳＩの高集積化、高機能化に伴ってＬＳＩの発熱量が増加すると、ヒートスプレッダーやヒートシンク１２０が大型化し、形状が複雑になるため、機器の部品実装の設計に大きな影響を与える。

他方、ＬＳＩの接合部側から放熱を図る手法として、安価な樹脂基板に替えて、メタルコア基板を使用することが提案されている（たとえば、特許文献１〜３参照）。また、ヒートシンク側の構成を工夫する方法として、ヒートシンク部にヒートパイプ構造やマイクロチャネル構造を内蔵し、冷媒を利用して冷却効率を向上させることが提案されている（たとえば、特許文献４〜６参照）。

しかしながら、特許文献１及び２に記載されるメタルコア基板を使用した排熱方法では、回路配線基板の製造方法の複雑化やコスト増大が懸念され、機器の設計自由度を低下させる要因となる。また、記特許文献３に示すメタルコア基板を使用したインターポーザでは、基板とＬＳＩの間に放熱用の中継基板を挿入している点で、接続信頼性の低下やコスト増が問題となる。

特許文献４、５では、ＬＳＩ裏面（はんだ接合部と反対側）のヒートシンクのべース内部にヒートパイプ構造を内蔵した構成が開示されている。これによって，従来よりも冷却効率の向上は見込めるが、複数の異種ＬＳＩを実装するＳｉＰ（システムインパッケージ）や、３次元積層ＬＳＩパッケージにおいて、各ＬＳＩの発熱量が増加するとパッケージ基板内の温度分布が大きくなることから、ＬＳＩ裏面のヒートシンクでは熱拡散や排熱能力が不足するおそれがある。また、ＬＳＩ裏面に従来のヒートシンクを付設した構造では、ＬＳＩとの熱接触のために、ＬＳＩとヒートシンク（この場合、ヒートパイプを内蔵している）の間には、熱インターフェース材料の使用が必須となり、ここで熱抵抗が発生することから冷却効率の大幅な向上は見込めない。

特許文献６は、ＬＳＩ裏面のヒートシンク内部にマイクロチャネルを形成し、冷却水を循環させてＬＳＩチップを冷却する技術を提案しているが、この冷却システムは製造、組み立てが煩雑であり、冷却水漏れなどの信頼性の問題がある。

特開２００４−４７８９８号公報 特開２００２−３３５０５７号公報 特許第３９３８０１７号公報 特開２００７−１２３５４７号公報 特開平５−１９８７１３号公報 特開２００２−１５１６４０号公報

上述した従来技術における問題点に対し、本発明は従来のヒートスプレッダーやヒートシンクの仕様を大幅に変更せずに、ＬＳＩ素子の熱を効率的に放熱させ、パッケージ基板内の温度上昇を防止する半導体パッケージを提供することを課題とする。また、そのような半導体パッケージの製造方法を提供することを課題とする。

上記課題を解決するために、半導体集積回路素子と回路配線基板の間に挿入されて前記半導体集積回路素子と前記回路基板を電気的に接続する中継基板を、パッケージ内に密閉した半導体パッケージにおいて、
前記中継基板は、
コア基板と、
前記コア基板を貫通する貫通孔の内部及び前記コア基板の少なくとも片面に形成された多孔質体と
を有し、
前記パッケージの内部に前記多孔質体と接する絶縁性の冷媒が封入されており、前記パッケージの外周に放熱部が配置されている。

発明の別の側面では、半導体パッケージの製造方法を提供する。半導体パッケージの製造方法は、
コア基板の所定の箇所に貫通孔を有し、当該貫通孔の内部及び前記コア基板の少なくとも片面に多孔質体が形成された中継基板を作製し、
前記中継基板を、半導体集積回路素子と回路配線基板の間に配置して、前記集積回路素子と前記回路配線基板とを突起電極を介して電気的に接続し、
前記回路配線基板、前記中継基板、及び前記半導体集積回路素子を封止して前記中継基板を前記封止空間内に密閉し、
前記封止空間内に、絶縁性の冷媒を注入する
工程を含む。

上述した構成及び方法により、半導体パッケージにおいて、従来のヒートスプレッタやヒートシンクの仕様を大幅に変更することなく、ＬＳＩ素子の熱を効率的に放熱させることが可能になる。

従来のＬＳＩパッケージの冷却構造の断面図である。 実施例のインターポーザ基板を説明する断面図である。 実施例のインターポーザ基板を用いた半導体パッケージの概略断面図である。 インターポーザ基板の別の構成例を示す断面図である。 図４のインターポーザ基板を用いた半導体パッケージの概略断面図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 インターポーザ基板の作製工程図である。 実施例のインターポー基板を用いた半導体パッケージの応用例１の構成を示す図である。 実施例のインターポーザ基板を用いた半導体パッケージの応用例２の構成を示す図である。

図２は、実施例のインターポーザ基板３０を説明する断面図である。実施例では、ＬＳＩ素子１０のパッケージ化に際して、ＬＳＩ素子１０と回路配線基板１１との間に、多孔質体３３を設けたインターポーザ基板（中継基板）３０を挿入する。インターポーザ基板３０は、ガラス、シリコン（Ｓｉ）などのコア基板３１と、このコア基板３１を貫通する貫通孔の内部及びコア基板３１の少なくとも片面側に形成された多孔質体３３を有する。図２（Ａ）のインターポーザ基板３０Ａでは、コア基板３１の両面に多孔質体３３が形成されており、図２（Ｂ）のインターポーザ基板３０Ｂでは、コア基板３１の回路配線基板１１側の面にだけ多孔質体３３が形成されている。いずれの構成においても、インターポーザ基板３０はコア基板３１を貫通するビア導体３２をさらに有し、ビア導体３２の外周は多孔質体３３によって取り囲まれている。ビア導体（貫通ビア）３２は、突起電極１５を介してＬＳＩ素子１０からの熱が伝わるところであり、ビア導体（貫通ビア）３２の周囲を多孔質体３３で取り囲むことによって、多孔質体に冷媒を浸透させて排熱を促進することができる。多孔質体３３は、たとえばガスデポジション法により形成された酸化物の多孔質膜である。

中継基板は、本来はＬＳＩ素子１０の突起電極１５の間隔（ピッチ）をコンバートするものであるが、インターポーザ基板３０に多孔質体３３を設けることによって、熱拡散、放熱を促進する機能を持たせることができる。すなわち、半導体パッケージ内に作動流体（冷媒）を封入して、熱移動によって作動流体を循環させるときに、ＬＳＩ素子１０下部の接合部（突起電極１５、１６及び貫通ビア３２）に伝わる熱を効率的に拡散、放熱させて基板を均熱化することができる。

図３は、図２（Ａ）のインターポーザ基板３０Ａを用いた半導体パッケージ１Ａの構成例を示す概略断面図である。半導体パッケージ１Ａは、ＬＳＩ素子１０、回路配線基板１１、ＬＳＩ素子１０と回路配線基板１１の間に挿入されたインターポーザ基板３０Ａ、及びこれらの要素の間に密閉された空間を形成する放熱部（ヒートシンク）２０を有し、放熱部２０の内部空間に、絶縁性の冷媒２１が封入されている。放熱部２０は、銅、アルミニウム等の伝熱性の高い材料で形成されており、放熱フィン２０ａと、ＬＳＩ素子１０の上面（接合部と反対側の面）に接するヒートシンクカバー２０ｂと、パッケージの外周を密閉するヒートシンクフレーム２０ｃを含む。パッケージ内部を減圧し、放熱部２０の接合部２０ｄから図示しない注入パイプによって冷媒２１を注入する。

放熱部２０の内部空間に封入される作動流体（冷媒）２１としては、沸点が低い（たとえば１００℃以下）絶縁性の冷媒を選択するのが望ましく、フロン系冷媒、代替フロン（HFC-365mfc、HFE-7000など）、炭化水素系冷媒（ペンタンなど）などを使用することができる。作動流体２１は、インターポーザ基板３０Ａの多孔質体３３と接するように封入される。

ＬＳＩ素子１０の発熱は、はんだバンプ（突起電極）１５を通じて伝熱し、インターポーザ基板３０Ａに至る。この熱により、多孔質体３３に吸収された冷媒２１が多孔質表面から蒸発を始める。このとき、半導体パッケージ１Ａの外周を密閉するヒートシンクフレーム２０ｃは、半導体パッケージ１Ａの中心部よりも温度が低いので、沸点を超えて気化した冷媒２１の蒸気は、図中の矢印で示すように外周部へと移動する。半導体パッケージ１Ａの外周側に移動した冷媒２１は凝縮して液化し、多孔質体３３の細孔で発生する毛細管力によってパッケージの中心側へと移動する。これにより、パッケージ１Ａ内で作動流体（冷媒）２１が循環する。このように、多孔質体３３で発生する蒸発潜熱を奪うことでパッケージ基板内の温度を低下し、また温度分布を一様にすることができる。

図４は、インターポーザ基板の別の例を説明する断面図である。図４のインターポーザ基板４０は、コア基板４１と、コア基板４１を貫通するスルーサーマルビア４２と、コア基板４１の少なくとも片面に形成される多孔質体４３を有する。図４のインターポーザ基板４０にはコア基板４１を貫通する導体ビア（貫通ビア）は存在せず、コア基板４１の貫通孔の内部全体を多孔質体で充填したスルーサーマルビア４２を設けている。スルーサーマルビアは、熱だけを伝えるビアであり、ＬＳＩ素子１０と回路配線基板１１とは、突起電極１５、１６及びコア基板４１に形成された図示しない配線を介して、電気的に接続されている。

図５は、図４のインターポーザ基板４０を用いた半導体パッケージ１Ｂの構成例を示す概略断面図である。図３と同様に、ＬＳＩ素子１０、インターポーザ基板４０及び回路配線基板１１は、放熱部２０によって密閉され、放熱部２０の内部空間に絶縁性の冷媒２１が封入されている。ＬＳＩ素子の動作時は、インターポーザ基板４０の多孔質体４３に浸透した冷媒２１は、はんだバンプ（突起電極）１５を通じてインターポーザ基板４０に伝わる熱により、多孔質表面において蒸発を始める。このとき、半導体パッケージ１Ｂの外周にある放熱部２０は、半導体パッケージ１Ｂの中心部よりも温度が低いので、沸騰した冷媒２１の蒸気は、図中の矢印で示すようにパッケージ外周部へと移動し、外周側で液化する。液化した冷媒２１は、多孔質体３３の細孔で発生する毛細管力によって、パッケージの中心側へと循環する。これにより、ＬＳＩ素子１０が発する熱は、放熱部２０により接合面と反対側の面からパッケージ外部へ放熱されるとともに、回路基板１１との接合部側でもパッケージ内部で効率的に排熱される。

図６Ａ〜図６Ｈは、図３の半導体パッケージ１Ａで用いるインターポーザ基板の製造工程図である。ここでは、２００μｍのはんだバンプ間隔を有するＬＳＩ素子１０を回路配線基板１１に電気的に接続するインターポーザ基板６０を作製するものとする。

まず、図６Ａに示すように、シリコン基板６１上にレジスト膜６８を形成し、ＬＳＩ素子１０のはんだバンプ１５（図３参照）に対応する位置に開口６９を有するレジストパターンを形成する。このレジストパターンを用いて、図６Ｂに示すように、ドライエッチング法により孔６２を形成する。孔６２はシリコン基板６１を貫通しない。孔６２の形状はテーパ角を有していてもよい。また、孔６２の形成前にシリコン基板６１の背面を研磨して薄化しておいてもよい。この例では、ドライエッチング法により孔６２を形成するが、サンドブラストなどの機械加工を行なってもよい。

次に、図６Ｃに示すように、ガスデポジション法で多孔質の酸化物を成膜する。ガスデポジション法により、孔６２の内壁及びシリコン基板６１の表面に、酸化物の多孔質体６３を形成することができる。ガスデポジション法は、ナノ粒子をガス流に乗せてノズルから高速で噴射する膜形成法である。ナノ粒子の噴射には、ガス中で生成された直後の粒子を使用する装置を用いる方法と、別の方法で生成された微粒子を粉状で容器に入れ、この容器にガスを供給してエアロゾル化して噴射する装置を用いる方法がある。前者は、原料生成室において、数気圧に加圧されたヘリウムガス中で蒸発した原料原子がヘリウム分子と衝突して冷却され、これがナノ粒子となって搬送される。ナノ粒子はノズルから１００ｍ／ｓｅｃ以上の速度で噴射され、基板に衝突して膜を形成する。

ナノ粒子は、原料生成室から膜形成室に至る搬送系で、圧力差により加速される。例えば、圧力差が０．１ｋＰａ〜１ｋＰａでは噴射速度が小さいため、ポーラスな膜形態になる。圧力差が１０ｋＰａ程度では、衝突により一部ナノ粒子が融着しているが、粒子間に隙間が存在する。圧力差が１００ｋＰａ〜５００ｋＰａでは、噴射速度が大きいため隙間なく緻密な膜が形成される。後者の方式は、あらかじめ生成された微粒子の容器と成膜室が接続され、キャリアガスを送出することで、エアロゾルを生成する。キャリアガスは，アルゴン、ヘリウム、ネオン、窒素などの不活性ガスが好ましい。エアロゾルの濃度はキャリアガスの濃度および流量を制御され、ノズルから基板へ向けて噴射され、基板に衝突して膜を形成する。

実施例では、ＳｉＯ2の酸化物ナノ粒子をガス流に乗せてノズルから噴射して、シリコン基板６１の全面に吹き付ける。シリコン基板６１の温度を１００℃とし、キャリアガスにはヘリウムを使用する。原料生成室と膜形成室の圧力差を１．０ｋＰａに設定し、気孔径２μｍのポーラスなＳｉＯ2酸化膜を多孔質体６３として形成した。

次に、図６Ｄに示すように、たとえばＣＯ2レーザを用いてビア加工を行い、多孔質体６３に貫通ビア用の孔６５を開ける。

次に、図６Ｅに示すように、孔６５の内部にビア導体６６を形成する。ビア導体６６の形成は、たとえばセミアディティブ法によりＣｕめっきを充填して行う。たとえば、ビア孔６５の内部にＣｕ／Ｃｒスパッタ層（不図示）を形成し、図示しないめっきレジストパターンを形成してＣｕめっき層を成長してビア導体６６を形成する。

次に、図６Ｆに示すように、シリコン基板６１の裏面を研磨して、Ｃｕビア導体６６を露出させ、貫通ビア６６とする。

次に、図６Ｇに示すように、シリコン基板６１の背面の貫通ビア６６を除く部分に多孔質膜６４を形成する。多孔質膜６４としては、ガスデポジション法によりノズルを制御することによって、貫通ビアの露出面６６ａを残して選択的にＳｉＯ2ポーラス膜６４を成膜することができる。

最後に、図６Ｈに示すように、たとえばめっき法によりアンダーバンプメタル（ＵＢＭ）６７を形成して外部コンタクト用の電極パッド６７として、インターポーザ基板６０を完成する。ＵＢＭ６７は、たとえばＮｉ／Ｃｕ／Ｔｉ膜で構成する。

このようなインターポーザ基板６０を、図２に示したように、突起電極１６を介して回路配線基板１１に接合し、突起電極１５によりＬＳＩ素子１０をインターポーザ基板６０に接合する。さらに、図３に示すように、基板外周に放熱フィン２０ａを有する放熱部（ヒートシンク）２０をはんだ溶接することにより、ＬＳＩ素子１０、インターポーザ基板６０、回路配線基板１１をパッケージとして封止する。放熱部２０の接合部２０ｄから内部空間にHFC-365mfc（沸点４０．２℃）などの冷媒２１を注入して、図３のパッケージ基板１Ａが完成する。

図５の半導体パッケージ１Ｂで用いるインターポーザ基板４０（図４）は、ビア導体（貫通ビア）６６及びＵＢＭ６７を形成する工程を除いて、インターポーザ基板６０の作製工程と同様の工程で作製することができる。具体例としては、図６Ａ及び図６Ｂの例と同様に、シリコン基板６１に孔６２を形成する。図６Ｃに示すように、ガスデポジション法によりアルミナのナノ粒子をガス流に乗せてノズル（不図示）から噴射してシリコン基板６１に吹き付ける。基板温度を１００℃とし、キャリアガスにはヘリウムを使用する。原料生成室と膜形成室の圧力差を０．５ｋＰａとして気孔径５μｍのポーラスなアルミナ膜６３を成膜する。

次に、図６Ｄ及び図６Ｅの工程を行わずに、図６Ｆの工程と同様にシリコン基板６１の裏面を研磨して、多孔質膜６３を露出させる。そしてシリコン基板６１の裏面全体にガスデポジション法により多孔質膜６４を形成することによって、図４のインターポーザ基板４０と同じ構成の基板を作製することができる。シリコン基板６１の裏面を研磨して多孔質膜６３を露出させた段階で作製を終了した場合は、図４の構成の変形例として、貫通孔の内部とシリコン基板４１の片面のみに多孔質膜４３を形成した、スルーサーマルビア４２を有するインターポーザ基板が作製される。このようなインターポーザ基板を用いて図５の半導体パッケージを構成した場合も、同様の冷却効率を得ることができる。

図７は、実施例のインターポーザ基板を用いた半導体パッケージの応用例１を示す概略断面図である。図７の例では、図６Ａ〜図６Ｈの工程で作製したインターポーザ基板６０を用いているが、図２（Ａ）、図２（Ｂ）、図４に示すインターポーザ基板を用いてもよいことは言うまでもない。半導体パッケージ７１では、複数のＬＳＩ素子１０を３次元に積層してパッケージングするとともに、冷却機構を内蔵してＬＳＩ素子１０を効率的に冷却する。動作時には、積層されたＬＳＩ素子１０の各々から熱が発生する。最上段のＬＳＩ素子２０の上面に接するヒートシンクカバー２０ｂ及び放熱フィン２０ａからパッケージ外部への放熱が行われるとともに、パッケージ内部でも基板接合面からの排熱が行われるので、従来のヒートシンクと比較して冷却効率が向上する。

すなわち、各ＬＳＩ素子１０で発生する熱は、突起電極１７、１８、１５を伝って、インターポーザ基板６０に伝わる。この熱は、多孔質体６３の表面から、多孔質体６３に浸透した冷媒（作動流体）２１を蒸発させる。熱を含んだ冷媒２１の蒸気は、低温側のパッケージ外周部（ヒートシンクフレーム２０ｃ側）へと移動し、凝縮し液化する。液体となった作動流体２１は、多孔質体６３の細孔で生じる毛細管力によって、パッケージの中心部へと循環する。このように、多段に積層したＬＳＩ素子１０を密閉する半導体パッケージ７１において、放熱部２０によりパッケージの外部へ熱を放出するとともに、パッケージの内部でもＬＳＩ素子１０の接合部からも排熱させることにより、冷却効率を向上することができる。

図８は、本発明の実施例のインターポーザ基板を用いた半導体パッケージの応用例２を示す概略断面図である。図８（Ａ）は、図８（Ｂ）のＡ−Ａ’断面図である。図８の構成では、第１のインターポーザ基板６０と、第２のインターポーザ基板８０を組み合わせて用いている。第１のインターポーザ基板６０として、図６Ａ〜図６Ｈの工程で作製されたインターポーザ６０を用いているが、図２（Ａ）、図２（Ｂ）、図４に示すインターポーザ基板を用いてもよい。

第２のインターポーザ基板８０は、たとえば、複数のＬＳＩ素子１０が実装されたＳｉＰ（システム・イン・パッケージ）基板である。各ＬＳＩ素子１０は、第２のインターポーザ基板８０、第１のインターポーザ基板６０を介して回路配線基板１１に電気的に接続される。第１のインターポーザ基板６０と、複数のＬＳＩ素子１０を搭載した第２のインターポーザ基板８０は、回路配線基板１１とともにパッケージ化される。すなわち、放熱フィン２０ａを有する放熱部２０を基板外周部にはんだ溶接することにより、内部に密閉空間を有する半導体パッケージ８１が形成される。内部空間には、代替フロン等の冷媒（作動流体）２１が封入されている。

ＬＳＩ素子１０で発生し、はんだバンプ（突起電極）１５を介して第２のインターポーザ基板８０に伝えられた熱の一部は、放熱部２０の放熱フィン２０ａによりパッケージ外部へと放熱される。他方、第２のインターポーザ基板８０から第１のインターポーザ基板６０に伝えられた熱は、パッケージ内部で、多孔質体６３に浸透した冷媒２１に吸収され、作動流体（冷媒）２１の循環により均等に拡散し冷却される。この構成によれば、高さの異なる複数のＬＳＩ素子１０が搭載されている場合でも、はんだ接合部（突起電極６５及び貫通ビア６６）からの排熱を効果的に行うことができるので、冷却効率が向上する。

以上説明したように、 インターポーザ基板の貫通部に多孔質体を成膜することによって半導体パッケージ内において、ＬＳＩ素子の接合部に伝わる熱を移動・分散することができる。このように、ＬＳＩ素子の接合部側に排熱経路を設け、はんだバンプから多孔質体に熱を伝えて蒸発潜熱を利用することで放熱する。従来のヒートシンクだけを用いた排熱方式と比較して、ＬＳＩ素子及び半導体パッケージの冷却効率が向上する。具体的には以下の効果が得られる。
（１） パッケージ基板内の温度分布を一様にすることで半導体装置のホットスポットを低減できる。
（２）複数のＬＳＩ素子を搭載するＳｉＰ（システムインパッケージ）において、チップ間の温度ばらつきを平均化し、ヒートシンクの能力を有効利用できる。

なお、特定の実施例では、多孔質体として気孔径が２μｍのＳｉＯ2、又は気孔径５μｍのアルミナ膜を形成したが、これに限定されるものではなく、用いる冷媒、必要な毛細管力等に応じて、ナノ粒子材料、基板温度、原料生成室と膜形成室の圧力差などを制御することによって適切な材料で適切な気孔径を有するポーラス膜を形成することができる。

以上の説明に対し、以下の付記を提示する。
（付記１）
半導体集積回路素子と回路配線基板の間に挿入されて前記半導体集積回路素子と前記回路基板を電気的に接続する中継基板を、パッケージ内に密閉した半導体パッケージにおいて、
前記中継基板は、
コア基板と、
前記コア基板を貫通する貫通孔の内部及び前記コア基板の少なくとも片面に形成された多孔質体と
を有し、
前記パッケージの内部に前記多孔質体と接する絶縁性の冷媒が封入されており、
前記パッケージの外周に放熱部が配置されていることを特徴とする半導体パッケージ。
（付記２）
前記中継基板は、前記コア基板を貫通する導体ビアをさらに有し、
前記貫通孔の内部に充填される前記多孔質体は、前記導体ビアの外周を取り囲んでいることを特徴とする付記１に記載の半導体パッケージ。
（付記３）
前記半導体集積回路素子は、前記中継基板とともに前記パッケージ内に密閉されており、前記半導体集積回路素子の接合面と反対側の面にさらに放熱部が配置されていることを特徴とする付記１又は２に記載の半導体パッケージ。
（付記４）
前記半導体集積回路素子は、前記パッケージ内で多段に積層されて前記中継基板上に実装され、最上段の前記集積回路素子の接合面と反対側の面に前記放熱部が配置されていることを特徴とする付記３に記載の半導体パッケージ。
（付記５）
前記半導体集積回路素子と前記多孔質体を有する中継基板との間に第２の中継基板をさらに有し、
前記第２の中継基板上に複数の半導体集積回路素子が配置されていることを特徴とする付記１又は２に記載の半導体パッケージ。
（付記６）
前記多孔質体はガスデポジション法により形成された酸化物であることを特徴とする付記１〜５のいずれか１に記載の半導体パッケージ。
（付記７）
前記多孔質体は、気孔径２μｍ〜５μｍの酸化物であることを特徴とする付記１〜６のいずれか１に記載の半導体パッケージ。
（付記８）
前記放熱部は金属で構成され、放熱用のフィン構造を有することを特徴とする付記１〜７のいずれか１に記載の半導体パッケージ。
（付記９）
コア基板の所定の箇所に貫通孔を有し、当該貫通孔の内部及び前記コア基板の少なくとも片面に多孔質体が形成された中継基板を作製し、
前記中継基板を、半導体集積回路素子と回路配線基板の間に配置して、前記集積回路素子と前記回路配線基板とを突起電極を介して電気的に接続し、
前記回路配線基板、前記中継基板、及び前記半導体集積回路素子を封止して前記中継基板を前記封止空間内に密閉し、
前記封止空間内に、絶縁性の冷媒を注入する
工程を含むことを特徴とする半導体パッケージの製造方法。
（付記１０）
前記中継基板の作製工程は、
前記コア基板の第１の面に所定の深さに達する孔を形成し、
前記孔の内部及び前記第１の面上に多孔質体を形成し、
前記第１の面と反対側の第２の面を研磨して前記孔の内部に充填された前記多孔質体を露出させる
工程を含むことを特徴とする付記９に記載の半導体パッケージの製造方法。
（付記１１）
前記中継基板の作製工程は、
前記孔の内部に充填された多孔質体に第２の孔を形成し、
前記第２の孔の内部を導体で充填し、
前記第２の面を研磨して、前記多孔質体及び前記第２の孔に充填された前記導体を露出する
工程をさらに含むことを特徴とする付記１０に記載の半導体パッケージの製造方法。
（付記１２）
前記多孔質体は、ガスデポジション法により形成されることを特徴とする付記９〜１１のいずれか１に記載の半導体パッケージの製造方法。
（付記１３）
前記多孔質体は、気孔径２μｍ〜５μｍの酸化物膜として形成されることを特徴とする付記９〜１２のいずれか１に記載の半導体パッケージの製造方法。

本発明は、半導体装置の冷却技術に適用される。特に、サーバやコンピュータなどの電子機器装置に組み込まれる半導体集積回路素子や、ＢＧＡ（Ball Grid Array）端子を有する半導体集積回路素子の冷却技術に有効に利用することができる。

１Ａ、１Ｂ、７１、８１ 半導体パッケージ
１０ ＬＳＩ素子
１１ 回路配線基板
１５、１６、１７、１８、６５ 突起電極（はんだバンプ）
２０ 放熱部
３０Ａ，３０Ｂ、４０、６０ インターポーザ基板（中継基板）
３１、４１ コア基板
３２、６６ 貫通ビア
３３、４３ 多孔質体
４２ 貫通孔
８０ 第２のインターポーザ基板（第２の中継基板）

Claims (8)

1. 半導体集積回路素子と回路配線基板の間に挿入されて前記半導体集積回路素子と前記回路基板を電気的に接続する中継基板を、パッケージ内に密閉した半導体パッケージにおいて、
   前記中継基板は、
   コア基板と、
   前記コア基板を貫通する貫通孔の内部及び前記コア基板の少なくとも片面に形成された多孔質体と
   を有し、
   前記パッケージの内部に前記多孔質体と接する絶縁性の冷媒が封入されており、
   前記パッケージの外周に放熱部が配置されていることを特徴とする半導体パッケージ。
2. 前記中継基板は、前記コア基板を貫通する導体ビアをさらに有し、
   前記貫通孔の内部に充填される前記多孔質体は、前記導体ビアの外周を取り囲んでいることを特徴とする請求項１に記載の半導体パッケージ。
3. 前記半導体集積回路素子は、前記中継基板とともに前記パッケージ内に密閉されており、前記半導体集積回路素子の接合面と反対側の面にさらに放熱部が配置されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
4. 前記半導体集積回路素子と前記多孔質体を有する中継基板との間に第２の中継基板をさらに有し、
   前記第２の中継基板上に複数の半導体集積回路素子が配置されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
5. コア基板の所定の箇所に貫通孔を有し、当該貫通孔の内部及び前記コア基板の少なくとも片面に多孔質体が形成された中継基板を作製し、
   前記中継基板を、半導体集積回路素子と回路配線基板の間に配置して、前記集積回路素子と前記回路配線基板とを突起電極を介して電気的に接続し、
   前記回路配線基板、前記中継基板、及び前記半導体集積回路素子を封止して前記中継基板を前記封止空間内に密閉し、
   前記封止空間内に、絶縁性の冷媒を注入する
   工程を含むことを特徴とする半導体パッケージの製造方法。
6. 前記中継基板の作製工程は、
   前記コア基板の第１の面に所定の深さに達する孔を形成し、
   前記孔の内部及び前記第１の面上に多孔質体を形成し、
   前記第１の面と反対側の第２の面を研磨して前記孔の内部に充填された前記多孔質体を露出させる
   工程を含むことを特徴とする請求項５に記載の半導体パッケージの製造方法。
7. 前記中継基板の作製工程は、
   前記孔の内部に充填された多孔質体に第２の孔を形成し、
   前記第２の孔の内部を導体で充填し、
   前記第２の面を研磨して、前記多孔質体及び前記第２の孔に充填された前記導体を露出する
   工程をさらに含むことを特徴とする請求項６に記載の半導体パッケージの製造方法。
8. 前記多孔質体は、ガスデポジション法により形成されることを特徴とする請求項５〜７のいずれか１項に記載の半導体パッケージの製造方法。