JP5568009B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明は、半導体発光素子及びその製造方法に関するものである。

III−Ｖ族窒化物半導体（group III−Ｖ nitride semiconductor）は、物理的、化学的特性により発光ダイオード（ＬＥＤ）またはレーザダイオード（ＬＤ）などの発光素子の核心素材として脚光を浴びている。

III−Ｖ族窒化物半導体は、青色または緑色波長帯の光を得るための発光素子にたくさん使われており、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、ＨＥＭＴ（Hetero junction Field-Effect Transistors）などの高速スイッチング素子、高出力素子、携帯電話のキーパッド発光部、電光板、照明装置など、各種製品の光源に応用されている。

本発明は、少なくとも１つの半導体層に光源を用いて少数キャリヤが生成できる半導体発光素子及びその製造方法を提供することをその目的とする。

本発明の他の目的は、アンドープド半導体層に光源により露光できるようにした半導体発光素子及びその製造方法を提供することにある。

本発明の更に他の目的は、第１導電型半導体層と活性層との間に低モルインジウムを含むＩｎＧａＮ層に光源により露光できるようにした半導体発光素子及びその製造方法を提供することにある。

本発明の更なる他の目的は、活性層の量子井戸層に光源により露光して少数ホールを発生させることができるようにした半導体発光素子及びその製造方法を提供することにある。

本発明の更に他の目的は、活性層の上に第２導電型半導体層に光源により露光して少数電子を発生させることができるようにした半導体発光素子及びその製造方法を提供することにある。

本発明に従う半導体発光素子は、電子を放出する第１半導体層、ホールを放出する第２半導体層、及び上記電子とホールとの結合により光を出す活性層を含む発光構造層を含み、上記発光構造層のうち、少なくとも１層は少数キャリヤ（anphoto enhanced minority Carriers）を含む。

本発明に従う半導体発光素子は、第１アンドープド半導体層、第１導電型半導体層、低モルＩｎＧａＮ層のうち、少なくとも１層を含む第１半導体層、上記第１半導体層の上に活性層、及び上記活性層の上に第２半導体層を含む発光構造層を含み、上記発光構造層のうち、少なくとも１層は少数キャリヤを含む。

本発明に従う半導体発光素子の製造方法は、第１半導体層を形成するステップと、上記第１半導体層の上に活性層を形成するステップと、上記活性層の上に第２半導体層を形成するステップとを含み、上記層のうち、少なくとも１層は露光して成長することを特徴とする。

本発明は、活性層の発光効率を増大させることができる。

本発明は、半導体発光素子の逆方向電流、逆方向電圧などのダイオード電気的な特性を改善させることができる。また、ＥＳＤなどの電気的な耐性を強化させることができる。

本発明は、結晶性に優れる第１導電型半導体層を提供することができる。

本発明の第１実施形態に従う半導体発光素子を示す側断面図である。 図１のアンドープド半導体層を形成する一例を示す図である。 図１を用いた水平型半導体発光素子を示す側断面図である。 図１を用いた垂直型半導体発光素子を示す側断面図である。 本発明の第２実施形態に従う半導体発光素子を示す側断面図である。 図５の活性層の量子井戸層を形成する一例を示す図である。 図５を用いた水平型半導体発光素子を示す側断面図である。 図５を用いた垂直型半導体発光素子を示す側断面図である。 本発明の第３実施形態に従う半導体発光素子を示す側断面図である。 図９における低モルＩｎＧａＮ層のＶ欠陥例を示す図である。 図９の低モルＩｎＧａＮ層を形成する一例を示す図である。 図９を用いた水平型半導体発光素子を示す側断面図である。 図９を用いた垂直型半導体発光素子を示す側断面図である。 本発明の第４実施形態に従う半導体発光素子を示す側断面図である。 図１４の第２導電型半導体層のランプ露光例を示す図である。 図１４を用いた水平型半導体発光素子を示す側断面図である。 図１４を用いた垂直型半導体発光素子を示す側断面図である。

以下、本発明に従う半導体発光素子及びその製造方法に対して添付された図面を参照しつつ説明すれば、次の通りである。本発明を説明するに当たって、各層（膜）、領域、パターン、または構造物が、基板、各層（膜）、領域、パッド、またはパターンの“上（on）”に、または“下（under）”に形成されると記載される場合において、“上（on）”と“下（under）”は、“直接的に（directly）”と“間接的に（indirectly）”の意味を全て含む。また、各層の上または下に対する基準は、図面を基準にして説明する。また、図面での各層の厚みは一例として図示されたものであり、これに対して限定するのではない。

図１乃至図４は、本発明の第１実施形態である。

図１は本発明の第１実施形態に従う半導体発光素子を示す側断面図であり、図２は図１のアンドープド半導体層を形成する一例を示す図である。

図１を参照すれば、半導体発光素子１００は、基板１１０、バッファ層１２０、第１アンドープド半導体層１３０Ａ、第１導電型半導体層１４０、活性層１５０、及び第２導電型半導体層１６０を含む。

上記基板１１０は、サファイア基板（Ａｌ_２Ｏ_３）、ＧａＮ、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇｅ、ＧａＡｓのうち、少なくとも１つを利用することができ、導電特性を持つ基板を利用することもできる。上記基板１１０の表面には凹凸形態のパターンが形成されることができ、これに対して限定するのではない。

上記基板１１０の上には窒化物半導体が成長されるが、成長装備は、電子ビーム蒸着器、ＰＶＤ（physical vapor deposition）、ＣＶＤ（chemical vapor deposition）、ＰＬＤ（plasma laser deposition）、二重型の熱蒸着器（dual-type thermal evaporator）スパッタリング（sputtering）、ＭＯＣＶＤ（metal organic chemical vapor deposition）のうち、いずれか１つの装備で形成できる。

上記基板１１０の上にはバッファ層１２０が形成される。上記バッファ層１２０は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮなどが選択的に形成され、ＧａＮ材料と基板材料との格子不整合を緩和させてくれる。ここで、上記バッファ層１２０は形成できないこともある。

上記バッファ層１２０の上には第１アンドープド（undoped）半導体層１３０Ａが形成される。上記第１アンドープド半導体層１３０ＡはアンドープドＧａＮ層で形成されることができ、窒化物半導体が成長できる基板として機能するようになる。

図１及び図２を参照すれば、上記第１アンドープド半導体層１３０Ａは、同一成長装備（in-situ）内で光源１９０（以下、ランプという）により露光して成長するようになる。ここで、上記ランプ（lamp）１９０は光電界ルミネセンス（photo electro luminescence）成長のためのランプであって、例えば水銀ランプ（mercury lamp）、エックス線（x-ray）、電子線、ハロゲンランプのうち、少なくとも１つを選択的に利用できる。

上記第１アンドープド半導体層１３０Ａは、所定の成長温度（例：７００〜１５００℃）でＮＨ_３とＴＭＧａを供給して所定の厚み（例：１〜５ｕｍ）で形成される。上記第１アンドープド半導体層１３０Ａは同一成長装備（in-situ）内でランプ１９０を用いた露光を通じて成長するようになる。

上記第１アンドープド半導体層１３０Ａに上記ランプ１９０により露光することで、上記第１アンドープド半導体層１３０Ａの結晶には上記ランプ１９０の露光により少数ホール（photo enhanced minority hall）（Ｈｍ）が発生する。ここで、上記第１アンドープド半導体層１３０Ａには上記基板１１０とＧａＮ層結晶との間の不一致によって正電荷（positive charge）を持つ欠陥（dislocation）（Ｄｔ）が発生する。また、上記欠陥（Ｄｔ）の周囲には上記少数ホール（Ｈｍ）が存在しない領域１３２が存在する。

ここで、アンドープドＧａＮ層の生成反応式は、次の通りである。
（CH₃）3Ga（g）+NH₃（g）→GaN（s）+3CH₄（g）

ここで、上記ｇはガス状態を表し、ｓは固体状態を表す。

上記アンドープドＧａＮ層の生成反応式により結晶欠陥（Ｄｔ）の周囲には正常な成長、例えば正常成長レートが２ｕｍ／ｈｒ位に成長される。上記結晶欠陥（Ｄｔ）の周囲領域でない領域は、上記のような反応式により生成される正孔（＋）または電子（−）の中間生成物の生成が妨害されて、正常成長レートより１０〜１５％低い速度で成長される。このような成長レートの差によって上記第１アンドープドＧａＮ層１３０Ａの表面１３１は平たい形状または凹凸形状で形成される。

これによって、上記第１アンドープド半導体層１３０Ａの表面１３１は平たい形態または凹凸形態で形成できる。上記第１アンドープド半導体層１３０Ａは、結晶欠陥（Ｄｔ）が発生したデッドゾーン１３２より結晶欠陥（Ｄｔ）が存在しない領域がより低い厚みで形成できる。

上記第１アンドープド半導体層１３０Ａの表面１３１が凸凹に形成されることによって、ＬＥＤ構造特性に悪い影響を与える結晶欠陥（dislocation）はピニング（pinning）されることができ、自由表面（free surface）を増大させることができる。

図１及び図２を参照すれば、上記第１アンドープド半導体層１３０Ａの上には第１導電型半導体層１４０が形成される。上記第１導電型半導体層１４０はＮ型ドーパントがドーピングされたＮ型半導体層で具現できるが、上記Ｎ型半導体層は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮのような化合物半導体のうち、いずれか１つからなることができる。上記Ｎ型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、及びＴｅを含む。上記第１導電型半導体層１４０は、上記第１アンドープド半導体層１３０Ａの上に形成されるので、結晶欠陥が減少できる。

上記第１導電型半導体層１４０の上には活性層１５０が形成される。上記活性層１５０は、例えばＩｎ_ｘＧａ_１−ｘＮ井戸層／ＧａＮ障壁層、またはＩｎ_ｘＧａ_１−ｘＮ井戸層／Ａｌ_ｙＧａ_１−ｙＮ障壁層の周期を持つ単一量子井戸構造、または多重量子井戸構造で形成できる。ここで、上記Ｉｎ_ｘＧａ_１−ｘＮ井戸層及びＡｌ_ｙＧａ_１−ｙＮ障壁層は０＜ｘ≦１、０≦ｙ≦１範囲に調節できる。上記活性層１５０は、発光波長によって半導体材料が変わることができ、これに対して限定するのではない。

上記活性層１５０の上には第２導電型半導体層１６０が形成される。上記第２導電型半導体層１６０は、Ｐ型ドーパントがドーピングされたＰ型半導体層で具現されることができ、上記Ｐ型半導体層は、ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮのような化合物半導体のうち、いずれか１つからなることができる。上記Ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのうち、少なくとも１つが添加できる。

また、上記の第２導電型半導体層１６０の上には第３導電型半導体層（図示せず）を形成することもできる。ここで、上記第３導電型半導体層は、Ｎ型半導体層で具現できる。上記半導体発光素子１００は、Ｎ−Ｐ接合構造、Ｐ−Ｎ接合構造、Ｎ−Ｐ−Ｎ接合構造、Ｐ−Ｎ−Ｐ接合構造のうち、いずれか１つの構造で具現できる。また、少なくとも上記第１導電型半導体層１４０、活性層１５０、及び第２導電型半導体層１６０を含む構造を発光構造物と定義することができる。また、上記発光構造物は、電子を放出する半導体層、ホールを放出する半導体層、及び活性層を含むことができ、上記半導体層の上／下に他の層を更に含むことができ、これに限定するのではない。

第１実施形態は、上記第１アンドープド半導体層１３０Ａの成長時、ランプ１９０により露光するようになるので、上記第１アンドープド半導体層１３０Ａの表面１３１が平たく形成できる。これによって、上記第１アンドープド半導体層１３０Ａの上に成長される上記第１導電型半導体層１４０の結晶欠陥は減少されて、結晶性に優れる薄膜に成長できる。また、上記活性層１５０の発光効率は改善されることができ、最終ＬＥＤ構造の逆方向電流、逆方向電圧などのダイオード特性を改善させることができる。また、ＥＳＤ（electrostatic discharge）などの電気的な耐性を強化させることができる。

また、上記実施形態では第１アンドープド半導体層１３０Ａの成長時、上記ランプ１９０により露光してイン・サイチュ（in-situ）で成長を遂行したが、上記第１導電型半導体層１４０に対しても同一な方式により上記ランプ１９０で露光してイン・サイチュ（in-situ）で成長を遂行することができる。

また、本発明の上記半導体発光素子１００は、上記第１アンドープド半導体層１３０Ａの上に半導体層１４０、１５０、１６０を成長するに当たって、上記の半導体層１４０、１５０、１６０のうち、少なくとも１つの半導体層の成長時、上記ランプ（lamp）１９０を用いて露光してイン・サイチュ（in-situ）で成長できる。この際、上記ランプ１９０により露光された層には、成長時に注入された物質との化学反応により電子や正孔のような少数キャリヤ（photo enhanced minority Carrier）が発生する。これによって、上記活性層１５０の発光効率や電気的な耐性を強化させることができる。

図３は、図１を用いた水平型半導体発光素子を示す側断面図である。

図３を参照すれば、水平型半導体発光素子１００Ａは、メサエッチングを遂行して第１導電型半導体層１４０の一部を露出させる。上記第１導電型半導体層１４０の一部に第１電極１８１を形成し、上記第２導電型半導体層１６０の上に第２電極１８３を形成するようになる。

図４は、図１を用いた垂直型半導体発光素子を示す側断面図である。

図４を参照すれば、垂直型半導体発光素子１００Ｂは、上記第２導電型半導体層１６０の上に反射電極層１７０を形成し、上記反射電極層１７０の上に導電性支持基板１７５を形成するようになる。そして、図１の基板１１０を物理的及び／または化学的方法により除去するようになる。上記物理的方法は、上記基板１１０に対して一定の波長のレーザを照射して上記基板を分離する方式（例：ＬＬＯ：Laser Lift Off）が利用できる。上記化学的方法は、上記基板１１０と第１導電型半導体層１４０との間に形成された上記バッファ層１２０または／及び上記第１アンドープド半導体層１３０Ａに湿式エッチング液を注入して、上記バッファ層１２０または／及び上記第１アンドープド半導体層１３０Ａを除去し、上記基板１１０を除去することができる。

上記第１導電型半導体層１４０の下には第１電極１８１が形成できる。ここで、上記第１導電型半導体層１４０の下面は、上記第１アンドープド半導体層１３０Ａの平たい表面と対応する平たい形状で形成できる。

図５乃至図８は、本発明の第２実施形態である。

図５は本発明の第２本発明に従う半導体発光素子を示す側断面図であり、図６は図５の活性層の量子井戸層の成長例を示す図である。上記第２実施形態を説明するに当たって、上記第１実施形態と同一な部分に対しては同一符号を与えて、重複説明は省略する。

図５及び図６を参照すれば、半導体発光素子１０１はランプ１９２により露光された活性層１５０Ａを含む。上記活性層１５０Ａは単一量子井戸構造または多重量子井戸構造を含む。また、上記第１アンドープド半導体層１３０または／及びバッファ層１２０は形成しないこともある。

上記活性層１５０Ａは、所定の成長温度で窒素または／及び水素をキャリヤガスで供給し、雰囲気ガスはＮＨ_３、ＴＭＧａ（または、ＴＥＧａ）、ＴＭｌｎを供給して所定の厚みのＩｎ_ｘＧａ_{（１−ｘ）}Ｎ（０＜ｘ≦１）の量子井戸層１５２及び量子障壁層１５４が成長される。上記量子井戸層１５２はＩｎＧａＮで形成されることができ、上記量子障壁層１５４はＧａＮまたはＡｌＧａＮで形成されることができる。

上記量子井戸層１５２の成長時、多量のＧａ空格子点（Ga vacancy）が発生され、このようなＧａ空格子点は負電荷（negatively charge）を帯びているので、陽電子（positron）をトラップするようになる。

上記量子井戸層１５２の成長時、上記ランプ１９２により露光してイン・サイチュ（in-situ）で成長するようになる。上記量子井戸層１５２には少数ホール（minority hall）が発生し、上記発生した少数ホールはＧａ空格子点にトラップされる。これによって、上記量子井戸層１５２には負電荷を帯びたＩｎＧａＮでＧａ空格子点の発生を効果的に防止するようになる。即ち、上記量子井戸層１５２のＩｎＧａＮでＧａ空格子点の生成を上記少数ホール（photo enhanced minority hall）を用いて上記Ｇａ空格子点を中和させることによって、陽電子（positron）がＧａ空格子点にトラップされることを防止して発光に寄与できるようにする。

上記活性層１５０Ａの自由陽電子（free positron）が増加できるので、非放射再結合（non-radiative recombination）を減少させることによって、発光効率を増大させることができる。

図７は、図５を用いた水平型半導体発光素子を示す側断面図である。

図７を参照すれば、水平型半導体発光素子１０１Ａは第１導電型半導体層１４０に第１電極１８１を形成し、上記第２導電型半導体層１６０の上に第２電極１８３を形成するようになる。上記第１電極１８１及び第２電極１８３に順方向の電流を流してくれることによって、上記活性層１５０Ａは電子と正孔との結合により発光するようになる。この際、上記活性層１５０Ａには上記のようにＧａ空格子点が減少されることによって、自由陽電子が増加して発光効率が改善できる。

図８は、図５を用いた垂直型半導体発光素子を示す側断面図である。

図８を参照すれば、垂直型半導体発光素子１０１Ｂは、第２導電型半導体層１６０の上に反射電極層１７０及び導電性支持基板１７５を形成する。上記第１導電型半導体層１４０の下に図５に図示された第１アンドープド半導体層１３０、バッファ層１２０、及び基板１１０を除去し、上記第１導電型半導体層１４０の下に第１電極１８１を形成するようになる。上記活性層１５０Ａでの自由陽電子を増加させることによって、発光効率を改善させることができる。

図９乃至図１３は、本発明の第３実施形態である。

図９は本発明の第３実施形態に従う半導体発光素子を示す側断面図であり、図１０は図９における低モルＩｎＧａＮ層のＶ欠陥（V-defect）例を示す図であり、図１１は図９の低モルＩｎＧａＮ層を形成する一例を示す図である。このような第３実施形態は第１実施形態と同一な部分に対しては同一符号を与えて、重複説明は省略する。

図９を参照すれば、半導体発光素子１０２はインジウム含有量の低い低モルＩｎＧａＮ層１４５を含む。上記低モルＩｎＧａＮ層１４５は、上記第１導電型半導体層１４０と活性層１５０との間に形成され、上記活性層１５０の内部量子効率（internal quantum efficiency）を増加させることができる。

上記低モルＩｎＧａＮ層１４５は、上記活性層１５０の歪み（strain）が制御できるようにインジウム含有量の低いＩｎＧａＮ拡散層（spreading layer）またはＩｎＧａＮ障壁層（barrier layer）などで成長できる。ここで、上記低モルＩｎＧａＮ層１１８を成長させるに当たって、上記ドーピングされるインジウムの含有量はＩｎＧａＮ含有量で５％未満になることができる。

上記半導体発光素子１０２には、上記第１導電型半導体層１４０と基板１１０との間の第１アンドープド半導体層１３０または／及びバッファ層１２０は形成しないこともある。

図１０を参照すれば、上記低モルＩｎＧａＮ層１４５にインジウムが混合（Incorporation）された場合、上記インジウム原子（atom）は（０００１）表面に位置することより（
）面に位置するようになる。したがって、上記低モルＩｎＧａＮ層１４５はインジウムが混合された場合、Ｖ欠陥１４７が多量生成できるが、このようなインジウムが混合された層の表面１４６はある一定の表面エネルギーＥ（surface）を有し、Ｖ欠陥１４７が形成されれば、上記表面エネルギーは最小Ｅ’に変わるようになる。

また、表面エネルギーＥ’は下記のように表すことができる。
Ｅ’＝ｆ（Ｓ、λｘ）

ここで、Ｓは（０００１）面（facet）がなくなり、（
）面が形成されながら生じるエネルギーであり、λｘは転位コアエネルギーである。上記低モルＩｎＧａＮ層１４５の表面１４６が最小の Ｅ’値を持つ時までＶ欠陥（V-defect）１４７は続けて生成されて大きくなる。また、上記ＩｎＧａＮ層１４５にはインジウムがドーピングされるので、位置エネルギー差（例：１．５~２Ｖ）により（０００１）表面１４６より（
）面に優先的に成長が起こるようになる。

これを防ぐために、図１１に示すように、上記低モルＩｎＧａＮ層１４５はランプ１９４により露光しながらイン・サイチュ（in-situ）で成長するようになる。この際、上記低モルＩｎＧａＮ層１４５の成長時、インジウムドーピングにより発生するＶ欠陥１４７の生成と成長を抑制して高品質のＩｎＧａＮ層が成長できる。

言い換えると、上記低モルＩｎＧａＮ層１４５の成長の途中、上記ランプ１９４を露光すれば、上記低モルＩｎＧａＮ層１４５の結晶には少数ホール（photo enhanced minority hall）が生成される。上記生成された少数ホールは（
）面電界状態（surface electric state）を撹乱させて、インジウムによるＶ欠陥（V-defect）１４７の生成と成長を制限するようになる。即ち、上記低モルＩｎＧａＮ１４５でＶ欠陥１４７の（
）面に対する位置エネルギーを撹乱させて、Ｖ欠陥１４７に続けて付こうとするインジウムを妨害してＶ欠陥１４７の成長を制限するようになる。

上記ランプ１９４を用いた低モルＩｎＧａＮ層１４５を成長するようになるので、インジウムのドーピングにより発生するＶ欠陥１４７の生成と成長を抑制して高品質のＩｎＧａＮ層１４５が成長できる。また、上記低モルＩｎＧａＮ層１４５の上に成長される活性層１５０は発光効率が改善され、最終ＬＥＤ構造の逆方向電流、逆方向電圧などのダイオード特性を改善し、ＥＳＤなどの電気的な耐性を強化させることができる。

図１２は、図９を用いた水平型半導体発光素子を示す側断面図である。

図１２を参照すれば、水平型半導体発光素子１０２Ａは、第１導電型半導体層１４０、低モルＩｎＧａＮ層１４５、活性層１５０、及び第２導電型半導体層１６０を含む。メサエッチング工程により上記第１導電型半導体層１４０が露出されれば、上記第１導電型半導体層１４０の上には第１電極１８１が形成され、上記第２導電型半導体層１６０の上には第２電極１８３が形成される。

図１３は、図９を用いた垂直型半導体発光素子を示す側断面図である。

図１３を参照すれば、垂直型半導体発光素子１０２Ｂは第１導電型半導体層１４０の下に第１電極１８１が形成され、上記第１導電型半導体層１４０の上に低モルＩｎＧａＮ層１４５、活性層１５０、第２導電型半導体層１６０、反射電極層１７０、及び導電性支持基板１７５が順次に形成される。

上記第３実施形態は、活性層１５０の下にインジウム含有量の低い低モルＩｎＧａＮ層１４５を成長する際、ランプ（図１１の１９４）より露光してくれることによって、インジウムドーピング時に発生するＶ欠陥の生成と成長を制限するようになる。これによって、活性層１５０の発光効率を改善させることができる。

図１４乃至図１７は、本発明の第４実施形態である。図１４は本発明の第４実施形態に従う半導体発光素子を示す側断面図であり、図１５は図１４の第２導電型半導体層のランプ露光例を示す図である。上記第４実施形態は第１実施形態と同一部分に対しては同一符号を与えて、重複説明は省略する。

図１４及び図１５を参照すれば、半導体発光素子１０３は、基板１１０、バッファ層１２０、第１アンドープド半導体層１３０、第１導電型半導体層１４０、活性層１５０、第２アンドープド半導体層１５５、及び第２導電型半導体層１６０Ａを含む。

上記第１アンドープド半導体層１３０はアンドープドＧａＮ層であって、ランプにより露光された層であることがある。上記バッファ層１２０及び上記第１アンドープド半導体層１３０は、ある１層または２層全て形成しないこともある。

上記活性層１５０の上には第２アンドープド半導体層１５５を成長し、上記第２アンドープド半導体層１５５の上には第２導電型半導体層１６０Ａを成長するようになる。ここで、上記第２アンドープド半導体層１５５は、アンドープドＧａＮ層で具現できる。上記第２導電型半導体層１６０Ａの上に第３アンドープドＧａＮ層を形成することもできる。

上記第２アンドープド半導体層１５５の上に上記第２導電型半導体層１６０Ａが形成される。この際、上記第２導電型半導体層１６０Ａは、水素（Ｈ）をキャリヤガスとし、所定の成長温度で、ＴＭＧａ、（ＥｔＣｐ_２Ｍｇ）｛Ｍｇ（Ｃ_２Ｈ_５Ｃ_５Ｈ_４）_２｝及びＮＨ_３を供給してＰ型半導体層、例えばＰ型ＧａＮ層で形成される。ここで、上記第２アンドープド半導体層１５５の厚みは１０Å〜５００Åであり、上記第２導電型半導体層１６０Ａの厚みは１０Å〜２０００Åで形成できる。

上記第２導電型半導体層１６０Ａは薄い薄膜で成長されるが、上記第２導電型半導体層１６０ＡにドーピングされるＰ型ドーパントは、上記第２アンドープド半導体層１５５に自然に拡散（diffusion）するようになるので、上記第２導電型半導体層１６０Ａは高品位の半導体層で形成できる。ここで、上記Ｐ型ドーパントはＭｇを一例にして説明することにし、これに限定するのではない。

上記第２導電型半導体層１６０Ａの成長時、ランプ１９６を用いて露光してイン・サイチュ（in-situ）で成長することによって、上記第２アンドープド半導体層１５５には上記露光により少数ホール（minority hole）が発生するので、上記少数ホールとＨイオンとの結合を誘発させることができる。即ち、Ｍｇ−Ｈ結合を妨害して、ホールキャリヤ濃度を改善させることができる。

言い換えると、上記第２導電型半導体層１６０ＡにＭｇをドーピングすれば、上記Ｍｇはアンモニアガス（ＮＨ_３）のＨと結合されて電気的に絶縁特性を見せるＭｇ−Ｈ結合体を形成するようになる。したがって、上記第２導電型半導体層１６０Ａは高濃度層として得ることは困難である。しかしながら、上記第２導電型半導体層１６０Ａの成長時、上記ランプ１９６により露光してイン・サイチュ（in-situ）で成長すれば、少数電子（photo enhanced minority electron）が発生し、上記発生した少数電子は上記Ｍｇと結合される。これによって、上記Ｍｇは雰囲気ガス及び移送ガスとして使われるＨイオンとの結合が防止されて、上記第２導電型半導体層１６０のホールキャリヤ（hall Carrier）の濃度を低下させる現象が改善できる。

また、上記第２導電型半導体層１６０の成長時、上記ランプ１９６を用いて少数電子を生成させることによって、上記生成された少数電子とＭｇイオンとの１次結合を形成してＭｇ−Ｈ結合を防止し、ＮＨ_３及びＨ_２ガスなどを排除した状態で高温の短時間熱処理を通じてホール濃度（hall concentration）を増加させることができる。これによって、発光ダイオードの駆動電圧を改善し、Ｍｇドーパントの量を減らすことができるので、上記活性層１５０の損傷（damage）を減らすことによって、発光効率を改善する等の効果がある。

図１６は、図１４を用いた水平型半導体発光素子を示す側断面図である。

図１６を参照すれば、水平型半導体発光素子１０３Ａは、第１導電型半導体層１４０、活性層１５０、第２アンドープド半導体層１５５、及び第２導電型半導体層１６０Ａを含む。メサエッチング工程により上記第１導電型半導体層１４０が露出されれば、上記第１導電型半導体層１４０の上には第１電極１８１が形成され、上記第２導電型半導体層１６０Ａの上には第２電極１８３が形成される。

図１７は、図１４を用いた垂直型半導体発光素子を示す側断面図である。

図１７を参照すれば、垂直型半導体発光素子１０３Ｂは第１導電型半導体層１４０の下に第１電極１８１が形成され、上記第１導電型半導体層１４０の上に活性層１５０、第２アンドープド半導体層１５５、第２導電型半導体層１６０Ａ、反射電極層１７０、及び導電性支持基板１７５が順次に形成される。

上記第４実施形態は、上記活性層１５０の上に上記第２アンドープド半導体層１５５及び第２導電型半導体層１６０Ａを成長する際、ランプにより露光して少数電子を形成させてくれる。これによって、上記第２導電型半導体層１６０Ａでは、Ｍｇ−Ｈ結合が防止され、ホール濃度を改善させることができる。また、Ｐ型ドーパントの量を減らすことができるので、上記活性層１５０の損傷を減らすことができる。

一方、上記第１乃至第４実施形態に従う半導体発光素子１００、１０１、１０２、１０３の各層を成長するに当たって、上記の半導体層のうち、少なくとも１つの半導体層の成長時、ランプ（lamp）を用いて露光してイン・サイチュ（in-situ）で成長するようになる。この際、上記ランプにより露光された層には成長時に注入された物質との化学反応により電子や正孔のような少数キャリヤ（photo enhanced minority Carrier）が発生する。これによって、上記活性層の発光効率や電気的な耐性を強化させることができる。

ここで、上記の実施形態に開示された上記ランプ（lamp）は、光電界ルミネセンス（photo electro luminescence）成長のためのランプであって、例えば水銀ランプ（mercury lamp）、エックス線（x-ray）、電子線、ハロゲンランプのうち、少なくとも１つを選択的に利用することができ、これに限定するのではない。また、互いに異なる半導体層に対して全て同一なランプまたは互いに異なるランプに利用することもできる。

また、上記各実施形態の特徴は、他の実施形態に適用されることができ、各実施形態の特徴に限定するのではない。例えば、第１実施形態の第１アンドープド半導体層、第２実施形態の活性層、第３実施形態の低モルＩｎＧａＮ層、第４実施形態の第２アンドープド半導体層、及び第２導電型半導体層は、他の実施形態に選択的に適用できる。

また、上記ランプが露光される時間は、その層が成長される時間と比例するとか、大きいか小さいことがある。

以上、本発明に対し、実施形態を中心にして説明したが、これは単に例示であり、本発明を限定するのでなく、本発明が属する分野の通常の知識を有する者であれば、本発明の本質的な特性から外れない範囲で、以上に例示されていない種々の変形と応用が可能であることが分かる。例えば、本発明の実施形態に具体的に表れた各構成要素は変形して実施できるものである。そして、このような変形と応用に関わる差異点は特許請求範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。

本発明は、活性層の発光効率を増大させることができる。

本発明は、半導体発光素子の逆方向電流、逆方向電圧などのダイオード電気的な特性を改善させることができる。

また、本発明はＥＳＤなどの電気的な耐性を強化させることができる。

本発明は、結晶性に優れる第１導電型半導体層を提供することができる。

Claims (13)

1. 基板と、
   電子を放出する第１半導体層、ホールを放出する第２半導体層、及び前記電子とホール
   との結合により光を出す活性層を含む発光構造層と、を含み、
   前記発光構造層のうち、少なくとも一つの層は少数キャリヤを含み、
   前記第１半導体層は、第１導電型半導体層と、前記第１導電型半導体層より前記活性層から遠く離れて形成されている第１アンドープド半導体層と、を含み、
   前記第１アンドープド半導体層は少数ホールを含み、
   前記第２導半導体層は、第２導電型半導体層を含み、
   前記第１アンドープド半導体層は、前記第１導電型半導体層と前記基板との間に形成されており、
   前記第１アンドープド半導体層は、複数の欠陥を有し、
   前記第１アンドープド半導体層は、前記複数の欠陥が存在する第１領域と前記欠陥が存在しない第２領域とを含み、
   前記第２領域の厚さは前記第１領域の厚さよりも薄く、
   前記第１アンドープド半導体層の表面は、前記第１領域の表面が前記第２領域の表面より突出した凹凸形状に形成されることを特徴とする半導体発光素子。
2. 前記基板の表面は凹凸形状であることを特徴とする請求項１に記載の半導体発光素子。
3. 前記基板と前記第１アンドープド半導体層との間にバッファ層を含むことを特徴とする請求項１又は２に記載の半導体発光素子。
4. 前記第１アンドープド半導体層は、ＧａＮ層を含み、１〜５μｍの厚さを有することを特徴とする請求項１乃至３のいずれかに記載の半導体発光素子。
5. 前記第１導電型半導体層と前記活性層との間に形成されたインジウム含有量の低い低モルＩｎＧａＮ層を含み、
   前記低モルＩｎＧａＮ層は、Ｖ欠陥を有することを特徴とする請求項１乃至４のいずれかに記載の半導体発光素子。
6. 前記第１導電型半導体層はｎ型半導体層を含み、
   前記第２導電型半導体層はｐ型半導体層を含むことを特徴とする請求項１乃至５のいずれかに記載の半導体発光素子。
7. 前記活性層と前記第２導電型半導体層との間に第２アンドープド半導体層とを含むことを特徴とする請求項１または２に記載の半導体発光素子。
8. 前記第２アンドープド半導体層の厚さは１０Å〜５００Åであり、
   前記第２導電型半導体層の厚さは１０Å〜２０００Åであることを特徴とする請求項７に記載の半導体発光素子。
9. 前記第２導電型半導体層上に第３アンドープド半導体層を含むことを特徴とする請求項７又は８に記載の半導体発光素子。
10. 前記第２および第３アンドープド半導体層はＧａＮ層を含むことを特徴とする請求項９に記載の半導体発光素子。
11. 基板上に第１半導体層を形成するステップと、
    前記第１半導体層の上に活性層を形成するステップと、
    前記活性層の上に第２半導体層を形成するステップと、を含み、
    前記第１半導体層を形成するステップは、第１アンドープド半導体層を形成するステッ
    プと、前記第１アンドープド半導体層の上に第１導電型半導体層を形成するステップとを含み、
    前記第１アンドープド半導体層の成長時に、露光により少数ホールを形成し、
    前記第１アンドープド半導体層は欠陥を有し、
    前記第１アンドープド半導体層は、前記欠陥が存在する第１領域と前記欠陥が存在しない第２領域とを含み、
    前記第２領域の厚さは前記第１領域の厚さより薄く形成され、
    前記第１アンドープド半導体層の表面は、前記第１領域の表面が前記第２領域の表面より突出して凹凸形状に形成される、ことを特徴とする半導体発光素子の製造方法。
12. 前記第１半導体層と前記活性層との間にインジウム含有量の低い低モルＩｎＧａＮ層を形成するステップを含むことを特徴とする請求項１１に記載の半導体発光素子の製造方法。
13. 前記第２半導体層を形成するステップは、前記活性層の上に第２アンドープド半導体層と、前記第２アンドープド半導体層の上に第２導電型半導体層を形成するステップとを含み、
    前記第２導電型半導体層の成長時、前記露光により少数電子が形成されることを特徴とする請求項１１又は１２に記載の半導体発光素子の製造方法。