Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5578466B2 - 銅配線、銅配線の形成方法および半導体装置 - Google Patents
[go: Go Back, main page]

JP5578466B2 - 銅配線、銅配線の形成方法および半導体装置 - Google Patents

銅配線、銅配線の形成方法および半導体装置 Download PDF

Info

Publication number
JP5578466B2
JP5578466B2 JP2009214534A JP2009214534A JP5578466B2 JP 5578466 B2 JP5578466 B2 JP 5578466B2 JP 2009214534 A JP2009214534 A JP 2009214534A JP 2009214534 A JP2009214534 A JP 2009214534A JP 5578466 B2 JP5578466 B2 JP 5578466B2
Authority
JP
Japan
Prior art keywords
copper
barrier layer
wiring
layer
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009214534A
Other languages
English (en)
Other versions
JP2010098300A (ja
Inventor
淳一 小池
昭洋 柴富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Materials LLC
Original Assignee
Advanced Interconnect Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Materials LLC filed Critical Advanced Interconnect Materials LLC
Priority to JP2009214534A priority Critical patent/JP5578466B2/ja
Publication of JP2010098300A publication Critical patent/JP2010098300A/ja
Application granted granted Critical
Publication of JP5578466B2 publication Critical patent/JP5578466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/055—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition
    • H10W20/0552—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by formation methods other than physical vapour deposition [PVD], chemical vapour deposition [CVD] or liquid deposition by diffusing metallic dopants to react with dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/0425—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers comprising multiple stacked seed or nucleation layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、電気絶縁層に銅からなる配線本体を備えてなる銅配線、その銅配線の形成方法、およびその銅配線を回路配線として備えた半導体装置に関するものである。
抵抗率が２．７μΩ・ｃｍであるアルミニウム（元素記号：Ａｌ）などに比較し、銅（元素記号：Ｃｕ）は、抵抗率が１．７μΩ・ｃｍと小さく、またエレクトロマイグレーション耐性やストレスマイグレーション耐性が高く、システムＬＳＩやフラッシュメモリー等のシリコン半導体装置や大型の液晶表示装置（略称：ＬＣＤ）などの半導体装置のための配線の導通部本体（配線本体）をなす材料として利用されている（例えば、特許文献１〜３参照）。
特開２００５−２７７３９０号公報 国際公開番号ＷＯ２００６／０２５３４７Ａ１号公報 国際公開番号ＷＯ２００７／１００１２５Ａ１号公報 特開平０１−２０２８４１号公報 特開平１１−１８６２７３号公報 特開２００１−４４１５６号公報 特開２０００−０６８２６９号公報 特開２００４−２６６１７８号公報 特開２００７−０９６２４１号公報
Ｓ．Ｍ．ジィー著、「半導体デバイス（第２版）−基礎理論とプロセス技術−」（ＩＳＢＮ４−７８２８−５５５０−８ Ｃ３０５５）、２００５年１０月５日、産業図書（株）発行第２版第３刷、３５５〜３５６頁
例えば、中央演算処理装置（略称：ＣＰＵ）などとして利用されるシリコンシステムＬＳＩのための、例えばダマシン構造の銅配線にあって、配線本体をなす銅は、二酸化珪素（ＳｉＯ2）膜などからなる層間絶縁膜に設けられたトレンチ（ｔｒｅｎｃｈ）溝又はビア配線間接続孔の内部を埋め込むように配設されている（非特許文献１参照）。
この様な構造の銅配線を形成するに際しては、配線本体をなす銅の原子拡散に因り、層間絶縁膜の電気的絶縁性の低下を防止するため、また逆に、層間絶縁膜を構成する酸素（元素記号：Ｏ）など原子の拡散に因り銅配線本体の電気抵抗が大きくなるのを回避するため、層間絶縁膜と銅配線本体との中間には、これらの原子の拡散を防止するためのバリア層を設ける構成とするのが一般的である（例えば、特許文献４〜６参照）。
銅を配線本体とする銅配線に係るバリア層は、従来から、窒化タングステン（ＷＮ）（例えば、特許文献７参照）、タンタル（元素記号：Ｔａ）（例えば、特許文献８参照）、レニウム（元素記号：Ｒｅ）（例えば、特許文献９参照）などから構成されている。
最近では、ＬＳＩの集積度を更に上げるために、配線幅を例えば３２ｎｍ或いはそれ未満に減少させる必要があることに鑑み、銅の自己拡散係数よりも大きな拡散係数を有するマンガン（元素記号：Ｍｎ）などの元素を含む銅被膜を材料として用いて、自己形成的に形成されたマンガン酸化物などから薄膜バリア層を形成する技術も開示されている（上記の特許文献１〜３参照）。
銅（Ｃｕ）の自己拡散係数よりも大きな拡散係数を有する例えば、マンガン（Ｍｎ）を含む銅被膜を用いてバリア層を形成するには、例えば、多孔（ポーラス）な二酸化珪素（ＳｉＯ2）や炭化酸化珪素（ＳｉＯＣ）などの層間絶縁膜に設けたトレンチ溝の内壁を被覆するが如く銅被膜を被着させ、次に、トレンチ溝やビア孔の内部の空間に配線本体をなす銅を埋め込んで充填し、酸素分子を含む雰囲気内で銅被膜及び銅配線本体に加熱処理を施して形成するのが一般的である。
この加熱処理に因って、例えば、珪素（元素記号：Ｓｉ）を含む酸化物からなる層間絶縁膜と銅配線本体の中間には、銅被膜を素にして、珪素（Ｓｉ）と酸素（Ｏ）とマンガン（Ｍｎ）とを含むバリア層が形成される（例えば、上記の特許文献１、２参照）。或いは、珪素（Ｓｉ）と酸素（Ｏ）とマンガン（Ｍｎ）と銅（Ｃｕ）とを含むバリア層が形成される（上記の特許文献３参照）。また、対向する層間絶縁膜が存在していない銅配線本体の上側表面などの、所謂開放表面近傍の領域にも、加熱処理雰囲気内に含まれる酸素分子との反応によりバリア層が形成されることが知られている（例えば、上記の特許文献１〜３参照）。
層間絶縁膜と銅配線本体の中間に銅被膜を素として形成されるバリア層にあって、バリア機能を充分に発揮できるバリア層として備えるべき要件、例えば、バリア層の内部でのマンガン（Ｍｎ）の原子濃度の分布については既に明らかとなっている（上記の特許文献３参照）。一方で、銅配線本体の開放表面に形成される開放表面側バリア層については、どのような内部構成であれば、有効なバリア機能を発揮できるか、未だ不明瞭の状況にある。また、その有効なバリア機能を備えた開放表面側バリア層は、どのような方法であれば安定して形成することができるのかについても、不明瞭な状況にある。
この発明は上記に鑑み提案されたもので、銅配線本体の開放表面に形成される開放表面側バリア層に、最適な内部構成を持たせてそのバリア機能を充分に発揮させることができる銅配線を提供することを目的とする。また有効なバリア機能を備えた開放表面側バリア層を安定して形成することができる銅配線の形成方法、およびその銅配線を回路配線として備えた半導体装置を提供することを目的とする。
上記目的を達成するために、（１）本発明の第１の発明は、電気絶縁層に銅からなる配線本体を備えてなる銅配線において、上記配線本体の外周のうち電気絶縁層に対向している第１の外周と、当該電気絶縁層との間に形成された第１のバリア層と、上記配線本体の外周のうち電気絶縁層に対向していない第２の外周に接して形成された第２のバリア層と、を備え、上記第１および第２のバリア層はそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有し、上記第２バリア層の厚みが上記第１バリア層の厚みより厚いことを特徴としている。
（２）本発明の第２の発明は、上記の（１）項に記載の発明において、上記電気絶縁層は、炭化酸化珪素、窒化酸化珪素、弗化酸化珪素のいずれかの硅素酸化物、又は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウムのいずれかの金属酸化物からなるものである。
（３）本発明の第３の発明は、上記の（１）または（２）項に記載の発明において、上記第２のバリア層を、マンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大とするものである。
（４）本発明の第４の発明は、上記の（１）乃至（３）の何れか１項に記載の発明において、上記第２のバリア層内のマンガンの極大の原子濃度を、第１のバリア層内に存在するマンガンの原子濃度より大とするものである。
（５）本発明の第５の発明は、上記の（３）または（４）項に記載の発明において、上記第２のバリア層の酸素は、当該第２のバリア層内の厚さ方向で、酸素の原子濃度が極大となる位置を中心にして対称的に分布し、上記第２のバリア層内のマンガンは、当該第２のバリア層内の厚さ方向で、マンガンの原子濃度が極大となる位置を中心にして対称的に分布しているものである。
（６）本発明の第７の発明は、電気絶縁層に銅からなる配線本体を備えてなる銅配線を形成する銅配線の形成方法において、上記電気絶縁層に溝状の開口部を設ける工程と、上記開口部の内周面に、原子濃度が１．０原子％以上で２５原子％以下のマンガンを含む銅合金被膜を形成する工程と、上記銅合金被膜が形成された開口部に銅を埋め込み銅埋め込み層を形成する工程と、所定条件下での熱処理により、銅合金被膜中のマンガンを電気絶縁層側および銅埋め込み層の外周のうち電気絶縁層が対向していない開放表面側に拡散させ、電気絶縁層側および銅埋め込み層の開放表面側にそれぞれマンガンを含む酸化物からなるバリア層を、電気絶縁層側のバリア層よりも銅埋め込み層の開放表面側のバリア層の厚みを厚くして形成するとともに、これらのバリア層で囲まれた内方を銅からなる配線本体として銅配線を形成する工程と、を有する、ことを特徴としている。
（７）本発明の第８の発明は、電気絶縁層に銅からなる配線本体を備えてなる銅配線を形成する銅配線の形成方法において、電気絶縁層上に、原子濃度が１．０原子％以上で２５原子％以下のマンガンを含む銅合金被膜を形成する工程と、上記銅合金被膜の所定条件下での熱処理により、銅合金被膜中のマンガンを電気絶縁層側および当該銅合金被膜の電気絶縁層に接していない開放表面側に拡散させ、電気絶縁層側および電気絶縁層に接していない開放表面側にそれぞれマンガンを含む酸化物からなるバリア層を、電気絶縁層側のバリア層よりも銅埋め込み層の開放表面側のバリア層の厚みを厚くして形成するとともに、これらのバリア層で囲まれた内方を銅からなる配線本体として銅配線を形成する工程と、を有する、ことを特徴としている。
（８）本発明の第６の発明は、電気絶縁層に銅配線を回路配線として備えた半導体装置において、上記銅配線が（１）乃至（５）の何れか１項に記載の銅配線である、ことを特徴としている。
本発明の第１の発明によれば、第１および第２のバリア層はそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有するようにしたので、第１および第２のバリア層では、電気伝導を媒介するマンガン（Ｍｎ）が確実に電気絶縁性の酸化物に転化されている。また、第２バリア層の厚みが上記第１バリア層の厚みより厚い。このバリア層により、配線本体をなす銅の電気絶縁層への原子拡散、また電気絶縁膜を構成する酸素などの原子の配線本体への原子拡散を確実に防止することができる。したがって、原子拡散に対するバリア性に優れ、且つ電気絶縁性にも優れるバリア層を備えた配線本体をもたらすことができ、しいては、電気抵抗の小さな導電性に優れる配線本体を備えた銅配線を提供することができる。
本発明の第３の発明によれば、第２のバリア層は、そのマンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大となるようにしたので、第２のバリア層でのマンガンは、より一層確実に酸化物に転化される。そして、この第２のバリア層は、バリア層形成時に酸素を含む雰囲気に露呈する配線本体の表面領域に形成されるので、その雰囲気中から酸素が配線本体へ長時間にわたって侵入するのを確実に防止することができる。したがって、より一層、配線本体を低抵抗で導電性に優れたものとすることができる。
本発明の第４の発明では、第２のバリア層内のマンガンの極大の原子濃度を、第１のバリア層内に存在するマンガンの原子濃度より大とした。この第２のバリア層は、バリア層形成時に酸素を含む雰囲気に露呈する配線本体の開放表面領域に形成されるので、その雰囲気中から酸素が配線本体へ長時間にわたって侵入するのを確実に防止することができる。したがって、より一層、配線本体を低抵抗で導電性に優れたたものとすることができる。
本発明の第５の発明によれば、第２のバリア層内のマンガンは、当該第２のバリア層内の厚さ方向で、マンガンの原子濃度が極大となる位置を中心にして対称的に分布しているので、雰囲気中の酸素や、多層配線構造における第２のバリア層に接して存在する絶縁層に含まれる元素が、不純物として第２のバリア層の表面から配線本体側へ侵入すること、及び配線本体から第２のバリア層の表面側へ銅が拡散することによって双方向の移動が生じることを、均等に抑止することができ、優れたバリア性を有するバリア層を得ることができる。これにより、電気的に低抵抗で導電性に優れる配線本体を備えた銅配線をより一層確実にもたらすことができる。
本発明の第５の発明によれば、第２のバリア層の酸素は、当該第２のバリア層内の厚さ方向で、酸素の原子濃度が極大となる位置を中心にして対称的に分布しているので、雰囲気中の酸素や、多層配線構造における第２のバリア層に接して存在する絶縁層に含まれる元素が、不純物として配線本体の第２のバリア層の表面から配線本体側へ侵入すること、及び配線本体から第２のバリア層の表面側へ銅が拡散することによって双方向の移動が生じることを、均等に抑止することができ、優れたバリア性を有するバリア層を得ることができる。これにより、電気的に低抵抗で導電性に優れる配線本体を備えた銅配線をより一層確実にもたらすことができる。
本発明の第７、第８の発明によれば、電気絶縁層側および開放表面側にそれぞれマンガンを含む酸化物からなるバリア層を、電気絶縁層側のバリア層よりも銅埋め込み層の開放表面側のバリア層の厚みを厚くして形成するとともに、これらのバリア層は厚さ方向でマンガンの原子濃度が極大となる位置を有する等の特徴を備えるようになる。これにより、電気抵抗が小さく導電性に優れる銅配線本体を備えた銅配線をもたらすことができる。
本発明の第６の発明によれば、半導体装置の銅配線を構成する第１および第２のバリア層がそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有し、第２バリア層の厚みが上記第１バリア層の厚みより厚く、第２のバリア層は、そのマンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大となる等の特徴を備えるようにしたので、エレクトロマイグレーション耐性に優れると共に、配線抵抗の小さな半導体装置、例えば配線幅を３２ナノメータ（単位：ｎｍ）或いはそれ未満の幅とするミクロ配線を必要とする大規模システムＬＳＩなどの装置を提供することができる。
また、配線抵抗が小さいが故に、例えば電気信号の伝達に於けるＲＣ時定数が小さく、ＲＣ遅延の小さな大型ＬＣＤなどの表示装置を構成することができる。また、ダマシン構造型の微小配線を必要とするシリコン（Ｓｉ）ＬＳＩなどの半導体装置を好都合に構成することができる。
この発明の第１の実施形態に係る銅配線の構成を示す図であり、（ａ）は銅配線の断面を模式的に示す図、（ｂ）はバリア層中のマンガンの原子濃度を示す図である。 この発明の第１の実施形態に係る銅配線の製造手順および構成を概略的に示す説明図であり、（ａ）は製造手順の前半を、（ｂ）は製造手順の後半をそれぞれ示している。 この発明の第１の実施形態に係る第１バリア層と第２バリア層の説明図である。 実施例の銅配線の製造手順および構成を概略的に示す説明図であり、（ａ）は製造手順の前半を、（ｂ）は製造手順の後半をそれぞれ示している。 第２バリア層、配線本体、第１バリア層および層間絶縁層でのＭｎ、Ｃｕ及び酸素の濃度分布測定結果を示す図である。 この発明の第２の実施形態に係る銅配線の構成示す図であり、（ａ）は銅配線の断面を模式的に示す図、（ｂ）はバリア層中のマンガンの原子濃度を示す図である。 この発明の第２の実施形態に係る銅配線の製造手順を概略的に示す説明図であり、（ａ）は製造手順の第１段階を、（ｂ）は製造手順の第２段階を、（ｃ）は製造手順の第３段階を、（ｄ）は製造手順の第４段階をそれぞれ示している。
以下にこの発明の実施の形態を図面に基づいて詳細に説明する。先ずこの発明の第１の実施形態を図１および図２を用いて説明する。
図１はこの発明の銅配線の構成を示す図であり、（ａ）は銅配線の断面を模式的に示す図、（ｂ）はバリア層中のマンガンの原子濃度を示す図である。この発明の銅配線１は、図１（ａ）に示すように、電気絶縁層３に銅からなる配線本体８を備えてなり、配線本体８はバリア層７で囲まれている。バリア層７は、第１バリア層７ａと第２バリア層７ｂとからなり、第１バリア層７ａは、配線本体８の外周８１のうち電気絶縁層３に対向している第１外周８ａと、当該電気絶縁層３との間に形成された層である。また、第２バリア層７ｂは、配線本体８の外周８１のうち電気絶縁層３に対向していない第２外周８ｂに接して形成された層である。
そして、この第１バリア層７ａおよび第２バリア層７ｂはそれぞれ、マンガン（Ｍｎ）を含む酸化物層からなるとともに、各バリア層７ａ，７ｂ内の厚さ方向でＭｎの原子濃度が極大となる位置を有している。
このように、この発明では、第１および第２バリア層７ａ，７ｂはそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有するようにしたので、第１および第２バリア層７ａ，７ｂでは、マンガンが確実に電気絶縁性の酸化物に転化される。このバリア層により、配線本体をなす銅の電気絶縁層への原子拡散、また電気絶縁層を構成する酸素などの原子の配線本体への原子拡散を確実に防止することができる。したがって、原子拡散に対するバリア性に優れ、且つ電気絶縁性にも優れるバリア層を備えた配線本体をもたらすことができ、しいては、電気抵抗の小さな導電性に優れる配線本体を備えた銅配線を提供することができる。
また、この発明では、第２バリア層７ｂは、そのマンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大となるようにする。また、第２バリア層７ｂ内のマンガンの極大の原子濃度を、第１バリア層７ａ内に存在するマンガンの原子濃度より大とする。第２バリア層７ｂは、詳細は後述するように、バリア層形成時に酸素を含む雰囲気に露呈する配線本体８の表面領域に形成されるので、第２バリア層７ｂを上記のように構成することで、その雰囲気中から酸素が配線本体８へ長時間にわたって侵入するのを確実に防止することができるようになる。したがって、より一層、配線本体８を低抵抗で導電性に優れたたものとすることができる。
また、この発明によれば、第２バリア層７ｂ内のマンガンは、当該第２バリア層７ｂ内の厚さ方向で、マンガンの原子濃度が極大となる位置を中心にして対称的に分布させ、第２バリア層７ｂの酸素も、当該第２バリア層７ｂ内の厚さ方向で、酸素の原子濃度が極大となる位置を中心にして対称的に分布させているので、不純物の第２バリア層７ｂの表面７ｓから配線本体８側への侵入、及び配線本体８から第２バリア層７ｂの表面７ｓ側への銅の自己拡散による双方向の移動を、均等に抑止することができ、優れたバリア性を有するバリア層を得ることができる。これにより、電気的に低抵抗で導電性に優れる配線本体を備えた銅配線をより一層確実にもたらすことができる。
図２はこの発明の銅配線の製造手順および構成を概略的に示す説明図であり、（ａ）は製造手順の前半を、（ｂ）は製造手順の後半をそれぞれ示している。この発明の銅配線１の製造は、図２（ａ）に示すように、先ず電気絶縁層３に溝状の開口部４を設け、次に開口部４の内周面に、マンガンを含む銅合金被膜５を形成し、続いて銅合金被膜５が形成された開口部４に銅を埋め込み銅埋め込み層６を形成する。そして、所定条件下で熱処理を施すことにより、銅合金被膜５中のマンガンを電気絶縁層３側、および銅埋め込み層６の外周のうち電気絶縁層３が対向していない開放表面６ｓ側に拡散させ、電気絶縁層３側および銅埋め込み層６の開放表面６ｓ側に、それぞれマンガンを含む酸化物からなるバリア層７（第１バリア層７ａ，第２バリア層７ｂ）を形成するとともに、そのバリア層７で囲まれた内方を銅からなる配線本体８として銅配線１を形成する（図２（ｂ））。なお、所定条件下での熱処理については、後述する。
バリア層７は、例えば層間絶縁膜をなす酸化物層（電気絶縁層）３上に被着させた、銅の自己拡散係数と同等以上の拡散係数を有し、且つ、銅より酸化され易いマンガンを主たる添加元素として含む銅合金被膜５を素材として形成する。主たる添加元素とは、銅合金被膜５に添加されている元素の内で、最大の濃度で含まれている元素である。
銅合金被膜５は、添加元素としてマンガンを主体的に含み、それ以外の元素を従属的に含めるようにしてもよい。従属的に含まれる添加元素は、やはり、銅の自己拡散係数と同等以上の拡散係数を有し、且つ、銅より酸化され易い元素であるのが好ましい。従属的に含まれる好ましい元素として、亜鉛（Ｚｎ）、ゲルマニウム（Ｇｅ）、ストロンチウム（Ｓｒ）、銀（Ａｇ）、カドミウム（Ｃｄ）、インジウム（Ｉｎ）、錫（Ｓｎ）、バリウム（Ｂａ）、プラセオジウム（Ｐｒ）、ネオジム（Ｎｄ）を例示できる。
マンガンを主体的に含む銅合金被膜５は、例えば、マンガンと銅との合金（Ｃｕ・Ｍｎ合金）材料をターゲットとしてスパッタリング法で形成する。例えば、マンガンを原子濃度にして１．０％以上で２５．０％以下の濃度範囲で含むＣｕ・Ｍｎ合金ターゲットを用いて、高周波スパッタ法に依り、原子濃度にして１．０％以上で２５．０％以下のマンガンを含む銅合金被膜５を、例えば層間絶縁膜上に被着する。また、例えばイオンプレーティング法、レーザーアブレーション法などの物理的被着手段、又は原子層堆積（略称：ＡＬＤ）法などの化学的気相堆積（略称：ＣＶＤ）手段、又はスピンコート手段に依り銅合金被膜を形成する。
銅合金被膜５は、緻密な或いは多孔質（ポーラス）の、例えば炭化酸化珪素（ＳｉＯＣ）、窒化酸化珪素（ＳｉＮＯ）、弗化酸化珪素（ＳｉＦＯ）、二酸化珪素（ＳｉＯ2）などの珪素（Ｓｉ）を含んでなる電気絶縁層３の表面（開口部４の内周面）上に被着させる。また、緻密な或いは多孔質（ポーラス）の、例えば水素化シルセスキオキサン（略称：ＨＳＱ）やメチルシルセスオキサン（略称：ＭＳＱ）（上記のＳ．Ｍ．ジィー著、「半導体デバイス（第２版）−基礎理論とプロセス技術−」、３４６〜３４７頁参照）などの有機珪素（Ｓｉ）化合物からなる電気絶縁層、又は、ポリアリレンなどの有機炭水素化物からなる電気絶縁層３の表面上に被着させる。また、酸化タンタル（Ｔａ2Ｏ5：比誘電率＝２５）や酸化チタン（ＴｉＯ2：比誘電率＝４０）（上記のＳ．Ｍ．ジィー著、「半導体デバイス（第２版）−基礎理論とプロセス技術−」、３４７頁参照）や酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）などの高誘電率の金属酸化物からなる電気絶縁層３の表面（開口部４の内周面）上に被着させる。
電気絶縁層３は、数的に単一の、例えばＳｉＯ2絶縁膜から構成してもよいし、異なる材料からなる膜、例えば窒化珪素（Ｓｉ3Ｎ4）膜、或いは炭窒化珪素（ＳｉＣＮ）膜あるいは炭化珪素（ＳｉＣ）膜と、ＳｉＯＣ膜等の電気絶縁層とを重層させて構成しても構わない。また、例えば平均開口径を１ｎｍ程度とする孔を多数有する多孔質のＨＳＱ層やＭＳＱ層などと、その層の表面上に被着させたタンタル（元素記号：Ｔａ）膜などの酸化に因り形成された酸化タンタル（Ｔａ2Ｏ5）層とから構成しても構わない。
銅合金被膜５を加熱処理するのは、銅合金被膜５の内部のマンガンを、電気絶縁層３との接合界面若しくは開放表面６ｓに向けて拡散させるためである。これより、酸素を含む電気絶縁層３との接合領域及び開放表面６ｓの近傍の領域に、マンガンを含む酸化物層からなるバリア層７を形成する。バリア層７を形成するための加熱処理は、マンガンがイオン価数を２価または３価とするＭｎイオン（Ｍｎ2+またはＭｎ3+）の形態で、（１）電気絶縁層３と銅合金被膜５との間に発生した電界、或いはまた、（２）銅合金被膜５の開放表面６ｓ近傍に発生した、開放表面６ｓに吸着した雰囲気中の酸素（酸素イオン）に起因して発生する電界による拡散が支配的となる温度で行うのが望ましい。
この発明に係るバリア層７を形成するのに好ましい加熱処理の温度は、１５０℃以上で４５０℃以下である。４５０℃を境として、４５０℃以上であれば、電界に因る拡散よりも、熱拡散が急激に顕著に起こることとなる。一般的な熱拡散が支配的となる高温での加熱処理では、銅合金被膜中のマンガンの表面側への拡散が助長され、形成されるバリア層の層厚は、加熱処理時間（ｔ）の平方根値（√ｔ）にほぼ比例して増加する。例えば、加熱処理終了後の余熱により、マンガンの熱拡散が更に進行し、余熱を受ける時間の平方根値に比例して所望の厚さを超えるバリア層が不安定に帰結される不都合がある。
一方、電界によるマンガンの拡散が支配的となる、４５０℃以下の温度における加熱処理では、形成されるバリア層７の厚さは加熱処理時間（ｔ）の対数値（ｌｏｇ（ｔ））に比例して微増する。このため、縦しんば、加熱処理の終了後に余熱を受けても、形成されるバリア層の厚さは急激には増加しない。従って、配線幅（配線ルール）が狭い、例えば３２ｎｍ或いはそれ未満の線幅の銅配線についての極薄膜バリア層を形成するに好都合となる。
上記の、１５０℃以上で４５０℃以下の温度の範囲において、電界作用により、マンガンを、銅埋め込み層６の開放表面６ｓ側に効率的に拡散させるためには、酸素を好適な分圧で含む雰囲気内で加熱処理をするのが好ましい。好ましい酸素分圧とは、銅合金被膜５内での、マンガンの拡散係数（ＤMn（単位：ｃｍ2／ｓ））に対する酸素原子の拡散係数（Ｄ0（単位：ｃｍ2／ｓ））の比率（＝Ｄ Mn ／Ｄ 0 ）に、銅合金被膜５に含まれるマンガンの原子濃度（ＮMn（単位：ａｔ．％））を乗じた積値（＝ＮMn×Ｄ Mn ／Ｄ 0 ）未満となる銅合金被膜５中の酸素の溶解濃度（Ｎ0（単位：ａｔ．％））を与える分圧で酸素を含む雰囲気内で銅合金被膜５を加熱する必要がある。銅合金被膜５に含まれるマンガンの原子濃度（ＮMn）は、例えば一般的な２次イオン質量分析法（略称：ＳＩＭＳ）、エレクトロンプローブマイクロアナリシス（略称：ＥＰＭＡ）法、オージェ電子分光法（略称：ＡＥＳ）などにより定量できる。
加熱処理温度を絶対温度Ｔ（単位：Ｋ）、気体定数をＲ（Ｒ＝８．３Ｊ／mol・Ｋ）とすれば、マンガンの拡散係数（ＤMn）は、
ＤMn＝１．０２ｅｘｐ（−２０００００／ＲＴ） ・・・（式１）
で与えられる。
また、酸素（Ｏ）の拡散係数（ＤO）は、
Ｄ0 ＝１．２０×１０-2ｅｘｐ（−６７０００／ＲＴ）・・・(式２)
で与えられる。
また、銅合金被膜中の酸素の溶解度（Ｎsol.）（単位：ａｔ．％）と雰囲気の酸素分圧（ＰO2）(単位：ａｔｍ)とは、次の（式３）に示される関係にある。
Ｎsol.＝２６（ＰO2）1/2ｅｘｐ（−１２６０００／ＲＴ）・・・(式３)
従って、（式１）及び(式２)を利用して比率値Ｄ Mn ／Ｄ 0 を求め、その比率値にＮMnを乗じた値をＮsol.として（式３）に代入すれば、酸素分圧 （ＰO2）が求められる。この発明の云う好ましい酸素分圧とは、（式３）から算出される値未満の酸素分圧であり、３５０℃におけるその値は１．０パスカル(圧力単位：Ｐａ)である。特に好ましい酸素分圧は、０．０００１〜０．１Ｐａである。酸素以外の構成雰囲気は真空でも良いし、Ｃｕと反応しない不活性ガスでも良い。
ＮMn×Ｄ Mn ／Ｄ 0 を超えるＮsol.を与える様な酸素分圧の雰囲気中で銅合金被膜を加熱処理すると、銅合金被膜中へ多量の酸素が溶解できることとなり、しいては、電気抵抗の小さな配線本体８を形成するのに支障を来たす。また、開放表面等の銅合金被膜５の表面（バリア層７ｂの表面７ｓ）は、平坦ではなく粗雑な面となり、開放表面などの精緻なパッシベーションなどに不都合を生ずる。
上記の雰囲気を構成するＣｕと反応しない不活性ガスとしては、窒素、アルゴン、ヘリウム（元素記号：Ｈｅ）、ネオン（元素記号：Ｎｅ）、アルゴン（元素記号：Ａｒ）、クリプトン（元素記号：Ｋｒ）、キセノン（元素記号：Ｘｅ）などがある。中でも、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、またはアルゴン（Ａｒ）とするのが望ましい。特に、銅合金被膜中に取り込み難い、分子の大きなアルゴン（Ａｒ）とするのがさらに好ましい。
上記の所定条件下での熱処理により、バリア層７が形成される。このバリア層７は、電気絶縁層３側に接する第１バリア層７ａと、銅埋め込み層６の開放表面６ｓ側に形成された第２バリア層７ｂ（配線本体８の上面層）とからなる。
次に図３を用いて第１バリア層７ａと第２バリア層７ｂの組成、厚み、マンガン濃度について説明する。
第１バリア層７ａは、その形成時に電気絶縁層３に接しているため、組成は、（Ｃｕ，Ｍｎ，Ｓｉ）Ｏｘとなり、第２バリア層７ｂは、その形成時に電気絶縁層３に接していないため、組成は、（Ｃｕ，Ｍｎ）Ｏｘとなり、Ｓｉを含まない層となる。Ｓｉを含まないことによって、誘電率が高く電気的絶縁性に優れた酸化物層を形成することができるため、配線表面が露出している場合と比較して、耐酸化性に優れるともに、配線間の電気的リークを大幅に低減することができる。
また、第１バリア層７ａの厚みを、０．５〜５ｎｍとし、一方の第２バリア層７ｂの厚みは、５〜１５ｎｍとし、かつ同一の銅配線１では、常に第２バリア層７ｂの方が、第１バリア層７ａより厚みが厚く形成されるようにした。このように、第２バリア層７ｂが第１バリア層７ａより厚くなるのは、第１バリア層は固相−固相間の反応によるため反応速度が遅く、第２バリア層は固相−気相間の反応によるため反応速度が速いためである。そして、第２バリア層７ｂの厚みが、５〜１５ｎｍと厚く形成されるため、（１）熱処理時に、酸素を含む雰囲気中から酸素が配線本体８へ長時間にわたって侵入するのを確実に防止することができるようになる。（２）また、第２バリア層７ｂの表面７ｓから配線本体８側への不純物の侵入、及び配線本体８から第２バリア層７ｂの表面７ｓ側への銅の自己拡散による双方向の移動を、均等に抑止する効果をより一層向上させることができる。したがって、より優れたバリア性を持たせることができ、より一層、配線本体８を低抵抗で導電性に優れたたものとすることができる。なお、第２バリア層７ｂが５ｎｍ以下であると、上記の優れたバリア性を確保できなくなり、また１５ｎｍ以上であると、配線本体側の層厚を確保できなくなり、配線本体の抵抗が増加してしまう。
また、第２バリア層７ｂにおけるマンガン濃度の極大値Ｉｂと、第１バリア層７ａにおけるマンガン濃度の極大値Ｉａとを比較すると、その比率Ｉｂ／Ｉａは、１．３〜１．６の範囲内の値をとるのが最適であることが分かった。常にＩｂ＞Ｉａとなる要因は、第２バリア層が固相−気相反応であるため酸素ポテンシャルが大きく、マンガンが表面に拡散するための駆動力が大きいことによる。逆に、第１バリア層は固相−固相反応であるため酸素ポテンシャルが小さく、マンガンが表面に拡散するための駆動力が小さい。この結果、より多くのマンガン原子が表面に拡散してマンガン濃度の高い第２バリア層を形成するからである。そして、第２バリア層７ｂのマンガン濃度の極大値Ｉｂが、第１バリア層７ａのマンガン濃度の極大値Ｉａより大きく形成されるため、開放表面におけるＣｕ配線の酸化を有効に防止するという効果を奏することができる。
（実施例）
この第１の実施形態の実施例を、マンガンを含む銅合金被膜を素材として形成したバリア層を備えたダマシン構造型の銅配線を例にして、図４および図５を用いて詳細に説明する。
図４（ａ）に模式的に示す様に、層間絶縁層３０である厚さ１５０ｎｍのＳｉＯ2 層に形成された配線溝（開口部）４０の内部の周壁に、Ｃｕ・Ｍｎ合金膜（銅合金被膜）５０を被着させた。配線溝４０の横幅（開口幅）は５０ｎｍとした。Ｃｕ・Ｍｎ合金膜５０は、高純度Ｃｕからなるターゲットと高純度Ｍｎからなるターゲットを、一般的な高周波スパッタリング装置内で同時にスパッタして形成した。得られたＣｕ・Ｍｎ合金膜５０中のＭｎの原子濃度は４原子％と電子エネルギー損失分光（略称ＥＥＬＳ）法で定量された。Ｃｕ・Ｍｎ合金膜５０の厚さは３０ｎｍとした。
次に、スパッタ法で形成した上記のＣｕ・Ｍｎ合金膜５０をシード（ｓｅｅｄ）層（種層）として、電解メッキ法に依りＣｕ・Ｍｎ合金膜５０の表面にＣｕをメッキして、配線溝４０の内部にＣｕ埋め込み層６０を形成した。
次に、層間絶縁層３０の配線溝４０の内部に、上記のＣｕ・Ｍｎ合金膜５０とＣｕ埋め込み層６０を備えた構造体を、圧力を１気圧（全圧０．１メガパスカル（ＭＰａ））とするアルゴン（Ａｒ）雰囲気中（酸素体積濃度は、０．０１ｖｏｌ．ｐｐｍ（酸素分圧にして０．００１Ｐａ）以下である。）で、温度３５０℃で３０分間に亘り加熱処理を施した。
酸素体積濃度の０．０１ｖｏｌ．ｐｐｍは次のように決定した。３５０℃での、Ｍｎの拡散係数（ＤMn）は、上記の（式１）から１．７×１０-17ｃｍ2ｓ-1と計算され、また、酸素の拡散係数（ＤO）は（式２）から４．１×１０-8ｃｍ2ｓ-1と各々、算出された。また、Ｃｕ・Ｍｎ合金膜５０中のＭｎの原子濃度（ＮMn）は、４．０×１０-2であることから、上記の（式３）から、酸素の溶解度（Ｎo）は、１．７×１０-11と算出された。従って、雰囲気の酸素分圧は、値１．７×１０-11以下の酸素の溶解度を与える１０-6気圧（０．１Ｐａ）、即ち、全圧が大気圧のときの酸素濃度として、１ｖｏｌ．ｐｐｍを十分に下回る０．０１ｖｏｌ．ｐｐｍとした。
この加熱処理により、Ｃｕ・Ｍｎ合金膜５０から、その合金膜５０に含まれるＭｎを層間絶縁層（ＳｉＯ2層）３０との界面５０ａに向けて、また、加熱処理雰囲気に開放されているＣｕ埋め込み層６０の開放表面６０ｓに向けて熱拡散させ、層間絶縁層（ＳｉＯ2層）３０とＣｕ埋め込み層６０（配線本体８０）との中間の領域に、図４（ｂ）に示す如く、Ｍｎ系酸化物からなる第１バリア層７０ａを形成した。また、Ｃｕ埋め込み層６０の開放表面６０ｓの近傍の領域に、配線本体８０に接してＭｎ系酸化物からなる第２バリア層７０ｂを形成した。第１バリア層７０ａの厚さは５ｎｍであり、第２バリア層７０ｂの厚さは７ｎｍであった。また、その第１および第２バリア層７０ａ，７０ｂからなるバリア層７０で囲まれた内方は、銅からなる配線本体８０として形成された。このようにして、ダマシン構造型の銅配線１００を形成した。
上記の加熱処理を施した後、図４（ｂ）で縦方向（深さ方向）に、第２バリア層７０ｂの表面７０ｓから、第２バリア層７０ｂ、配線本体８０、第１バリア層７０ａ、および層間絶縁層３０を一般的な電子エネルギー損失分光法（略称ＥＥＬＳ）で調査し、元素の濃度分布を測定した。その各層でのＭｎ、Ｃｕ及び酸素（Ｏ）の濃度分布測定結果を図５に示す。
図５は第２バリア層、配線本体、第１バリア層および層間絶縁層でのＭｎ、Ｃｕ及び酸素の濃度分布測定結果を示す図である。図５の縦軸は原子濃度を、横軸は、第２バリア層７０ｂの表面７０ｓからの距離（深さ）をそれぞれ示している。図５に示すように、第１バリア層７０ａ、第２バリア層７０ｂの内部には、Ｍｎが局在的に蓄積されていた。Ｍｎの原子濃度は、各バリア層７０ａ，７０ｂの中央部で極大となる様に正規分布曲線状に分布し、Ｍｎの原子濃度が極大となる位置を中心にして対称的に分布している。
第２バリア層７０ｂの内部でのＭｎの原子濃度の極大値は、第１バリア層７０ａの内部でのＭｎの原子濃度の極大値より大きく、約１．４５倍大きい値を示している。
また、第２バリア層７０ｂの内部では、酸素（Ｏ）原子は、Ｍｎの原子が極大となる領域で、同じく原子濃度を極大とする様に分布をしていた。また、酸素原子は、第２バリア層７０ｂの中央部で原子濃度を極大としつつ、その層の中央より距離を隔てるとともに、濃度を減ずる様に分布していた。即ち、酸素原子は、Ｍｎの原子と同様に、第２バリア層７０ｂの中央を中心として対称的に正規分布曲線状の濃度分布を呈していた。
上記の様に好ましい分圧で酸素を含む雰囲気中で加熱処理を実施したため、Ｃｕ埋め込み層６０の開放表面６０ｓ（第２バリア層７０ｂの表面７０ｓ）は、粗雑とはならず平坦な表面であった。また、Ｃｕ配線の本体をなす配線本体８０の電気抵抗率は、上記の加熱処理後で、純Ｃｕと略同等の１．９μΩ・ｃｍであり（純粋なＣｕバルク（ｂｕｌｋ）の電気抵抗率は１．７μΩ・ｃｍである。）、この発明により、各種の電子装置を構成するに好都合となる、純粋なＣｕバルク材料に近い低抵抗のＣｕ配線がもたらされることが明らかとなった。
次に、この発明の第２の実施形態を図６および図７を用いて説明する。
図６はこの発明の第２の実施形態に係る銅配線の構成を示す図であり、（ａ）は銅配線の断面を模式的に示す図、（ｂ）はバリア層中のマンガンの原子濃度を示す図である。この発明の銅配線１１は、図６（ａ）に示すように、基体１９と電気絶縁層１３との間に銅からなる配線本体１８を備えてなり、配線本体１８はバリア層１７で囲まれている。バリア層１７は、第１バリア層１７ａと第２バリア層１７ｂとからなり、第１バリア層１７ａは、配線本体１８の外周１８１のうち電気絶縁層１３に対向している第１外周１８ａと、当該電気絶縁層１３との間に形成された層である。また、第２バリア層１７ｂは、配線本体１８の外周１８１のうち電気絶縁層３に対向していない側面側の第２外周１８ｂに接して形成された層である。
そして、この第１バリア層１７ａおよび第２バリア層１７ｂはそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層１７ａ，１７ｂ内の厚さ方向でＭｎの原子濃度が極大となる位置を有している。
このように、この発明の第２の実施形態では、第１および第２バリア層１７ａ，１７ｂはそれぞれ、第１の実施形態のバリア層と同様に、マンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有するようにしたので、第１および第２バリア層１７ａ，１７ｂでは、マンガンが確実に電気絶縁性の酸化物に転化される。このバリア層により、配線本体をなす銅の電気絶縁層への原子拡散、また電気絶縁膜を構成する酸素などの原子の配線本体への原子拡散を確実に防止することができる。したがって、原子拡散に対するバリア性に優れ、且つ電気絶縁性にも優れるバリア層を備えた配線本体をもたらすことができ、しいては、電気抵抗の小さな導電性に優れる配線本体を備えた銅配線を提供することができる。
また、この発明の第２の実施形態では、第１の実施形態のバリア層と同様に、第２バリア層１７ｂは、そのマンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大となるようにする。また、第２バリア層１７ｂ内のマンガンの極大の原子濃度を、第１バリア層１７ａ内に存在するマンガンの原子濃度より大とする。第２バリア層１７ｂは、バリア層形成時に酸素を含む雰囲気に露呈する配線本体１８の側面領域に形成されるので、第２バリア層１７ｂを上記のように構成することで、その雰囲気中から酸素が配線本体１８へ長時間にわたって侵入するのを確実に防止することができるようになる。したがって、より一層、配線本体８を低抵抗で導電性に優れたたものとすることができる。
また、この発明の第２の実施形態では、第１の実施形態のバリア層と同様に、第２バリア層１７ｂ内のマンガンは、当該第２バリア層１７ｂ内の厚さ方向で、マンガンの原子濃度が極大となる位置を中心にして対称的に分布させ、第２バリア層１７ｂの酸素も、当該第２バリア層１７ｂ内の厚さ方向で、酸素の原子濃度が極大となる位置を中心にして対称的に分布させるようにした。したがって、不純物の第２バリア層１７ｂの表面１７ｓから配線本体１８側への侵入、及び配線本体１８から第２バリア層１７ｂの表面１７ｓ側への銅の自己拡散による双方向の移動を、均等に抑止することができ、優れたバリア性を有するバリア層を得ることができる。これにより、電気的に低抵抗で導電性に優れる配線本体を備えた銅配線をより一層確実にもたらすことができる。
図７はこの発明の第２の実施形態に係る銅配線の製造手順を概略的に示す説明図であり、（ａ）は製造手順の第１段階を、（ｂ）は製造手順の第２段階を、（ｃ）は製造手順の第３段階を、（ｄ）は製造手順の第４段階をそれぞれ示している。この第２の実施形態に係る銅配線１１の製造は、図７（ａ）に示すように、先ず電気絶縁性の基体１９の表面に、マンガン（Ｍｎ）を含む銅・マンガン合金からなる銅合金被膜１５を被着させ、次にその銅合金被膜１５の上側の表面（上面）を電気絶縁層１３で被覆した後（図７（ｂ））、フォトリソグラフィー加工などを施して、銅配線を敷設する領域に限って、銅合金被膜１５とその上面の電気絶縁層１３を残存させ（図７（ｃ）参照）、続いて第１の実施形態と同じ条件下で熱処理を施す。この熱処理時に雰囲気に直接露呈されるのは、銅合金被膜１５の両側の側面の開放表面１５ｓとなる。所定条件下で熱処理を施すことにより、銅合金被膜１５中のマンガンを電気絶縁層３側、および銅合金被膜１５の２つの開放表面１５ｓ側に拡散させ、電気絶縁層１３側および銅合金被膜１５の開放表面１５ｓ側に、それぞれマンガンを含む酸化物からなるバリア層１７（第１バリア層１７ａ，第２バリア層１７ｂ）を形成するとともに、そのバリア層１７と基体１９で囲まれた内方を銅からなる配線本体１８として銅配線１１を形成する（図７（ｄ））。このＣｕ配線の本体をなす配線本体１８の電気抵抗率は、上記の第１の実施形態の場合と同様に、純Ｃｕと略同等の１．９μΩ・ｃｍであり（純粋なＣｕバルクの電気抵抗率は１．７μΩ・ｃｍである。）、各種の電子装置を構成するに好都合となる、純粋なＣｕバルク材料に近い低抵抗のＣｕ配線がもたらされた。
この第２の実施形態における第１バリア層１７ａと第２バリア層１７ｂの組成、厚み、マンガン濃度を計測し比較した結果、上記の第１の実施形態における結果（図３）と同様の結果が得られた。
なお、上記の説明では、基体１９と配線本体１８との間にバリア層が形成されないものとしたが、基体１９に、珪酸ガラスなどのＳｉを含むものを用いた場合は、この基体１９と配線本体１８との間にも、第１バリア層１７ａが形成されるようになる。
この発明の第１の実施形態の銅配線１、また第２の実施形態の銅配線１１では、従来配線本体が露出していた面をもバリア層で囲むようにしたので、銅配線１の表面、銅配線１１の側面に更に絶縁膜などを被着させたとしても、絶縁膜から銅配線１，１１側へ向けての絶縁膜の構成物質や不純物の拡散、また銅配線１，１１をなす銅の絶縁膜へむけての拡散の双方向の拡散を抑止できる。このため、電気抵抗の小さな銅配線を複数備えた、例えば低消費電力の液晶表示装置（ＬＣＤ）、平面表示装置（略称：ＦＤＰ）、有機エレクトロルミネッセンス（略称：ＥＬ）装置、無機ＥＬ装置などの半導体装置を構成することができる。
また、この発明の第１の実施形態の銅配線１、また第２の実施形態の銅配線１１では、バリア層７，７０がそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層７，７０内の厚さ方向でマンガンの原子濃度が極大となる位置を有し、また第２バリア層７ｂ，７０ｂは、そのマンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大となる等の特徴を備えるようにしたので、エレクトロマイグレーション耐性に優れると共に、配線抵抗の小さな半導体装置、例えば配線幅を３２ナノメータ（単位：ｎｍ）或いはそれ未満の幅とするナノ配線を必要とする大規模システムＬＳＩなどの装置を提供することができる。また、配線抵抗が小さいが故に、例えば電気信号の伝達に於けるＲＣ時定数が小さく、ＲＣ遅延の小さな大型ＬＣＤなどの表示装置を構成することができる。また、ダマシン構造型の微小配線を必要とするシリコン（Ｓｉ）ＬＳＩなどの半導体装置を好都合に構成することができる。
さらに、この発明の第１の実施形態の銅配線１、また第２の実施形態の銅配線１１では、従来配線本体が露出していた面をも第２バリア層７ｂ（７０ｂ），１７ｂで覆い、その第２バリア層７ｂ（７０ｂ），１７ｂは、表面の平滑性、平坦性を損なうことなく形成できるため、例えば多重のタンデム構造型の銅配線を備えたシリコン大規模システムＬＳＩなどの半導体装置を構成することができる。
１，１１ 銅配線
３ 電気絶縁層
４ 開口部
５ 銅合金被膜
６ 銅埋め込み層
６ｓ 銅埋め込み層の開放表面
７，７０ バリア層
７ａ，７０ａ 第１バリア層
７ｂ，７０ｂ 第２バリア層
７ｓ，７０ｓ 第２バリア層の表面
８ 配線本体
８１ 配線本体の外周
８ａ 第１外周
８ｂ 第２外周
１１ 銅配線
１３ 電気絶縁層
１５ 銅合金被膜
１５ｓ 銅合金被膜の側面の開放表面
１７ バリア層
１７ａ 第１バリア層
１７ｂ 第２バリア層
１７ｓ 第２バリア層の表面
１８ 配線本体
１８ａ 第１外周
１８ｂ 第２外周
１８１ 配線本体の外周
１９ 基体
３０ 層間絶縁層
４０ 配線溝（開口部）
５０ Ｃｕ・Ｍｎ合金膜（銅合金被膜）
５０ａ Ｃｕ・Ｍｎ合金膜と層間絶縁層との界面
６０ Ｃｕ埋め込み層
６０ｓ Ｃｕ埋め込み層の開放表面
７０ バリア層
７０ａ 第１バリア層
７０ｂ 第２バリア層
７０ｓ 第２バリア層の表面
８０ 配線本体
１００ 銅配線

Claims (8)

  1. 電気絶縁層に銅からなる配線本体を備えてなる銅配線において、
    上記配線本体の外周のうち電気絶縁層に対向している第１の外周と、当該電気絶縁層との間に形成された第１のバリア層と、
    上記配線本体の外周のうち電気絶縁層に対向していない第２の外周に接して形成された第２のバリア層と、を備え、
    上記第１および第２のバリア層はそれぞれ、マンガンを含む酸化物層からなるとともに、各バリア層内の厚さ方向でマンガンの原子濃度が極大となる位置を有し、
    上記第２バリア層の厚みが上記第１バリア層の厚みより厚い、
    ことを特徴とする銅配線。
  2. 上記電気絶縁層は、炭化酸化珪素、窒化酸化珪素、弗化酸化珪素のいずれかの硅素酸化物、又は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウムのいずれかの金属酸化物からなる、請求項１に記載の銅配線。
  3. 上記第２のバリア層は、マンガンの原子濃度が極大となる位置近傍で酸素の原子濃度も極大となる、請求項１または２に記載の銅配線。
  4. 上記第２のバリア層内のマンガンの極大の原子濃度は、第１のバリア層内に存在するマンガンの原子濃度より大である、請求項１乃至３の何れか１項に記載の銅配線。
  5. 上記第２のバリア層の酸素は、当該第２のバリア層内の厚さ方向で、酸素の原子濃度が極大となる位置を中心にして対称的に分布し、
    上記第２のバリア層内のマンガンは、当該第２のバリア層内の厚さ方向で、マンガンの原子濃度が極大となる位置を中心にして対称的に分布している、請求項３または４に記載の銅配線。
  6. 電気絶縁層に銅配線を回路配線として備えた半導体装置において、
    上記銅配線が請求項１乃至５の何れか１項に記載の銅配線である、
    ことを特徴とする半導体装置。
  7. 電気絶縁層に銅からなる配線本体を備えてなる銅配線を形成する銅配線の形成方法において、
    上記電気絶縁層に溝状の開口部を設ける工程と、
    上記開口部の内周面に、原子濃度が１．０原子％以上で２５原子％以下のマンガンを含む銅合金被膜を形成する工程と、
    上記銅合金被膜が形成された開口部に銅を埋め込み銅埋め込み層を形成する工程と、
    所定条件下での熱処理により、銅合金被膜中のマンガンを電気絶縁層側および銅埋め込み層の外周のうち電気絶縁層が対向していない開放表面側に拡散させ、電気絶縁層側および銅埋め込み層の開放表面側にそれぞれマンガンを含む酸化物からなるバリア層を、電気絶縁層側のバリア層よりも銅埋め込み層の開放表面側のバリア層の厚みを厚くして形成するとともに、これらのバリア層で囲まれた内方を銅からなる配線本体として銅配線を形成する工程と、を有する、
    ことを特徴とする銅配線の形成方法。
  8. 電気絶縁層に銅からなる配線本体を備えてなる銅配線を形成する銅配線の形成方法において、
    電気絶縁層上に、原子濃度が１．０原子％以上で２５原子％以下のマンガンを含む銅合金被膜を形成する工程と、
    上記銅合金被膜の所定条件下での熱処理により、銅合金被膜中のマンガンを電気絶縁層側および当該銅合金被膜の電気絶縁層に接していない開放表面側に拡散させ、電気絶縁層側および電気絶縁層に接していない開放表面側にそれぞれマンガンを含む酸化物からなるバリア層を、電気絶縁層側のバリア層よりも銅埋め込み層の開放表面側のバリア層の厚みを厚くして形成するとともに、これらのバリア層で囲まれた内方を銅からなる配線本体として銅配線を形成する工程と、を有する、
    ことを特徴とする銅配線の形成方法。
JP2009214534A 2008-09-16 2009-09-16 銅配線、銅配線の形成方法および半導体装置 Active JP5578466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009214534A JP5578466B2 (ja) 2008-09-16 2009-09-16 銅配線、銅配線の形成方法および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008236211 2008-09-16
JP2008236211 2008-09-16
JP2009214534A JP5578466B2 (ja) 2008-09-16 2009-09-16 銅配線、銅配線の形成方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2010098300A JP2010098300A (ja) 2010-04-30
JP5578466B2 true JP5578466B2 (ja) 2014-08-27

Family

ID=42006473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009214534A Active JP5578466B2 (ja) 2008-09-16 2009-09-16 銅配線、銅配線の形成方法および半導体装置

Country Status (2)

Country Link
US (2) US8258626B2 (ja)
JP (1) JP5578466B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852674B2 (en) 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
JP5756319B2 (ja) * 2011-03-31 2015-07-29 株式会社神戸製鋼所 Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US9190321B2 (en) 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
JP6139298B2 (ja) * 2013-06-28 2017-05-31 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
KR102408021B1 (ko) 2014-11-11 2022-06-13 삼성디스플레이 주식회사 금속배선 및 이를 포함하는 표시 장치
US9768065B1 (en) 2016-07-06 2017-09-19 Globalfoundries Inc. Interconnect structures with variable dopant levels
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01202841A (ja) 1988-02-08 1989-08-15 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH11186273A (ja) 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JPH11340318A (ja) * 1998-05-22 1999-12-10 Sony Corp 銅膜の形成方法
JP2000068269A (ja) 1998-08-24 2000-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2001044156A (ja) 1999-07-26 2001-02-16 Nec Corp 半導体装置の製造方法及び化学研磨装置
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
JP2004266178A (ja) 2003-03-04 2004-09-24 Tokyo Electron Ltd 配線形成方法
US6987059B1 (en) * 2003-08-14 2006-01-17 Lsi Logic Corporation Method and structure for creating ultra low resistance damascene copper wiring
US7078336B2 (en) * 2003-11-19 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4764606B2 (ja) * 2004-03-04 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4272191B2 (ja) 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4523535B2 (ja) 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
WO2007100125A1 (ja) 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP4321570B2 (ja) * 2006-09-06 2009-08-26 ソニー株式会社 半導体装置の製造方法
JP5076452B2 (ja) 2006-11-13 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008147467A (ja) 2006-12-12 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5010265B2 (ja) 2006-12-18 2012-08-29 株式会社東芝 半導体装置の製造方法
JP2008170744A (ja) 2007-01-12 2008-07-24 Tohoku Univ 液晶表示装置及びその製造方法
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置

Also Published As

Publication number Publication date
US8420535B2 (en) 2013-04-16
US20100065967A1 (en) 2010-03-18
JP2010098300A (ja) 2010-04-30
US20120295438A1 (en) 2012-11-22
US8258626B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP5578466B2 (ja) 銅配線、銅配線の形成方法および半導体装置
JP4441658B1 (ja) 銅配線形成方法、銅配線および半導体装置
JP4423379B2 (ja) 銅配線、半導体装置および銅配線の形成方法
CN101217136B (zh) 布线结构及其制造方法
JP4415100B1 (ja) 銅配線、半導体装置および銅配線形成方法
US9966339B2 (en) Barrier structure for copper interconnect
US20060128142A1 (en) Method for selective deposition of a thin self-assembled monolayer
WO2018063815A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
CN1825583A (zh) 多级互连结构及在IC晶片上形成Cu互连的方法
US10672649B2 (en) Advanced BEOL interconnect architecture
JP2004214654A (ja) 二重キャッピング膜を有する半導体素子の配線及びその形成方法
US20140151097A1 (en) Method and Structure to Improve the Conductivity of Narrow Copper Filled Vias
US20190139821A1 (en) Advanced beol interconnect architecture
JPWO2013099300A1 (ja) 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JP2010129693A (ja) 半導体装置及びその製造方法
CN115036270B (zh) 铜互连结构的制作方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP5532578B2 (ja) 半導体装置の製造方法
JP4740071B2 (ja) 半導体装置
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
CN104465500A (zh) 一种改善铜互连的方法
JP2012169480A (ja) 半導体装置及びその製造方法
JP2007242926A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5578466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250