Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5585605B2 - フィルタ素子 - Google Patents
[go: Go Back, main page]

JP5585605B2 - フィルタ素子 - Google Patents

フィルタ素子 Download PDF

Info

Publication number
JP5585605B2
JP5585605B2 JP2012066484A JP2012066484A JP5585605B2 JP 5585605 B2 JP5585605 B2 JP 5585605B2 JP 2012066484 A JP2012066484 A JP 2012066484A JP 2012066484 A JP2012066484 A JP 2012066484A JP 5585605 B2 JP5585605 B2 JP 5585605B2
Authority
JP
Japan
Prior art keywords
inductor
conductor pattern
insulator layer
filter element
linear conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012066484A
Other languages
English (en)
Other versions
JP2013198134A (ja
Inventor
直樹 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012066484A priority Critical patent/JP5585605B2/ja
Priority to TW102109446A priority patent/TWI535202B/zh
Priority to US13/848,072 priority patent/US9178482B2/en
Publication of JP2013198134A publication Critical patent/JP2013198134A/ja
Application granted granted Critical
Publication of JP5585605B2 publication Critical patent/JP5585605B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、インダクタを含むフィルタ素子に関するものである。
現在、通信モジュールに利用する高周波部品として、各種フィルタ素子が実用化されている。このようなフィルタ素子として、インダクタとキャパシタとを用いたLCフィルタ素子がある。
このようなフィルタ素子は、例えば特許文献1に示すように、内部導体によってインダクタやキャパシタが形成された積層体によって実現される。
特許文献1のLCフィルタ素子は、インダクタとキャパシタとの並列共振器を二つ備える。各並列共振器のインダクタは相互インダクタンスによって磁界結合されている。この磁界結合を利用することによって、所望のフィルタ特性を実現している。
このような磁界結合を得るため、特許文献1では、積層体を形成する異なる層に、それぞれの並列共振器のインダクタ用の線状導体パターンを形成している。そして、各インダクタの線状導体パターンを積層方向に沿って見て重なるように配置し、その間に適切な厚みに調整された相互インダクタンス調整用の絶縁体層を介在している。
特開平11−97963号公報
しかしながら、特許文献1の構成では、相互インダクタンス調整用の絶縁体層の厚みを変化させることで所望の磁界結合を得ているため、積層体の寸法制約によって、実現できる磁界結合の範囲(取り得る相互インダクタンスの範囲)が制限されてしまう。したがって、積層体の寸法によっては所望のフィルタ特性が得られない等の問題が生じてしまう。また、フィルタ特性の設計自由度が低くなってしまう。
この発明の目的は、積層体の寸法制限に影響されにくく、所望のフィルタ特性をより実現しやすいフィルタ素子を提供することにある。
この発明は、複数の絶縁体層を積層した積層体を有し、該積層体内に第1インダクタと第2インダクタと備えたフィルタ素子に関するものであって、次の特徴を有する。
第1インダクタおよび第2インダクタは、複数の絶縁体層間に形成されたループ状の線状導体パターンと、各絶縁体層間の線状導体パターンを積層方向に接続する絶縁体層を貫通するビア導体と、によって形成され、積層方向に中心軸を有する空芯部を備えるヘリカル形状を備えている。第1インダクタと第2インダクタは、積層方向に沿って見て、積層体の異なる位置に形成されている。
さらに、本発明のフィルタ素子は、次の特徴を有する環状導体パターンを備える。環状導体パターンは、第1インダクタおよび前記第2インダクタの形成される絶縁体層と異なる絶縁体層に、開口部を有するように形成されている。環状導体パターンは、積層方向に沿って見て、第1インダクタの空芯部の少なくとも一部と第2インダクタの空芯部の少なくとも一部が環状導体パターンの内部に配置されている。
この構成では、第1インダクタと第2インダクタとの相互インダクタンスを発生する磁界結合(M結合)が、第1インダクタの導体パターンと第2インダクタの導体パターンとによる直接的な磁界結合(M結合)と、環状導体パターンを介した磁界結合(M結合)とによって構成される。そして、第1インダクタおよび第2インダクタと環状導体パターンとの結合度は、環状導体パターンの形状や、第1インダクタの導体パターンおよび第2インダクタの導体パターンに対する位置関係によって調整可能である。したがって、積層体の厚みを変えることなくM結合を調整でき、積層体の寸法規制の影響を受けず、フィルタ特性の設計自由度が改善される。
また、この発明のフィルタ素子の環状導体パターンは、第1インダクタの空芯部と第2インダクタの空芯部が積層方向に沿って見て開口部の内側に配置される形状からなることが好ましい。
この構成では、第1インダクタおよび第2インダクタと環状導体パターンと磁界結合を強めることができる。
また、この発明のフィルタ素子の環状導体パターンは、積層方向に沿って見て、第1インダクタを形成する線状導体パターンの少なくとも一部および第2インダクタを形成する線状導体パターンの少なくとも一部に重なる形状であってもよい。
この構成では、第1インダクタおよび第2インダクタと環状導体パターンと磁界結合を、さらに強めることができる。
また、この発明のフィルタ素子の環状導体パターンは、積層方向に沿って見て、第1インダクタにおける少なくとも環状導体パターンに最も近い絶縁体層に形成された線状導体パターンと、第2インダクタにおける少なくとも環状導体パターンに最も近い絶縁体層に形成された線状導体パターンとに沿って重なり合う形状で形成されていてもよい。
この構成では、第1インダクタおよび第2インダクタと環状導体パターンと磁界結合を、さらに強めることができる。
また、この発明のフィルタ素子の環状導体パターンは、次の構成であってもよい。環状導体パターンは、絶縁体層の平板面に直交し第1インダクタの空芯部と第2インダクタの空芯部とが面対称となる仮想平面に対して面対称となる第1開環形状部と第2開環形状部とを含む。環状導体パターンは、積層方向に沿って見て、第1インダクタの空芯部の中心軸と第1開環形状部の中心とが一致し、第2インダクタの空芯部の中心軸と第2開環形状部の中心とが一致する形状である。
この構成では、第1インダクタと環状導体パターンとの磁界結合を強くでき、第2インダクタと環状導体パターンとの磁界結合も強くできるような環状導体パターンの配置となる。
また、この発明のフィルタ素子の環状導体パターンは、フィルタ素子として所望する減衰極周波数の波長の長さであることが好ましい。
この構成では、減衰極形成用の共振回路パターンを別途設けることなく、フィルタ特性の所望周波数に減衰極を形成することができる。
また、この発明のフィルタ素子の環状導体パターンは、フィルタ素子を構成する他の回路素子およびグランドに接続されていなくてもよい。
この構成では、環状導体パターンの具体的な形状例を示している。
また、このフィルタ素子は次の構成であることが好ましい。フィルタ素子は、第1インダクタの線状導体パターン、第2インダクタの線状導体パターン、および環状導体パターンが形成された絶縁体層とは別の絶縁体層に形成された所定面積で対向する第1の平板導体の組からなる第1キャパシタと、第1インダクタの線状導体パターン、第2インダクタの線状導体パターン、および環状導体パターンが形成された絶縁体層とは別の絶縁体層に形成された所定面積で対向する第2の平板導体の組からなる第2キャパシタと、を備える。第1インダクタと第1キャパシタとで第1並列共振器を形成し、第2インダクタと第2キャパシタとで第2並列共振器を形成している。
この構成では、これらの第1並列共振器および第2並列共振器を用いることで、バンドパスフィルタを構成することができる。そして、上述の環状導体パターンの構成を備えることで、積層体の寸法制限に影響され難く所望の帯域通過特性が得られるバンドパスフィルタを実現できる。
この発明によれば、積層体の寸法制限の影響を受け難く、所望のフィルタ特性をより確実に実現することができる。
本発明の実施形態に係るフィルタ素子の等価回路図である。 本発明の実施形態に係るフィルタ素子を構成する積層体の分解斜視図である。 環状導体パターンと第1インダクタの線状導体パターンと第2インダクタの線状導体パターンとの位置関係を示す平面透視図および部分側面図である。 本発明の実施形態に係るフィルタ素子における同相結合の等価回路図である。 同相結合した場合で、環状導体パターンの位置を変化させた場合のフィルタ特性を示す図である。 本発明の実施形態に係るフィルタ素子における逆相結合の等価回路図である。 逆相結合した場合で、環状導体パターンの位置を変化させた場合のフィルタ特性を示す図である。 環状導体パターンと第1インダクタの線状導体パターンおよび第2インダクタの線状導体パターンと位置関係によるフィルタ特性の変化を示す図である。 環状導体パターンと第1インダクタの線状導体パターンと第2インダクタL2の線状導体パターンとの位置関係を示す平面透視図である。
本発明の実施形態に係るフィルタ素子について、図を参照して説明する。本実施形態では、バンドパスフィルタを例に説明するが、複数のインダクタを磁界結合して得られる相互インダクタンスを利用するフィルタであれば、本実施形態の構成を適用することができる。
(フィルタ素子10の回路構成)
図1は、本発明の実施形態に係るフィルタ素子の等価回路図である。
フィルタ素子10は、第1入出力端子P1、第2入出力端子P2を備える。第1入出力端子P1と第2入出力端子P2との間には、キャパシタC3が接続されている。キャパシタC3の第1入出力端子P1側は、第1並列共振器21を介してグランドに接続されている。キャパシタC3の第2入出力端子P2側は、第2並列共振器22を介してグランドに接続されている。第1共振回路21のキャパシタC3に接続される側と第1入出力端子P1との間、および、第2共振回路22のキャパシタC3に接続される側と第2入出力端子P2との間のそれぞれには、入出力キャパシタCioが接続されている。
第1並列共振器21は、第1インダクタL1と第1キャパシタC1とを備える。第2並列共振器22は、第2インダクタL2と第2キャパシタC2とを備える。第1並列共振器21の第1インダクタL1と第2並列共振器22の第2インダクタL2とは、磁界結合しており、相互インダクタンスM0を生じている。
フィルタ素子30は、さらにリング共振器30を備える。リング共振器30と第1並列共振器21の第1インダクタL1とは、磁界結合しており、相互インダクタンスM1を生じている。リング共振器30と第2並列共振器22の第2インダクタL2とは、磁界結合しており、相互インダクタンスM2を生じている。
このような回路構成により、フィルタ素子10はバンドパスフィルタとして機能する。
(フィルタ素子10の構造)
図2は、本発明の実施形態に係るフィルタ素子10を構成する積層体100の分解斜視図である。
フィルタ素子10は、複数層(本実施形態では10層)の絶縁体層101−110を積層してなる積層体100によって形成されている。各絶縁体層101−110は、同じ形状の平板からなり、それぞれ平板が順次重なり合うように積層されている。なお、本実施形態で示す絶縁体層の数は一例であり、積層体は、仕様に応じて適宜所定の層数の絶縁体層で形成すればよい。なお、以下では、絶縁体層101−110の第1方向を平板面の長手方向に平行な方向とし、絶縁体層101−110の第2方向を平板面の短手方向に平行な方向として、説明する。
積層体100の最上層となる絶縁体層101には、第1端子用導体111、第2端子用導体112、第1グランド用導体113、および第2グランド用導体114が形成されている。第1端子用導体111は、絶縁体層101の第1方向の一方端面(短側面)に形成されている。第2端子用導体112は、絶縁体層101の第1方向の他方端面(短側面)に形成されている。第1グランド用導体113は、絶縁体層101の第2方向の一方端面(長側面)に形成されている。第2グランド用導体114は、絶縁体層101の第2方向の他方端面(長側面)に形成されている。第1グランド用導体113、第2グランド用導体114は、絶縁体層101の天面(積層体100の天面)の所定面積部分まで亘るように形成されている。
第1端子用導体111、第2端子用導体112、第1グランド用導体113、および第2グランド用導体114は、絶縁体層101のみでなく、積層体100を構成する全ての絶縁体層101−110に亘って形成されている。第1端子用導体111が第1入出力端子P1(図1参照)に対応し、第2端子用導体112が第2入出力端子P2(図1参照)に対応する。
以下の絶縁体層102から絶縁体層110の説明では、第1端子用導体111、第2端子用導体112、第1グランド用導体113、および第2グランド用導体114の説明を省略する。
絶縁体層102は、絶縁体層101に隣接する下層側に配置されている。絶縁体層102の天面(絶縁体層101側の面)には、環状導体パターン200が形成されている。環状導体パターン200は、絶縁体層102(積層体100)を平面視して(積層方向に沿って見て)、内側に所定面積の開口部を有する矩形環状の導体である。環状導体パターン200は、所望の波長と略同じ長さに形成されている。これにより、環状導体パターン200は、リング共振器として機能する。したがって、環状導体パターン200の長さを調整し、リング共振器を構成することで、後述するフィルタ特性において、通過帯域の幅を調整し、所望の周波数に減衰極を形成することができる。
絶縁体層103は、絶縁体層102に隣接する下層側に配置されている。絶縁体層103の天面(絶縁体層102側の面)には、線状導体パターン201,202が形成されている。線状導体パターン201,202は、閉じていない環状(以下、この形状を「ループ形状」と称する)からなる。線状導体パターン201,202は、第1方向に沿って所定の間隔をおいて形成されている。
線状導体パターン201,202の一方端は、第2グランド用導体114に接続されている。線状導体パターン201の他方端は、絶縁体層103を貫通するビア導体221に接続されている。線状導体パターン202の他方端は、絶縁体層103を貫通するビア導体222に接続されている。
絶縁体層104は、絶縁体層103に隣接する下層側に配置されている。絶縁体層104の天面(絶縁体層103側の面)には、線状導体パターン203,204が形成されている。線状導体パターン203,204は、ループ形状からなる。線状導体パターン203,204は、第1方向に沿って所定の間隔をおいて形成されている。
線状導体パターン203は、積層体100を平面視して、線状導体パターン201と略重なる形状で形成されている。言い換えれば、線状導体パターン203は、導体パターンによって囲まれる内側の領域が線状導体パターン201の内側の領域と略一致するように、形成されている。線状導体パターン203の一方端は、ビア導体221に接続されている。線状導体パターン203の他方端は、絶縁体層104を貫通するビア導体223に接続されている。
線状導体パターン204は、積層体100を平面視して、線状導体パターン202と略重なる形状で形成されている。言い換えれば、線状導体パターン204は、導体パターンによって囲まれる内側の領域が線状導体パターン202の内側の領域と略一致するように、形成されている。線状導体パターン204の一方端は、ビア導体222に接続されている。線状導体パターン204の他方端は、絶縁体層104を貫通するビア導体224に接続されている。
絶縁体層105は、絶縁体層104に隣接する下層側に配置されている。絶縁体層105の天面(絶縁体層104側の面)には、線状導体パターン205,206が形成されている。線状導体パターン205,206は、ループ形状からなる。線状導体パターン205,206は、第1方向に沿って所定の間隔をおいて形成されている。
線状導体パターン205は、積層体100を平面視して、線状導体パターン201,203と略重なる形状で形成されている。言い換えれば、線状導体パターン205は、導体パターンによって囲まれる内側の領域が線状導体パターン201,203の内側の領域と略一致するように、形成されている。線状導体パターン205の一方端は、ビア導体223に接続されている。線状導体パターン205の他方端は、絶縁体層105,106を貫通するビア導体225に接続されている。
線状導体パターン206は、積層体100を平面視して、線状導体パターン202,204と略重なる形状で形成されている。言い換えれば、線状導体パターン206は、導体パターンによって囲まれる内側の領域が線状導体パターン202,204の内側の領域と略一致するように、形成されている。線状導体パターン206の一方端は、ビア導体224に接続されている。線状導体パターン206の他方端は、絶縁体層105,106を貫通するビア導体226に接続されている。
絶縁体層103,104,105に形成された線状導体パターン201,203,205とこれらを連続するように接続するビア導体221,223と、ビア導体225とによって、第1インダクタL1(図1参照)が形成される。第1インダクタL1は、積層方向に平行な中心軸を有する螺旋状(ヘリカル形状)に形成されている。
絶縁体層103,104,105に形成された線状導体パターン202,204,206とこれらを連続するように接続するビア導体222,224と、ビア導体226とによって、第2インダクタL2(図1参照)が形成される。第2インダクタL2も、第1インダクタL1と同様に、積層方向に平行な中心軸を有する螺旋状(ヘリカル形状)に形成されている。
絶縁体層106は、絶縁体層105に隣接する下層側に配置されている。絶縁体層106の天面(絶縁体層105側の面)には、平板導体211が形成されている。平板導体とは、線状導体パターンのように一方向へ線状に延伸する形状ではなく、平板面に対して平行な直交する二方向に所定の長さを有する導体パターンである。
平板導体211は、絶縁体層106を平面視した中央領域を含む略全面に亘って形成されている。ただし、平板導体211は、ビア導体225,226からは離間されている。平板導体211は、第1グランド用導体113および第2グランド用導体114に接続されている。
絶縁体層107は、絶縁体層106に隣接する下層側に配置されている。絶縁体層107の天面(絶縁体層106側の面)には、平板導体212,213が形成されている。
平板導体212,213は、第1方向に沿って所定の間隔をおいて配置されている。平板導体212,213は、平板導体211に対して所定面積で対向する形状で形成されている。平板導体212は、ビア導体225に接続されている。平板導体213は、ビア導体226に接続されている。
絶縁体層108は、絶縁体層107に隣接する下層側に配置されている。絶縁体層108の天面(絶縁体層107側の面)には、平板導体214,215が形成されている。
平板導体214,215は、第1方向に沿って所定の間隔をおいて配置されている。平板導体214は、積層体100を平面視して、平板導体212と略重なる形状で形成されている。平板導体214は、第1端子用導体111に接続されている。平板導体215は、積層体100を平面視して、平板導体213と略重なる形状で形成されている。平板導体215は、第2端子用導体112に接続されている。
絶縁体層106,107に形成された平板導体211,212とこれらの間に配置される絶縁体層106とによって、第1キャパシタC1(図1参照)が形成される。
絶縁体層106,107に形成された平板導体211,213とこれらの間に配置される絶縁体層106とによって、第2キャパシタC2(図1参照)が形成される。
絶縁体層109は、絶縁体層108に隣接する下層側に配置されている。絶縁体層109の天面(絶縁体層108側の面)には、平板導体216が形成されている。
平板導体216は、平板導体214,215の両方に対して、それぞれ所定面積で対向する形状で形成されている。
絶縁体層108,109に形成された平板導体214,215,216とこれらの間に配置される絶縁体層108とによって、キャパシタC3(図1参照)が形成される。
絶縁体層110は、絶縁体層109に隣接する下層側に配置され、積層体100の最下層を構成する。絶縁体層110には、第1端子用導体111、第2端子用導体112、第1グランド用導体113、および第2グランド用導体114のみが形成されている。
このような構造において、環状導体パターン200と、第1インダクタL1の線状導体パターン201,203,205と、第2インダクタL2の線状導体パターン202,204,206とは、次のような関係の構造で形成されている。図3(A)は、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205と第2インダクタL2の線状導体パターン202,204,206との位置関係を示す平面透視図である。図3(B)は、環状導体パターン200と第1インダクタL1の線状導体パターン201と第2インダクタL2の線状導体パターン202との位置関係を示す部分側面図である。
図3に示すように、環状導体パターン200は、線状導体パターン201,203,205と線状導体パターン202,204,206と略重なる形状に形成されている。言い換えれば、環状導体パターン200によって囲まれる内側の領域が、線状導体パターン201,203,205の内側領域(第1インダクタL1の空芯部に相当)と、線状導体パターン202,204,206の内側領域(第2インダクタL2の空芯部に相当)と、を含むように、環状導体パターン200が形成されている。
このような構造とすることで、線状導体パターン201,203,205を含むヘリカル形状と線状導体パターン202,204,206を含むヘリカル形状とによって、第1インダクタL1と第2インダクタL2とが直接に磁界結合する。これにより、上述の相互インダクタンスM0が実現される。
さらに、第1インダクタL1の発生する磁界に環状導体パターン200が結合し、これにより環状導体パターン200で誘導される磁界に第2インダクタL2が結合する。すなわち、環状導体パターン200を介して第1インダクタL1と第2インダクタL2とが磁界結合する。これにより、上述の相互インダクタンスM1,M2が実現される。
そして、このような構成において、線状導体パターン201,203,205および線状導体パターン202,204,206に対する環状導体パターン200の第1方向または第2方向における位置を変化させることで、間接的な相互インダクタンスM1,M2を変化させることができる。これにより、積層体100の厚みを変化させることなく、第1インダクタL1と第2インダクタL2との間の磁界結合(M結合)量を調整することができ、フィルタ特性を調整することができる。
例えば、上述のような構成では、積層体100を平面視した状態での第1インダクタL1の巻回方向と、第2インダクタL2の巻回方向とが逆となる。この場合、図4に示すように、第1インダクタL1と第2インダクタL2とが同相の磁界結合をする。図4は、同相結合の等価回路図である。この場合、第1インダクタL1と第2インダクタL2との間で、直接的な磁界結合による相互インダクタンスM0fが生じ、環状導体パターン200を介する相互インダクタンスM1f、M2fが生じる。
環状導体パターン200の位置を変化させた場合、相互インダクタンスM0fは変化しないが、相互インダクタンスM1f、M2fが変化する。これにより、フィルタ特性を調整することができる。
図5は、同相結合した場合で、環状導体パターン200の位置を変化させた場合のフィルタ特性を示す図である。図5は、第1入出力端子P1と第2入出力端子P2との間の通過特性(S21)を示す。破線は環状導体パターン200を配置しない場合を示す。細実線は、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206との重なり面積が小さい場合を示す。太実線は、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206との重なり面積が大きい場合を示す。
図5に示すように、重なり面積を変化させることにより、通過帯域幅を変化させることができる。同時に、減衰極周波数の位置を変化させることもできる。
次に、上述のような構成とは別に、積層体100を平面視した状態での第1インダクタL1の巻回方向と、第2インダクタL2の巻回方向とを同じにする。この場合、図6に示すように、第1インダクタL1と第2インダクタL2とが逆相の磁界結合をする。図6は、逆相結合の等価回路図である。この場合、第1インダクタL1と第2インダクタL2との間で、直接的な磁界結合による相互インダクタンスM0iが生じ、環状導体パターン200を介する相互インダクタンスM1i、M2iが生じる。
環状導体パターン200の位置を変化させた場合、相互インダクタンスM0iは変化しないが、相互インダクタンスM1i、M2iが変化する。これにより、フィルタ特性を調整することができる。
図7は、逆相結合した場合で、環状導体パターン200の位置を変化させた場合のフィルタ特性を示す図である。図7は、第1入出力端子P1と第2入出力端子P2との間の通過特性(S21)を示す。破線は環状導体パターン200を配置しない場合を示す。細実線は、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206との重なり面積が小さい場合を示す。太実線は、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206との重なり面積が大きい場合を示す。なお、図では減衰極が表されていないが、図示されない周波数帯域に減衰極が存在する。
図5に示すように、重なり面積を変化させることにより、通過帯域および通過帯域幅を変化させることができる。さらに、減衰極周波数の位置を変化させることもできる。
以上のように、本実施形態の構成を用いることにより、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206との位置関係を調整するだけで、フィルタ特性を調整することができる。これにより、積層体の寸法制約の影響を受けず、フィルタの設計自由度を向上させることができる。なお、積層体の寸法が許されるのであれば、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206との間隔を調整することでもフィルタ特性を調整することが可能である。
なお、積層体100を平面視して、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206と位置をずらす場合には、環状導体パターン200によって囲まれた内側の領域に、第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206によって囲まれた内側の領域が含まれるように、環状導体パターン200を形成した方が、より急峻な減衰特性を得ることができ、好適である。
図8は、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206と位置関係によるフィルタ特性の変化を示す図である。図8において、細実線は上述の図3に示すように、積層体100を平面視して、環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206とが略一致する場合を示す。太破線は、積層体100を平面視して、環状導体パターン200が第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206によって囲まれた内側の領域内に形成される場合を示す。太実線は、積層体100を平面視して、環状導体パターン200によって囲まれた内側の領域内に第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206の領域が含まれる場合を示す。図8からも分かるように、環状導体パターン200によって第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206の領域が含まれる形状にすることで、環状導体パターン200が第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206の領域の内側に形成される形状よりも、通過帯域の低周波数側に急峻な減衰特性を実現することができる。
また、このように環状導体パターン200と第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206と位置関係は、環状導体パターン200が次の要件を満たすようにするとよい。
積層体100を平面視して、環状導体パターン200を、第1インダクタL1側の第1開環形状部(「C」字状導体部)と、第2インダクタL2側の第2開環形状部(「C」字状導体部)と、2つの開環形状部を接続する導体部とに区分する。この際、絶縁体層102の平板面に直交し第1インダクタL1の空芯部(内側領域)と第2インダクタL2の空芯部(内側領域)とが面対称となる仮想平面(図3の二点鎖線参照)を設定し、当該仮想平面に対して面対称となるように区分する。その上で、積層体100を平面視して、線状導体パターン201,203,205の中心すなわち第1インダクタL1の中心軸と第1開環形状の中心とが一致するようにし、線状導体パターン202,204,206の中心すなわち第2インダクタL2の中心軸と第2開環形状の中心とが一致するようにするとよい。これにより、環状導体パターン200と第1インダクタL1および第2インダクタL2とが強く磁界結合する。これにより、急峻なフィルタ特性をより容易に実現できる。
なお、上述の説明では、積層体100を平面視して、第1インダクタL1の線状導体パターン201,203,205および第2インダクタL2の線状導体パターン202,204,206を同時に囲う長方形に沿った形状であり、線状導体パターン201,203,205および線状導体パターン202,204,206と重なる形状に環状導体パターン200を形成する例を示した。しかしながら、図9に示すような形状であってもよく、これらの形状も利用することで、フィルタ特性のバリエーションを増やすことができる。
図9(A)は、環状導体パターン200Aと第1インダクタL1の線状導体パターン201,203,205と第2インダクタL2の線状導体パターン202,204,206との位置関係を示す平面透視図である。図9(B)は、環状導体パターン200Bと第1インダクタL1の線状導体パターン201,203,205と第2インダクタL2の線状導体パターン202,204,206との位置関係を示す平面透視図である。図9(C)は、環状導体パターン200Cと第1インダクタL1の線状導体パターン201,203,205と第2インダクタL2の線状導体パターン202,204,206との位置関係を示す平面透視図である。
図9(A)に示す環状導体パターン200Aは、第1方向に沿った部分のみが線状導体パターン201,203,205および線状導体パターン202,204,206と重なったものである。この場合、図3の形状と比較して、第1インダクタL1および第2インダクタL2と環状導体パターンとの磁界結合度を低下させることができる。
図9(B)に示す環状導体パターン200Bは、線状導体パターン201,203,205および線状導体パターン202,204,206の外周に沿っており、当該外周から外側へ所定距離離間した形状からなる。この場合、第1インダクタL1および第2インダクタL2と環状導体パターンとの磁界結合度を所定の値に保ちながら、環状導体パターンの長さを調整することができる。
図9(C)に示す環状導体パターン200Cは、線状導体パターン201,203,205および線状導体パターン202,204,206を同時に囲う長方形に一部が沿うとともに、線状導体パターン201,203,205および線状導体パターン202,204,206の互いに近接する側の辺にも一部沿った形状からなる。この場合、図3の形状と比較して、第1インダクタL1および第2インダクタL2と環状導体パターンとの磁界結合度を増加させることができる。
なお、これらは、環状導体パターンの形状の数例を示すものであり、これらの形状を組み合わせてもよく、第1インダクタL1の空芯部の少なくとも一部と第2インダクタL2の空芯部の少なくとも一部とが、環状導体パターンの内側領域内に含まれる形状であれば、他の形状であってもよい。
例えば、図2に示した環状導体パターン200において、第1インダクタL1の線状導体パターン201,203,205と重なる部分と、第2インダクタL2の線状導体パターン202,204,206と重なる部分を異なる絶縁体層に形成し、互いにビア導体で接続するようにしてもよい。この場合、第1インダクタL1とリング共振器30の第1インダクタL1に対向する部分の間隔と、第2インダクタL2とリング共振器30の第2インダクタL2に対向する部分の間隔とを異ならせることができる。これにより、リング共振器30と第1インダクタL1との結合と、リング共振器30と第2インダクタL2との結合を、個別に調整できる。
10:フィルタ素子、
21:第1並列共振器、22:第2並列共振器、
30:リング共振器、
100:積層体、
101−110:絶縁体層、
111:第1端子用導体、112:第2端子用導体、113:第1グランド用導体、114:第2グランド用導体、
200,200A,200B,200C:環状導体パターン、
201,202,203,204,205,206:線状導体パターン、
211,212,213,214,215,216:平板導体、
221,222,223,224,225,226:ビア導体、
L1:第1インダクタ、L2:第2インダクタ、
C1:第1キャパシタ、C2:第2キャパシタ、C3:キャパシタ、
P1:第1入出力端子、P2:第2入出力端子

Claims (8)

  1. 複数の絶縁体層を積層した積層体を有し、該積層体内に第1インダクタと第2インダクタと備えたフィルタ素子であって、
    前記第1インダクタおよび前記第2インダクタは、複数の絶縁体層間に形成されたループ状の線状導体パターンと、各絶縁体層間の線状導体パターンを積層方向に接続する前記絶縁体層を貫通するビア導体と、によって形成され、前記積層方向に中心軸を有する空芯部を備えるヘリカル形状を備え、
    前記第1インダクタと前記第2インダクタは、前記積層方向に沿って見て、前記積層体の異なる位置に形成されており、
    前記第1インダクタおよび前記第2インダクタの形成される絶縁体層と異なる絶縁体層に、開口部を有する環状導体パターンが形成されており、
    前記積層方向に沿って見て、前記第1インダクタの空芯部の少なくとも一部と前記第2インダクタの空芯部の少なくとも一部が前記環状導体パターンの内部に配置されたフィルタ素子。
  2. 前記環状導体パターンは、
    前記第1インダクタの空芯部と前記第2インダクタの空芯部が前記積層方向に沿って見て前記開口部の内側に配置される形状からなる、請求項1に記載のフィルタ素子。
  3. 前記環状導体パターンは、
    前記第1インダクタを形成する線状導体パターンの少なくとも一部、および前記第2インダクタを形成する線状導体パターンの少なくとも一部に、前記積層方向に沿って見て、重なる形状であ、請求項1に記載のフィルタ素子。
  4. 前記環状導体パターンは、
    前記積層方向に沿って見て、
    前記第1インダクタにおける少なくとも前記環状導体パターンに最も近い絶縁体層に形成された線状導体パターンと、前記第2インダクタにおける少なくとも前記環状導体パターンに最も近い絶縁体層に形成された線状導体パターンとに沿って重なり合う形状で形成されている、請求項1又は請求項3のいずれかに記載のフィルタ素子。
  5. 前記環状導体パターンは、
    前記絶縁体層の平板面に直交し前記第1インダクタの空芯部と前記第2インダクタの空芯部とが面対称となる仮想平面に対して面対称となる第1開環形状部と第2開環形状部とを含み、
    前記積層方向に沿って見て、前記第1インダクタの空芯部の中心軸と前記第1開環形状部の中心とが一致し、前記第2インダクタの空芯部の中心軸と前記第2開環形状部の中心とが一致する形状である、請求項4に記載のフィルタ素子。
  6. 前記環状導体パターンは、フィルタ素子として所望する減衰極周波数の波長の長さである、請求項1乃至請求項5のいずれかに記載のフィルタ素子。
  7. 前記環状導体パターンは、フィルタ素子を構成する他の回路素子およびグランドに接続されていない、請求項1乃至請求項6のいずれかに記載のフィルタ素子。
  8. 前記第1インダクタの線状導体パターン、前記第2インダクタの線状導体パターン、および前記環状導体パターンが形成された絶縁体層とは別の絶縁体層に形成された所定面積で対向する第1の平板導体の組からなる第1キャパシタと、
    前記第1インダクタの線状導体パターン、前記第2インダクタの線状導体パターン、および前記環状導体パターンが形成された絶縁体層とは別の絶縁体層に形成された所定面積で対向する第2の平板導体の組からなる第2キャパシタと、を備え、
    前記第1インダクタと前記第1キャパシタとで第1並列共振器を形成し、
    前記第2インダクタと前記第2キャパシタとで第2並列共振器を形成した、請求項1乃至請求項7のいずれかに記載のフィルタ素子。
JP2012066484A 2012-03-23 2012-03-23 フィルタ素子 Expired - Fee Related JP5585605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012066484A JP5585605B2 (ja) 2012-03-23 2012-03-23 フィルタ素子
TW102109446A TWI535202B (zh) 2012-03-23 2013-03-18 濾波器元件
US13/848,072 US9178482B2 (en) 2012-03-23 2013-03-21 Filter element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012066484A JP5585605B2 (ja) 2012-03-23 2012-03-23 フィルタ素子

Publications (2)

Publication Number Publication Date
JP2013198134A JP2013198134A (ja) 2013-09-30
JP5585605B2 true JP5585605B2 (ja) 2014-09-10

Family

ID=49211231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012066484A Expired - Fee Related JP5585605B2 (ja) 2012-03-23 2012-03-23 フィルタ素子

Country Status (3)

Country Link
US (1) US9178482B2 (ja)
JP (1) JP5585605B2 (ja)
TW (1) TWI535202B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517571B (zh) * 2013-01-15 2016-01-11 Murata Manufacturing Co Resonator and bandpass filter
TWI648949B (zh) * 2016-11-18 2019-01-21 日商村田製作所股份有限公司 LC filter
US10522282B2 (en) * 2017-04-07 2019-12-31 Realtek Semiconductor Corp. High isolation integrated inductor and method thereof
TWI799188B (zh) * 2022-03-15 2023-04-11 特崴光波導股份有限公司 立體式濾波器與其製造方法
CN118430948B (zh) * 2024-03-05 2025-04-11 北京平头哥信息技术有限公司 反向耦合电感和芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793397B2 (ja) 1991-12-11 1998-09-03 ティーディーケイ株式会社 高周波フィルタ
JPH1131632A (ja) * 1997-07-11 1999-02-02 Matsushita Electric Ind Co Ltd 固体複合部品の製造方法
JPH1197963A (ja) 1997-09-19 1999-04-09 Murata Mfg Co Ltd Lcバンドパスフィルタ
JP4702581B2 (ja) * 2001-01-09 2011-06-15 日立金属株式会社 積層型多連トランスおよびこれを用いた差動伝送ケーブル
JP4155883B2 (ja) 2003-07-25 2008-09-24 Tdk株式会社 積層型バンドパスフィルタ
US7671706B2 (en) * 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
TWI414102B (zh) 2008-11-11 2013-11-01 Murata Manufacturing Co Laminated balance filter
TWI433456B (zh) * 2009-04-24 2014-04-01 Murata Manufacturing Co Electronic Parts
JP5012883B2 (ja) 2009-12-11 2012-08-29 株式会社村田製作所 積層バランスフィルタ
TWI496345B (zh) 2010-10-21 2015-08-11 Murata Manufacturing Co Laminated filter
TWI504055B (zh) 2010-10-21 2015-10-11 Murata Manufacturing Co Laminated filter
JP2013021449A (ja) * 2011-07-08 2013-01-31 Murata Mfg Co Ltd ローパスフィルタ

Also Published As

Publication number Publication date
US9178482B2 (en) 2015-11-03
TW201401771A (zh) 2014-01-01
TWI535202B (zh) 2016-05-21
JP2013198134A (ja) 2013-09-30
US20130249646A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
CN101809865B (zh) 层叠带通滤波器
JP4356803B2 (ja) 積層帯域通過フィルタ
TWI398984B (zh) Laminated bandpass filter
JP5012883B2 (ja) 積層バランスフィルタ
JP5609968B2 (ja) 高周波積層部品および積層型高周波フィルタ
JP5765315B2 (ja) 積層バランスフィルタ
JP5907124B2 (ja) 高周波部品およびフィルタ部品
JP6369638B2 (ja) 積層帯域通過フィルタ
JP2011077566A (ja) 積層型バンドパスフィルタ
WO2007119356A1 (ja) 積層帯域通過フィルタ
JP5585605B2 (ja) フィルタ素子
JP7247684B2 (ja) 積層型フィルタ装置
JP2010021321A (ja) Lc複合部品この発明は、複数の誘電体層の積層体内にインダクタ及びキャパシタを構成してなる、例えば帯域通過フィルタ等のlc複合部品に関するものである。
KR101408505B1 (ko) 커먼 모드 필터 및 그 제조방법
JP5979233B2 (ja) 積層型コイル部品および整合回路
JP2015111784A (ja) 積層帯域除去フィルタ
WO2012121038A1 (ja) フィルタ
JP6773122B2 (ja) 積層型lcフィルタ
JP2014216980A (ja) 積層バラン
JP2007208688A (ja) リング共振器型フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5585605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees