JP5592087B2

JP5592087B2 - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP5592087B2
Application number: JP2009183444A
Authority: JP
Inventors: 有真藤田; 宏信河内; 治彦西影
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2009-08-06
Filing date: 2009-08-06
Publication date: 2014-09-17
Anticipated expiration: 2029-08-06
Also published as: US8426931B2; JP2011038779A; US20110089503A1

Description

本発明は、可動部を有する半導体装置及び半導体装置の製造方法に関する。

外部から加えられた力（以下において、「外力」という。）に応じて変位する可動部を有するＭＥＭＳ（Micro Electro Mechanical System）素子等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。例えば、２つの梁型の振動子間の静電容量の変化を検知して加速度を検出する静電容量型加速度センサ等が実用化されている。

近年、梁型の可動部の自由端と可動部を支持する基板との間に絶縁分離領域が形成されたＭＥＭＳ素子が提案されている（例えば、特許文献１参照。）。具体的には、可動部の自由端と基板に固定された可動部の固定端との間にアイソレーション用の溝を形成する。そして、この溝に絶縁性材料を充填することによって、可動部の自由端と基板とを電気的に分離する絶縁分離領域を形成する。

米国特許第６、３４２、４３０号明細書

しかしながら、溝に絶縁性材料を充填して絶縁分離領域を形成する方法においては、溝の深さや幅が制限されることが問題になる。例えば、絶縁分離領域の溝を形成するエッチングのために深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）法を採用した場合には、溝の深さと幅のアスペクト比は６０：１程度である。このため、幅が０．５μｍの場合、深さは３０μｍ程度に制限される。したがって、幅を一定の値以下に維持して深い溝を安定して形成することは困難である。更に、幅を狭くして溝を深くした場合には、溝を絶縁性材料で均一に埋め込むことが困難である。

また、可動部が厚いほどＭＥＭＳ素子の感度は向上するが、アイソレーション用の溝を形成して絶縁分離領域を形成する方法では、可動部の厚さは絶縁分離領域の深さに制限される。このため、ＭＥＭＳ素子の感度が制限されるという問題があった。

上記問題点に鑑み、本発明は、絶縁分離領域に起因するＭＥＭＳ素子の感度の制限が抑制される半導体装置及び半導体装置の製造方法を提供することを目的とする。

本発明の一態様によれば、（イ）上面に凹部が形成された半導体基板と、（ロ）凹部を囲むように半導体基板上に配置された支持体と、（ハ）凹部上方に配置された可動電極を有し、可動電極より離間した位置において支持体に固定された梁型の可動部と、（ニ）可動電極に対向して凹部上方に配置され、支持体に固定された梁型の固定電極と、（ホ）半導体からなる分離柱とその分離柱の側面に配置された分離絶縁膜を有し、可動電極及び固定電極と支持体間にそれぞれ配置され、可動電極及び固定電極と支持体とを電気的に分離する絶縁分離領域とを備え、前記絶縁分離領域は、前記可動部の下面から上面に至るまで、前記半導体基板の一部を挟み込むことにより連続的に形成され、前記半導体基板と前記分離柱の結晶方位が同一である半導体装置が提供される。更に、別の態様によれば、（イ）上面に凹部が形成された半導体基板と、（ロ）前記凹部を囲むように前記半導体基板上に配置された支持体と、（ハ）前記凹部上方に配置された可動電極を有し、前記可動電極より離間した位置において前記支持体に固定された梁型の可動部と、（ニ）前記可動電極に対向して前記凹部上方に配置され、前記支持体に固定された梁型の固定電極と、（ホ）半導体からなる分離柱と該分離柱の側面に配置された分離絶縁膜を有し、前記可動電極及び前記固定電極と前記支持体間にそれぞれ配置され、前記可動電極及び前記固定電極と前記支持体とを電気的に分離する絶縁分離領域とを備え、前記絶縁分離領域は、前記可動部の周囲を覆うように、前記可動部の上面、側面、及び下面上に、前記半導体基板の一部を挟み込むことにより連続的に形成され、前記半導体基板と前記分離柱の結晶方位が同一である半導体装置半導体装置が提供される。

本発明の他の態様によれば、可動電極を有する可動部と、可動電極に対向する固定電極とを備える半導体装置の製造方法であって、（イ）半導体基板上に、半導体からなる分離柱とその分離柱の側面に配置された分離絶縁膜を有する絶縁分離領域を形成するステップと、（ロ）絶縁分離領域を埋め込むように、半導体基板上に埋め込み半導体膜を形成するステップと、（ハ）埋め込み半導体膜の一部である可動部及び固定電極が絶縁分離領域をそれぞれ介して半導体基板の周辺領域上の埋め込み半導体膜である支持体と接続するように、埋め込み半導体膜の一部をエッチングし、可動部及び固定電極の側面が露出する側面溝を形成するステップと、（ニ）可動部及び固定電極の側面に側面絶縁膜を形成するステップと、（ホ）側面絶縁膜をマスクにした等方性エッチングによって半導体基板の上部の一部をエッチングして凹部を形成し、凹部上に可動部及び固定電極を配置するステップとを含む半導体装置の製造方法が提供される。

本発明の更に他の態様によれば、可動電極を有する可動部と、可動電極に対向する固定電極とを備える半導体装置の製造方法であって、（イ）半導体基板、絶縁体層及び半導体層を積層した積層体を用意するステップと、（ロ）半導体層の一部をエッチングして、分離溝を形成するステップと、（ハ）分離溝の表面に分離絶縁膜を形成した後に分離溝を半導体膜で埋め込んで、半導体からなる分離柱とその分離柱の側面に配置された分離絶縁膜を有する絶縁分離領域を形成するステップと、（ニ）半導体層の一部である可動部及び固定電極が絶縁分離領域をそれぞれ介して半導体基板の周辺領域上の半導体層である支持体と接続するように、半導体層の一部をエッチングし、可動部及び固定電極の側面が露出する側面溝を形成するステップと、（ホ）可動部及び固定電極の側面に側面絶縁膜を形成するステップと、（ヘ）側面絶縁膜をマスクにした等方性エッチングによって半導体基板の上部の一部をエッチングして凹部を形成し、凹部上に可動部及び固定電極を配置するステップとを含む半導体装置の製造方法が提供される。

本発明によれば、絶縁分離領域に起因するＭＥＭＳ素子の感度の制限が抑制される半導体装置及び半導体装置の製造方法を提供できる。

本発明の実施形態に係る半導体装置の構成を示す模式図であり、図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＩ−Ｉ方向に沿った断面図である。図１（ａ）のＩＩ−ＩＩ方向に沿った断面図である。図１（ａ）のＩＩＩ−ＩＩＩ方向に沿った断面図である。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その１）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その２）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その３）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その４）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その５）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その６）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その７）。本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である（その８）。図１１に示した半導体装置の絶縁膜を透過した上面図である。本発明の実施形態に係る半導体装置がテスト用電極を備える構成を示す模式的な上面図である。図１３に示した半導体装置の絶縁膜を透過した上面図である。図１３に示した半導体装置の分離柱を半導体基板から切り離す方法を示す工程断面図である。本発明の実施形態に係る半導体装置がテスト用電極を備える構成を示す他の模式的な上面図である。本発明の実施形態に係る半導体装置の分離柱の形状を示す模式的な断面図である。本発明の実施形態に係る半導体装置の絶縁分離領域の構造を示す模式的な断面図である。本発明の実施形態に係る半導体装置の絶縁分離領域の他の構造を示す模式的な断面図である。本発明の実施形態に係る半導体装置の絶縁分離領域の他の構造を示す模式的な断面図である。図１８のXXI−XXI方向に沿った断面図である。図２１のXXII−XXII方向に沿った断面図である。図２１のXXIII−XXIII方向に沿った断面図である。本発明の実施形態の変形例に係る半導体装置の構成を示す模式的な断面図である。本発明の実施形態の他の変形例に係る半導体装置の構成を示す模式的な断面図である。関連技術に係る半導体装置の製造方法を説明するための工程断面図である（その１）。関連技術に係る半導体装置の製造方法を説明するための工程断面図である（その２）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その１）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その２）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その３）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その４）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その５）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その６）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その７）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その８）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その９）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その１０）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その１１）。本発明の実施形態に係る半導体装置の製造方法の第１の変形例を説明するための工程図である（その１２）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その２）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その３）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その４）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その５）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その６）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その７）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その８）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その９）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１０）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１１）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１２）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１３）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１４）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１５）。本発明の実施形態に係る半導体装置の製造方法の第２の変形例を説明するための工程図である（その１６）。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。

本発明の実施形態に係る半導体装置は、図１（ａ）、図１（ｂ）に示すように、上面に凹部１００が形成された半導体基板１０と、凹部１００を囲むように半導体基板１０上に配置された支持体７０と、凹部１００上方に配置された可動電極２１を有し、可動電極２１より離間した位置において支持体７０に固定された梁型の可動部２０と、可動電極２１に対向して凹部１００上方に配置され、支持体７０に固定された梁型の固定電極３０と、半導体からなる分離柱４０１とその分離柱４０１の側面に配置された分離絶縁膜４０２を有し、可動電極２１及び固定電極３０と支持体７０間にそれぞれ配置され、可動電極２１及び固定電極３０と支持体７０とを電気的に分離する絶縁分離領域４０とを備える。

図１（ａ）、図１（ｂ）、図２に示したように、可動電極２１と支持体７０との間に絶縁分離領域４０が配置され、固定電極３０と支持体７０との間に絶縁分離領域４０が配置されて、可動電極２１と支持体７０、及び固定電極３０と支持体７０が電気的に分離される。図１（ｂ）、図２に示したように、絶縁分離領域４０の分離柱４０１の下面には絶縁膜が配置されておらず、分離柱４０１の下面が凹部１００で露出している。

図１（ａ）に示したように、可動部２０は、凹部１００上方の中央領域に延伸して固定電極３０に対向する可動電極２１、可動電極２１より離間した位置において絶縁分離領域４０を介して支持体７０に固定された固定部２３、及び可動電極２１と固定部２３とを接続するバネ部２２とを備える梁型振動子である。可撓性を有するバネ形状のバネ部２２によって可動電極２１と固定部２３とを接続することによって、可動電極２１を振動しやすくしている。これにより、半導体装置の検出感度が向上する。図１（ａ）に示した実施形態では、紙面に向かって上下方向に蛇行する２つのバネ部２２によって、可動部２０と固定部２３とが接続されている。このため、可動電極２１は紙面に向かって左右方向に振動しやすく、図１（ａ）に示した半導体装置によれば、主として図面上の左右方向に加わる外力が検知される。

図１（ｂ）に示すように、可動部２０の下面に下面絶縁膜５０が配置されている。更に、可動部２０の側面に側面絶縁膜５２、上面に上面絶縁膜５４が配置され、可動部２０の周囲全体が絶縁膜で覆われている。

固定電極３０は、絶縁分離領域４０を介して支持体７０に固定された固定端と凹部１００上に延在する自由端とを有する梁型形状である。図２に示したように、固定電極３０の下面に下面絶縁膜５０、側面に側面絶縁膜５２、上面に上面絶縁膜５４がそれぞれ配置されて、固定電極３０の周囲全体が絶縁膜で覆われている。

なお、本発明の実施形態に係る半導体装置の上面図においては、側面絶縁膜５２、分離絶縁膜４０２等の側面上の絶縁膜は図示を省略している。

上記に説明したように、可動部２０及び固定電極３０は、絶縁分離領域４０を介して支持体７０に固定されている。このため、絶縁分離領域４０により、可動電極２１と固定電極３０とは電気的に分離される。したがって、可動電極２１と固定電極３０がキャパシタプレートとして機能する。

半導体装置に外部から加えられた外力に応じて可動部２０の位置は変化し、可動電極２１と固定電極３０間の距離が変化する。このため、可動電極２１と固定電極３０間に電圧を印加した状態で半導体装置に外力が加わると、可動電極２１と固定電極３０間の距離の変化は、静電容量の変化として検知される。半導体装置は、検知された静電容量の変化を検出信号で信号処理回路（図示略）に伝達する。信号処理回路は、検出信号を処理して半導体装置に生じた加速度を検出する。つまり、図１（ａ）に示した半導体装置は、可動電極２１と固定電極３０間の静電容量の変化に基づいて加速度を検出する加速度検出装置の一部である。信号処理回路は、半導体装置と同一チップ上に配置してもよいし、半導体装置が配置されたチップと異なるチップ上に配置してもよい。

可動電極２１の電圧値を信号処理回路に伝達するための電極配線６１は、上面絶縁膜５４の一部を除去して形成した開口部６１０において可動部２０と接続する。図１（ｂ）に示した例では、固定部２３において電極配線６１が可動部２０と接続している。一方、固定電極３０の電圧値を信号処理回路に伝達するための電極配線６２は、図２に示したように、上面絶縁膜５４の一部を除去して形成した開口部６２０において固定電極３０と接続する。

図１（ａ）、図１（ｂ）に示した半導体装置では、可動電極２１と固定電極３０が交差指状に配置されている。これにより、可動電極２１と固定電極３０の互いに対向する面積が増大し、可動電極２１と固定電極３０間の静電容量が増大する。したがって、高い感度で加速度を検出できる。可動部２０と固定電極３０とが対向する領域における可動部２０及び固定電極３０の幅は、例えば３μｍ〜１０μｍ程度であり、可動部２０と固定電極３０間の距離は、例えば１μｍ〜２μｍ程度である。

図１（ａ）に示したコンタクト電極８０を介して、半導体基板１０と支持体７０とが電気的に接続されている。これにより、半導体基板１０と支持体７０は同電位になる。半導体基板１０と支持体７０の電位が安定することにより、微小な静電容量を検知する半導体装置が安定に動作する。コンタクト電極８０を配置することにより、半導体基板１０の電位を半導体装置の表面から設定することができる。

図３に、コンタクト電極８０の構造を示す。コンタクト電極８０の側面に分離絶縁膜４０２が形成され、底部は半導体基板１０と接続する。そして、コンタクト電極８０と支持体７０を電気的に接続する電極配線６３は、コンタクト電極８０上の絶縁膜の開口部６００においてコンタクト電極８０と接続し、支持体７０上部の絶縁膜の開口部６３０において支持体７０と接続する。つまり、コンタクト電極８０は、その下部で半導体基板と接続し、上部が支持体７０と電気的に接続する。コンタクト電極８０は、分離柱４０１を形成するために半導体基板１０の上部の一部をエッチングする製造工程において、エッチングされずに残される領域の一部である。

以上に説明したように、本発明の実施形態に係る半導体装置は、半導体からなる分離柱４０１と分離柱４０１の側面に配置された分離絶縁膜４０２からなる絶縁分離領域４０によって、可動電極２１及び固定電極３０と支持体７０とがそれぞれ電気的に分離された構造である。このため、絶縁分離領域４０の幅及び厚みは、分離柱４０１と分離絶縁膜４０２の幅及び厚みに依存する。幅を一定の値以下に維持して深い溝を形成することよりも、分離柱４０１を高く形成することは容易である。

したがって、アイソレーション用の溝に絶縁性材料を充填して形成された絶縁分離領域を有する関連技術のＭＥＭＳ素子に比べて、分離柱４０１と分離絶縁膜４０２からなる絶縁分離領域４０を有する本発明の実施形態に係る半導体装置の方が、可動電極２１と固定電極３０の互いに対向する面積を大きくすることができる。その結果、本発明の実施形態に係る半導体装置によれば、絶縁分離領域に起因するＭＥＭＳ素子の感度の制限が抑制され、検知感度の高い半導体装置を実現できる。

以下に、図４（ａ）、図４（ｂ）〜図１１（ａ）、図１１（ｂ）を参照して、本発明の実施形態に係る半導体装置の製造方法を説明する。図４〜図１１のそれぞれにおいて図（ａ）は上面図であり、図（ｂ）は図１（ａ）のＩ−Ｉ方向に沿った位置に対応する断面図である。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

（イ）熱酸化法或いは化学気相成長（ＣＶＤ）法等を用いて、半導体基板１０上にエッチングマスク用の絶縁膜４１０を形成する。半導体基板１０には、シリコン（Ｓｉ）基板等が採用可能である。絶縁膜４１０には、例えば酸化シリコン（ＳｉＯ₂）膜等が採用可能である。そして、フォトリソグラフィ技術とエッチング技術等を用いて絶縁膜４１０をパターニングして、分離柱４０１及びコンタクト電極８０を形成する位置の絶縁膜４１０を残す。次いで、絶縁膜４１０をマスクにして半導体基板１０の上部の一部をエッチングし、図４（ａ）、図４（ｂ）に示すように、半導体からなる複数の分離柱４０１を形成する。分離柱４０１と同時にコンタクト電極８０が形成される。例えば、分離柱４０１及びコンタクト電極８０の高さは３０μｍ〜１００μｍ程度、幅は数μｍ程度である。半導体基板１０のエッチングには、Ｄ−ＲＩＥ法を用いたボッシュ法や、フッ酸を用いたウェットエッチング法等が採用可能である。

（ロ）絶縁膜４１０を除去した後、図５（ａ）、図５（ｂ）に示すように、熱酸化法或いはＣＶＤ法等を用いて、半導体基板１０の表面に絶縁膜を形成する。具体的には、半導体基板１０の上面に下面絶縁膜５０を形成し、分離柱４０１の側面に分離絶縁膜４０２を形成する。このとき、分離柱４０１の上面に絶縁膜４０３が形成される。図示を省略するが、コンタクト電極８０の側面にも分離絶縁膜４０２が形成される。分離絶縁膜４０２の膜厚は、例えば０．１〜０．３μｍ程度である。

（ハ）図６（ａ）、図６（ｂ）に示すように、下面絶縁膜５０上に埋め込み半導体膜７００を形成して、分離柱４０１と分離絶縁膜４０２からなる絶縁分離領域４０、及びコンタクト電極８０を埋め込み半導体膜７００によって埋め込む。例えば、エピタキシャル成長法等によりポリシリコン膜を半導体基板１０上に堆積させて、埋め込み半導体膜７００を形成する。その後、化学的機械的研磨（ＣＭＰ）法等により分離柱４０１上部の絶縁膜４０３の表面が露出するまで埋め込み半導体膜７００の上部をエッチングする。後述するように、埋め込み半導体膜７００を加工して、可動部２０や固定電極３０が形成される。

（ニ）図７（ａ）、図７（ｂ）に示すように、埋め込み半導体膜７００上に、例えば膜厚０．５μｍ〜４．０μｍ程度の上面絶縁膜５４を形成する。上面絶縁膜５４には、ＳｉＯ₂膜、窒化シリコン（ＳｉＮ）膜、或いはＳｉＯ₂膜とＳｉＮ膜との積層体を採用可能である。

（ホ）埋め込み半導体膜７００を選択的にエッチングして可動部２０及び固定電極３０の側面が露出する側面溝５００を形成し、図８（ａ）、図８（ｂ）に示すように、側面溝５００の表面、即ち可動部２０及び固定電極３０の側面に側面絶縁膜５２を形成する。側面絶縁膜５２は、膜厚が例えば０．１μｍ〜１μｍ程度の、ＳｉＯ₂膜やＳｉＮ膜等の絶縁膜である。側面絶縁膜５２の形成には、熱酸化法やＣＶＤ法が使用可能である。なお、例えば以下のようにして、埋め込み半導体膜７００を選択的にエッチングする。即ち、フォトリソグラフィ技術及び選択的エッチングを用いて、上面絶縁膜５４を所望のパターンに形成する。具体的には、可動部２０、固定電極３０、絶縁分離領域４０、支持体７０及びコンタクト電極８０を形成する領域上の上面絶縁膜５４を残し、凹部１００を形成する領域上の上面絶縁膜５４を除去する。そして、上面絶縁膜５４をエッチング用マスクに用いて、埋め込み半導体膜７００の一部を選択的にエッチング除去する。これにより、絶縁分離領域４０をそれぞれ介して、埋め込み半導体膜７００の一部である可動部２０及び固定電極３０が、半導体基板１０の周辺領域上の埋め込み半導体膜７００である支持体７０と接続する。

（ヘ）図９（ａ）、図９（ｂ）に示すように、異方性エッチングによって側面溝５００の底部に露出した下面絶縁膜５０を除去する。これにより、側面溝５００の底部に半導体基板１０の表面が露出する。一方、可動部２０及び固定電極３０の下面には、下面絶縁膜５０が残る。なお、下面絶縁膜５０をエッチング除去する際に、上面絶縁膜５４の上部が同時にエッチングされる。このため、上面絶縁膜５４の膜厚は、下面絶縁膜５０より厚く形成しておく必要がある。

（ト）図１０（ｂ）に示すように、フォトリソグラフィ技術等を用いて、開口部６１０を形成する。図１０（ａ）に示すように、開口部６００、６２０、６３０も同時に形成される。例えば、可動部２０、固定電極３０、支持体７０、コンタクト電極８０の上面に形成された絶縁膜上にフォトレジスト膜を形成した後、開口部６１０、６２０、６３０、６００を形成する領域のフォトレジスト膜を除去する。このフォトレジスト膜をマスクにして絶縁膜をエッチング除去して、開口部６１０、６２０、６３０、６００を形成する。

（チ）次いで、図１１（ａ）、図１１（ｂ）に示すように、開口部６１０を介して可動部２０と接続する電極配線６１を形成する。図示を省略するが、開口部６２０を介して固定電極３０と接続する電極配線６２、及び、開口部６３０を介して支持体７０と接続し、開口部６００を介してコンタクト電極８０と接続する電極配線６３も同時に形成される。例えば、所望のパターンに形成したフォトレジスト膜を用いたリフトオフ法、或いはフォトレジスト膜をエッチングマスクに用いたエッチング法によって、アルミニウム（Ａｌ）膜等の金属膜からなる電極配線６１、６２、６３を形成する。図１２は、電極配線６１、６２、６３及び上面絶縁膜５４を透過して図１１（ａ）に示した半導体装置を表示した上面図である。図１２において、ハッチングを付した領域が、半導体基板１０の上部の一部をエッチングして形成した領域である。

（リ）側面絶縁膜５２及び下面絶縁膜５０をマスクにして、半導体基板１０の上部の一部を等方性エッチングによってエッチングし、凹部１００を形成する。この等方性エッチング（以下において、「リリースエッチング」という。）により、可動部２０及び固定電極３０と半導体基板１０が分離され、可動部２０及び固定電極３０の下面に配置された下面絶縁膜５０が露出される。つまり、半導体基板１０の上面に凹部１００を形成するためのリリースエッチングによって、凹部１００上方に可動部２０及び固定電極３０が配置される。例えば半導体基板１０がシリコン基板の場合には、リリースエッチングに、六フッ化硫黄（ＳＦ₆）や二フッ化キセノン（ＸｅＦ₂）を使用した等方性エッチャー等が使用可能である。以上により、図１（ａ）、図１（ｂ）に示した半導体装置が完成する。

上記に説明したように、絶縁分離領域４０の分離柱４０１は、半導体基板１０の上部がエッチングされずに残された領域である。したがって、半導体基板１０と絶縁分離領域４０の分離柱４０１の結晶方位は同一である。同様に、コンタクト電極８０と半導体基板１０の結晶方位も同一である。

また、可動部２０及び固定電極３０の下面に下面絶縁膜５０を配置することにより、リリースエッチングにおいて可動部２０や固定電極３０の下面がエッチングされることが防止される。したがって、可動部２０や固定電極３０が薄くなることが防止され、可動電極２１と固定電極３０の対向する面積の減少が抑制される。その結果、可動部２０及び固定電極３０の下面に下面絶縁膜５０が配置されない検出装置に比べて、検出感度が向上する。

上記では半導体基板１０がＳｉ基板である例を示したが、半導体基板１０の材料はＳｉに限られず、シリコンカーバイド（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）等の化合物系を含む半導体材料全般から選択可能である。また、埋め込み半導体膜７００がポリシリコン膜である例を示したが、ポリシリコン膜以外の半導体膜を埋め込み半導体膜７００に使用してもよい。例えば単結晶シリコン膜を採用可能である。

図１３に示したように、本発明の実施形態に係る半導体装置が、テスト用可動部２０Ｔとテスト用固定電極３０Ｔとを更に備えてもよい。テスト用可動部２０Ｔは、図１３に示すように、可動電極２１Ｔ、絶縁分離領域４０を介して支持体７０に固定された固定部２３Ｔ、及び可動電極２１Ｔと固定部２３Ｔとを接続するバネ部２２Ｔとを備える梁型振動子である。テスト用固定電極３０Ｔは、可動電極２１Ｔに対向して配置され、絶縁分離領域４０を介して支持体７０に固定されている。

電極配線６１Ｔ及び電極配線６２Ｔを介してテスト用可動部２０Ｔとテスト用固定電極３０Ｔ間に電圧を印加することにより、静電気力が発生する。可動部分が正常に形成されていれば、静電気力により可動部分の位置が変化し、テスト用可動部２０Ｔとテスト用固定電極３０Ｔ間の静電容量が変化する。これにより、非破壊で半導体装置の検査が可能である。

図１３に示した半導体装置では、加速度検出用の可動部２０が、テスト用可動部２０Ｔの持つ寄生容量の影響を受けないように、テスト用可動部２０Ｔと可動部２０との間に絶縁分離領域４０が形成されている。図１４は、電極配線及び絶縁膜を透過して図１３に示した半導体装置を表示した上面図である。図１４においてハッチングを付した領域が、半導体基板１０の上部の一部をエッチングして形成した領域である。一方、可動部２０、固定電極３０、テスト用可動部２０Ｔ、テスト用固定電極３０Ｔ及び支持体７０は、埋め込み半導体膜７００の一部をエッチングして形成される。

可動部２０とテスト用可動部２０Ｔの位置は変化する必要があるため、リリースエッチングによって絶縁分離領域４０の下部は半導体基板１０から切り離される。図１５（ａ）〜図１５（ｄ）を参照して、図１３に示した半導体装置の絶縁分離領域４０のリリースエッチングにおける形状の変化を説明する。図１５（ａ）〜図１５（ｄ）は図１３のXV−XV方向に沿った断面図であるが、バネ部２２、２２Ｔの図示を省略している。

図１５（ａ）は、リリースエッチング直前の構造断面図である。図１５（ｂ）は、リリースエッチングを開始した直後の構造断面図である。図１５（ｂ）中の矢印は、リリースエッチングにおけるエッチングの進行方向を示す（以下同様。）。側面溝５００がエッチャント侵入部となり、側面溝５００の底部から同心円状に半導体基板１０のエッチング領域が広がる。

リリースエッチングが進むに従い、図１５（ｃ）に示すように、分離柱４０１の下部が、周辺領域からエッチングされ始める。更にリリースエッチングが進むと、図１５（ｄ）に示すように、分離柱４０１の下部と半導体基板１０とが切り離される。

以上に説明したように、図１３に示した半導体装置では、リリースエッチングによって分離柱４０１の下部が周辺部から削られる。このため、図１５（ｄ）に示したように、分離柱４０１の下面が凹部１００で露出し、その下面の中心部が半導体基板１０に向かって突起する。また、分離柱４０１の下面の突起に対向する半導体基板１０の表面が、分離柱４０１に向かって突起する。分離柱４０１の下面の突起の形状、及び半導体基板１０の表面に形成される突起の形状は、リリースエッチングのエッチング速度に依存する。

図１３では、テスト用可動部２０Ｔと可動部２０との間に絶縁分離領域４０が形成された例を示したが、例えば、半導体基板１０をエッチングしてテスト用可動部２０Ｔを形成してもよい。この場合にも、テスト用可動部２０Ｔと可動部２０は電気的に分離される。半導体基板１０をエッチングしてテスト用可動部２０Ｔを形成した例を、図１６に示す。図１６は、電極配線及び絶縁膜を透過して半導体装置を表示した上面図である。図１６においてハッチングを付した領域が、半導体基板１０の上部の一部をエッチングして形成した領域である。

図１６に示した半導体装置では、バネ部２２Ｔが、半導体基板１０の上部の一部をエッチングして形成される。これに対し、バネ部２２は、埋め込み半導体膜７００の一部をエッチングして形成される。したがって、例えばバネ部２２Ｔが単結晶シリコン膜からなり、バネ部２２がポリシリコン膜からなる。単結晶シリコン膜とポリシリコン膜とでは、外力による変形のしやすさが異なる。例えば、単結晶シリコン膜は特定の方向に変形しやすいのに対し、ポリシリコン膜はアモルファスであるため、どの方向にも同じように変形する。このため、図１６に示した半導体装置は多軸加速度センサ等には好ましくない。

一方、図１３に示した半導体装置では、バネ部２２とバネ部２２Ｔは同一の材料（例えばポリシリコン膜）からなり、可動部分の中心に絶縁分離領域４０が配置される。このため、どの方向についてもバネ部２２とバネ部２２Ｔは変形のしやすさが等しく、検出精度が高い。

なお、絶縁分離領域４０が凹部１００の外縁部近傍にある場合は、図１７に示すように、リリースエッチングによって分離柱４０１の下面は、下に凹の曲線形状に削られる。この形状は、リリースエッチングのエッチング速度に依存する。図１に示した半導体装置においては、分離柱４０１の下面は図１７に示した場合と同様に曲線形状である。

図４（ａ）、図４（ｂ）〜図１１（ａ）、図１１（ｂ）を参照して説明した半導体装置の製造方法では、固定部２３を介して可動電極２１に接続する電極配線６１は、図１８に示したように、分離柱４０１上の絶縁膜４０３上に配置される。このため、分離柱４０１と可動電極２１とは電気的に分離されて、分離柱４０１の電位を可動電極２１の電位と異なる値にできる。

一方、必要に応じて、図１９に示すように分離柱４０１上の絶縁膜４０３に開口部６００を形成し、電極配線６１を分離柱４０１に接触させてもよい。これにより、分離柱４０１と可動電極２１の電位を同一にできる。

上記のように、分離柱４０１の電位を可動電極２１と同一にしたり、分離柱４０１と可動電極２１とを電気的に分離したりすることは、任意に設定可能である。また、可動電極２１と電気的に分離した分離柱４０１を任意の電位に設定することもできる。したがって、半導体装置に生じる浮遊容量等によって検知精度が影響を受けないように、必要に応じて分離柱４０１と可動電極２１の電位関係を調整することができる。

なお、絶縁分離領域４０の上面全体に電極配線６１を配置した場合に、線膨張係数の差によって絶縁分離領域４０に反りが生じることがある。この反りを防止するために、例えば図２０に示すように、分離柱４０１上の絶縁膜４０３上に２つの開口部６０１、６０２を形成し、分離柱４０１を介して可動電極２１の電圧値を伝搬させてもよい。図２０に示したような分離柱４０１上の電極配線６１を分割した構造であれば、線膨張係数の差によって絶縁分離領域４０に反りが生じることを抑制できる。このとき、可動電極２１と分離柱４０１は同電位になる。

なお、可動部２０及び固定電極３０が梁型形状であるため、リリースエッチング時にエッチャントが可動部２０及び固定電極３０の横方向（短手方向）から回り込んで、可動部２０、固定電極３０及び分離柱４０１と半導体基板１０とを分離する。このため、凹部１００は深くする必要がない。

図２１に、分離柱４０１の短手方向に沿った図１８の断面構造を示す。既に説明したように、リリースエッチングによって、分離柱４０１の下面の中心部が凹部に向かって突起し、且つ半導体基板１０の分離柱４０１の突起部に対向する表面が突起する。

図２２に示すように、分離柱４０１の中央部においては分離柱４０１が両側の分離絶縁膜４０２に接している。しかし、分離柱４０１の下面の中心部が凹部に向かって突起しているため、図２３に示すように、分離柱４０１の下端においては分離柱４０１は分離絶縁膜４０２に接していない。

図２４に本発明の実施形態の変形例に係る半導体装置を示す。図１（ｂ）に示した半導体装置では、凹部１００を形成するリリースエッチングにより、分離柱４０１の下面が凹部１００で露出している。図２４に示した半導体装置では、可動電極２１と支持体７０とを電気的に分離する絶縁分離領域４０の分離柱４０１が、半導体基板１０に接続していることが、図１（ｂ）と異なる。その他の構成については、図１に示した実施形態と同様である。

図２４に示した半導体装置は、絶縁分離領域４０の分離柱４０１の底部と半導体基板１０とが接続した状態において凹部１００を形成するリリースエッチングを終了させることにより、実現できる。例えば、分離柱４０１の幅を数十μｍ程度に広くすること等により、分離柱４０１の底部と半導体基板１０とが接続した状態で凹部１００を形成できる。

また、図２５に示したように、分離柱４０１の上部に形成された絶縁膜を除去して形成された開口部６００を介して、分離柱４０１と電極配線６１を接続してもよい。これにより、半導体基板１０と可動電極２１が同電位になり、可動電極２１の電位が固定される。これにより、半導体装置の精度が向上する。

既に説明したように、幅を一定の値以下に維持して深い溝を形成し、溝を絶縁性材料で均一に充填することが困難である。例えば、溝が狭い場合には、堆積により溝を埋め込む方法では溝内部に絶縁性材料のない空間（ボイド）が形成されやすい。また、熱酸化法による場合でも、溝の開口部の方が底部よりも酸化速度が一般には速いため、溝内部にボイドが形成されやすい。更に、溝を深くするために溝の幅を広くした場合には、熱酸化法によって溝を埋め込むことが困難である。したがって、関連技術におけるアイソレーション用の溝に絶縁性材料を充填して絶縁分離領域を形成する方法では、可動部の厚さが溝の深さに制限され、その結果、ＭＥＭＳ素子の感度が制限される。

一方、図４（ａ）、図４（ｂ）〜図１１（ａ）、図１１（ｂ）を参照して説明した製造方法によれば、半導体基板１０の一部を残して形成した分離柱４０１の側面に分離絶縁膜４０２を形成することによって、可動部２０及び固定電極３０と支持体７０とを電気的に分離する絶縁分離領域４０を配置する。溝を形成する工程や溝を絶縁性材料で埋め込む工程とは異なり、分離柱４０１を形成する場合にはプロセス的な制限なく分離柱４０１を高くできる。その結果、可動部２０及び固定電極３０を厚く形成でき、検出感度を向上できる。

このため、例えば図２６〜図２７に示すような、上面絶縁膜５４Ａをエッチングマスクに用いて半導体基板１０Ａの表面に形成した分離溝４００を、絶縁物４０Ａで埋め込んで絶縁分離領域を形成する関連技術に比べて、本発明の実施形態に係る半導体装置の製造方法によれば、可動電極２１及び固定電極３０を厚くできる。したがって、絶縁分離領域に起因するＭＥＭＳ素子の感度の制限が抑制され、検知感度の高い半導体装置を提供することができる。

更に、溝を絶縁性材料で埋め込んで絶縁分離領域を形成する場合とは異なり、半導体基板１０の一部を分離柱４０１に使用する半導体装置では、絶縁分離領域４０内部にボイドが形成されるおそれがない。このため、絶縁分離領域４０の機械的強度が高く、信頼性を向上できる。

また、溝を絶縁膜で埋め込んで絶縁分離領域を形成する場合には、溝内部にボイドが形成されないように、絶縁膜を厚く形成する必要がある。このため、絶縁分離領域の絶縁膜の埋め込みと可動電極及び固定電極の側面絶縁膜の形成とを同時に行う場合には、側面絶縁膜の膜厚が厚くなる。これに対し、本発明の実施形態に係る半導体装置の分離絶縁膜４０２の膜厚は、既に述べたように例えば０．１〜０．３μｍ程度である。このため、可動電極２１と固定電極３０を密に配置することが可能であり、検出感度が向上する。

＜第１の変形例＞
分離柱４０１と分離絶縁膜４０２からなる絶縁分離領域４０によって、可動電極２１及び固定電極３０と支持体７０とがそれぞれ電気的に分離された、本発明の実施形態に係る半導体装置の他の製造方法を、図２８〜図３９を参照して以下に説明する。図２８〜図３９は、図１（ａ）のＩ−Ｉ方向に沿った位置に対応する断面図である。

（イ）図２８に示すような、半導体基板１０、絶縁体層１１及び半導体層１２を積層した積層体を用意する。例えば、半導体基板１０がＳｉ基板、絶縁体層１１がＳｉＯ₂膜、半導体層１２がポリシリコン膜であるＳＯＩ構造体を用意する。ただし、半導体基板１０や半導体層１２の材料は、ＳｉＣ、ＳｉＧｅ、ＧａＮ等の化合物系を含む半導体材料全般から選択可能である。後述するように、半導体層１２を加工して可動部２０や固定電極３０を形成する。このため、半導体層１２の膜厚は、可動部２０や固定電極３０に所望の厚さに設定され、例えば３０μｍ〜１００μｍ程度である。絶縁体層１１の一部は下面絶縁膜５０として使用される。絶縁体層１１には、例えば膜厚０．１〜２．０μｍ程度のＳｉＯ₂膜、ＳｉＮ膜、或いはＳｉＯ₂膜とＳｉＮ膜との積層体等が採用可能である。

（ロ）熱酸化法或いはＣＶＤ法等を用いて、半導体層１２上に上面絶縁膜５４を形成する。上面絶縁膜５４には、例えば膜厚が０．５μｍ〜４．０μｍ程度のＳｉＯ₂膜等が採用可能である。そして、フォトリソグラフィ技術とエッチング技術等を用いて上面絶縁膜５４をパターニングし、図２９に示すように、分離柱４０１を形成する位置の上面絶縁膜５４を除去する。図示を省略するが、コンタクト電極８０を形成する位置の上面絶縁膜５４も除去する。

（ハ）図３０に示すように、上面絶縁膜５４をマスクにして絶縁体層１１の表面が露出するまで半導体層１２の一部をエッチングして、分離溝４００を形成する。半導体層１２のエッチングには、Ｄ−ＲＩＥ法を用いたボッシュ法や、ウェットエッチング法等が採用可能である。そして、図３１に示すように、分離溝４００の表面に分離絶縁膜４０２を形成する。その後、例えば異方性エッチング等によって、図３２に示すように分離溝４００の底面に露出した絶縁体層１１を除去する。

（ニ）図３３に示すように、エピ選択成長等により分離溝４００を半導体膜で埋め込んで、分離柱４０１を形成する。図示を省略するが、同時にコンタクト電極８０が形成される。その後、図３４に示すように、半導体基体の表面に絶縁膜を形成する。これにより、上面絶縁膜５４が厚くなり、分離柱４０１の上面に絶縁膜４０３が形成される。

（ホ）図３５に示すように、フォトリソグラフィ技術等を用いて上面絶縁膜５４を選択的にエッチングし、上面絶縁膜５４を所望のパターンに形成する。具体的には、可動部２０、固定電極３０、絶縁分離領域４０、支持体７０及びコンタクト電極８０を形成する領域上の上面絶縁膜５４を残して、上面絶縁膜５４を除去する。そして、図３６に示すように、上面絶縁膜５４をエッチング用マスクに用いて半導体層１２の一部をエッチング除去し、側面溝５００を形成する。これにより、絶縁分離領域４０をそれぞれ介して、半導体基板１０の中央領域上に配置された半導体層１２の一部である可動部２０及び固定電極３０が、半導体基板１０の周辺領域上に配置された半導体層１２である支持体７０と接続する。

（ヘ）図３７に示すように、側面溝５００に露出した可動部２０及び固定電極３０の側面に、側面絶縁膜５２を形成する。側面絶縁膜５２は、膜厚が例えば０．１μｍ〜１μｍ程度のＳｉＯ₂膜やＳｉＮ膜等の絶縁膜である。側面絶縁膜５２の形成には、熱酸化法やＣＶＤ法が使用可能である。図３７の断面図に対応する半導体装置の上面図は、図８（ａ）と同様である。

（ト）異方性エッチングによって側面溝５００の底部に露出した絶縁体層１１を除去する。これにより、図３８に示すように、側面溝５００の底部に半導体基板１０の表面が露出する。一方、可動部２０及び固定電極３０の下面には、下面絶縁膜５０として絶縁体層１１の一部が残る。

（チ）図３９に示すように、側面絶縁膜５２及び下面絶縁膜５０をマスクにして、半導体基板１０の上部の一部を等方性エッチングによってエッチング（リリースエッチング）し、凹部１００を形成する。このリリースエッチングにより、可動部２０及び固定電極３０と半導体基板１０が分離され、凹部１００上方に可動部２０及び固定電極３０が配置される。以上により、本発明の実施形態に係る半導体装置が完成する。

なお、上記では説明を省略したが、図３９を参照して説明したリリースエッチングの前に、図１０（ａ）、図１０（ｂ）を参照して説明した方法と同様にして開口部６００、６１０、６２０、６３０を形成する。そして、図１１（ａ）、図１１（ｂ）を参照して説明した方法と同様にして開口部６１０を介して可動部２０と接続する電極配線６１、開口部６２０を介して固定電極３０と接続する電極配線６２、及び、開口部６３０を介して支持体７０と接続し、開口部６００を介してコンタクト電極８０と接続する電極配線６３を形成する。

また、可動電極２１と支持体７０とを電気的に分離する絶縁分離領域４０の分離柱４０１の底部と半導体基板１０とが接続した状態でリリースエッチングを終了することにより、図２４や図２５と同様に、分離柱４０１と半導体基板１０とが接続した状態で凹部１００を形成してもよい。

上記のように、図２８〜図３９を参照して説明した製造方法によっても、本発明の実施の形態に係る半導体装置を製造することができる。以上に説明した第１の変形例に係る半導体装置の製造方法は、半導体基板１０、絶縁体層１１及び半導体層１２を積層した積層体を使用し、半導体層１２から支持体７０を形成すること、絶縁体層１１の一部を下面絶縁膜５０に使用すること、分離柱４０１を半導体基板１０上に選択成長により形成すること等が、図４（ａ）、図４（ｂ）〜図１１（ａ）、図１１（ｂ）を参照して説明した製造方法と異なる。

＜第２の変形例＞
本発明の実施形態に係る半導体装置の更に他の製造方法を、図４０〜図５５を参照して以下に説明する。図４０〜図５５は、図１（ａ）のＩ−Ｉ方向に沿った位置に対応する断面図である。

（イ）図４０に示すように、熱酸化法或いはＣＶＤ法等を用いて、半導体基板１０の上面に下面絶縁膜５０を形成する。半導体基板１０はＳｉ基板等である。下面絶縁膜５０は、例えば膜厚０．５μｍ〜２．０μｍ程度のＳｉＯ₂膜等である。

（ロ）フォトリソグラフィ技術等を用いて、図４１に示すように、分離柱４０１を形成する位置の下面絶縁膜５０を除去して、溝９００を形成する。図示を省略するが、コンタクト電極８０を形成する位置の下面絶縁膜５０も除去する。次いで、溝９００を半導体膜で埋め込む。例えば、図４２に示すように、溝９００を埋め込むようにしてポリシリコンのコンタクト膜９０を下面絶縁膜５０上に堆積させる。その後、ＣＭＰ法等により、図４３に示すように、下面絶縁膜５０の表面が露出するまでコンタクト膜９０の上部をエッチングする。後述するように、コンタクト膜９０は、コンタクト電極８０と半導体基板１０とを電気的に接続する。

（ハ）図４４に示すように、下面絶縁膜５０及びコンタクト膜９０上に、張り合わせ半導体基板７１０を張り合わせる。張り合わせ半導体基板７１０には、Ｓｉ基板等が採用可能である。次いで、熱酸化法或いはＣＶＤ法等を用いて、図４５に示すように、張り合わせ半導体基板７１０の表面に絶縁膜４１０を形成する。絶縁膜４１０には、例えばＳｉＯ₂膜等が採用可能である。

（ニ）その後、フォトリソグラフィ技術とエッチング技術等を用いて絶縁膜４１０をパターニングして、図４６に示すように、分離柱４０１を形成する位置の絶縁膜４１０を残す。つまり、絶縁膜４１０を残す位置は、溝９００を形成した位置に対応する。次いで、絶縁膜４１０をマスクにして張り合わせ半導体基板７１０の上部の一部を下面絶縁膜５０が露出するまでエッチングし、図４７に示すように、半導体からなる分離柱４０１を形成する。分離柱４０１は、コンタクト膜９０を介して半導体基板１０に接続する。このとき、図示を省略するが、分離柱４０１と同様にしてコンタクト電極８０が形成され、コンタクト電極８０はコンタクト膜９０を介して半導体基板１０に接続する。例えば、分離柱４０１及びコンタクト電極８０の高さは３０μｍ〜１００μｍ程度、幅は数μｍ程度である。張り合わせ半導体基板７１０のエッチングには、Ｄ−ＲＩＥ法を用いたボッシュ法や、ウェットエッチング法等が採用可能である。

（ホ）絶縁膜４１０を除去した後、熱酸化法或いはＣＶＤ法等を用いて分離柱４０１及びコンタクト電極８０の表面に絶縁膜を形成する。具体的には、図４８に示すように、分離柱４０１の上面に絶縁膜４０３が形成され、分離柱４０１の側面に分離絶縁膜４０２が形成される。図示を省略するが、コンタクト電極８０の側面にも分離絶縁膜４０２が形成される。分離絶縁膜４０２の膜厚は、例えば０．１〜０．３μｍ程度である。

（ヘ）下面絶縁膜５０上に埋め込み半導体膜７００を形成して、分離柱４０１と分離絶縁膜４０２からなる絶縁分離領域４０、及びコンタクト電極８０を埋め込み半導体膜７００によって埋め込む。例えば、エピタキシャル成長法等によりポリシリコン膜を半導体基板１０上に堆積させて、埋め込み半導体膜７００を形成する。その後、図４９に示すように、ＣＭＰ法等により分離柱４０１上の絶縁膜４０３の表面が露出するまで埋め込み半導体膜７００の上部をエッチングする。

（ト）図５０に示すように、埋め込み半導体膜７００上に上面絶縁膜５４を形成する。上面絶縁膜５４には、例えば膜厚０．５μｍ〜４．０μｍ程度のＳｉＯ₂膜や、ＳｉＯ₂膜とＳｉＮ膜との積層体を採用可能である。

（チ）図５１に示すように、フォトリソグラフィ技術を用いて上面絶縁膜５４を選択的にエッチングし、上面絶縁膜５４を所望のパターンに形成する。具体的には、可動部２０、固定電極３０、絶縁分離領域４０、支持体７０及びコンタクト電極８０を形成する領域上の上面絶縁膜５４を残す。そして、上面絶縁膜５４をエッチング用マスクに用いて埋め込み半導体膜７００の一部をエッチング除去し、図５２に示すように、可動部２０及び固定電極３０の側面が露出する側面溝５００を形成する。その後、図５３に示すように、側面溝５００の表面、即ち可動部２０及び固定電極３０の側面に側面絶縁膜５２を形成する。側面絶縁膜５２は、膜厚が例えば０．１μｍ〜１μｍ程度の、ＳｉＯ₂膜やＳｉＮ膜等の絶縁膜である。側面絶縁膜５２の形成には、熱酸化法やＣＶＤ法が使用可能である。上記の工程により、絶縁分離領域４０をそれぞれ介して、埋め込み半導体膜７００の一部である可動部２０及び固定電極３０が、半導体基板１０の周辺領域上の埋め込み半導体膜７００である支持体７０と接続する。

（リ）異方性エッチングによって側面溝５００の底部に露出した下面絶縁膜５０を除去する。これにより、図５４に示すように、側面溝５００の底部に半導体基板１０の表面が露出する。一方、可動部２０、固定電極３０及びコンタクト電極８０の下面には、下面絶縁膜５０が残る。

（ヌ）側面絶縁膜５２及び下面絶縁膜５０をマスクにして、半導体基板１０の上部の一部を等方性エッチングによってエッチング（リリースエッチング）し、凹部１００を形成する。このリリースエッチングにより、図５５に示すように、可動部２０及び固定電極３０と半導体基板１０が分離され、可動部２０及び固定電極３０の下面に配置された下面絶縁膜５０が露出される。これにより、凹部１００上方に可動部２０及び固定電極３０が配置される。このとき、分離柱４０１の下面に配置されたコンタクト膜９０はエッチング除去されるが、コンタクト電極８０の下面に配置されたコンタクト膜９０はエッチングされない。このため、コンタクト電極８０と半導体基板１０とは、コンタクト膜９０を介して電気的に接続される。以上により、本発明の実施形態に係る半導体装置が完成する。

なお、上記では説明を省略したが、図５５を参照して説明したリリースエッチングの前に、図１０（ａ）、図１０（ｂ）を参照して説明した方法と同様にして開口部６００、６１０、６２０、６３０を形成する。そして、図１１（ａ）、図１１（ｂ）を参照して説明した方法と同様にして開口部６１０を介して可動部２０と接続する電極配線６１、開口部６２０を介して固定電極３０と接続する電極配線６２、及び、開口部６３０を介して支持体７０と接続し、開口部６００を介してコンタクト電極８０と接続する電極配線６３を形成する。

また、可動電極２１と支持体７０とを電気的に分離する絶縁分離領域４０の分離柱４０１の底部と半導体基板１０とが接続した状態でリリースエッチングを終了することにより、図２４や図２５と同様に、分離柱４０１と半導体基板１０とが接続した状態で凹部１００を形成してもよい。この場合、分離柱４０１と半導体基板１０とは、コンタクト膜９０を介して電気的に接続される。

上記に説明したように、第２の変形例に係る半導体装置の製造方法は、半導体基板１０に張り合わせた張り合わせ半導体基板７１０を用いて分離柱４０１を形成することが、図４（ａ）、図４（ｂ）〜図１１（ａ）、図１１（ｂ）を参照して説明した製造方法と異なる点である。図４０〜図５５を参照して説明した製造方法によっても、分離柱４０１と分離柱４０１からなる絶縁分離領域４０によって、可動電極２１及び固定電極３０と支持体７０とがそれぞれ電気的に分離された本発明の実施形態に係る半導体装置を製造することができる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

既に述べた実施形態の説明においては、半導体装置が加速度センサである例を示したが、加速度センサに限られず、外力に応じて変位する構造を利用して物理量を検出する種々のセンサ等に本発明は適用可能である。例えば、角速度センサ、圧力センサ、力センサ等にも本発明は適用可能である。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の半導体装置は、可動部を有する半導体センサを製造する製造業を含む電子機器産業に利用可能である。

１０…半導体基板
１１…絶縁体層
１２…半導体層
２０…可動部
２０Ｔ…テスト用可動部
２１、２１Ｔ…可動電極
２２、２２Ｔ…バネ部
２３、２３Ｔ…固定部
３０…固定電極
３０Ｔ…テスト用固定電極
４０…絶縁分離領域
５０…下面絶縁膜
５２…側面絶縁膜
５４…上面絶縁膜
６１、６１Ｔ、６２、Ｔ６２、６３…電極配線
７０…支持体
８０…コンタクト電極
９０…コンタクト膜
１００…凹部
４００…分離溝
４０１…分離柱
４０２…分離絶縁膜
４０３…絶縁膜
４１０…絶縁膜
５００…側面溝
６００、６０１、６１０、６２０、６３０…開口部
７００…半導体膜
７１０…張り合わせ半導体基板
９００…溝

Claims

上面に凹部が形成された半導体基板と、
前記凹部を囲むように前記半導体基板上に配置された支持体と、
前記凹部上方に配置された可動電極を有し、前記可動電極より離間した位置において前記支持体に固定された梁型の可動部と、
前記可動電極に対向して前記凹部上方に配置され、前記支持体に固定された梁型の固定電極と、
半導体からなる分離柱と該分離柱の側面に配置された分離絶縁膜を有し、前記可動電極及び前記固定電極と前記支持体間にそれぞれ配置され、前記可動電極及び前記固定電極と前記支持体とを電気的に分離する絶縁分離領域と
を備え、
前記絶縁分離領域は、前記可動部の下面から上面に至るまで、前記半導体基板の一部を挟み込むことにより連続的に形成され、
前記半導体基板と前記分離柱の結晶方位が同一であることを特徴とする半導体装置。
前記可動電極と前記支持体とを分離する前記絶縁分離領域の前記分離柱が、前記半導体基板に接続していることを特徴とする請求項１に記載の半導体装置。
前記可動部と前記支持体との接続部分が可撓性を有するバネ形状であることを特徴とする請求項１又は２に記載の半導体装置。
前記可動電極と前記固定電極とが交差指状に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
前記分離柱の下面が前記凹部で露出し、該下面の中心部が前記半導体基板に向かって突起していることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
下部で前記半導体基板と接続し、上部が前記支持体と電気的に接続するコンタクト電極を更に備えることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
前記半導体基板と前記コンタクト電極の結晶方位が同一であることを特徴とする請求項６に記載の半導体装置。
可動電極を有する可動部と、前記可動電極に対向する固定電極とを備える半導体装置の製造方法であって、
半導体基板上に、半導体からなる分離柱と該分離柱の側面に配置された分離絶縁膜を有する絶縁分離領域を形成するステップと、
前記絶縁分離領域を埋め込むように、前記半導体基板上に埋め込み半導体膜を形成するステップと、
前記埋め込み半導体膜の一部である前記可動部及び前記固定電極が前記絶縁分離領域をそれぞれ介して前記半導体基板の周辺領域上の前記埋め込み半導体膜である支持体と接続するように、前記埋め込み半導体膜の一部をエッチングし、前記可動部及び前記固定電極の側面が露出する側面溝を形成するステップと、
前記可動部及び前記固定電極の側面に側面絶縁膜を形成するステップと、
前記側面絶縁膜をマスクにした等方性エッチングによって前記半導体基板の上部の一部をエッチングして凹部を形成し、前記凹部上に前記可動部及び前記固定電極を配置するステップと
を含むことを特徴とする半導体装置の製造方法。
前記絶縁分離領域を形成するステップが、
前記半導体基板の上部の一部をエッチングして、前記分離柱を形成するステップと、
前記分離柱の側面に分離絶縁膜を配置して絶縁分離領域を形成するステップと
を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
前記絶縁分離領域を形成するステップが、
前記半導体基板に張り合わせ半導体基板を張り合わせ、前記張り合わせ半導体基板の一部をエッチングして、前記分離柱を形成するステップと、
前記分離柱の側面に分離絶縁膜を配置して絶縁分離領域を形成するステップと
を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
前記埋め込み半導体膜上に配置された上面絶縁膜をマスクにして前記埋め込み半導体膜の一部をエッチングし、前記側面溝を形成することを特徴とする請求項８乃至１０のいずれか１項に記載の半導体装置の製造方法。
前記可動電極と前記支持体とを電気的に分離する前記絶縁分離領域の前記分離柱の底部と前記半導体基板とが接続した状態で、前記半導体基板に対する前記等方性エッチングを終了することを特徴とする請求項８乃至１１のいずれか１項に記載の半導体装置の製造方法。
前記埋め込み半導体膜を形成する前に、前記半導体基板の上面に下面絶縁膜を形成するステップと、
前記側面溝の底部に露出した前記下面絶縁膜を除去して、前記半導体基板の表面を露出させ、且つ前記可動部及び前記固定電極の下面に前記下面絶縁膜を残すステップと
を更に含むことを特徴とする請求項８乃至１２のいずれか１項に記載の半導体装置の製造方法。
可動電極を有する可動部と、前記可動電極に対向する固定電極とを備える半導体装置の製造方法であって、
半導体基板、絶縁体層及び半導体層を積層した積層体を用意するステップと、
前記半導体層の一部をエッチングして、分離溝を形成するステップと、
前記分離溝の表面に分離絶縁膜を形成した後に前記分離溝を半導体膜で埋め込んで、半導体からなる分離柱と該分離柱の側面に配置された前記分離絶縁膜を有する絶縁分離領域を形成するステップと、
前記半導体層の一部である前記可動部及び前記固定電極が前記絶縁分離領域をそれぞれ介して前記半導体基板の周辺領域上の前記半導体層である支持体と接続するように、前記半導体層の一部をエッチングし、前記可動部及び前記固定電極の側面が露出する側面溝を形成するステップと、
前記可動部及び前記固定電極の側面に側面絶縁膜を形成するステップと、
前記側面絶縁膜をマスクにした等方性エッチングによって前記半導体基板の上部の一部をエッチングして凹部を形成し、前記凹部上に前記可動部及び前記固定電極を配置するステップと
を含むことを特徴とする半導体装置の製造方法。
前記半導体層上に配置された上面絶縁膜をマスクにして前記半導体層の一部をエッチングし、前記側面溝を形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
前記可動電極と前記支持体とを電気的に分離する前記絶縁分離領域の前記分離柱の底部と前記半導体基板とが接続した状態で、前記半導体基板に対する前記等方性エッチングを終了することを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
前記側面溝の底部に露出した前記絶縁体層を除去して、前記半導体基板の表面を露出させ、且つ前記可動部及び前記固定電極の下面に前記絶縁体層を残すステップを更に含むことを特徴とする請求項１４乃至１６のいずれか１項に記載の半導体装置の製造方法。
上面に凹部が形成された半導体基板と、
前記凹部を囲むように前記半導体基板上に配置された支持体と、
前記凹部上方に配置された可動電極を有し、前記可動電極より離間した位置において前記支持体に固定された梁型の可動部と、
前記可動電極に対向して前記凹部上方に配置され、前記支持体に固定された梁型の固定電極と、
半導体からなる分離柱と該分離柱の側面に配置された分離絶縁膜を有し、前記可動電極及び前記固定電極と前記支持体間にそれぞれ配置され、前記可動電極及び前記固定電極と前記支持体とを電気的に分離する絶縁分離領域と
を備え、
前記絶縁分離領域は、前記可動部の周囲を覆うように、前記可動部の上面、側面、及び下面上に、前記半導体基板の一部を挟み込むことにより連続的に形成され、
前記半導体基板と前記分離柱の結晶方位が同一であることを特徴とする半導体装置。