JP5604873B2 - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP5604873B2 JP5604873B2 JP2009539078A JP2009539078A JP5604873B2 JP 5604873 B2 JP5604873 B2 JP 5604873B2 JP 2009539078 A JP2009539078 A JP 2009539078A JP 2009539078 A JP2009539078 A JP 2009539078A JP 5604873 B2 JP5604873 B2 JP 5604873B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- opening
- resin
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
- H05K3/326—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07321—Aligning
- H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
[関連出願の記載]
本発明は、日本国特許出願:特願2007−283681号(2007年10月31日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、電子装置の製造方法に関し、特に電子素子(例えば半導体素子)をフリップチップ実装した電子装置(例えば半導体装置)の製造方法に関する。
[Description of related applications]
The present invention is based on the priority claim of Japanese Patent Application No. 2007-283681 (filed on Oct. 31, 2007), the entire contents of which are incorporated herein by reference. Shall.
The present invention relates to a method of manufacturing an electronic device, a method of manufacturing an electronic device (e.g., a semiconductor device), particularly the electronic device (e.g., semiconductor element) was flip-chip mounted.
近年、電子素子、特に半導体素子の実装技術においては、小型化・薄型化、信号伝送速度の向上及び多ピン化への対応が求められている。このため、これまで半導体素子と基板との接続にはワイヤボンディング技術が用いられていたが、近年、接続距離短縮及び電極数増加が可能であると共に小型化及び薄型化に適したフリップチップ技術が用いられている。最も一般的なフリップチップ技術は、半導体素子に形成したハンダバンプを基板の電極に直接対向させて半導体素子と基板とを電気的に接続するものである。フリップチップ実装後の接続部を保護するため、通常、半導体素子と基板の間には熱硬化性樹脂が充填される。 In recent years, mounting techniques for electronic devices, particularly semiconductor devices, are required to be smaller and thinner, improve signal transmission speed, and increase the number of pins. For this reason, wire bonding technology has been used to connect a semiconductor element and a substrate, but in recent years, there is a flip chip technology that can shorten the connection distance and increase the number of electrodes and is suitable for downsizing and thinning. It is used. The most common flip-chip technique is to electrically connect a semiconductor element and a substrate by directly facing a solder bump formed on the semiconductor element to an electrode of the substrate. In order to protect the connection part after flip-chip mounting, a thermosetting resin is usually filled between the semiconductor element and the substrate.
しかし、フリップチップ実装には製造上の課題もある。例えば、電極ピッチの微細化に伴い、基板電極と半導体素子バンプの位置合わせ精度を高めなければならないことである。また、基板と半導体素子の間に充填する樹脂は、熱膨張による欠陥の発生を防止するために、熱膨張係数を低下させるためのフィラーを多量に含有する。そのため、樹脂の充填速度が低くなってしまう。そこで、これらの課題に対して、種々の技術が検討されている。 However, flip chip mounting also has manufacturing challenges. For example, with the miniaturization of the electrode pitch, it is necessary to increase the alignment accuracy between the substrate electrode and the semiconductor element bump. Further, the resin filled between the substrate and the semiconductor element contains a large amount of filler for lowering the thermal expansion coefficient in order to prevent generation of defects due to thermal expansion. Therefore, the filling rate of the resin is lowered. Therefore, various techniques have been studied for these problems.
フリップチップ実装の位置合わせ精度を高める技術は、例えば特許文献1及び特許文献2に開示されている。 For example, Patent Document 1 and Patent Document 2 disclose techniques for increasing the alignment accuracy of flip chip mounting.
半導体素子がフリップチップ実装された特許文献1に記載の半導体装置においては、半導体素子のバンプと電気的に接合する実装基板のランドには、バンプの径よりも大きな径を有し、バンプが側壁部に接触し得るようにテーパ状に形成された穴が形成されている。また、特許文献1には、該半導体装置の実装方法として、半導体素子と実装基板との電気的接合前に実装基板面に絶縁性樹脂膜を形成する方法、及び半導体素子と実装基板とを電気的に接合した後に絶縁性樹脂を充填する方法が開示されている。 In the semiconductor device described in Patent Document 1 in which the semiconductor element is flip-chip mounted, the land of the mounting substrate that is electrically bonded to the bump of the semiconductor element has a diameter larger than the diameter of the bump, and the bump is a side wall. The hole formed in the taper shape so that it may contact a part is formed. Further, in Patent Document 1, as a method for mounting the semiconductor device, a method of forming an insulating resin film on the mounting substrate surface before electrical bonding between the semiconductor element and the mounting substrate, and the semiconductor element and the mounting substrate are electrically connected. A method of filling an insulating resin after mechanical joining has been disclosed.
特許文献2に記載の半導体チップの実装方法における半導体チップ実装用基板においては、半導体チップのバンプの配置位置に、最表層の絶縁層を貫通する貫通孔がバンプを挿入可能に形成されていると共に、該貫通孔内にはバンプと接続するための配線が設けられ、最表層の絶縁層は熱可塑性樹脂よりなっている。半導体チップは、この基板の貫通孔内にバンプが挿入されるようにフリップチップ実装される。 In the semiconductor chip mounting substrate in the semiconductor chip mounting method described in Patent Document 2, a through-hole penetrating the outermost insulating layer is formed in the semiconductor chip mounting position so that the bump can be inserted. In the through hole, wiring for connecting to the bump is provided, and the outermost insulating layer is made of a thermoplastic resin. The semiconductor chip is flip-chip mounted so that bumps are inserted into the through holes of the substrate.
樹脂の充填性を改善する技術は、例えば特許文献3及び特許文献4に開示されている。
Techniques for improving resin filling properties are disclosed in, for example,
特許文献3に記載の電極間接続構造体の形成方法においては、半導体チップの電極を覆うように樹脂膜を積層形成し、樹脂膜には、電極に対応する箇所にレーザやフォトリソグラフィを用いて開口部を形成する。次に開口部に金属ペーストを充填した後、該金属ペーストと実装基板の電極とが対向するように位置あわせをして、実装基板に対して半導体チップを搭載する。次に、加熱処理を施すことによって、半導体チップの電極と実装基板の電極とが電気的に接続されると共に、樹脂膜の硬化によって半導体チップと実装基板とが接合される。
In the method for forming an interelectrode connection structure described in
特許文献4に記載の集積回路素子の接続方法においては、集積回路素子の電極パッド又は基板の電極端子の少なくとも一方に弾性変形可能な金属バンプを形成する。集積回路素子又は基板の少なくとも一方に樹脂を塗布した後、金属バンプに対応する位置の樹脂を除去する。そして、電極パッドと電極端子を対向させて、集積回路素子と基板間を圧着することによって、金属バンプを弾性変形させて、集積回路素子と基板とを電気的に接続させている。 In the method for connecting integrated circuit elements described in Patent Document 4, metal bumps that can be elastically deformed are formed on at least one of electrode pads of the integrated circuit elements or electrode terminals of the substrate. After applying the resin to at least one of the integrated circuit element or the substrate, the resin at a position corresponding to the metal bump is removed. The integrated circuit element and the substrate are electrically connected by elastically deforming the metal bumps by pressing the electrode pad and the electrode terminal opposite to each other and crimping the integrated circuit element and the substrate.
なお、上記特許文献1−4の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
以下の分析は、本発明の観点から与えられる。
Note that the entire disclosure of Patent Documents 1-4 is incorporated herein by reference. The following analysis is given by the present invention.
The following analysis is given from the perspective of the present invention.
特許文献1に記載の、半導体素子と実装基板との接合前に絶縁性樹脂膜を形成する実装方法では、半導体素子のバンプと実装基板のランドとの間に絶縁性樹脂が残留し、接続信頼性に欠けるおそれがある。一方で、半導体素子と実装基板との接合後に絶縁性樹脂膜を充填する方法では、樹脂が含有するフィラーのために樹脂充填に時間を要することになる。 In the mounting method described in Patent Document 1 in which an insulating resin film is formed before the semiconductor element and the mounting substrate are bonded, the insulating resin remains between the bumps of the semiconductor element and the land of the mounting substrate. There is a risk of lack of sex. On the other hand, in the method of filling the insulating resin film after bonding the semiconductor element and the mounting substrate, it takes time to fill the resin because of the filler contained in the resin.
特許文献2に記載の実装方法では、バンプと配線が電気的に接続される貫通孔には空隙(ボイド)が存在することになり、接続部分を樹脂で保護することができない。 In the mounting method described in Patent Document 2, there is a void in the through hole where the bump and the wiring are electrically connected, and the connection portion cannot be protected with resin.
特許文献3に記載の形成方法においては、金属ペーストを使用しているが、金属ペーストは電気抵抗が高いと共に接続信頼性も低い。また、金属ペーストにはんだ粉末を使用した場合、フラックスが必要となる。しかし、周囲は樹脂で覆われているためフラックスを洗浄することができないので、フラックス成分として含有させた物質は、金属塩として電極付近に残留し、エレクトロマイグレーション、イオンマイグレーション等の不具合を発生させるおそれがある。
In the forming method described in
特許文献4に記載の接続方法においては、金属バンプの形状・寸法に対応させて樹脂を除去することは困難であるので、例えばフォトリソグラフィ工程のばらつきによりボイド発生や接続不具合が生じることになる。例えば、金属バンプよりも大きな開口が形成された場合、バンプ周囲にボイドが発生することになり、金属バンプが入らないような小さな開口が形成された場合、金属バンプと電極との間に樹脂が噛み込まれ、電気的接続が得られなくなる。 In the connection method described in Patent Document 4, it is difficult to remove the resin in accordance with the shape and dimensions of the metal bumps. For example, voids and connection failures occur due to variations in the photolithography process. For example, if an opening larger than the metal bump is formed, a void is generated around the bump. If a small opening is formed so that the metal bump does not enter, a resin is formed between the metal bump and the electrode. It is bitten and electrical connection cannot be obtained.
本発明の目的は、電気的接続の信頼性が高いフリップチップ実装電子装置の製造方法を提供することである。 An object of the present invention is to provide a method of manufacturing a flip chip mounting electronic device with high electrical connection reliability .
本発明の第1視点によれば、電子素子を実装基板にフリップチップ実装した電子装置の製造方法が提供される。電子装置の製造方法は、表面に電極が形成された基板の該表面上を樹脂で覆う樹脂被覆工程と、電極の少なくとも一部が露出するように、樹脂に、少なくとも一部の幅が電極方向に縮小するテーパ面を有する開口を形成する開口形成工程と、電子素子に、少なくとも一部の幅が電子素子から外方へ縮小するテーパ面を有するバンプを形成するバンプ形成工程と、電極とバンプとを電気的に接続する接続工程と、を含む。開口形成工程において形成した開口の最も広い部分の幅は、バンプ形成工程において形成したバンプの先端の幅より広く、バンプ形成工程において形成したバンプの幅が縮小している部分の高さ方向の中央部分における幅より狭い。開口形成工程において形成した開口のテーパ面の電極に対する角度は、バンプ形成工程において形成したバンプのテーパ面の電極に対する角度より大きい。接続工程においてバンプで開口を押し広げるように電極とバンプとを電気的に接続する。 According to a first aspect of the present invention, a method for manufacturing an electronic device in which an electronic element is flip-chip mounted on a mounting substrate is provided. The method of manufacturing the electronic device includes a resin coating step of covering the surface of the substrate having electrodes formed thereon with a resin, and at least a part of the width of the electrode in the electrode direction so that at least a part of the electrode is exposed. Forming an opening having a tapered surface that is reduced in size, forming a bump having a tapered surface in which at least a part of the width is reduced outward from the electronic device, an electrode and the bump And a connecting step of electrically connecting the two. The width of the widest part of the opening formed in the opening forming process is wider than the width of the tip of the bump formed in the bump forming process, and the center in the height direction of the part where the width of the bump formed in the bump forming process is reduced Narrower than the width at the part. The angle of the taper surface of the opening formed in the opening forming step is larger than the angle of the taper surface of the bump formed in the bump forming step with respect to the electrode. In the connecting process, the electrodes and the bumps are electrically connected so as to widen the openings with the bumps.
本発明の第2視点によれば、電子素子を実装基板にフリップチップ実装した電子装置の製造方法が提供される。電子装置の製造方法は、表面に電極が形成された基板の該表面上を樹脂で覆う樹脂被覆工程と、電極の少なくとも一部が露出するように、樹脂に、少なくとも一部の幅が電極方向に縮小するテーパ面を有する開口を形成する開口形成工程と、少なくとも開口の内壁の少なくとも一部及び開口における電極の露出面に金属膜を形成する金属膜形成工程と、電子素子に、少なくとも一部の幅が電子素子から外方へ縮小するテーパ面を有するバンプを形成するバンプ形成工程と、電極とバンプとを電気的に接続する接続工程と、を含む。開口形成工程において形成した開口の最も広い部分の幅は、バンプ形成工程において形成したバンプの先端の幅より広く、バンプ形成工程において形成したバンプの幅が縮小している部分の高さ方向の中央部分における幅より狭い。開口形成工程において形成した開口のテーパ面の電極に対する角度は、バンプ形成工程において形成したバンプのテーパ面の電極に対する角度より大きい。接続工程においてバンプと金属膜を接触させながら加熱して電極とバンプとを電気的に接続する。 According to a second aspect of the present invention, a method of manufacturing an electronic device in which an electronic element is flip-chip mounted on a mounting substrate is provided. The method of manufacturing the electronic device includes a resin coating step of covering the surface of the substrate having electrodes formed thereon with a resin, and at least a part of the width of the electrode in the electrode direction so that at least a part of the electrode is exposed. An opening forming step of forming an opening having a tapered surface that is reduced to at least, a metal film forming step of forming a metal film on at least a part of the inner wall of the opening and an exposed surface of the electrode in the opening, and at least a part of the electronic device A bump forming step of forming a bump having a tapered surface whose width is reduced outward from the electronic element, and a connecting step of electrically connecting the electrode and the bump. The width of the widest part of the opening formed in the opening forming process is wider than the width of the tip of the bump formed in the bump forming process, and the center in the height direction of the part where the width of the bump formed in the bump forming process is reduced Narrower than the width at the part. The angle of the taper surface of the opening formed in the opening forming step is larger than the angle of the taper surface of the bump formed in the bump forming step with respect to the electrode. In the connecting step, the electrodes and the bumps are electrically connected by heating while contacting the bumps and the metal film.
上記第2視点の好ましい形態によれば、金属膜は、シード層及びめっき層を含む。 According to a preferred embodiment of the second aspect, the metal film includes a seed layer and a plating layer.
上記第2視点の好ましい形態によれば、金属膜形成工程は、シード層を形成する工程と、めっき層を電解めっきによりシード層上に形成する工程と、を含む。 According to a preferred mode of the second aspect, the metal film forming step includes a step of forming a seed layer, a step of forming on the seed layer by electrolytic plating the plating layer.
上記第2視点の好ましい形態によれば、金属膜形成工程は、めっき層をマスクとして、金属膜を形成する部分以外のシード層を除去する工程をさらに含む。 According to a preferred form of the second aspect, the metal film forming step further includes a step of removing the seed layer other than the portion where the metal film is to be formed using the plating layer as a mask.
上記第1視点及び第2視点の好ましい形態によれば、接続工程は、バンプと開口の位置を合わせる位置調節工程と、バンプの先端と電極とが接触するまで電子素子又は実装基板のうち少なくとも一方を他方に対して押圧する押圧工程と、バンプと電極とを金属接合させると共に、樹脂がバンプに応じて変形するように加熱する加熱工程と、を含む。 According to a preferred form of the first and second viewpoints, the connecting step includes at least one of a position adjusting step for aligning the bump and the opening, and an electronic element or a mounting substrate until the tip of the bump contacts the electrode. And a pressing step of pressing one against the other, and a heating step in which the bump and the electrode are metal-bonded and the resin is heated so as to be deformed according to the bump.
上記第1視点及び第2視点の好ましい形態によれば、加熱工程は、樹脂がバンプに応じて変形するための第1加熱工程と、バンプと電極とが金属接合するための第2加熱工程と、を含む。 According to the preferable form of the first and second viewpoints, the heating step includes a first heating step for deforming the resin according to the bump, and a second heating step for metal bonding of the bump and the electrode. ,including.
上記第1視点及び第2視点の好ましい形態によれば、位置調節工程において、実装基板及び電子素子のうち一方を上向きに、他方を下向きにして、実装基板及び電子素子のうち少なくとも一方を保持しながらバンプと樹脂又は金属膜とが接触するまで少なくとも一方を移動させて互いの相対的位置を調節する。押圧工程において、少なくとも一方の保持を解除した後、保持を解除した方を押圧する。 According to a preferred form of the first and second viewpoints, in the position adjusting step, one of the mounting board and the electronic element is directed upward and the other is directed downward, and at least one of the mounting board and the electronic element is held. Then, at least one of the bumps and the resin or metal film is moved until the bumps and the resin or metal film come into contact with each other to adjust the relative positions of the bumps and the resin or metal film. In the pressing step, after releasing at least one of the holdings, the one released from holding is pressed.
上記第1視点及び第2視点の好ましい形態によれば、加熱工程において、電子素子側から加熱することにより樹脂を加熱する。 According to the preferable form of the first and second viewpoints, in the heating step, the resin is heated by heating from the electronic element side.
上記第1視点及び第2視点の好ましい形態によれば、バンプ形成工程において形成したバンプの実装基板側の少なくとも一部は、電子素子側から実装基板の方へ縮径する円錐形状又は円錐台形状である。 According to the preferred form of the first and second viewpoints, at least a part of the mounting board side of the bump formed in the bump forming step has a conical shape or a truncated cone shape whose diameter decreases from the electronic element side toward the mounting board. It is.
上記第1視点及び第2視点の好ましい形態によれば、接続工程において、バンプにおける円錐形状の先端又は円錐台形状の露出した底が、少なくとも、電極と電気的に接続するように電極とバンプとを電気的に接続する。 According to the preferred form of the first and second viewpoints, in the connecting step, the electrode and the bump are arranged such that at least the conical tip or the truncated cone-shaped exposed bottom of the bump is electrically connected to the electrode. Are electrically connected .
上記第1視点及び第2視点の好ましい形態によれば、開口形成工程において形成した開口は、電極方向に縮径する円錐形状又は円錐台形状である。 According to the preferable form of the first viewpoint and the second viewpoint, the opening formed in the opening forming step has a conical shape or a truncated cone shape whose diameter is reduced in the electrode direction.
本発明は、以下の効果のうち少なくとも1つを有する。 The present invention has at least one of the following effects.
本発明によれば、テーパ面を有する樹脂の開口に、開口より広い幅を有するバンプを嵌合させることにより、電子素子と実装基板との接続部分におけるボイドの発生及びバンプと電極間の樹脂の噛みこみを防止することができる。これにより、電子装置における電子素子と実装基板間の電気的接続信頼性を高めることができる。 According to the present invention, a bump having a width wider than the opening is fitted into the opening of the resin having a tapered surface, thereby generating voids in the connection portion between the electronic element and the mounting substrate and the resin between the bump and the electrode. Biting can be prevented. Thereby, the electrical connection reliability between the electronic element and the mounting board in the electronic device can be improved.
本発明によれば、バンプと樹脂の開口の内壁との間に金属膜を介在させることにより、電子装置における電子素子と実装基板間の電気的接続信頼性を高めることができる。 According to the present invention, by interposing the metal film between the bump and the inner wall of the resin opening, it is possible to increase the reliability of electrical connection between the electronic element and the mounting substrate in the electronic device.
本発明によれば、フリップチップ実装前に予め、テーパ面を有する開口を形成することにより、電子素子と実装基板との位置合わせを容易かつ正確に実施することができる。 According to the present invention, an opening having a tapered surface is formed in advance before flip-chip mounting, so that the electronic element and the mounting substrate can be easily and accurately aligned.
本発明によれば、テーパ面を有するバンプを変形させることにより、実装時に掛ける荷重を低く抑えることができる。これにより、ダメージの少ない信頼性のある電子装置を得ることができる。 According to the present invention, the load applied during mounting can be kept low by deforming the bump having the tapered surface. Thereby, a reliable electronic device with little damage can be obtained.
1, 11 電子装置(半導体装置)
2, 12, 22 実装基板
3, 13 電子素子(半導体素子)
4, 14, 24 配線基板
5, 15, 25 電極
6, 16, 26 樹脂
6a,16a,26a 開口
6b,16b 電子素子側樹脂
6c,16c 実装基板側樹脂
7, 17 電極
8, 18 バンプ
19, 29 金属膜
20, 30 レジスト
29a めっき層(第2金属膜)
29b シード層(第1金属膜)
1, 11 Electronic device (semiconductor device)
2, 12, 22
4, 14, 24
29b Seed layer (first metal film)
本発明の第1実施形態に係る電子装置及びその製造方法、並びに実装基板について説明する。本実施形態においては、電子装置の一例として、電子素子として半導体素子を使用した半導体装置及びその製造方法、並びに実装基板について説明する。図1に、第1実施形態に係る、半導体装置の製造方法を説明するための概略断面工程図を示す。図1(a)〜(c)が、本発明の実装方法に使用する実装基板を作製する工程であり、図1(d)〜(e)が、該実装基板に半導体素子を実装する工程である。 An electronic device, a manufacturing method thereof, and a mounting substrate according to a first embodiment of the present invention will be described. In the present embodiment, a semiconductor device using a semiconductor element as an electronic element, a manufacturing method thereof, and a mounting substrate will be described as an example of the electronic device. FIG. 1 is a schematic cross-sectional process diagram for explaining the method for manufacturing a semiconductor device according to the first embodiment. 1A to 1C are steps for producing a mounting substrate used in the mounting method of the present invention, and FIGS. 1D to 1E are steps for mounting a semiconductor element on the mounting substrate. is there.
まず、少なくとも一方の面に電極5が形成されている配線基板4を準備する(図1(a))。
First, a wiring board 4 having an
次に、電極5が形成されている面に、実装する半導体素子と配線基板との接合部分を封止する樹脂6を塗布する(樹脂被覆工程、図1(b))。配線基板4上の樹脂6の厚さは、実装する半導体素子のバンプの高さ・体積、次工程で形成する開口の体積、搭載時のバンプの変形等を考慮し、設定する。その後、乾燥炉において樹脂6を仮硬化させる。
Next, a resin 6 that seals a joint portion between the semiconductor element to be mounted and the wiring board is applied to the surface on which the
次に、電極5の位置に合わせて、電極5の少なくとも一部が露出するように樹脂6に開口(貫通孔)6aを形成して(開口形成工程、図1(c))、本発明の実装基板2を作製する。開口6aの形成には、例えば露光・現像によるフォトリソグラフィ技術を適用することができる。開口6aは、少なくとも一部の幅が電極5に向けて縮径するようなテーパ形状(好ましくは円錐台形状)を有する。開口6aの最も広い部分(外面側)の幅d1(開口6aの基板面に沿った形状が円形の場合には直径)は、実装する半導体素子のバンプ8の先端の幅(図1(d)のd2)より広く形成されている。また、開口6aの最も広い部分の幅d1は、半導体素子のバンプ8の最も広い部分の幅(バンプの半導体素子面に沿った形状が円形の場合には直径)(図1(d)のd3)よりも狭くし、好ましくは、半導体素子のバンプ8の高さ方向の中央部分の幅(図1(d)のd4)よりも狭くする。これにより、バンプ8と電極5との接合の際に、バンプ8のテーパ形状によって開口6aを押し広げることができる。
Next, in accordance with the position of the
また、開口6aの最も狭い部分の幅(図1(d)においては電極5の露出面の幅(径)d5)は、バンプ8の先端の幅(径)(d2)と同じか、バンプ8の先端の幅(径)d2よりも小さいほうが好ましい。これにより、ボイドの発生に対する抑制効果を高めることができる。ただし、接合界面に樹脂6が入り込んでも、金属接合面積が機械的強度、温度サイクル信頼性を十分得ることが可能な最低の面積を有するような場合においては、開口6aの最も狭い部分の幅d5はバンプ8の先端の幅d2よりも大きくてもよい。
Further, the width of the narrowest portion of the
また、開口6aのテーパの傾斜角は、バンプ8のテーパの傾斜角より大きいほうが好ましい。すなわち、開口6aのテーパ面の電極5に対する角度αは、バンプ8のテーパ面の電極5に対する角度βより大きい方が好ましい。これにより、ボイドの発生に対する抑制効果を高めることができる。
Further, the inclination angle of the taper of the
なお、上述のバンプ8の幅及び開口6aの幅は、フリップチップ実装前(すなわち変形前)の幅である。
Note that the width of the bump 8 and the width of the
次に、実装基板2に、半導体素子3を実装する。図2に、第1実施形態に係る電子素子の実装工程のフローチャートを示す。
Next, the
まず、半導体素子3の電極7にバンプ8を形成する(バンプ形成工程)。バンプ8は、少なくとも一部の幅が電極7から外方に向かって縮径したテーパ形状(好ましくは円錐形状又は円錐台形状)を有する。バンプ8の幅は、上述のような開口6aの幅との相対的関係が得られるように設定する。
First, bumps 8 are formed on the
次に、バンプ8が開口6aに挿入されるように、半導体素子3と実装基板2との相対的位置を調節する(位置調節工程;図1(d)、S1)。好ましくは、実装基板2と半導体素子3のうち一方を上向きに、他方を下向きにして、実装基板2と半導体素子3のうち少なくとも一方を保持しながら移動させる。例えば、開口6aが上向きになるように配置し、バンプ8が下向きになるように半導体素子3を吸着保持しながら移動させて、バンプ8と開口6aの位置を合わせる(S2)。実装基板2の樹脂6にバンプ8が接触したことを荷重及び/又は位置により検知したら(S3)、半導体素子3の保持を解除(例えば、吸着保持を停止)し(S4)、半導体素子3が基板面方向(横方向)に自由に動けるようにする。
Next, the relative position between the
次に、この状態のまま、バンプ8の先端と電極5とが接触するまで半導体素子3を実装基板2方向に押し込む(一次加重;S5)。これにより、開口6aに従ってバンプ8が電極5まで誘導され、半導体素子3を実装基板2に対して高精度に位置合わせすることができる。このとき、加熱の有無は、樹脂6の種類によって決定し、加熱するとしても、少なくとも樹脂6が流動状態とならないように加熱する。樹脂6が流動してしまうと、バンプ8と電極5との接合界面に樹脂が入り込み、電気的接続が形成されないおそれが生じるからである。したがって、樹脂6が、加熱しなくてもバンプ8と電極5とが接触するまで変形可能なものである場合には、加熱しないで半導体素子3を押し込むと好ましく、加熱しなくては変形不可能なものである場合には、樹脂6が軟化する温度(流動化する温度未満)まで加熱して半導体素子3を押し込むと好ましい。
Next, in this state, the
バンプ8の先端と電極5との接触は、例えば、半導体素子3(もしくは実装基板2)に掛ける荷重の制御、半導体素子3と実装基板2との相対的位置の検出(制御)、又は半導体素子3(もしくは実装基板2)の移動距離の制御によって得ることができる。これらによって、金属接合を安定させることができる。
The contact between the tip of the bump 8 and the
次に、バンプ8と電極5との接触を維持しながら、加熱する(S6)。これにより、バンプ8の先端と電極5とを金属接合させると共に、樹脂6を流動させて半導体素子3及びバンプ8の形状に沿って変形させ、かつ密着させる。例えば、半導体素子3側から加熱することにより樹脂6を加熱することができる。そして、さらに加熱を続けることによって樹脂6を硬化させ、半導体装置1の製造が完了する(図1(e)、S7)。
Next, heating is performed while maintaining the contact between the bump 8 and the electrode 5 (S6). As a result, the tips of the bumps 8 and the
本実施形態によれば、半導体素子3と実装基板2との接続部分におけるボイドの発生を防止することができる。また、半導体素子3のバンプ8と実装基板2の電極5間における樹脂6の介在を防止することができる。さらに、半導体素子3と実装基板2との位置合わせを容易に実施することができる。
According to the present embodiment, it is possible to prevent the occurrence of voids at the connection portion between the
樹脂6としては、実装基板2と半導体素子3との接続部分を封止するものであれば、いずれの樹脂を使用することができる。例えば、樹脂6は、感光性及び熱硬化性を有する樹脂を使用することができる。感光性及び熱硬化性を有する封止機能を持つ樹脂6としては、活性エネルギー線硬化性樹脂、活性エネルギー線重合開始剤を含有して成る樹脂組成物を用いることができる。
As the resin 6, any resin can be used as long as it seals the connection portion between the mounting substrate 2 and the
活性エネルギー線硬化性樹脂としては、紫外線、電子線、X線等の活性エネルギー線の照射により硬化し、その硬化物が加熱処理により接着硬化性を示すものであればよい。具体的には、例えば、活性エネルギー線の照射による硬化性を呈するフェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フルオレン骨格を有するエポキシ樹脂およびそれらの臭化物等のエポキシ樹脂にアクリル酸、メタクリル酸、クロトン酸、マレイン酸、マレイン酸モノメチル、マレイン酸モノプロピル、マレイン酸モノブチル、ソルビン酸等の不飽和塩基酸を、該不飽和脂肪塩基酸を酸当量/エポキシ当量比で0.5〜1.5の範囲で反応させてエステル化したものが好適に用いられる。特に好ましい不飽和塩基酸としてアクリル酸が挙げられる。このなかで、本発明ではフルオレン骨格を有するエポキシ樹脂およびそれらの臭化物等のエポキシ樹脂を(メタ)アクリレートを反応して得られるフルオレニル基を骨格として有するエポキシアクリレートが特に好ましい。該フルオレン骨格を有するエポキシ樹脂としては、例えば特公平7−91365号公報の特許請求の範囲に記載された構造のもの、より具体的には同公報第3頁第左欄35〜同第3頁右欄第1行、同実施例に記載されたものがあげられ、一例として新日鉄化学(株)製EFS300を用いることができる。該フルオレン骨格を有するエポキシ樹脂を用いて得られる回路基板は同公報に記載のように物性、特に耐熱性、表面硬度、靱性に優れているので好ましい。このようにして得られた活性エネルギー線硬化性樹脂はアルカリ現像可能とする為に、さらに上記樹脂にフタル酸、無水フタル酸、マレイン酸、無水マレイン酸、シュウ酸、アジピン酸、クエン酸等の多塩基酸を反応させるとよい。この場合、得られる樹脂の酸価を20〜150にすることが好ましい。活性エネルギー線重合開始剤は活性エネルギー線の照射によりラジカルを発生するものであり、水素引き抜き反応、ラジカル開裂反応などの開始剤自身の物性により活性エネルギー線硬化性樹脂の重合を促進させることができる。水素引き抜き型の代表物質は、ベンゾフェノン類である。ラジカル開裂型の例として、ベンジルジメチルケタール類が挙げられる。更に、チオキサントン系の化合物も用いられる。具体的にはベンゾフェノン、4,4’−ジメチルアミノベンゾフェノン、4,4’−ジエチルアミノベンゾフェノン、2−エチルアントラキノン、tert−ブチルアントラキノン、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、2,2−ジメトキシ−2−フェニルアセトフェノン、2,2−ジエトキシアセトフェノン、2−クロロチオキサントン、ジエチルチオキサントン、2−ヒドロキシ−2−メチルプロピオフェノン、4−イソプロピル−2−ヒドロキシ−2−メチルプロピオフェノンなどがあり、これらのうちの一種または2種以上を活性エネルギー線硬化性樹脂固形分に対して3〜20重量%の割合で配合するのが好ましい。希釈剤としては光重合性モノマーまたは有機溶剤が使用できる。光重合性モノマーの代表的なものとしては、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、N−ビニルピロリドン、アクリロイルモルフオリン、メトキシテトラエチレングリコールアクリレート、メトキシポリエチレングリコールアクリレート、ポリエチレングリコールジアクリレート、N,N−ジメチルアクリルアミド、N−メチロールアクリルアミド、N,N−ジメチルアミノプロピルアクリルアミド、N,N−ジメチルアミノエチルアクリレート、N,N−ジメチルアミノプロピルアクリレート、メラミンアクリレート、または上記アクリレートに対応するメタクリレート類等の水溶性モノマー、およびジエチレングリコールジアクリレート、トリエチレングリコールジアクリレート、プロピレングリコールジアクリレート、ジプロピレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ポリプロピレングリコールジアクリレート、フェノキシエチルアクリレート、テトラヒドロフルフリルアクリレート、ジクロヘキシルアクリレート、トリメチロールプロパンジアクリレート、トリメチロールプロパントリアクリレート、グリセリンジグリシジルエーテルジアクリレート、グリセリントリグリシジルエーテルトリアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、イソボルネオリルアクリレート、シクロペンタジエンのモノ−あるいはジ−アクリレートまたは上記アクリレートに対応する各メタクリレート類、多塩基酸とヒドロキシアルキル(メタ)アクリレートとのモノ−、ジ−、トリ−またはそれ以上のポリエステル等の非水溶性モノマーがある。この共重合性モノマーは活性エネルギー線硬化樹脂固形分に対して10〜60重量%、好ましくは20〜40重量%の割合で配合できる。この活性エネルギー線硬化性樹脂は通常有機溶剤に溶解させた塗布液の形で用いるのが実用的であり、このような溶剤は公知のものが用いられ、例えばエチレングリコールモノエチルエーテル、エチレングリコールモノエチルエーテルアセテート、エチレングリコールモノブチルエーテル、エチレングリコールモノブチルエーテルアセテート、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、メチルエチルケトン、メチルイソブチルケトン、1,1,1−トリクロロエタン、トリクロロエチレンなどの1種または2種以上を混合して用いることができる。またフェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂等のエポキシ基を有する熱硬化成分が接着向上剤として好適に用いられる。この熱硬化成分は、活性エネルギー線硬化性樹脂固形分に対して5〜40重量%、好ましくは10〜30重量%の割合で配合できる。
Any active energy ray-curable resin may be used as long as it is cured by irradiation with active energy rays such as ultraviolet rays, electron beams, and X-rays, and the cured product exhibits adhesive curability by heat treatment. Specifically, for example, a phenol novolac type epoxy resin, a cresol novolac type epoxy resin, a glycidylamine type epoxy resin, a biphenyl type epoxy resin, an epoxy resin having a fluorene skeleton, and bromides thereof exhibiting curability by irradiation with active energy rays An epoxy resin such as acrylic acid, methacrylic acid, crotonic acid, maleic acid, monomethyl maleate, monopropyl maleate, monobutyl maleate, sorbic acid, etc. What was esterified by making it react in the range of 0.5-1.5 by an epoxy equivalent ratio is used suitably. A particularly preferred unsaturated basic acid is acrylic acid. Among them, in the present invention, epoxy resins having a fluorenyl group as a skeleton obtained by reacting an epoxy resin having a fluorene skeleton and an epoxy resin such as bromide thereof with (meth) acrylate are particularly preferable. The epoxy resin having a fluorene skeleton has, for example, the structure described in the claims of Japanese Patent Publication No. 7-91365, more specifically, the third page of the same publication,
樹脂6は、膨張係数を調整するために適宜フィラーを含有させることもできる。ただし、感光性樹脂を使用し、リソグラフィ技術を適用するため、解像度を低下させないように(所望の開口が得られるように)その含有率を調整する必要がある。例えば、フィラー含有率は10%〜30%に設定すると好ましい。 The resin 6 can also contain a filler as appropriate in order to adjust the expansion coefficient. However, since the photosensitive resin is used and the lithography technique is applied, it is necessary to adjust the content ratio so as not to reduce the resolution (so that a desired opening can be obtained). For example, the filler content is preferably set to 10% to 30%.
なお、図1においては、バンプ8の形状は変化していないが、これは実装時にバンプ8が変形しないことを意味するものではない。 In FIG. 1, the shape of the bump 8 is not changed, but this does not mean that the bump 8 is not deformed during mounting.
次に、本発明の第2実施形態に係る電子装置及びその製造方法、並びに実装基板について説明する。図3に、第2実施形態に係る電子装置の製造方法を説明するための概略断面工程図を示す。本実施形態においても、第1実施形態と同様に、電子素子として半導体素子を使用する。図3(a)〜(c)までは、第1実施形態に係る図1(a)〜(c)と同様である。 Next, an electronic device, a manufacturing method thereof, and a mounting substrate according to a second embodiment of the present invention will be described. FIG. 3 is a schematic cross-sectional process diagram for explaining the method for manufacturing the electronic device according to the second embodiment. Also in the present embodiment, a semiconductor element is used as an electronic element, as in the first embodiment. FIGS. 3A to 3C are the same as FIGS. 1A to 1C according to the first embodiment.
次に、無電解めっきにより、樹脂16面上(開口16aの内壁含む)及び電極15の露出面上に金属膜19を形成する(図3(d))。金属膜19は電極15と電気的に接続されている。次に、開口16aにおいて金属膜19を残す部分をレジスト20で保護する(図3(e))。金属膜19を残す部分は、少なくとも電極15の露出面及び開口16aの内壁の少なくとも一部である。また、電極15の露出面に形成された金属膜19と開口16aの内壁に形成された金属膜19とは電気的に接続されている(一体化している)。次に、エッチングにより、金属膜19の不要部分を除去した後、レジスト20を除去し、実装基板12を作製する(図3(f))。
Next, a
開口16aないし金属膜19によって形成される開口の形態(形状・寸法等)及び半導体素子13のバンプ18の形態(形状・寸法等)との相対的関係は、上記第1実施形態と同様である。
The relative relationship between the form (shape, dimensions, etc.) of the openings formed by the
次に、実装基板12に、半導体素子13を実装する。図4に、第2実施形態に係る電子素子の実装工程のフローチャートを示す。図4のS11〜S14は、図2のS1〜S4と同様である。
Next, the
図3(g)は、図4のS11〜S14までは、第1実施形態に係る図1(d)と同様である。次に、半導体素子13を実装基板12方向に所定量(所定位置まで)もしくは所定荷重押し込み、バンプ18と金属膜19との接触面積を増大させる(S15)。半導体素子13を押し込むときには、バンプ18と金属膜19との接触が確保される前に加熱しないほうが好ましい。加熱により樹脂16が流動してしまうと、金属膜19の形状が保持されなくなるので、バンプ18と金属膜19との接触を十分に得ることができなくなってしまうからである。したがって、樹脂16は適度な硬度を有すると好ましく、加熱せずに、押圧によってバンプ18を塑性変形させながら、あるいは樹脂16を変形させながらバンプ18と金属膜19との接触面積を増大させると好ましい。
FIG. 3G is the same as FIG. 1D according to the first embodiment from S11 to S14 in FIG. Next, the
バンプ18と金属膜19との接触は、例えば、半導体素子13(もしくは実装基板12)に掛ける荷重の制御、半導体素子13と実装基板12との相対的位置の検出(制御)、又は半導体素子13(もしくは実装基板12)の移動距離の制御によって得ることができる。好ましくは、半導体素子13を所定量実装基板12方向へ移動させる。
The contact between the
次に、バンプ18と金属膜19との接触を維持しながら(好ましくは接触面積がさらに増大するようにしながら)、樹脂16が流動する程度まで1次加熱する(S16)。これにより、樹脂16がバンプ18に応じて変形し、金属膜19との金属接触を増大させると共に、ボイドの発生を抑制することができる。第2実施形態においては、金属膜19が形成されているので、樹脂16が流動する温度まで加熱してもバンプ18と金属膜19との接合界面に樹脂16が入り込むことは無い。
Next, while maintaining the contact between the
次に、加圧を維持しながら2次加熱することにより、バンプ18と金属膜19とを金属接合させると共に、樹脂16を硬化させて(S17)、半導体装置11の製造が完了する(図3(h)、S18)。
Next, secondary heating is performed while maintaining pressure so that the
本実施形態によれば、金属膜19とバンプ18とを強固に接合させることができると共に、ボイドの発生を防止することができる。また、第1実施形態と比較して、バンプ18における電気的接触面積が増大するので、電気的接続の信頼性を高めることができる。また、第1実施形態と同様に、半導体素子13と実装基板12の位置合わせを容易に実施することができる。
According to this embodiment, the
次に、本発明の第3実施形態に係る電子装置の製造方法について説明する。図5に、本発明の第3実施形態に係る電子装置の製造方法のうち、第3実施形態に係る実装基板を作製する工程の概略断面工程図を示す。本実施形態においては、金属膜は、シード層を形成後、めっきによって形成されている。図5(a)〜(c)までは、第1実施形態に係る図1(a)〜(c)と同様である。 Next, a method for manufacturing an electronic device according to the third embodiment of the present invention will be described. FIG. 5 shows a schematic cross-sectional process diagram of a process of manufacturing a mounting substrate according to the third embodiment in the method for manufacturing an electronic device according to the third embodiment of the present invention. In the present embodiment, the metal film is formed by plating after forming the seed layer. FIGS. 5A to 5C are the same as FIGS. 1A to 1C according to the first embodiment.
次に、スパッタリングにより、樹脂26面上(開口26aの内壁含む)及び電極25の露出面上に、電解めっきの電源供給用のシード層29b(第1金属膜)を形成する(図5(d))。次に、電解めっきにより、シード層29b上にめっき層29a(第2金属膜)を成長させて、金属膜29を形成する(図5(e))。
Next, a
第2実施形態に係る図3(e)と同様にしてレジスト30を形成する(図5(f))。次に、第2実施形態に係る図3(f)と同様にして、エッチングにより、めっき層29aの不要部分を除去した後、レジスト30を除去する(図5(g))。次に、残しためっき層29aをマスクとして、めっき層29aから露出したシード層29bを除去して、実装基板22を作製する(図5(h))。
A resist 30 is formed in the same manner as in FIG. 3E according to the second embodiment (FIG. 5F). Next, similarly to FIG. 3F according to the second embodiment, unnecessary portions of the
実装基板22に半導体素子を実装する工程は、第2実施形態(図3(g)〜図3(h)及び図4)と同様である。
The process of mounting the semiconductor element on the mounting
また、金属膜29は別の工程でも形成することができる。図6に、本発明の第3実施形態に係る電子装置の製造方法の別工程を示す概略断面工程図を示す。図5(d)と同様にしてシード層29bを形成した(図6(a))後、めっき層29aを形成する部分以外にレジスト30を形成する(図6(b))。次に、シード層29b上に電解めっきによりめっき層29aを形成する(図6(c))。次に、レジスト30を除去した(図6(d))後、めっき層29aをマスクとしてシード層29bを除去する(図6(e))。
Further, the
本実施形態においては、めっき層は、電解めっきにより形成したが、無電解めっきにより形成してもよい。 In the present embodiment, the plating layer is formed by electrolytic plating, but may be formed by electroless plating.
次に、本発明の第4実施形態に係る電子装置の製造方法について説明する。本実施形態においては、実装基板に対向する電子素子面にも樹脂が予め形成されている。樹脂は、バンプのテーパ部分の先端側の少なくとも一部を露出させている。本実施形態は、第1実施形態及び第2実施形態を例に説明する。図7に、第1実施形態に係る図1(d)〜図1(e)工程に対応する本実施形態に係る概略工程断面図を示す。また、図8に、第2実施形態に係る図3(g)〜図3(h)工程に対応する本実施形態に係る概略工程断面図を示す。 Next, a method for manufacturing an electronic device according to the fourth embodiment of the present invention will be described. In the present embodiment, resin is also formed in advance on the electronic element surface facing the mounting substrate. The resin exposes at least part of the tip side of the taper portion of the bump. In the present embodiment, the first embodiment and the second embodiment will be described as an example. FIG. 7 is a schematic process cross-sectional view according to the present embodiment corresponding to the processes of FIGS. 1 (d) to 1 (e) according to the first embodiment. FIG. 8 is a schematic process cross-sectional view according to the present embodiment corresponding to the processes of FIGS. 3G to 3H according to the second embodiment.
本実施形態は、第1実施形態〜第3実施形態において、実装基板の樹脂の厚さ、開口の形状及び体積(寸法)、及びバンプの形状及び体積(寸法)との関係から、実装基板と半導体素子とを実装した際に、実装基板に形成した樹脂の容量だけでは、実装基板と半導体素子との間隙を封止するには不十分な場合に有用である。そこで、本実施形態によれば、実装前に、予め半導体素子側にも樹脂を形成することにより、不足する樹脂を補うことができる。 In the first embodiment to the third embodiment, the present embodiment is based on the relationship between the thickness of the resin of the mounting substrate, the shape and volume (dimension) of the opening, and the shape and volume (dimension) of the bump. When the semiconductor element is mounted, it is useful when the capacity of the resin formed on the mounting substrate is not sufficient to seal the gap between the mounting substrate and the semiconductor element. Therefore, according to the present embodiment, the insufficient resin can be compensated by forming the resin on the semiconductor element side in advance before mounting.
例えば、図7及び図8に示すように、バンプ8,18の先端を露出させるように、バンプ周囲の半導体素子3,13面に樹脂6b、16bを形成する(図7(a)、図8(a))。次に、半導体素子3,13と実装基板2,12とを接合させたときに、半導体素子3,13の樹脂6b,16bと実装基板2,12の樹脂6c,16cとを一体化させることによって半導体装置1,11の樹脂6,16とすることができる。
For example, as shown in FIGS. 7 and 8,
本実施形態において、開口6a,16aの深さは、少なくとも接合時にバンプ8,18を誘導できる程度あると好ましい。
In the present embodiment, it is preferable that the depths of the
上記各実施形態におけるバンプ及び金属膜(めっき膜)の材料についてはAuが最も安定して且つ信頼性が高く好ましい。その他の材料としては、Cu、Ni、Ag、Al、もしくはこれらを中心とした合金などでも良い。バンプと金属膜(めっき膜)は必ずしも同種の材料でなくてもよい。また、開口部の底部にバンプや金属膜(めっき膜)と拡散反応する材料を微量供給しておき、固相、もしくは液相の反応を伴わせることで、接合信頼性を高めても良い。 As for the material of the bump and the metal film (plating film) in each of the above embodiments, Au is the most stable and highly reliable and preferable. Other materials may be Cu, Ni, Ag, Al, or alloys centered on these. The bump and the metal film (plating film) are not necessarily the same type of material. Further, bonding reliability may be improved by supplying a small amount of a material that diffuses and reacts with a bump or a metal film (plating film) to the bottom of the opening and is accompanied by a solid phase or liquid phase reaction.
また、上記各実施形態におけるシード層の材料としては、例えばチタン(Ti)、チタンタングステン(TiW)、クロム(Cr)等を使用することができる。シード層/金属膜の組み合わせとしては、例えば、Ti/Au、Ti/(Ni/Au)、TiW/Au、TiW/Cu、TiW/(Cu/Ni/Au)、Cr/Cu、Cr/(CrCu/Cu)などを使用することができる。 In addition, as a material for the seed layer in each of the above embodiments, for example, titanium (Ti), titanium tungsten (TiW), chromium (Cr), or the like can be used. Examples of the seed layer / metal film combination include Ti / Au, Ti / (Ni / Au), TiW / Au, TiW / Cu, TiW / (Cu / Ni / Au), Cr / Cu, and Cr / (CrCu / Cu) or the like can be used.
また、樹脂を硬化させるための加熱工程は、バンプと電極又は金属膜との金属接合が完了した後に、別の装置(例えば恒温槽)により複数の電子装置をまとめて加熱して、複数の電子装置の樹脂の硬化を一括して実施してもよい。 In addition, the heating process for curing the resin is performed by heating a plurality of electronic devices together with another device (for example, a thermostat) after the metal bonding between the bump and the electrode or the metal film is completed. The resin of the device may be cured all at once.
上記実施形態においては、本発明における電子素子として半導体素子を例に本発明を説明したが、電子素子は半導体素子に限定されることなく、機能素子、受動素子等の種々の電子素子を本発明に適用することができる。 In the above-described embodiments, the present invention has been described by taking a semiconductor element as an example of the electronic element in the present invention. Can be applied to.
本発明は、上記実施形態を基に説明したが、上記実施形態に限定されることなく、本発明の範囲内において種々の変更、変形、改良等を含むことはいうまでもない。また、本発明の範囲内において、開示した要素の多様な組み合わせ、置換ないし選択が可能である。 Although this invention was demonstrated based on the said embodiment, it cannot be overemphasized that a various change, a deformation | transformation, improvement, etc. are included in the scope of the present invention, without being limited to the said embodiment. Further, various combinations, substitutions or selections of the disclosed elements are possible within the scope of the present invention.
本発明のさらなる課題・目的及び展開形態は、特許請求の範囲を含む本発明の全開示事項からも明らかにされる。 Further problems, objects, and developments of the present invention will become apparent from the entire disclosure of the present invention including the claims.
Claims (12)
表面に電極が形成された基板の該表面上を樹脂で覆う樹脂被覆工程と、 A resin coating step of covering the surface of the substrate with electrodes formed on the surface with a resin;
前記電極の少なくとも一部が露出するように、前記樹脂に、少なくとも一部の幅が前記電極方向に縮小するテーパ面を有する開口を形成する開口形成工程と、 An opening forming step of forming an opening having a tapered surface in which at least a part of the width is reduced in the electrode direction so that at least a part of the electrode is exposed;
前記電子素子に、少なくとも一部の幅が前記電子素子から外方へ縮小するテーパ面を有するバンプを形成するバンプ形成工程と、 A bump forming step of forming a bump having a taper surface in which at least a part of the width of the electronic element is reduced outward from the electronic element;
前記電極と前記バンプとを電気的に接続する接続工程と、を含み、 A connection step of electrically connecting the electrode and the bump,
前記開口形成工程において形成した前記開口の最も広い部分の幅は、前記バンプ形成工程において形成した前記バンプの先端の幅より広く、前記バンプ形成工程において形成した前記バンプの幅が縮小している部分の高さ方向の中央部分における幅より狭く、 The width of the widest portion of the opening formed in the opening forming step is wider than the width of the tip of the bump formed in the bump forming step, and the width of the bump formed in the bump forming step is reduced. Narrower than the width in the center of the height direction of
前記開口形成工程において形成した前記開口のテーパ面の前記電極に対する角度は、前記バンプ形成工程において形成した前記バンプのテーパ面の前記電極に対する角度より大きく、 The angle of the tapered surface of the opening formed in the opening forming step with respect to the electrode is larger than the angle of the tapered surface of the bump formed in the bump forming step with respect to the electrode,
前記接続工程において前記バンプで前記開口を押し広げるように前記電極と前記バンプとを電気的に接続することを特徴とする電子装置の製造方法。 A method of manufacturing an electronic device, wherein the electrode and the bump are electrically connected so as to expand the opening with the bump in the connecting step.
表面に電極が形成された基板の該表面上を樹脂で覆う樹脂被覆工程と、 A resin coating step of covering the surface of the substrate with electrodes formed on the surface with a resin;
前記電極の少なくとも一部が露出するように、前記樹脂に、少なくとも一部の幅が前記電極方向に縮小するテーパ面を有する開口を形成する開口形成工程と、 An opening forming step of forming an opening having a tapered surface in which at least a part of the width is reduced in the electrode direction so that at least a part of the electrode is exposed;
少なくとも前記開口の内壁の少なくとも一部及び前記開口における前記電極の露出面に金属膜を形成する金属膜形成工程と、 Forming a metal film on at least a part of an inner wall of the opening and an exposed surface of the electrode in the opening; and
前記電子素子に、少なくとも一部の幅が前記電子素子から外方へ縮小するテーパ面を有するバンプを形成するバンプ形成工程と、 A bump forming step of forming a bump having a taper surface in which at least a part of the width of the electronic element is reduced outward from the electronic element;
前記電極と前記バンプとを電気的に接続する接続工程と、を含み、 A connection step of electrically connecting the electrode and the bump,
前記開口形成工程において形成した前記開口の最も広い部分の幅は、前記バンプ形成工程において形成した前記バンプの先端の幅より広く、前記バンプ形成工程において形成した前記バンプの幅が縮小している部分の高さ方向の中央部分における幅より狭く、 The width of the widest portion of the opening formed in the opening forming step is wider than the width of the tip of the bump formed in the bump forming step, and the width of the bump formed in the bump forming step is reduced. Narrower than the width in the center of the height direction of
前記開口形成工程において形成した前記開口のテーパ面の前記電極に対する角度は、前記バンプ形成工程において形成した前記バンプのテーパ面の前記電極に対する角度より大きく、 The angle of the tapered surface of the opening formed in the opening forming step with respect to the electrode is larger than the angle of the tapered surface of the bump formed in the bump forming step with respect to the electrode,
前記接続工程において前記バンプと前記金属膜を接触させながら加熱して前記電極と前記バンプとを電気的に接続することを特徴とする電子装置の製造方法。 A method of manufacturing an electronic device, wherein the electrode and the bump are electrically connected by heating while contacting the bump and the metal film in the connecting step.
前記バンプと前記開口の位置を合わせる位置調節工程と、 A position adjusting step for aligning the positions of the bump and the opening;
前記バンプの先端と前記電極とが接触するまで前記電子素子又は前記実装基板のうち少なくとも一方を他方に対して押圧する押圧工程と、 A pressing step of pressing at least one of the electronic element or the mounting substrate against the other until the tip of the bump contacts the electrode;
前記バンプと前記電極とを金属接合させると共に、前記樹脂が前記バンプに応じて変形するように加熱する加熱工程と、 A heating step of metal bonding the bump and the electrode, and heating so that the resin is deformed according to the bump;
を含むことを特徴とする請求項1〜5のいずれか一項に記載の電子装置の製造方法。The manufacturing method of the electronic device as described in any one of Claims 1-5 characterized by the above-mentioned.
前記押圧工程において、少なくとも一方の保持を解除した後、保持を解除した方を押圧することを特徴とする請求項6又は7に記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 6, wherein, in the pressing step, after releasing at least one of the holdings, the one that has been released from the holding is pressed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009539078A JP5604873B2 (en) | 2007-10-31 | 2008-10-29 | Manufacturing method of electronic device |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007283681 | 2007-10-31 | ||
| JP2007283681 | 2007-10-31 | ||
| PCT/JP2008/069593 WO2009057614A1 (en) | 2007-10-31 | 2008-10-29 | Electronic device, electronic device manufacturing method, and mounting board |
| JP2009539078A JP5604873B2 (en) | 2007-10-31 | 2008-10-29 | Manufacturing method of electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009057614A1 JPWO2009057614A1 (en) | 2011-03-10 |
| JP5604873B2 true JP5604873B2 (en) | 2014-10-15 |
Family
ID=40591003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009539078A Expired - Fee Related JP5604873B2 (en) | 2007-10-31 | 2008-10-29 | Manufacturing method of electronic device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5604873B2 (en) |
| WO (1) | WO2009057614A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5954519B2 (en) * | 2011-03-15 | 2016-07-20 | セイコーエプソン株式会社 | Electronic component and method for manufacturing electronic component |
| US20170149155A1 (en) * | 2015-11-25 | 2017-05-25 | Mercury Systems, Inc. | Soldered interconnect for a printed circuit board having an angular radial feature |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939933A (en) * | 1972-08-25 | 1974-04-15 | ||
| JPS61163643A (en) * | 1985-01-16 | 1986-07-24 | Yoshihiro Machida | Manufacture of electronic component part using film molded shape |
| JPH05343473A (en) * | 1992-06-11 | 1993-12-24 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
| JPH10189655A (en) * | 1996-12-20 | 1998-07-21 | Sony Corp | Wiring board, semiconductor device, and electronic component mounting method |
| JPH118249A (en) * | 1997-06-17 | 1999-01-12 | Nippon Telegr & Teleph Corp <Ntt> | Wiring manufacturing method |
| JP2003273160A (en) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Semiconductor mounting module |
| JP2005347513A (en) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2008066745A (en) * | 2007-11-05 | 2008-03-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939933B1 (en) * | 1969-11-26 | 1974-10-30 |
-
2008
- 2008-10-29 JP JP2009539078A patent/JP5604873B2/en not_active Expired - Fee Related
- 2008-10-29 WO PCT/JP2008/069593 patent/WO2009057614A1/en not_active Ceased
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939933A (en) * | 1972-08-25 | 1974-04-15 | ||
| JPS61163643A (en) * | 1985-01-16 | 1986-07-24 | Yoshihiro Machida | Manufacture of electronic component part using film molded shape |
| JPH05343473A (en) * | 1992-06-11 | 1993-12-24 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
| JPH10189655A (en) * | 1996-12-20 | 1998-07-21 | Sony Corp | Wiring board, semiconductor device, and electronic component mounting method |
| JPH118249A (en) * | 1997-06-17 | 1999-01-12 | Nippon Telegr & Teleph Corp <Ntt> | Wiring manufacturing method |
| JP2003273160A (en) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Semiconductor mounting module |
| JP2005347513A (en) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2008066745A (en) * | 2007-11-05 | 2008-03-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2009057614A1 (en) | 2011-03-10 |
| WO2009057614A1 (en) | 2009-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230095879A1 (en) | Method for using a buffer sheet | |
| JP4880533B2 (en) | Anisotropic conductive film, method for producing the same, and joined body | |
| JP3866591B2 (en) | Method for forming interelectrode connection structure and interelectrode connection structure | |
| TWI524486B (en) | Cavity solder interconnect structure | |
| JPH10326798A (en) | Method of connecting circuit board for mounting semiconductor element and semiconductor element | |
| KR20090080623A (en) | Post bump and forming method | |
| KR20220147562A (en) | Semiconductor device with bump structure and method of making semiconductor device | |
| JP2010521587A (en) | Micro-pitch micro contacts and molding method thereof | |
| US6737295B2 (en) | Chip scale package with flip chip interconnect | |
| CN114023733A (en) | Three-dimensional packaging structure and packaging method of superconducting quantum chip | |
| US11967572B2 (en) | Apparatus including a terminal pad associated with a conductive trace and having an irregular surface topography | |
| JP5604873B2 (en) | Manufacturing method of electronic device | |
| JP4089531B2 (en) | Manufacturing method of semiconductor device | |
| TW200415749A (en) | Method of forming electrode-to-electrode connection structure and electrode-to-electrode connection structure formed thereby | |
| JP2004063770A (en) | Method of forming connection structure between electrodes | |
| CN101106114A (en) | Chip structure and forming method thereof | |
| JP4725373B2 (en) | Manufacturing method of electronic component mounting structure | |
| JP4533724B2 (en) | Method for forming connection bump and method for manufacturing semiconductor device | |
| JP7831575B2 (en) | Manufacturing method for electronic components with bumps | |
| JP3968051B2 (en) | Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof | |
| WO2025197644A1 (en) | Electronic component-mounted substrate and display device using same | |
| JP2004281939A (en) | Semiconductor device and its manufacturing method, and semiconductor device precursor and its manufacturing method | |
| CN105762133B (en) | A kind of stack encapsulation structure and its process | |
| JP2001028380A (en) | Transfer bump sheet, semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5604873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |