JP5604918B2 - Evaluation element and evaluation method - Google Patents
Evaluation element and evaluation method Download PDFInfo
- Publication number
- JP5604918B2 JP5604918B2 JP2010059537A JP2010059537A JP5604918B2 JP 5604918 B2 JP5604918 B2 JP 5604918B2 JP 2010059537 A JP2010059537 A JP 2010059537A JP 2010059537 A JP2010059537 A JP 2010059537A JP 5604918 B2 JP5604918 B2 JP 5604918B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- extending
- semiconductor substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、評価素子および評価方法に関する。 The present invention relates to an evaluation element and an evaluation method .
半導体装置の製造プロセスにおいては、プラズマCVD(Chemical Vapor Deposition)法を用いた成膜等のプラズマプロセス中のチャージアップが問題となっている。配線等に電荷がチャージされると、例えば配線に電気的に接続されたゲート絶縁膜を介し電荷が放電することがある。これにより、ゲート絶縁膜が破壊されてしまう。チャージアップによるダメージを評価する素子として、ゲート絶縁膜を用いず、半導体基板上に形成され、絶縁膜を挟んで相対向する配線層からなる評価素子が知られている(例えば特許文献1) In the manufacturing process of a semiconductor device, charge-up during a plasma process such as film formation using a plasma CVD (Chemical Vapor Deposition) method is a problem. When a charge is charged in the wiring or the like, the charge may be discharged through a gate insulating film electrically connected to the wiring, for example. As a result, the gate insulating film is destroyed. As an element for evaluating damage due to charge-up, an evaluation element is known which is formed on a semiconductor substrate without using a gate insulating film and includes wiring layers facing each other with the insulating film interposed therebetween (for example, Patent Document 1).
しかしながら、ゲート絶縁膜を用いない場合、チャージアップした電荷により絶縁膜が破壊されにくい。よって、チャージアップした電荷を検出する感度が低く、アンテナ電極の面積を大きくすることとなる。このため、評価素子の面積が大きくなってしまう。 However, in the case where the gate insulating film is not used, the insulating film is not easily destroyed by the charged up charge. Therefore, the sensitivity for detecting the charged-up charge is low, and the area of the antenna electrode is increased. For this reason, the area of an evaluation element will become large.
本評価素子および評価方法は、チャージアップした電荷を検出する感度を向上させることを目的とする。 The purpose of the evaluation element and the evaluation method is to improve the sensitivity of detecting the charged up charge.
例えば、半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成され、延伸方向に延伸し、第1パッドに電気的に接続された延伸部を含む第1配線と、前記絶縁膜内に設けられ、前記半導体基板と前記延伸部とを電気的に接続するコンタクトと、前記絶縁膜内に形成され、前記延伸部と前記半導体基板の面方向に対向し前記延伸部より長さの短い対向部と、前記対向部から前記第1配線の反対方向に引き出された引き出し部と、を含む第2配線と、前記引き出し部および第2パッドに電気的に接続されたアンテナ電極と、含み、前記第1パッドと前記第2パッドとの間の導通を測定することにより、前記絶縁膜を形成する際の前記アンテナ電極へのチャージアップを評価することを特徴とする評価素子を用いる。 For example, an insulating film formed on a semiconductor substrate, a first wiring including an extending portion formed in the insulating film, extending in the extending direction and electrically connected to the first pad, and in the insulating film A contact provided to electrically connect the semiconductor substrate and the extending portion, and formed in the insulating film, facing the surface direction of the extending portion and the semiconductor substrate and shorter in length than the extending portion. a counter portion, and the lead portions led out in the opposite direction of the first wiring from the opposed portion, and an antenna electrode that is electrically connected to the second wiring and the lead-out portion and the second pad including a look-containing An evaluation element is used that evaluates the charge-up to the antenna electrode when the insulating film is formed by measuring conduction between the first pad and the second pad .
本評価素子および評価方法によれば、チャージアップした電荷を検出する感度を向上させることができる。 According to the evaluation element and the evaluation method , it is possible to improve the sensitivity for detecting the charged up charge.
以下、図面を参照に、実施例について説明する。 Hereinafter, embodiments will be described with reference to the drawings.
図1は、実施例1に係る評価素子の上面図である。図2は、図1のA−A断面図である。図1および図2のように、評価素子100は、半導体基板10、絶縁膜14、第1配線20、第2配線30およびアンテナ電極40を備えている。絶縁膜14は半導体基板10上に形成されている。第1配線20は、絶縁膜14内に設けられ、延伸部22と引き出し部24を含んでいる。延伸部22は、延伸方向に延伸している。延伸部22と半導体基板10とは絶縁膜14内の設けられたコンタクト26(例えば内部が金属で埋め込まれたコンタクトホール)により電気的に接続されている。引き出し部24は、延伸部22とパッド60とを電気的に接続している。半導体基板10内には高ドープ領域12が形成されている。高ドープ領域12は、例えばPウエル内に形成されたP型の領域であり、Pウエルよりドープ濃度が高い。
FIG. 1 is a top view of the evaluation element according to the first embodiment. FIG. 2 is a cross-sectional view taken along the line AA of FIG. As shown in FIGS. 1 and 2, the
第2配線30は、絶縁膜14内に設けられ、対向部32と引き出し部34とを含んでいる。対向部32は、延伸部22の延伸方向に延伸し延伸部22と半導体基板10の面方向に対向している。延伸部22と対向部32とは、間隔Gで離間している。延伸部22と対向部32との間は絶縁膜14で充満されている。さらに、対向部32の長さL2は延伸部22の長さL1より短い。引き出し部34は、対向部32の両端の少なくとも一方から第1配線20の反対方向に引き出される。第1配線20と第2配線30とは同じ配線層M1により形成されている。アンテナ電極40は、引き出し部34に接続されている。アンテナ電極40はミアンダ状に形成されている。アンテナ電極40はパッド70に接続されている。パッド60は、パッド電極62aおよびパッド電極62bと、パッド電極62aとパッド電極62bとを接続するコンタクト64と、を含んでいる。パッド70は、パッド電極72aおよびパッド電極72bと、パッド電極72aとパッド電極72bとを接続するコンタクト74と、を含んでいる。パッド電極62aおよびパッド電極72aは、第1配線20および第2配線30と同じ配線層M1により形成されている。パッド電極62bおよびパッド電極72bは同じ配線層M2により形成されている。
The
図3は、プロセス途中における評価素子の断面図である。図3のように、最上層に第1配線20および第2配線30およびアンテナ電極40を含む配線層M1が形成されている。この上にさらに絶縁膜をCVD法を用い形成する際に、アンテナ電極40がチャージアップする。アンテナ電極40と第2配線30とは電気的に接続されているため、アンテナ電極40と第2配線30とは同電位となる。一方、第1配線20はコンタクト26を介し半導体基板10と接続されている。このため、第1配線20はグランド等の定電位となる。アンテナ電極40にチャージアップした電荷が多いと対向部32と延伸部22との間において絶縁破壊が生じる。これにより、対向部32と延伸部22とが短絡する。半導体装置の製造ウエハプロセス中またはウエハプロセス後、パッド60と70との間の導通を測定する。これにより、ウエハプロセス中のプラズマプロセスに起因したアンテナ電極のチャージアップを評価することができる。
FIG. 3 is a cross-sectional view of the evaluation element during the process. As shown in FIG. 3, a wiring layer M1 including the
対向部32と延伸部22との短絡を起こさせるためには、対向部32の長さL2を延伸部22の長さL1により短くする。これにより、対向部32と延伸部22との間に電界が集中し、絶縁破壊が生じやすくなる。また、延伸部22と半導体基板10とはコンタクト26により接続されている。これにより、延伸部22と半導体基板10との間のインダクタンスを小さくできる。よって、対向部32と延伸部22との間の絶縁破壊が生じやすくなる。インダクタンス成分を小さくするため、延伸部22と半導体基板10とはコンタクト26により直接接続されていることが好ましい。
In order to cause a short circuit between the facing
図1のようにコンタクト26は、延伸方向に複数設けられていることが好ましい。これにより、延伸部22と半導体基板10との間のインダクタンスを小さくし、かつ抵抗を小さくすることができる。よって、対向部32と延伸部22との間の絶縁破壊が生じやすくなる。
As shown in FIG. 1, a plurality of
さらに、複数のコンタクト26と電気的に接続し、半導体基板10内に設けられ、延伸方向に延伸し半導体基板10よりドープ濃度の高い高ドープ領域12が設けられることが好ましい。これにより、延伸部22と半導体基板10との間の抵抗を小さくすることができる。よって、対向部32と延伸部22との間の絶縁破壊が生じやすくなる。高ドープ領域12は対向部32下には設けられていないことが好ましい。半導体基板10は、実施例1のようにPウエルでもよい。また、半導体基板10(またはウエル)および高ドープ領域はN型でもよい。
Furthermore, it is preferable to provide the highly doped
引き出し部34は、対向部32の両端の少なくとも一方から引き出されることが好ましい。第2配線30の形状を変えた実験によれば、このようなクランク構造においては対向部32の端(クランク構造の角)と延伸部22との間において絶縁破壊を生じやすい。よって、対向部32の端から引き出し部34が引き出されることにより、検出感度をより向上できる。さらに、引き出し部34は、対向部32の両端から引き出されることが好ましい。さらに、対向部32の両側から引き出された引き出し部34にそれぞれアンテナ電極40を接続することもできる。また、対向部32の両側から引き出された引き出し部34に共通のアンテナ電極40を接続することもできる。
The
アンテナ比を大きくするため、アンテナ電極40の面積を大きくすることが好ましい。アンテナ電極40が線上であり、ミアンダ状とすることにより、チップの隙間にアンテナ電極40を形成することができる。アンテナ電極40は例えば平板状でもよい。パッド60および70はそれぞれ第1配線20およびアンテナ電極40に接続されていればよい。アンテナ比を、対向部32の面積に対するアンテナ電極40の面積の比とした場合、アンテナ比は3000以上とすることが好ましい。
In order to increase the antenna ratio, it is preferable to increase the area of the
半導体基板10としては、例えばシリコン基板を用いることができる。絶縁膜14としては、例えば酸化シリコンを主に含む膜または酸化シリコン膜より誘電率の小さい低k絶縁膜とすることができる。第1配線20、第2配線30およびアンテナ電極40としては、例えばAlまたはCuを主に含む金属とすることができる。コンタクトを埋め込む金属としては、例えばCuまたはWを主に含む金属とすることができる。
As the
実施例2は、多層配線構造の複数の配線層によりアンテナ電極を形成する例である。図4は、実施例2に係る評価素子の第1配線および第2配線付近の平面図である。図5(a)から図5(c)は、実施例2に係る評価素子の断面模式図である。図4のように、延伸部22に対向し第2配線30が複数設けられている。複数の第2配線30の引き出し部34はそれぞれ複数のコンタクト部50に接続されている。複数のコンタクト部50は、それぞれ複数のアンテナ電極40に接続されている。多層配線の各配線層M1〜M6のアンテナ電極42aから42fは、それぞれ、接続配線56aから56fを介しコンタクト部50に接続されている。
Example 2 is an example in which an antenna electrode is formed by a plurality of wiring layers having a multilayer wiring structure. FIG. 4 is a plan view of the vicinity of the first wiring and the second wiring of the evaluation element according to the second embodiment. FIG. 5A to FIG. 5C are schematic cross-sectional views of the evaluation element according to Example 2. FIG. As shown in FIG. 4, a plurality of
図5(a)は、多層配線のうち最下配線層M1のアンテナ電極42aに接続された第2配線30を示す模式図である。図5(a)のように、絶縁膜14を介し多層配線層M1からM6が積層されている。多層配線層M1からM6のアンテナ電極42aから42fが重なって設けられている。コンタクト部50においては、多層配線層M1からM6の電極52aから52fが重なって設けられている。パッド60においては、多層配線層M1からM6のパッド電極62aから62fが重なって設けられている。各パッド電極62aから62f間はそれぞれコンタクト64aから64eにより電気的に接続されている。パッド70においては、多層配線層M1からM6のパッド電極72aから72fが重なって設けられている。各パッド電極72aから72f間はそれぞれコンタクト74aから74eにより電気的に接続されている。
FIG. 5A is a schematic diagram showing the
第1配線20および第2配線30は最下層の配線層M1により形成されている。最下層の配線層M1のアンテナ電極42aと電極52aとは配線層M1の接続配線56aにより接続されている。アンテナ電極42aとパッド電極72aとは配線層M1の接続配線76aにより接続されている。
The
以上により、パッド60とパッド70との間の導通を評価することにより、第1配線20と第2配線30との間の短絡を評価でき、配線層M1上に絶縁膜を成膜する際のプラズマダメージを評価することができる。
As described above, the short circuit between the
図5(b)は、多層配線のうち配線層M3のアンテナ電極42cに接続された第2配線30を示す模式図である。図5(b)のように、コンタクト部50において、電極52aから52c間がそれぞれコンタクト54aおよび54bにより電気的に接続されている。配線層M3のアンテナ電極42cと電極52cとは配線層M3の接続配線56cにより接続されている。アンテナ電極42cとパッド電極72cとは配線層M3の接続配線76cにより接続されている。
FIG. 5B is a schematic diagram showing the
以上により、パッド60とパッド70との間の導通を評価することにより、第1配線20と第2配線30との間の短絡を評価でき、配線層M3上に絶縁膜を成膜する際のプラズマダメージを評価することができる。
By evaluating the continuity between the
図5(c)は、多層配線のうち最上配線層M6のアンテナ電極42fに接続された第2配線30を示す模式図である。図5(c)のように、コンタクト部50において、電極52aから52f間がそれぞれコンタクト54aから54eにより電気的に接続されている。配線層M6のアンテナ電極42fと電極52fとは配線層M6の接続配線56fにより接続されている。アンテナ電極42fとパッド電極72fとは配線層M6の接続配線76fにより接続されている。
FIG. 5C is a schematic diagram showing the
以上により、パッド60とパッド70との間の導通を評価することにより、第1配線20と第2配線30との間の短絡を評価でき、配線層M6上に絶縁膜を成膜する際のプラズマダメージを評価することができる。
By evaluating the continuity between the
図6は、第1配線20と第2配線30の寸法の例を示す平面図である。延伸部22と対向部32との間隔は、例えば0.24μmである。第1配線20および第2配線30の幅W1は、例えば0.32μm、第1配線20の引き出し部24の長さL3は、例えば1.5μmである。延伸部22の長さL2は、例えば66μm、第2配線30対向部32の長さL2は、例えば1.5μm、引き出し部34の長さL4は、例えば1.2μmである。隣の配線層に接続された第2配線との間隔Pは、例えば10.56μmである。高ドープ領域12の幅W2は、例えば0.5μmである。
FIG. 6 is a plan view illustrating an example of dimensions of the
図7は、実施例2に係る評価素子をパッド間に形成した例を示す平面図である。第1配線20にパッド60が電気的に接続されている。第2配線30の詳細は図示を省略している。パッド70として、各配線層M1からM6の対応するパッド70aから70fが設けられている。アンテナ電極40は、図5(a)から図5(c)のように、アンテナ電極42aから42fが重なるように積層されている。アンテナ電極40は各パッド間およびパッドの外側に設けられている。パッド間では、アンテナ電極40は長さを確保するためにミアンダ状に形成さえている。パッド70aから70fはそれぞれ接続配線76aから76fを用いアンテナ電極42aから42fに接続されている。これにより、パッド70aから70fとパッド60との間がそれぞれ短絡しているかを検出することにより、アンテナ電極42aから42fにおけるチャージングの影響をそれぞれ調査することができる。
FIG. 7 is a plan view illustrating an example in which the evaluation element according to Example 2 is formed between pads. A
実施例2によれば、図5(a)から図5(c)のように、複数のアンテナ電極40は、半導体基板10上に絶縁膜14を介して積層された複数の配線層M1からM6に対応している。図4のように複数の第2配線30は、複数のアンテナ電極42aから42fにそれぞれ電気的に接続されている。これにより、各配線層M1からM6上に施すプラズマ処理に起因したアンテナ電極42aから42fへのチャージアップを評価することができる。
According to the second embodiment, as shown in FIGS. 5A to 5C, the plurality of
また、複数の第2配線30のそれぞれの対向部32は、延伸部22の延伸方向に配列されていることが好ましい。これにより、複数の配線層M1からM6におけるチャージアップを評価する評価素子を小型化することができる。
Further, it is preferable that the facing
さらに、複数の第2配線30のそれぞれの対向部32の長さは、同じであることが好ましい。また、複数の第2配線30のそれぞれの対向部32と延伸部22との距離は、同じであることが好ましい。これにより、第1配線20と第2配線30が短絡するチャージアップ量を同じにすることができる。
Furthermore, it is preferable that the lengths of the facing
さらに、第1配線20および複数の第2配線30は、複数の配線層M1からM6のうち最下の配線層M1により形成されている。これにより、第1配線20と半導体基板10との間のインダクタンスを小さくし、かつ抵抗を小さくすることができる。よって、第1配線20と第2配線30との間の絶縁破壊が生じやすくなる。
Further, the
さらに、図5(a)から図5(c)のように、複数のアンテナ電極42aから42fは複数の配線層M1からM6の積層方向に重なっている。これにより、アンテナ電極42aおよび42fを配置する面積を縮小することができる。アンテナ電極42aおよび42fの面積をほぼ同じとすることで、各配線層M1からM6間のチャージアップ量の比較が可能となる。
Further, as shown in FIGS. 5A to 5C, the plurality of
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
実施例1〜2を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)半導体基板上に形成された絶縁膜と、前記絶縁膜内に形成され、延伸方向に延伸した延伸部を含む第1配線と、前記絶縁膜内に設けられ、前記半導体基板と前記延伸部とを電気的に接続するコンタクトと、前記絶縁膜内に形成され、前記延伸部と前記半導体基板の面方向に対向し前記延伸部より長さの短い対向部と、前記対向部から前記第1配線の反対方向に引き出される引き出し部と、を含む第2配線と、前記引き出し部に電気的に接続されたアンテナ電極と、含むことを特徴とする評価素子。
(付記2)前記コンタクトは、前記延伸方向に複数設けられていることを特徴とする付記1記載の評価素子。
(付記3)前記複数のコンタクトと電気的に接続し、前記半導体基板内に設けられ、前記延伸方向に延伸し前記半導体基板よりドープ濃度の高い高ドープ領域を具備することを特徴とする付記2記載の評価素子。
(付記4)前記引き出し部は、前記対向部の両端の少なくとも一方から引き出されることを特徴とする付記1から3のいずれか一項記載の評価素子。
(付記5)前記アンテナ電極および前記第2配線は複数設けられ、複数の前記アンテナ電極は、前記半導体基板上に絶縁膜を介して積層された複数の配線層に対応し、複数の前記第2配線は、前記複数のアンテナ電極にそれぞれ電気的に接続されたことを特徴とする付記1から4のいずれか一項記載の評価素子。
(付記6)前記複数の第2配線のそれぞれの前記対向部は、前記延伸方向に配列されていることを特徴とする付記5記載の評価素子。
(付記7)前記第1配線および前記複数の第2配線は、前記複数の配線層のうち最下の配線層により形成されていることを特徴とする付記5または6記載の評価素子。
(付記8)前記複数のアンテナ電極は前記複数の配線層の積層方向に重なっていることを特徴とする付記5から7のいずれか一項記載の評価素子。
The following appendices are further disclosed with respect to the embodiments including Examples 1-2.
(Supplementary Note 1) An insulating film formed on a semiconductor substrate, a first wiring including an extending portion formed in the insulating film and extending in an extending direction, provided in the insulating film, the semiconductor substrate and the A contact for electrically connecting the extending portion; and an opposing portion formed in the insulating film, facing the extending portion and a surface direction of the semiconductor substrate and having a shorter length than the extending portion; An evaluation element comprising: a second wiring including a lead portion that is led out in a direction opposite to the first wiring; and an antenna electrode that is electrically connected to the lead portion.
(Supplementary note 2) The evaluation element according to supplementary note 1, wherein a plurality of the contacts are provided in the extending direction.
(Supplementary note 3) Supplementary note 2 comprising a highly doped region electrically connected to the plurality of contacts, provided in the semiconductor substrate, extending in the extending direction and having a higher doping concentration than the semiconductor substrate. The evaluation element as described.
(Appendix 4) The evaluation element according to any one of appendices 1 to 3, wherein the lead-out portion is drawn out from at least one of both ends of the facing portion.
(Supplementary Note 5) A plurality of the antenna electrodes and the second wirings are provided, and the plurality of antenna electrodes correspond to a plurality of wiring layers stacked via an insulating film on the semiconductor substrate, and a plurality of the second wirings are provided. The evaluation element according to any one of appendices 1 to 4, wherein the wiring is electrically connected to each of the plurality of antenna electrodes.
(Additional remark 6) The said opposing part of each of these 2nd wiring is arranged in the said extending | stretching direction, The evaluation element of Additional remark 5 characterized by the above-mentioned.
(Supplementary note 7) The evaluation element according to supplementary note 5 or 6, wherein the first wiring and the plurality of second wirings are formed by a lowermost wiring layer of the plurality of wiring layers.
(Supplementary note 8) The evaluation element according to any one of supplementary notes 5 to 7, wherein the plurality of antenna electrodes overlap in a stacking direction of the plurality of wiring layers.
10 半導体基板
12 高ドープ領域
14 絶縁膜
20 第1配線
22 延伸部
26 コンタクト
30 第2配線
32 対向部
34 引き出し部
40 アンテナ電極
DESCRIPTION OF
Claims (6)
前記絶縁膜内に形成され、延伸方向に延伸し、第1パッドに電気的に接続された延伸部を含む第1配線と、
前記絶縁膜内に設けられ、前記半導体基板と前記延伸部とを電気的に接続するコンタクトと、
前記絶縁膜内に形成され、前記延伸部と前記半導体基板の面方向に対向し前記延伸部より長さの短い対向部と、前記対向部から前記第1配線の反対方向に引き出された引き出し部と、を含む第2配線と、
前記引き出し部および第2パッドに電気的に接続されたアンテナ電極と、
含み、
前記第1パッドと前記第2パッドとの間の導通を測定することにより、前記絶縁膜を形成する際の前記アンテナ電極へのチャージアップを評価することを特徴とする評価素子。 An insulating film formed on the semiconductor substrate;
A first wiring including an extending portion formed in the insulating film, extending in the extending direction, and electrically connected to the first pad ;
A contact provided in the insulating film and electrically connecting the semiconductor substrate and the extending portion;
A facing portion formed in the insulating film, facing the extending portion in the surface direction of the semiconductor substrate and having a length shorter than the extending portion, and a leading portion drawn from the facing portion in the opposite direction of the first wiring And a second wiring including
An antenna electrode electrically connected to the lead portion and the second pad ;
Seen including,
The evaluation element characterized by evaluating the charge-up to the said antenna electrode at the time of forming the said insulating film by measuring conduction | electrical_connection between the said 1st pad and the said 2nd pad .
複数の前記アンテナ電極は、前記半導体基板上に絶縁膜を介して積層された複数の配線層に対応し、
複数の前記第2配線は、前記複数のアンテナ電極にそれぞれ電気的に接続されたことを特徴とする請求項1から4のいずれか一項記載の評価素子。 A plurality of the antenna electrode and the second wiring are provided,
The plurality of antenna electrodes correspond to a plurality of wiring layers stacked on the semiconductor substrate via an insulating film,
The evaluation element according to claim 1, wherein the plurality of second wirings are electrically connected to the plurality of antenna electrodes, respectively.
前記絶縁膜内に形成され、延伸方向に延伸し、第1パッドに電気的に接続された延伸部を含む第1配線と、
前記絶縁膜内に設けられ、前記半導体基板と前記延伸部とを電気的に接続するコンタクトと、
前記絶縁膜内に形成され、前記延伸部と前記半導体基板の面方向に対向し前記延伸部より長さの短い対向部と、前記対向部から前記第1配線の反対方向に引き出された引き出し部と、を含む第2配線と、
前記引き出し部および第2パッドに電気的に接続されたアンテナ電極と、
含む評価素子を用い、
前記第1パッドと前記第2パッドとの間の導通を測定することにより、前記絶縁膜を形成する際の前記アンテナ電極へのチャージアップを評価することを特徴とする評価方法。 An insulating film formed on the semiconductor substrate;
A first wiring including an extending portion formed in the insulating film, extending in the extending direction, and electrically connected to the first pad;
A contact provided in the insulating film and electrically connecting the semiconductor substrate and the extending portion;
A facing portion formed in the insulating film, facing the extending portion in the surface direction of the semiconductor substrate and having a length shorter than the extending portion, and a leading portion drawn from the facing portion in the opposite direction of the first wiring And a second wiring including
An antenna electrode electrically connected to the lead portion and the second pad;
Using an evaluation element including
An evaluation method comprising: evaluating charge-up to the antenna electrode when the insulating film is formed by measuring conduction between the first pad and the second pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010059537A JP5604918B2 (en) | 2010-03-16 | 2010-03-16 | Evaluation element and evaluation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010059537A JP5604918B2 (en) | 2010-03-16 | 2010-03-16 | Evaluation element and evaluation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011192915A JP2011192915A (en) | 2011-09-29 |
| JP5604918B2 true JP5604918B2 (en) | 2014-10-15 |
Family
ID=44797507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010059537A Expired - Fee Related JP5604918B2 (en) | 2010-03-16 | 2010-03-16 | Evaluation element and evaluation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5604918B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275839A (en) * | 1997-03-31 | 1998-10-13 | Matsushita Electric Ind Co Ltd | Method for evaluating reliability of insulating film of semiconductor device |
| JP3751598B2 (en) * | 2003-02-20 | 2006-03-01 | 松下電器産業株式会社 | Semiconductor device for charge-up damage evaluation and its evaluation method |
| JP2008235485A (en) * | 2007-03-19 | 2008-10-02 | Ricoh Co Ltd | Semiconductor wafer, damage inspection method under electrode pad, and semiconductor device |
-
2010
- 2010-03-16 JP JP2010059537A patent/JP5604918B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011192915A (en) | 2011-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8471363B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8830694B2 (en) | Circuit device | |
| US8921988B2 (en) | Galvanically-isolated device and method for fabricating the same | |
| CN101271893B (en) | Semiconductor device | |
| US6762466B2 (en) | Circuit structure for connecting bonding pad and ESD protection circuit | |
| JP2016028407A (en) | Semiconductor device and semiconductor module | |
| TW201351585A (en) | Semiconductor component and method of manufacturing same | |
| US20080203389A1 (en) | Semiconductor apparatus having temperature sensing diode | |
| CN103050549A (en) | Metal-Oxide-Metal Capacitor Structure | |
| US7795615B2 (en) | Capacitor integrated in a structure surrounding a die | |
| US11817494B2 (en) | Semiconductor device having reduced capacitance between source and drain pads | |
| JP5601072B2 (en) | Semiconductor device | |
| JP2013074113A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2009540620A (en) | RF power transistor device with high performance shunt capacitor and method of use | |
| CN115842020B (en) | A semiconductor structure and its fabrication method | |
| JP4609982B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW202125782A (en) | Semiconductor device | |
| JP5604918B2 (en) | Evaluation element and evaluation method | |
| KR20220155210A (en) | Resistance measuring structures of stacked devices | |
| CN101615606B (en) | Integrated circuit chip bonding pad, manufacturing method thereof, and integrated circuit including the bonding pad | |
| CN102637693A (en) | Semiconductor structure and manufacturing method thereof | |
| CN103579192A (en) | Novel through hole chain testing structure and testing method thereof | |
| US11901288B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20120045402A (en) | Semiconductor integrated circuit and method of fabricating the same | |
| JP5640438B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5604918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |