JP5607490B2

JP5607490B2 - High-side switch circuit, interface circuit, and electronic equipment

Info

Publication number: JP5607490B2
Application number: JP2010235574A
Authority: JP
Inventors: 尚史江角; 裕三水島; 大策守護
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2010-10-20
Filing date: 2010-10-20
Publication date: 2014-10-15
Anticipated expiration: 2030-10-20
Also published as: JP2012090108A

Description

本発明は、ハイサイドスイッチ回路、そのハイサイドスイッチ回路を備えるインターフェイス回路、およびそのインターフェイス回路を備える電子機器に関する。 The present invention relates to a high-side switch circuit, an interface circuit including the high-side switch circuit, and an electronic device including the interface circuit.

電源と負荷との間に接続されるスイッチは、一般にハイサイドスイッチと呼ばれる。たとえば配線の短絡あるいは負荷の故障などによって、ハイサイドスイッチに流れる電流が過大になった場合には、ハイサイドスイッチが故障することがある。このため、ハイサイドスイッチと、ハイサイドスイッチを過電流から保護するための保護回路とを備えるハイサイドスイッチ回路が提案されている。 A switch connected between a power supply and a load is generally called a high side switch. For example, if the current flowing through the high-side switch becomes excessive due to a short circuit in the wiring or a load failure, the high-side switch may fail. For this reason, a high side switch circuit including a high side switch and a protection circuit for protecting the high side switch from overcurrent has been proposed.

たとえば、実開平７−１１０３１号公報（特許文献１）は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をハイサイドスイッチに利用した半導体ハイサイドスイッチ、およびそのハイサイドスイッチの過電流保護検出装置を開示する。具体的には、過電流保護検出装置は、ＭＯＳＦＥＴの一方の端子に接続されて基準電圧を発生させる基準電圧発生回路と、基準電圧発生回路の出力端子およびＭＯＳＦＥＴの他方の端子に接続された比較器とを備える。比較器は、ＭＯＳＦＥＴのオン電圧と基準電圧とを比較することによって、ＭＯＳＦＥＴの過電流状態を検出する。 For example, Japanese Utility Model Publication No. 7-11031 (Patent Document 1) discloses a semiconductor high-side switch using a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) as a high-side switch, and an overcurrent protection detection device for the high-side switch. To do. Specifically, the overcurrent protection detection device includes a reference voltage generating circuit that is connected to one terminal of a MOSFET to generate a reference voltage, and a comparison that is connected to the output terminal of the reference voltage generating circuit and the other terminal of the MOSFET. With a vessel. The comparator detects the overcurrent state of the MOSFET by comparing the on-voltage of the MOSFET with a reference voltage.

実開平７−１１０３１号公報Japanese Utility Model Publication No.7-11031

特許文献１によれば、基準電圧発生回路は、直列接続された複数の抵抗素子によって電源電圧を分割することで基準電圧を生成する。基準電圧の精度は、それら抵抗素子の抵抗値の精度に依存する。 According to Patent Document 1, the reference voltage generation circuit generates a reference voltage by dividing a power supply voltage by a plurality of resistance elements connected in series. The accuracy of the reference voltage depends on the accuracy of the resistance values of these resistance elements.

特許文献１では、半導体ハイサイドスイッチと過電流保護検出回路とを１つのＩＣ（Integrated Circuit）に集積化することについて説明されている。この場合、上記の抵抗素子は半導体チップに形成される。しかし、一般に、半導体チップに形成された抵抗素子の抵抗値の精度を高くすることは難しい。 Patent Document 1 describes the integration of a semiconductor high-side switch and an overcurrent protection detection circuit in one IC (Integrated Circuit). In this case, the resistance element is formed on a semiconductor chip. However, in general, it is difficult to increase the accuracy of the resistance value of the resistance element formed on the semiconductor chip.

半導体集積回路に含まれる抵抗回路の抵抗値の精度を高めるための方法として、フューズ抵抗による抵抗値の調整が知られている。一般には、フューズ抵抗に大電流を流すことによって、フューズ抵抗が溶断される。これにより抵抗回路の抵抗値が調整される。しかしながら、フューズ抵抗が溶断する可能性があるので、フューズ抵抗は比較的大きな電流が流れる経路には配置できない。 As a method for increasing the accuracy of the resistance value of a resistance circuit included in a semiconductor integrated circuit, adjustment of the resistance value by a fuse resistor is known. Generally, the fuse resistor is blown by flowing a large current through the fuse resistor. Thereby, the resistance value of the resistance circuit is adjusted. However, since there is a possibility that the fuse resistance is blown, the fuse resistance cannot be arranged in a path through which a relatively large current flows.

本発明の目的は、ハイサイドスイッチの過電流の検出精度を高めることが可能なハイサイドスイッチ回路、および、そのハイサイドスイッチ回路を含む装置を提供することである。 The objective of this invention is providing the apparatus containing the high side switch circuit which can raise the detection precision of the overcurrent of a high side switch, and the high side switch circuit.

本発明のある局面において、ハイサイドスイッチ回路は、電源から供給される電流を受けるための入力端子と、負荷に電流を供給するための出力端子と、第１のスイッチと、抵抗素子と、検出回路とを備える。第１のスイッチは、入力端子と出力端子との間に電気的に接続される。抵抗素子は、入力端子に電気的に接続される第１の端子と、出力端子に電気的に接続される第２の端子とを含む。検出回路は、入力端子と出力端子との間に電流が流れることによって抵抗素子に発生した検出電圧を受けて、電流が過電流レベルに達した場合に検出電圧がしきい電圧を上回ることによって、電流が過電流であることを検出する。検出回路は、調整回路を含む。調整回路は、電流が過電流レベルである場合に、検出電圧がしきい電圧を上回るように検出電圧を予め調整する。 In one aspect of the present invention, a high-side switch circuit includes an input terminal for receiving a current supplied from a power supply, an output terminal for supplying a current to a load, a first switch, a resistance element, and a detection Circuit. The first switch is electrically connected between the input terminal and the output terminal. The resistance element includes a first terminal electrically connected to the input terminal and a second terminal electrically connected to the output terminal. The detection circuit receives the detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and when the current reaches the overcurrent level, the detection voltage exceeds the threshold voltage, Detect that the current is overcurrent. The detection circuit includes an adjustment circuit. The adjustment circuit preliminarily adjusts the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at the overcurrent level.

好ましくは、検出回路は、検出電圧をしきい電圧と比較する比較器である。調整回路は、検出電圧を調整するために比較器の入力電圧のオフセットを調整するように構成される。 Preferably, the detection circuit is a comparator that compares the detection voltage with a threshold voltage. The adjustment circuit is configured to adjust the offset of the input voltage of the comparator to adjust the detection voltage.

好ましくは、比較器は、差動部と、複数のトランジスタとを含む。差動部は、抵抗素子の第１の端子の電圧と抵抗素子の第２の端子の電圧との間の電圧差に応じて、その出力電圧を変化させる。複数のトランジスタは、差動部に並列接続されて、差動部に流れる電流を調整することにより電圧差と出力電圧との間の関係を変更する。調整回路は、複数のトランジスタのうちの対応するトランジスタに接続されるフューズ抵抗を含む。 Preferably, the comparator includes a differential section and a plurality of transistors. The differential unit changes the output voltage according to a voltage difference between the voltage at the first terminal of the resistance element and the voltage at the second terminal of the resistance element. The plurality of transistors are connected in parallel to the differential unit, and change the relationship between the voltage difference and the output voltage by adjusting the current flowing through the differential unit. The adjustment circuit includes a fuse resistor connected to a corresponding transistor of the plurality of transistors.

好ましくは、ハイサイドスイッチ回路は、測定器が抵抗素子の第２の端子の電圧を測定できるように、第２の端子に接続されるパッドと、抵抗素子の第２の端子と出力端子との間に配置される第２のスイッチと、スイッチ制御部とをさらに備える。スイッチ制御部は、電源から負荷への電流の供給時には第１および第２のスイッチをともにオン状態に設定する一方で、測定器が第２の端子の電圧を測定する時には、第１および第２のスイッチをともにオフ状態に設定する。 Preferably, the high-side switch circuit includes a pad connected to the second terminal, a second terminal of the resistance element, and an output terminal so that the measuring instrument can measure the voltage of the second terminal of the resistance element. A second switch disposed between the switch and a switch controller is further provided. The switch control unit sets both the first and second switches to the ON state when supplying current from the power source to the load, while the first and second switches are used when the measuring instrument measures the voltage at the second terminal. Set both switches to OFF.

本発明の他の局面に係るインターフェイス回路は、電源から負荷に電流を供給するためのインターフェイス回路である。インターフェイス回路は、回路基板と、回路基板に実装されるハイサイドスイッチ回路とを備える。ハイサイドスイッチ回路は、電源から供給される電流を受けるための入力端子と、負荷に電流を供給するための出力端子と、第１のスイッチと、抵抗素子と、検出回路とを含む。第１のスイッチは、入力端子と出力端子との間に電気的に接続される。抵抗素子は、入力端子に電気的に接続される第１の端子と、出力端子に電気的に接続される第２の端子とを含む。検出回路は、入力端子と出力端子との間に電流が流れることによって抵抗素子に発生した検出電圧を受けて、電流が過電流レベルに達した場合に検出電圧がしきい電圧を上回ることによって、電流が過電流であることを検出する。検出回路は、調整回路を有する。調整回路は、電流が過電流レベルである場合に、検出電圧がしきい電圧を上回るように検出電圧を予め調整する。 An interface circuit according to another aspect of the present invention is an interface circuit for supplying a current from a power supply to a load. The interface circuit includes a circuit board and a high side switch circuit mounted on the circuit board. The high side switch circuit includes an input terminal for receiving a current supplied from a power supply, an output terminal for supplying a current to a load, a first switch, a resistance element, and a detection circuit. The first switch is electrically connected between the input terminal and the output terminal. The resistance element includes a first terminal electrically connected to the input terminal and a second terminal electrically connected to the output terminal. The detection circuit receives the detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and when the current reaches the overcurrent level, the detection voltage exceeds the threshold voltage, Detect that the current is overcurrent. The detection circuit has an adjustment circuit. The adjustment circuit preliminarily adjusts the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at the overcurrent level.

本発明のさらに他の局面に係る電子機器は、負荷に電流を供給するための電源と、電源と負荷とを接続するためのインターフェイス回路とを備える。インターフェイス回路は、回路基板と、回路基板に実装されるハイサイドスイッチ回路とを含む。ハイサイドスイッチ回路は、電源から供給される電流を受けるための入力端子と、負荷に電流を供給するための出力端子と、第１のスイッチと、抵抗素子と、検出回路とを含む。第１のスイッチは、入力端子と出力端子との間に電気的に接続される。抵抗素子は、入力端子に電気的に接続される第１の端子と、出力端子に電気的に接続される第２の端子とを含む。検出回路は、入力端子と出力端子との間に電流が流れることによって抵抗素子に発生した検出電圧を受けて、電流が過電流レベルに達した場合に、検出電圧がしきい電圧を上回ることによって電流が過電流であることを検出する。検出回路は、調整回路を有する。調整回路は、電流が過電流レベルである場合に、検出電圧がしきい電圧を上回るように検出電圧を予め調整する。 An electronic device according to still another aspect of the present invention includes a power source for supplying a current to a load, and an interface circuit for connecting the power source and the load. The interface circuit includes a circuit board and a high side switch circuit mounted on the circuit board. The high side switch circuit includes an input terminal for receiving a current supplied from a power supply, an output terminal for supplying a current to a load, a first switch, a resistance element, and a detection circuit. The first switch is electrically connected between the input terminal and the output terminal. The resistance element includes a first terminal electrically connected to the input terminal and a second terminal electrically connected to the output terminal. The detection circuit receives the detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and when the current reaches the overcurrent level, the detection voltage exceeds the threshold voltage. Detect that the current is overcurrent. The detection circuit has an adjustment circuit. The adjustment circuit preliminarily adjusts the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at the overcurrent level.

本発明によれば、ハイサイドスイッチ回路のコストの上昇を抑制しながら、ハイサイドスイッチの過電流の検出精度を高めることができる。 ADVANTAGE OF THE INVENTION According to this invention, the detection accuracy of the overcurrent of a high side switch can be improved, suppressing the raise of the cost of a high side switch circuit.

本発明の実施の形態に係るハイサイドスイッチ回路を備える電子機器の概略ブロック図である。It is a schematic block diagram of an electronic device provided with the high side switch circuit which concerns on embodiment of this invention. 図１に示したハイサイドスイッチ回路１０が形成された半導体チップの平面レイアウトを示す模式図である。It is a schematic diagram which shows the planar layout of the semiconductor chip in which the high side switch circuit 10 shown in FIG. 1 was formed. 図２に示したパワーＭＯＳトランジスタ領域１５Ａに配置されるドレイン電極およびソース電極を概略的に示した平面図である。FIG. 3 is a plan view schematically showing a drain electrode and a source electrode arranged in a power MOS transistor region 15A shown in FIG. 本実施の形態に係るドレイン電極およびソース電極の第１の比較例を示した平面図である。It is the top view which showed the 1st comparative example of the drain electrode and source electrode which concern on this Embodiment. 図４に示したドレイン電極およびソース電極の等価回路図である。FIG. 5 is an equivalent circuit diagram of the drain electrode and the source electrode shown in FIG. 4. 本実施の形態に係るドレイン電極およびソース電極の第１の比較例を示した平面図である。It is the top view which showed the 1st comparative example of the drain electrode and source electrode which concern on this Embodiment. 図６に示したドレイン電極およびソース電極の等価回路図である。FIG. 7 is an equivalent circuit diagram of the drain electrode and the source electrode shown in FIG. 6. 本実施の形態に係るドレイン電極およびソース電極の等価回路図である。It is an equivalent circuit diagram of a drain electrode and a source electrode according to the present embodiment. ＭＯＳトランジスタ１５を構成するトランジスタ素子の構造を説明するための半導体チップの模式断面図である。2 is a schematic cross-sectional view of a semiconductor chip for explaining the structure of a transistor element constituting a MOS transistor 15. FIG. 図９に示された接地配線の平面レイアウトを示す模式図である。FIG. 10 is a schematic diagram showing a planar layout of the ground wiring shown in FIG. 9. 本実施の形態に係る過電流検出回路の構成を示した図である。It is the figure which showed the structure of the overcurrent detection circuit which concerns on this Embodiment. 外付け抵抗により過電流の検出値のばらつきを抑制するための構成例を示した図である。It is the figure which showed the structural example for suppressing the dispersion | variation in the detected value of an overcurrent by external resistance. フューズ抵抗によって検出抵抗の抵抗値を調整するための構成の一例を示した図である。It is the figure which showed an example of the structure for adjusting the resistance value of a detection resistance with a fuse resistance. 本発明の実施の形態に係る比較器の構成の一例を示した図である。It is the figure which showed an example of the structure of the comparator which concerns on embodiment of this invention.

以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

図１は、本発明の実施の形態に係るハイサイドスイッチ回路を備える電子機器の概略ブロック図である。 FIG. 1 is a schematic block diagram of an electronic device including a high-side switch circuit according to an embodiment of the present invention.

図１を参照して、電子機器１００は、メイン電源１と、サブ電源２と、処理ブロック３と、インターフェイス回路４とを備える。メイン電源１は、サブ電源２および処理ブロック３に電源電圧を供給する。サブ電源２はメイン電源１から電源電圧を受けるとともに、その電圧から、インターフェイス回路４に供給される電源電圧（たとえばＤＣ５Ｖ）を生成する。処理ブロック３は、電子機器１００の本体部である。処理ブロック３はメイン電源１から供給される電源電圧によって、所定の処理を実行する。 Referring to FIG. 1, electronic device 100 includes a main power supply 1, a sub power supply 2, a processing block 3, and an interface circuit 4. The main power supply 1 supplies a power supply voltage to the sub power supply 2 and the processing block 3. The sub power supply 2 receives a power supply voltage from the main power supply 1, and generates a power supply voltage (for example, DC 5V) supplied to the interface circuit 4 from the voltage. The processing block 3 is a main body of the electronic device 100. The processing block 3 executes a predetermined process according to the power supply voltage supplied from the main power supply 1.

インターフェイス回路４は、負荷２００に接続されるとともに、サブ電源２から出力された電源電圧を負荷２００に供給する。インターフェイス回路４は、回路基板５と、制御回路６と、ハイサイドスイッチ回路１０とを含む。制御回路６およびハイサイドスイッチ回路１０は回路基板５に実装される。 The interface circuit 4 is connected to the load 200 and supplies the power supply voltage output from the sub power supply 2 to the load 200. The interface circuit 4 includes a circuit board 5, a control circuit 6, and a high side switch circuit 10. The control circuit 6 and the high side switch circuit 10 are mounted on the circuit board 5.

ハイサイドスイッチ回路１０はサブ電源２と負荷２００との間に接続される。制御回路６は、ハイサイドスイッチ回路１０から出力される信号に基づいてハイサイドスイッチ回路１０を制御する。これによりインターフェイス回路４の電源管理が実現される。 The high side switch circuit 10 is connected between the sub power supply 2 and the load 200. The control circuit 6 controls the high side switch circuit 10 based on a signal output from the high side switch circuit 10. Thereby, power management of the interface circuit 4 is realized.

インターフェイス回路４は、たとえばＵＳＢ（Universal Serial Bus）規格に準じたインターフェイス回路である。しかしながらインターフェイス回路４の規格は特に限定されるものではない。同じく、電子機器１００は、たとえばＰＣ（personal computer）、プリンタ、テレビ、オーディオ機器等であるが、これらに特に限定されるものではない。 The interface circuit 4 is an interface circuit conforming to, for example, the USB (Universal Serial Bus) standard. However, the standard of the interface circuit 4 is not particularly limited. Similarly, the electronic device 100 is, for example, a personal computer (PC), a printer, a television, an audio device, or the like, but is not particularly limited thereto.

この実施の形態では、ハイサイドスイッチ回路１０は、半導体集積回路（ＩＣ）によって実現される。ハイサイドスイッチ回路１０は、入力端子（ＩＮ）１１と、出力端子（ＯＵＴ）１２と、過電流モニタ端子（ＯＣ）１３と、イネーブル端子（ＥＮ）１４と、ＭＯＳトランジスタ１５と、ゲート制御部１６と、過電流検出部２０とを備える。 In this embodiment, the high side switch circuit 10 is realized by a semiconductor integrated circuit (IC). The high side switch circuit 10 includes an input terminal (IN) 11, an output terminal (OUT) 12, an overcurrent monitor terminal (OC) 13, an enable terminal (EN) 14, a MOS transistor 15, and a gate control unit 16. And an overcurrent detection unit 20.

入力端子１１は、サブ電源２から出力される電流を受けるための端子である。出力端子１２は、負荷２００に電流を供給するための端子である。 The input terminal 11 is a terminal for receiving a current output from the sub power supply 2. The output terminal 12 is a terminal for supplying current to the load 200.

ＭＯＳトランジスタ１５は、入力端子１１と出力端子１２との間に接続されるハイサイドスイッチである。ＭＯＳトランジスタ１５は、具体的にはＮチャネルＭＯＳＦＥＴである。ＭＯＳトランジスタ１５のドレインは入力端子１１に接続される。ＭＯＳトランジスタ１５のソースは出力端子１２に接続される。 The MOS transistor 15 is a high side switch connected between the input terminal 11 and the output terminal 12. The MOS transistor 15 is specifically an N-channel MOSFET. The drain of the MOS transistor 15 is connected to the input terminal 11. The source of the MOS transistor 15 is connected to the output terminal 12.

ゲート制御部１６は、ＭＯＳトランジスタ１５のゲート電圧を制御することによって、ＭＯＳトランジスタ１５をオンおよびオフする。ＭＯＳトランジスタ１５のオン時において、サブ電源２から出力される電流は、ＭＯＳトランジスタ１５を経由して負荷２００に供給される。 The gate control unit 16 turns on and off the MOS transistor 15 by controlling the gate voltage of the MOS transistor 15. When the MOS transistor 15 is on, the current output from the sub power supply 2 is supplied to the load 200 via the MOS transistor 15.

ＭＯＳトランジスタ１５に流れる電流が過大となった場合に、過電流検出部２０は、ＭＯＳトランジスタ１５の過電流を検出する。過電流検出部２０は、過電流検出部２０の検出結果を示す信号をゲート制御部１６に出力する。ゲート制御部１６は、過電流検出部２０の検出結果により、ＭＯＳトランジスタ１５に流れる電流を制限し、あるいはＭＯＳトランジスタ１５をオフする。 When the current flowing through the MOS transistor 15 becomes excessive, the overcurrent detection unit 20 detects the overcurrent of the MOS transistor 15. The overcurrent detection unit 20 outputs a signal indicating the detection result of the overcurrent detection unit 20 to the gate control unit 16. The gate control unit 16 limits the current flowing through the MOS transistor 15 or turns off the MOS transistor 15 based on the detection result of the overcurrent detection unit 20.

過電流検出部２０は、さらに、過電流検出部２０の検出結果を示す信号を、過電流モニタ端子１３を介して外部に出力する。制御回路６は、過電流モニタ端子１３から出力された信号を受ける。この場合、制御回路６は、ハイサイドスイッチ回路１０を停止するためのディスイネーブル信号を出力する。ディスイネーブル信号はイネーブル端子１４を通じてゲート制御部１６に入力される。ゲート制御部１６はディスイネーブル信号に応答してＭＯＳトランジスタ１５をオフする。一方、制御回路６が過電流検出部２０からの信号を受けていない場合には、制御回路６は、ハイサイドスイッチ回路１０を動作可能な状態に設定するためのイネーブル信号を出力する。イネーブル信号はイネーブル端子１４を通じてゲート制御部１６に入力される。ゲート制御部１６はイネーブル信号に応答してＭＯＳトランジスタ１５をオンする。 The overcurrent detection unit 20 further outputs a signal indicating the detection result of the overcurrent detection unit 20 to the outside via the overcurrent monitor terminal 13. The control circuit 6 receives the signal output from the overcurrent monitor terminal 13. In this case, the control circuit 6 outputs a disable signal for stopping the high side switch circuit 10. The disable signal is input to the gate controller 16 through the enable terminal 14. The gate control unit 16 turns off the MOS transistor 15 in response to the disable signal. On the other hand, when the control circuit 6 has not received a signal from the overcurrent detection unit 20, the control circuit 6 outputs an enable signal for setting the high-side switch circuit 10 to an operable state. The enable signal is input to the gate controller 16 through the enable terminal 14. The gate control unit 16 turns on the MOS transistor 15 in response to the enable signal.

なお、ハイサイドスイッチ回路１０は、過電流検出部２０だけでなく各種の保護機能を実現する他の機能ブロックを備えていてもよい。 Note that the high-side switch circuit 10 may include not only the overcurrent detection unit 20 but also other functional blocks that realize various protection functions.

図２は、図１に示したハイサイドスイッチ回路１０が形成された半導体チップの平面レイアウトを示す模式図である。図２を参照して、半導体チップ１０Ａは、パワーＭＯＳトランジスタ領域１５Ａと、回路領域１７Ａとを有する。パワーＭＯＳトランジスタ領域１５Ａは、互いに並列接続された多数のトランジスタ素子を含む。パワーＭＯＳトランジスタ領域１５Ａに形成された多数のトランジスタ素子が、全体として図１に示したＭＯＳトランジスタ１５を構成する。回路領域１７Ａは、図１に示したゲート制御部１６および過電流検出部２０が形成される領域である。 FIG. 2 is a schematic diagram showing a planar layout of the semiconductor chip on which the high-side switch circuit 10 shown in FIG. 1 is formed. Referring to FIG. 2, the semiconductor chip 10A has a power MOS transistor region 15A and a circuit region 17A. Power MOS transistor region 15A includes a large number of transistor elements connected in parallel to each other. A large number of transistor elements formed in the power MOS transistor region 15A constitute the MOS transistor 15 shown in FIG. The circuit region 17A is a region where the gate control unit 16 and the overcurrent detection unit 20 shown in FIG. 1 are formed.

半導体チップ１０Ａの横方向（Ｘ方向）の長さおよび半導体チップ１０Ａの縦方向（Ｙ方向）の長さは、半導体チップ１０Ａが搭載されるパッケージの形状に依存する。この実施の形態では半導体チップ１０Ａの形状は長方形であり、半導体チップ１０ＡのＸ方向の長さが半導体チップ１０ＡのＹ方向の長さよりも長い。 The length of the semiconductor chip 10A in the horizontal direction (X direction) and the length of the semiconductor chip 10A in the vertical direction (Y direction) depend on the shape of the package on which the semiconductor chip 10A is mounted. In this embodiment, the shape of the semiconductor chip 10A is a rectangle, and the length of the semiconductor chip 10A in the X direction is longer than the length of the semiconductor chip 10A in the Y direction.

図３は、図２に示したパワーＭＯＳトランジスタ領域１５Ａに配置されるドレイン電極およびソース電極を概略的に示した平面図である。図３を参照して、Ｘ方向およびＹ方向は図２に示されたＸ方向およびＹ方向にそれぞれ対応する。なお、以後説明する図に示されるＸ方向およびＹ方向も図２に示されたＸ方向およびＹ方向にそれぞれ対応するので、Ｘ方向およびＹ方向に関する説明は以後繰り返さない。 FIG. 3 is a plan view schematically showing a drain electrode and a source electrode arranged in power MOS transistor region 15A shown in FIG. Referring to FIG. 3, the X direction and the Y direction correspond to the X direction and the Y direction shown in FIG. 2, respectively. Note that the X direction and the Y direction shown in the drawings to be described below also correspond to the X direction and the Y direction shown in FIG. 2, respectively, and therefore the description regarding the X direction and the Y direction will not be repeated hereinafter.

図３に示されるように、ドレイン（Ｄ）電極１５Ｄは、Ｘ方向に延在する第１のドレイン電極部１５Ｄ１と、第１のドレイン電極部１５Ｄ１から各々Ｙ方向に引き出された複数の第２のドレイン電極部１５Ｄ２とを有する。第１のドレイン電極部１５Ｄ１には、ドレインパッドを各々形成する複数のドレインパッド領域ＤＰが形成される。 As shown in FIG. 3, the drain (D) electrode 15D includes a first drain electrode portion 15D1 extending in the X direction and a plurality of second electrodes drawn in the Y direction from the first drain electrode portion 15D1. Drain electrode portion 15D2. A plurality of drain pad regions DP each forming a drain pad are formed in the first drain electrode portion 15D1.

第１のドレイン電極部１５Ｄ１の長さはＬｄ１であり、第１のドレイン電極部１５Ｄ１の幅はＷｄ１である。第２のドレイン電極部１５Ｄ２の長さはＬｄ２であり、第２のドレイン電極部１５Ｄ２の幅はＷｄ２である。なお、Ｌｄ１＞Ｌｄ２であり、Ｗｄ１＞Ｗｄ２である。 The length of the first drain electrode portion 15D1 is Ld1, and the width of the first drain electrode portion 15D1 is Wd1. The length of the second drain electrode portion 15D2 is Ld2, and the width of the second drain electrode portion 15D2 is Wd2. Note that Ld1> Ld2 and Wd1> Wd2.

同様に、ソース（Ｓ）電極１５Ｓは、Ｘ方向に延在する第１のソース電極部１５Ｓ１と、第１のソース電極部１５Ｓ１から各々Ｙ方向に引き出された複数の第２のソース電極部１５Ｓ２とを有する。第１のソース電極部１５Ｓ１には、ソースパッドを各々形成する複数のソースパッド領域ＳＰが形成される。ドレインパッドおよびソースパッドには、図示しないワイヤが接続される。 Similarly, the source (S) electrode 15S includes a first source electrode portion 15S1 extending in the X direction and a plurality of second source electrode portions 15S2 each extending in the Y direction from the first source electrode portion 15S1. And have. A plurality of source pad regions SP each forming a source pad are formed in the first source electrode portion 15S1. Wires (not shown) are connected to the drain pad and the source pad.

第１のソース電極部１５Ｓ１の長さはＬｓ１であり、第１のソース電極部１５Ｓ１の幅はＷｓ１である。第２のソース電極部１５Ｓ２の長さはＬｓ２であり、第２のソース電極部１５Ｓ２の幅はＷｓ２である。なお、Ｌｓ１＞Ｌｓ２であり、Ｗｓ１＞Ｗｓ２である。 The length of the first source electrode portion 15S1 is Ls1, and the width of the first source electrode portion 15S1 is Ws1. The length of the second source electrode portion 15S2 is Ls2, and the width of the second source electrode portion 15S2 is Ws2. Note that Ls1> Ls2 and Ws1> Ws2.

図３に示されるように、第２のドレイン電極部１５Ｄ２および第２のソース電極部１５Ｓ２は、Ｘ方向に沿って交互に配置される。 As shown in FIG. 3, the second drain electrode portions 15D2 and the second source electrode portions 15S2 are alternately arranged along the X direction.

ハイサイドスイッチ回路１０が形成された半導体装置が多層配線構造を有するのであれば、ドレイン電極１５Ｄおよびソース電極１５Ｓが形成される配線層と、ドレイン電極１５Ｄおよびソース電極１５Ｓをドレイン拡散領域およびソース拡散領域にそれぞれ接続するための配線層とが設けられてもよい。あるいは、ドレイン電極およびソース電極は、半導体基板に形成されたドレイン拡散領域およびソース拡散領域（いずれも図示せず）にそれぞれ直接的に接続されてもよい。 If the semiconductor device in which the high-side switch circuit 10 is formed has a multilayer wiring structure, the wiring layer in which the drain electrode 15D and the source electrode 15S are formed, and the drain electrode 15D and the source electrode 15S are connected to the drain diffusion region and the source diffusion. A wiring layer for connecting to each region may be provided. Alternatively, the drain electrode and the source electrode may be directly connected to a drain diffusion region and a source diffusion region (both not shown) formed in the semiconductor substrate, respectively.

ＭＯＳトランジスタ１５がオンしたときの抵抗値は、ＭＯＳトランジスタ１５のオン抵抗の値とドレイン電極１５Ｄの抵抗値とソース電極１５Ｓの抵抗値との合計であると見積もられる。ドレイン電極１５Ｄおよびソース電極１５Ｓの抵抗値が小さいほど、ハイサイドスイッチのオン時におけるハイサイドスイッチの抵抗値を小さくすることができる。したがってハイサイドスイッチの損失を低減できる。 The resistance value when the MOS transistor 15 is turned on is estimated to be the sum of the ON resistance value of the MOS transistor 15, the resistance value of the drain electrode 15D, and the resistance value of the source electrode 15S. The smaller the resistance values of the drain electrode 15D and the source electrode 15S, the smaller the resistance value of the high side switch when the high side switch is on. Therefore, the loss of the high side switch can be reduced.

ドレイン電極１５Ｄの抵抗値は、第１のドレイン電極部１５Ｄ１の抵抗値および第２のドレイン電極部１５Ｄ２の抵抗値に依存する。この実施の形態では、第１のドレイン電極部１５Ｄ１に複数のパッドが分散的に配置される。第２のドレイン電極部１５Ｄ２は、パワーＭＯＳトランジスタ領域に形成された複数のＭＯＳトランジスタ素子（図３では１個のトランジスタ素子Ｔｒを示す）のドレイン電極を並列に接続する。この第２のドレイン電極部１５Ｄ２は、パワーＭＯＳトランジスタ領域の短手方向（Ｙ方向）に沿って延在する。これによって、ドレイン電極１５Ｄの抵抗値を低減できる。 The resistance value of the drain electrode 15D depends on the resistance value of the first drain electrode portion 15D1 and the resistance value of the second drain electrode portion 15D2. In this embodiment, a plurality of pads are distributed on the first drain electrode portion 15D1. The second drain electrode portion 15D2 connects in parallel the drain electrodes of a plurality of MOS transistor elements (one transistor element Tr is shown in FIG. 3) formed in the power MOS transistor region. The second drain electrode portion 15D2 extends along the short direction (Y direction) of the power MOS transistor region. Thereby, the resistance value of the drain electrode 15D can be reduced.

ソース電極１５Ｓは、ドレイン電極１５Ｄと同様の構成を有する。すなわち、第１のソース電極部１５Ｓ１に複数のパッドが分散的に配置される。第２のソース電極部１５Ｓ２は、パワーＭＯＳトランジスタ領域に形成された複数のＭＯＳトランジスタ素子のソース電極を並列に接続する。これによってソース電極１５Ｓの抵抗値を低減できる。 The source electrode 15S has the same configuration as the drain electrode 15D. That is, a plurality of pads are distributed in the first source electrode portion 15S1. The second source electrode portion 15S2 connects the source electrodes of a plurality of MOS transistor elements formed in the power MOS transistor region in parallel. Thereby, the resistance value of the source electrode 15S can be reduced.

次に、上記ドレイン電極１５Ｄおよびソース電極１５Ｓの構成によって、各々の抵抗値を低減できる理由について比較例と本実施形態との対比により説明する。 Next, the reason why the respective resistance values can be reduced by the configuration of the drain electrode 15D and the source electrode 15S will be described by comparing the comparative example with the present embodiment.

図４は、本実施の形態に係るドレイン電極およびソース電極の第１の比較例を示した平面図である。図５は、図４に示したドレイン電極およびソース電極の等価回路図である。図４および図５を参照して、複数のドレインパッド領域ＤＰは第１のドレイン電極部１５Ｄ１に集中的に配置される。第１のドレイン電極部１５Ｄ１および第２のドレイン電極部１５Ｄ２は、ドレインパッド領域ＤＰに接続された抵抗Ｒとして表わされる。第２のドレイン電極部１５Ｄ２はＸ方向に延在するので、その長さが大きくなる。このため、第２のドレイン電極部１５Ｄ２の抵抗値が大きくなる。したがって、ドレイン電極１５Ｄの全体の抵抗値が大きくなる。同じ理由によって、ソース電極１５Ｓの全体の抵抗値も大きくなる。 FIG. 4 is a plan view showing a first comparative example of the drain electrode and the source electrode according to the present embodiment. FIG. 5 is an equivalent circuit diagram of the drain electrode and the source electrode shown in FIG. Referring to FIGS. 4 and 5, the plurality of drain pad regions DP are concentrated on the first drain electrode portion 15D1. The first drain electrode portion 15D1 and the second drain electrode portion 15D2 are represented as a resistor R connected to the drain pad region DP. Since the second drain electrode portion 15D2 extends in the X direction, its length increases. For this reason, the resistance value of the second drain electrode portion 15D2 increases. Therefore, the overall resistance value of the drain electrode 15D increases. For the same reason, the overall resistance value of the source electrode 15S also increases.

図６は、本実施の形態に係るドレイン電極およびソース電極の第１の比較例を示した平面図である。図７は、図６に示したドレイン電極およびソース電極の等価回路図である。図６および図７を参照して、複数のドレインパッド領域ＤＰは第１のドレイン電極部１５Ｄ１に集中的に配置される。第２のドレイン電極部１５Ｄ２はＹ方向に延在するので、第１の比較例に比べて第２のドレイン電極部１５Ｄ２の抵抗値は小さくなる。しかしながら、第１のドレイン電極部１５Ｄ１のうち、ドレインパッド領域ＤＰからＸ方向に延在する部分の長さが大きいので第１のドレイン電極部１５Ｄ１の抵抗値が大きくなる。したがって、ドレイン電極１５Ｄの抵抗値は大きい。同じ理由によって、ソース電極１５Ｓの全体の抵抗値も大きい。 FIG. 6 is a plan view showing a first comparative example of the drain electrode and the source electrode according to the present embodiment. FIG. 7 is an equivalent circuit diagram of the drain electrode and the source electrode shown in FIG. Referring to FIGS. 6 and 7, the plurality of drain pad regions DP are concentrated on the first drain electrode portion 15D1. Since the second drain electrode portion 15D2 extends in the Y direction, the resistance value of the second drain electrode portion 15D2 is smaller than that of the first comparative example. However, since the length of the portion extending in the X direction from the drain pad region DP in the first drain electrode portion 15D1 is large, the resistance value of the first drain electrode portion 15D1 is increased. Therefore, the resistance value of the drain electrode 15D is large. For the same reason, the entire resistance value of the source electrode 15S is also large.

図８は、本実施の形態に係るドレイン電極およびソース電極の等価回路図である。図３および図８を参照して、第１のドレイン電極部１５Ｄ１において、複数のドレインパッド領域ＤＰは分散的に配置される。このため、第１のドレイン電極部１５Ｄ１がＸ方向に延在することで第１のドレイン電極部１５Ｄ１が長くなっても、で第１のドレイン電極部１５Ｄ１の抵抗値を低減することができる。一方、第２のドレイン電極部１５Ｄ２はＹ方向に延在しているので、第２のドレイン電極部１５Ｄ２は短い。したがって、第２のドレイン電極部１５Ｄ２の抵抗値を小さくできる。 FIG. 8 is an equivalent circuit diagram of the drain electrode and the source electrode according to the present embodiment. 3 and 8, in first drain electrode portion 15D1, a plurality of drain pad regions DP are arranged in a distributed manner. For this reason, even if the first drain electrode portion 15D1 becomes longer because the first drain electrode portion 15D1 extends in the X direction, the resistance value of the first drain electrode portion 15D1 can be reduced. On the other hand, since the second drain electrode portion 15D2 extends in the Y direction, the second drain electrode portion 15D2 is short. Therefore, the resistance value of the second drain electrode portion 15D2 can be reduced.

このように本実施の形態によれば第１のドレイン電極部１５Ｄ１および第２のドレイン電極部１５Ｄ２の抵抗値を低減することでドレイン電極１５Ｄの抵抗値を低減できる。同じ理由によって、ソース電極１５Ｓの抵抗値も低減できる。したがって、ＭＯＳトランジスタ１５のオン時における電力損失を低減することができる。 Thus, according to the present embodiment, the resistance value of the drain electrode 15D can be reduced by reducing the resistance values of the first drain electrode portion 15D1 and the second drain electrode portion 15D2. For the same reason, the resistance value of the source electrode 15S can also be reduced. Therefore, power loss when the MOS transistor 15 is on can be reduced.

図９は、ＭＯＳトランジスタ１５を構成するトランジスタ素子の構造を説明するための半導体チップの模式断面図である。図９を参照して、半導体チップ１０Ａは、Ｐ型半導体基板１５１と、Ｐ型半導体基板１５１に形成されたＮ型エピタキシャル層１５２と、Ｎ型エピタキシャル層１５２に形成されたＰ型ウェル１５３とを有する。Ｐ型半導体基板１５１には、Ｐ型拡散領域１５４が形成される。Ｎ型エピタキシャル層１５２にはＮ型拡散領域１５５が形成される。Ｎ型エピタキシャル層１５２の島を形成するために、一般に、半導体チップの表面からＰ型半導体基板１５１に達する高濃度のＰ型の拡散領域（分離領域）が形成される。図９ではこの分離領域もＰ型半導体基板１５１の一部として示されている。 FIG. 9 is a schematic cross-sectional view of a semiconductor chip for explaining the structure of the transistor elements constituting the MOS transistor 15. Referring to FIG. 9, semiconductor chip 10A includes a P-type semiconductor substrate 151, an N-type epitaxial layer 152 formed on P-type semiconductor substrate 151, and a P-type well 153 formed on N-type epitaxial layer 152. Have. A P-type diffusion region 154 is formed in the P-type semiconductor substrate 151. An N type diffusion region 155 is formed in the N type epitaxial layer 152. In order to form an island of the N-type epitaxial layer 152, a high-concentration P-type diffusion region (isolation region) reaching the P-type semiconductor substrate 151 from the surface of the semiconductor chip is generally formed. In FIG. 9, this separation region is also shown as a part of the P-type semiconductor substrate 151.

Ｐ型ウェル１５３の上にはゲート酸化膜（図示せず）を介してゲート電極１５９が形成される。Ｐ型ウェル１５３には、Ｎ型拡散領域１５７，１５８およびＰ型拡散領域１５６がさらに形成される。Ｎ型拡散領域１５７，１５８およびゲート電極１５９により、トランジスタ素子Ｔｒが構成される。Ｎ型拡散領域１５７は、入力端子（ＩＮ）に接続されることによりドレイン領域となる。Ｎ型拡散領域１５８は、出力端子（ＯＵＴ）に接続されることによりソース領域となる。Ｐ型ウェル１５３はトランジスタ素子Ｔｒのボディ（バックゲート）として機能する。 A gate electrode 159 is formed on the P-type well 153 via a gate oxide film (not shown). In the P-type well 153, N-type diffusion regions 157 and 158 and a P-type diffusion region 156 are further formed. N-type diffusion regions 157 and 158 and gate electrode 159 constitute transistor element Tr. The N-type diffusion region 157 becomes a drain region by being connected to the input terminal (IN). The N-type diffusion region 158 becomes a source region by being connected to the output terminal (OUT). The P-type well 153 functions as a body (back gate) of the transistor element Tr.

Ｐ型拡散領域１５４，１５６は接地配線１６０に接続されることによって接地される。これによりＰ型半導体基板１５１およびＰ型ウェル１５３が接地される。一方、Ｎ型拡散領域１５５の電位がオープンとされることで、Ｎ型エピタキシャル層１５２の電位もオープンとなる。 The P-type diffusion regions 154 and 156 are grounded by being connected to the ground wiring 160. As a result, the P-type semiconductor substrate 151 and the P-type well 153 are grounded. On the other hand, when the potential of the N-type diffusion region 155 is opened, the potential of the N-type epitaxial layer 152 is also opened.

図９に示された構成の場合、一般的には、Ｎ型エピタキシャル層１５２の電位を最も高く設定し、かつ、Ｐ型半導体基板１５１の電位を最も低くする。これによりＮ型エピタキシャル層１５２がＰ型半導体基板１５１から電気的に分離される。また、Ｐ型ウェル１５３の電位は、Ｎ型エピタキシャル層１５２の電位よりも低い電位、たとえばＰ型半導体基板１５１の電位と共通の電位に設定される。 In the case of the configuration shown in FIG. 9, in general, the potential of the N-type epitaxial layer 152 is set to the highest level and the potential of the P-type semiconductor substrate 151 is set to the lowest level. As a result, the N-type epitaxial layer 152 is electrically separated from the P-type semiconductor substrate 151. The potential of the P-type well 153 is set to a potential lower than the potential of the N-type epitaxial layer 152, for example, a potential common to the potential of the P-type semiconductor substrate 151.

一方、Ｎ型拡散領域１５７、Ｐ型ウェル１５３およびＮ型拡散領域１５８によって寄生ＮＰＮトランジスタＱ１が形成される。さらに、Ｎ型エピタキシャル層１５２、Ｐ型ウェル１５３およびＮ型拡散領域１５８によって寄生ＮＰＮトランジスタＱ２が形成される。さらに、Ｐ型ウェル１５３、Ｎ型エピタキシャル層１５２およびＮ型拡散領域１５８によって、寄生ＰＮＰトランジスタＱ３が形成される。 On the other hand, parasitic NPN transistor Q1 is formed by N-type diffusion region 157, P-type well 153, and N-type diffusion region 158. Further, parasitic NPN transistor Q2 is formed by N-type epitaxial layer 152, P-type well 153, and N-type diffusion region 158. Further, the P-type well 153, the N-type epitaxial layer 152, and the N-type diffusion region 158 form a parasitic PNP transistor Q3.

トランジスタ素子Ｔｒのオン時には、Ｐ型ウェル１５３の表面のチャネル領域を通じてドレイン領域（Ｎ型拡散領域１５７）からソース領域（Ｎ型拡散領域１５８）に電流が流れる。Ｎ型エピタキシャル層１５２が高電位に設定されている場合、Ｐ型ウェル１５３を流れる電流によって、寄生ＮＰＮトランジスタＱ２がオンすることが起こりうる。 When the transistor element Tr is on, a current flows from the drain region (N-type diffusion region 157) to the source region (N-type diffusion region 158) through the channel region on the surface of the P-type well 153. When the N-type epitaxial layer 152 is set at a high potential, the parasitic NPN transistor Q2 may be turned on by a current flowing through the P-type well 153.

本実施の形態によれば、Ｎ型エピタキシャル層１５２の電位がオープンとされる。さらに、Ｐ型ウェル１５３が接地されることにより、Ｐ型ウェル１５３の電位とＰ型半導体基板１５１の電位とが等しくなる。これにより、寄生ＮＰＮトランジスタＱ２が動作することを回避することができる。さらに、本実施の形態によれば、ＭＯＳトランジスタ１５を細分化するようにＰ型拡散領域１５６が配置される。これによりＰ型ウェル１５３に流れる電流が分散されて、Ｐ型ウェル１５３の電位が浮遊する可能性を低減できるので、より確実に、寄生ＮＰＮトランジスタＱ２が動作することを回避することができる。 According to the present embodiment, the potential of N type epitaxial layer 152 is open. Further, since the P-type well 153 is grounded, the potential of the P-type well 153 and the potential of the P-type semiconductor substrate 151 become equal. Thereby, it is possible to avoid the operation of the parasitic NPN transistor Q2. Furthermore, according to the present embodiment, P type diffusion region 156 is arranged so as to subdivide MOS transistor 15. As a result, the possibility that the current flowing in the P-type well 153 is dispersed and the potential of the P-type well 153 floats can be reduced, so that the operation of the parasitic NPN transistor Q2 can be avoided more reliably.

図１０は、図９に示された接地配線の平面レイアウトを示す模式図である。図１０を参照して、接地配線１６０はパッド１６１に接続される。接地配線１６０は、Ｐ型ウェル１５３上に格子状に配置される。これにより、図１に示すＭＯＳトランジスタ１５（図１参照）は、各々が複数のトランジスタ素子Ｔｒを含む複数のグループに分割される。複数のトランジスタ素子Ｔｒ（図１０では１つのトランジスタ素子Ｔｒを示す）を含む各グループは、接地配線１６０によって取り囲まれる。 FIG. 10 is a schematic diagram showing a planar layout of the ground wiring shown in FIG. Referring to FIG. 10, ground wiring 160 is connected to pad 161. The ground wiring 160 is arranged on the P-type well 153 in a grid pattern. Thereby, the MOS transistors 15 (see FIG. 1) shown in FIG. 1 are divided into a plurality of groups each including a plurality of transistor elements Tr. Each group including a plurality of transistor elements Tr (one transistor element Tr is shown in FIG. 10) is surrounded by a ground wiring 160.

図１１は、本実施の形態に係る過電流検出回路の構成を示した図である。図１１を参照して、過電流検出部２０は、検出抵抗２１と、比較器２２とを備える。検出抵抗２１およびＭＯＳトランジスタ２５は、直列に接続される。検出抵抗２１およびＭＯＳトランジスタ２５は、ＭＯＳトランジスタ１５と並列に入力端子１１と出力端子１２との間に接続される。 FIG. 11 is a diagram showing the configuration of the overcurrent detection circuit according to the present embodiment. Referring to FIG. 11, the overcurrent detection unit 20 includes a detection resistor 21 and a comparator 22. The detection resistor 21 and the MOS transistor 25 are connected in series. The detection resistor 21 and the MOS transistor 25 are connected between the input terminal 11 and the output terminal 12 in parallel with the MOS transistor 15.

ハイサイドスイッチ回路の動作時において、ゲート制御部１６はＭＯＳトランジスタ１５，２５をともにオンする。このときに、ＭＯＳトランジスタ１５には電流Ｉ_０が流れるとともに、ＭＯＳトランジスタ２５には電流Ｉ_１が流れる。これにより検出抵抗２１の第１の端子Ｎ１および検出抵抗２１の第２の端子Ｎ２との間には、検出抵抗２１の抵抗値および電流Ｉ_１の積によって決定される電圧Ｖ１が発生する。比較器２２は、この電圧Ｖ１がしきい電圧より大きいかどうかを検出する。電圧Ｖ１がしきい電圧よりも高い場合、比較器２２は、過電流の検出を示す検出信号を出力する。ゲート制御部１６は、検出信号を受けて、過電流保護のためのＭＯＳトランジスタ１５，２５の制御を行なう。たとえばゲート制御部１６は、ＭＯＳトランジスタ１５，２５に流れる電流を制限する、あるいはＭＯＳトランジスタ１５，２５をオフするための信号をＭＯＳトランジスタ１５，２５のゲートに出力する。 During the operation of the high side switch circuit, the gate controller 16 turns on both the MOS transistors 15 and 25. In this time, the current flows _{I 0} is the MOS transistor 15, current flows _{I 1} is the MOS transistor 25. Thus between the second terminal N2 of the first terminal N1 and the detection resistor 21 of the detecting resistor 21, the voltage V1 which is determined by the product of the resistance and the current I ₁ of the detecting resistor 21 is generated. The comparator 22 detects whether this voltage V1 is larger than the threshold voltage. When the voltage V1 is higher than the threshold voltage, the comparator 22 outputs a detection signal indicating detection of overcurrent. The gate control unit 16 receives the detection signal and controls the MOS transistors 15 and 25 for overcurrent protection. For example, the gate control unit 16 outputs a signal for limiting the current flowing through the MOS transistors 15 and 25 or turning off the MOS transistors 15 and 25 to the gates of the MOS transistors 15 and 25.

検出抵抗２１の第２端にはテストパッド２４が接続される。テストパッド２４には、半導体テスタ２６が接続される。半導体テスタ２６は過電流検出部２０の機能をテストする。具体的には、半導体テスタ２６は、検出抵抗２１の第１端から第２端に向けて流れる電流（たとえば電流Ｉ_１）を発生させる。この電流の値は、当該電流値と検出抵抗２１の抵抗値（設計値）との積で決定される電圧が、上記基準電圧より高くなるように予め定められている。検出抵抗２１の抵抗値が正常（規格範囲内）であれば、半導体テスタ２６が上記の電流を発生させることにより、過電流検出部２０が過電流を検出する。 A test pad 24 is connected to the second end of the detection resistor 21. A semiconductor tester 26 is connected to the test pad 24. The semiconductor tester 26 tests the function of the overcurrent detection unit 20. Specifically, the semiconductor tester 26 generates a current (for example, current I ₁ ) that flows from the first end to the second end of the detection resistor 21. The value of this current is determined in advance so that the voltage determined by the product of the current value and the resistance value (design value) of the detection resistor 21 is higher than the reference voltage. If the resistance value of the detection resistor 21 is normal (within the standard range), the semiconductor current tester 26 generates the current described above, so that the overcurrent detection unit 20 detects the overcurrent.

しかしながら、検出抵抗２１は、半導体集積回路に内蔵された抵抗である。一般に、製造時のばらつきのため、半導体チップに形成された抵抗素子の抵抗値の精度を高くすることは難しい。抵抗値がばらつくことによって、検出抵抗２１に発生する電圧Ｖ１が基準電圧を上回るときの電流Ｉ_１の値が製品間でばらつく可能性がある。すなわち、過電流が検出されたときの電流値が製品間でばらつく可能性がある。過電流の検出値のばらつきを抑制するための種々の方法が考えられる。 However, the detection resistor 21 is a resistor built in the semiconductor integrated circuit. In general, it is difficult to increase the accuracy of the resistance value of a resistance element formed on a semiconductor chip due to variations in manufacturing. By the resistance value varies, the value of the current I ₁ when the voltage V1 generated in the detection resistor 21 exceeds the reference voltage may vary between products. That is, there is a possibility that the current value when the overcurrent is detected varies between products. Various methods for suppressing variations in the overcurrent detection value are conceivable.

図１２は、外付け抵抗により過電流の検出値のばらつきを抑制するための構成例を示した図である。図１２を参照して、外付けの検出抵抗２１Ａが入力端子１１と、過電流検出端子２７との間に接続される。この構成では、半導体集積回路の内部には検出抵抗が形成されていない。高い精度の抵抗値を有する外付抵抗を用いることで過電流の検出精度が高まることが期待される。しかし、半導体集積回路だけでなく検出抵抗もインターフェイス回路に実装する必要があるため、部品のコストおよび実装のコストが上昇する。 FIG. 12 is a diagram showing a configuration example for suppressing variation in detected value of overcurrent by an external resistor. Referring to FIG. 12, an external detection resistor 21 </ b> A is connected between the input terminal 11 and the overcurrent detection terminal 27. In this configuration, no detection resistor is formed inside the semiconductor integrated circuit. The use of an external resistor having a highly accurate resistance value is expected to improve the detection accuracy of overcurrent. However, since it is necessary to mount not only the semiconductor integrated circuit but also the detection resistor on the interface circuit, the cost of components and the cost of mounting increase.

一方、半導体集積回路に含まれる抵抗回路の抵抗値の精度を高めるための方法として、フューズ抵抗による抵抗値の調整が知られている。図１３は、フューズ抵抗によって検出抵抗の抵抗値を調整するための構成の一例を示した図である。 On the other hand, as a method for improving the accuracy of the resistance value of a resistance circuit included in a semiconductor integrated circuit, adjustment of the resistance value by a fuse resistor is known. FIG. 13 is a diagram illustrating an example of a configuration for adjusting the resistance value of the detection resistor using the fuse resistor.

図１３を参照して、検出抵抗２１Ｂは、互いに直列接続された抵抗素子Ｒ１，Ｒ２，Ｒ３を含む。フューズ抵抗Ｆ１は、抵抗素子Ｒ３に並列接続される。抵抗素子Ｒ１は、スイッチとして機能するＮチャンネルＭＯＳトランジスタＴｒ１と並列接続される。抵抗素子Ｒ４およびフューズ抵抗Ｆ２は、高電圧ノード２８と接地ノードとの間に直列接続される。ＭＯＳトランジスタＴｒ１のゲートは、抵抗素子Ｒ４およびフューズ抵抗Ｆ２の接続点に接続される。フューズ抵抗Ｆ１が溶断することにより、抵抗素子Ｒ３が選択される。一方、フューズ抵抗Ｆ２が溶断することでＭＯＳトランジスタＴｒ１がオンするので、抵抗素子Ｒ１は非選択とされる。 Referring to FIG. 13, detection resistor 21B includes resistance elements R1, R2, and R3 connected in series with each other. The fuse resistor F1 is connected in parallel to the resistor element R3. The resistance element R1 is connected in parallel with an N-channel MOS transistor Tr1 that functions as a switch. Resistance element R4 and fuse resistance F2 are connected in series between high voltage node 28 and the ground node. The gate of the MOS transistor Tr1 is connected to the connection point of the resistor element R4 and the fuse resistor F2. When the fuse resistor F1 is blown, the resistor element R3 is selected. On the other hand, since the MOS transistor Tr1 is turned on when the fuse resistor F2 is melted, the resistor element R1 is not selected.

多くの場合、フューズ抵抗には、大きな電流が流れることにより切断される素子が用いられる。しかし図１３に示した構成では、ＭＯＳトランジスタ２５に流れる電流の経路にはフューズ抵抗Ｆ１が配置される。ハイサイドスイッチ回路の動作時にはＭＯＳトランジスタ１５，２５がともにオンするので、ＭＯＳトランジスタ２５にも比較的大きな電流が流れると考えられる。したがって通常時に比較的大きな電流が流れる経路にフューズ抵抗を配置することは難しいと考えられる。 In many cases, an element that is cut off when a large current flows is used as the fuse resistor. However, in the configuration shown in FIG. 13, the fuse resistor F <b> 1 is arranged in the path of the current flowing through the MOS transistor 25. Since both the MOS transistors 15 and 25 are turned on during the operation of the high side switch circuit, it is considered that a relatively large current flows through the MOS transistor 25 as well. Therefore, it is considered difficult to place a fuse resistor in a path through which a relatively large current flows during normal operation.

本発明の実施の形態では、入力端子１１および出力端子１２の間に流れる電流の値が、所定の過電流レベルに達した場合に、検出抵抗２１に発生した電圧Ｖ１が、その過電流レベルに対応するしきい電圧を上回るように、電圧Ｖ１を調整できる。具体的には、比較器２２は、その入力オフセット電圧を調整可能に構成される。これにより、検出抵抗２１により検出される電流値（言い換えれば電圧Ｖ１）のずれを補正することができるので、過電流を精度よく検出することができる。 In the embodiment of the present invention, when the value of the current flowing between the input terminal 11 and the output terminal 12 reaches a predetermined overcurrent level, the voltage V1 generated in the detection resistor 21 reaches the overcurrent level. The voltage V1 can be adjusted to exceed the corresponding threshold voltage. Specifically, the comparator 22 is configured to be able to adjust its input offset voltage. Thereby, since the shift | offset | difference of the electric current value (in other words voltage V1) detected by the detection resistance 21 can be correct | amended, an overcurrent can be detected accurately.

図１４は、本発明の実施の形態に係る比較器の構成の一例を示した図である。図１４を参照して、比較器２２は、トランジスタＭ１，Ｍ２を含む差動部３１と、トランジスタ３２とを含む。トランジスタ３２は、電源ノード２９とノードＮ３との間に接続されて、バイアス電源３３からの電圧により駆動される。トランジスタＭ１は、ノードＮ３とノードＮ４との間に配置されて、検出抵抗２１の第１の端子Ｎ１の電圧を受けることにより動作する。トランジスタＭ２は、ノードＮ３とノードＮ５との間に配置されて、検出抵抗２１の第２の端子Ｎ２の電圧を受けることにより動作する。 FIG. 14 is a diagram showing an example of the configuration of the comparator according to the embodiment of the present invention. Referring to FIG. 14, comparator 22 includes a differential unit 31 including transistors M <b> 1 and M <b> 2 and a transistor 32. The transistor 32 is connected between the power supply node 29 and the node N3 and driven by the voltage from the bias power supply 33. The transistor M1 is disposed between the node N3 and the node N4, and operates by receiving the voltage of the first terminal N1 of the detection resistor 21. The transistor M2 is arranged between the node N3 and the node N5, and operates by receiving the voltage of the second terminal N2 of the detection resistor 21.

比較器２２は、さらに、ノードＮ４に並列接続されるｎ個のトランジスタＭ１１，Ｍ１２，・・・，Ｍ１ｎと、ノードＮ５に並列接続されるｍ個のトランジスタＭ２１，Ｍ２２，・・・，Ｍ２ｍとを含む。トランジスタＭ１１，Ｍ１２，・・・，Ｍ１ｎおよびＭ２１，Ｍ２２，・・・，Ｍ２ｍは、カレントミラー回路を構成する。ミラー比、すなわちトランジスタＭ１１，Ｍ１２，・・・，Ｍ１ｎに流れる電流の合計と、トランジスタＭ２１，Ｍ２２，・・・，Ｍ２ｍに流れる電流の合計との比を適切に定めることによって、電圧Ｖ１が補正されるので、電圧Ｖ１がしきい電圧を上回るときにノードＮ４から検出信号が出力されるように電圧Ｖ１を調整できる。すなわち比較器２２の入力オフセット電圧が補正される。 The comparator 22 further includes n transistors M11, M12,..., M1n connected in parallel to the node N4, and m transistors M21, M22,. including. Transistors M11, M12,..., M1n and M21, M22,..., M2m constitute a current mirror circuit. The voltage V1 is corrected by appropriately determining the mirror ratio, that is, the ratio of the total current flowing through the transistors M11, M12,..., M1n and the total current flowing through the transistors M21, M22,. Therefore, the voltage V1 can be adjusted so that the detection signal is output from the node N4 when the voltage V1 exceeds the threshold voltage. That is, the input offset voltage of the comparator 22 is corrected.

トランジスタＭ１１はフューズ抵抗Ｆ３を介して接地ノードに接続される。同じくトランジスタＭ２１はフューズ抵抗Ｆ４を介して接地ノードに接続される。フューズ抵抗Ｆ３（Ｆ４）を溶断することによって、トランジスタＭ１１（Ｍ２１）が非選択とされる。これによりノードＮ３（Ｎ４）から接地ノードに向けて流れる電流を調整できるので、電圧Ｖ１を調整できる。フューズ抵抗Ｆ３，Ｆ４は、調整回路３６を構成する。 Transistor M11 is connected to the ground node via fuse resistor F3. Similarly, transistor M21 is connected to the ground node via fuse resistor F4. By blowing the fuse resistor F3 (F4), the transistor M11 (M21) is not selected. As a result, the current flowing from the node N3 (N4) toward the ground node can be adjusted, so that the voltage V1 can be adjusted. The fuse resistors F3 and F4 constitute an adjustment circuit 36.

なお、フューズ抵抗の個数は上記のように限定されるものではない。また、ノードＮ３に接続されるトランジスタの個数およびそのサイズは限定されるものではない。ノードＮ４に接続されるトランジスタについても同様である。 The number of fuse resistors is not limited as described above. Further, the number and size of the transistors connected to the node N3 are not limited. The same applies to the transistor connected to the node N4.

フューズ抵抗Ｆ３，Ｆ４は、入力端子１１と出力端子１２との間の電流経路には配置されていない。したがって、フューズ抵抗Ｆ３，Ｆ４に大きな電流が常時流れることが回避される。これにより、電圧Ｖ１の調整をフューズ抵抗によって調整できる。したがって本発明の実施の形態によれば過電流検出の精度を高めることができる。フューズ抵抗を溶断する方法は特に限定されず、たとえばレーザトリミングを用いてもよい。 The fuse resistors F3 and F4 are not arranged in the current path between the input terminal 11 and the output terminal 12. Therefore, it is avoided that a large current always flows through the fuse resistors F3 and F4. Thereby, the adjustment of the voltage V1 can be adjusted by the fuse resistor. Therefore, according to the embodiment of the present invention, the accuracy of overcurrent detection can be improved. The method for fusing the fuse resistor is not particularly limited, and for example, laser trimming may be used.

以上のように、本発明の実施の形態によれば、外付けの抵抗を用いなくとも、ハイサイドスイッチ回路の過電流の検出精度を高めることができる。これにより、ハイサイドスイッチ回路を含むインターフェイス回路のコストを低減することができる。 As described above, according to the embodiment of the present invention, it is possible to improve the overcurrent detection accuracy of the high-side switch circuit without using an external resistor. Thereby, the cost of the interface circuit including the high-side switch circuit can be reduced.

さらに本発明の実施の形態によれば、検出抵抗の抵抗値のばらつきによって、検出電圧（電圧Ｖ１）がばらつく場合であっても、フューズ抵抗によって、検出電圧のばらつきを補正することができる。具体的には、半導体テスタ２６による過電流検出回路の検査時に検出値のばらつきを補正することができる。これにより、ハイサイドスイッチ回路が形成された半導体集積回路の歩留まりを向上させることができる。 Furthermore, according to the embodiment of the present invention, even if the detection voltage (voltage V1) varies due to the variation in the resistance value of the detection resistor, the variation in the detection voltage can be corrected by the fuse resistor. Specifically, variations in detected values can be corrected when the semiconductor tester 26 inspects the overcurrent detection circuit. Thereby, the yield of the semiconductor integrated circuit in which the high side switch circuit is formed can be improved.

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time must be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１メイン電源、２サブ電源、３処理ブロック、４インターフェイス回路、５回路基板、６制御回路、１０ハイサイドスイッチ回路、１０Ａ半導体チップ、１１入力端子、１２出力端子、１３過電流モニタ端子、１４イネーブル端子、１５，２５，３２，Ｍ１，Ｍ２，Ｍ１１〜Ｍ１ｎ，Ｍ２１〜Ｍ２ｎ、Ｔｒ１トランジスタ、１５ＡパワーＭＯＳトランジスタ領域、１５Ｄドレイン電極、１５Ｄ１第１のドレイン電極部、１５Ｄ２第２のドレイン電極部、１５Ｓソース電極、１５Ｓ１第１のソース電極部、１５Ｓ２第２のソース電極部、１６ゲート制御部、１７Ａ回路領域、２０過電流検出部、２１，２１Ａ，２１Ｂ検出抵抗、２２比較器、２４テストパッド、２６半導体テスタ、２７過電流検出端子、２８高電圧ノード、２９電源ノード、３１差動部、３３バイアス電源、３６調整回路、１００電子機器、１５１Ｐ型半導体基板、１５２Ｎ型エピタキシャル層、１５３Ｐ型ウェル、１５４，１５６Ｐ型拡散領域、１５５，１５７，１５８Ｎ型拡散領域、１５９ゲート電極、１６０接地配線、１６１パッド、２００負荷、ＤＰドレインパッド領域、Ｆ１〜Ｆ４フューズ抵抗、Ｎ１第１の端子、Ｎ２第２の端子、Ｎ３〜Ｎ５ノード、Ｒ１〜Ｒ４抵抗素子、ＳＰソースパッド領域、Ｔｒトランジスタ素子。 1 main power supply, 2 sub power supply, 3 processing block, 4 interface circuit, 5 circuit board, 6 control circuit, 10 high-side switch circuit, 10A semiconductor chip, 11 input terminal, 12 output terminal, 13 overcurrent monitor terminal, 14 enable Terminals 15, 25, 32, M1, M2, M11 to M1n, M21 to M2n, Tr1 transistor, 15A power MOS transistor region, 15D drain electrode, 15D1 first drain electrode portion, 15D2 second drain electrode portion, 15S Source electrode, 15S1 first source electrode part, 15S2 second source electrode part, 16 gate control part, 17A circuit area, 20 overcurrent detection part, 21, 21A, 21B detection resistor, 22 comparator, 24 test pad, 26 Semiconductor tester, 27 Overcurrent detection terminal 28 high voltage node, 29 power supply node, 31 differential section, 33 bias power supply, 36 adjustment circuit, 100 electronic device, 151 P-type semiconductor substrate, 152 N-type epitaxial layer, 153 P-type well, 154,156 P-type diffusion region , 155, 157, 158 N-type diffusion region, 159 gate electrode, 160 ground wiring, 161 pad, 200 load, DP drain pad region, F1-F4 fuse resistor, N1 first terminal, N2 second terminal, N3- N5 node, R1 to R4 resistance element, SP source pad region, Tr transistor element.

Claims

An input terminal for receiving a current supplied from a power supply;
An output terminal for supplying the current to a load;
A first switch electrically connected between the input terminal and the output terminal;
A resistor element that will be electrically connected between the first terminal and includes a second terminal, said output terminal and said input terminal,
When the current flows between the input terminal and the output terminal, the detection voltage generated in the resistance element is received, and the detection voltage exceeds the threshold voltage when the current reaches an overcurrent level. And a detection circuit for detecting that the current is an overcurrent,
The detection circuit includes:
If the current is overcurrent level, seen including a regulating circuit for the detection voltage is adjusted in advance the detection voltage to exceed the threshold voltage,
The detection circuit is a comparator that compares the detection voltage with the threshold voltage;
The adjustment circuit is configured to adjust an offset of an input voltage of the comparator to adjust the detection voltage;
The comparator is
A pair of nodes;
A differential unit configured to change an output voltage at the pair of nodes according to a voltage difference between a voltage at the first terminal of the resistance element and a voltage at the second terminal of the resistance element;
A first plurality of transistors connected in parallel to one of the pair of nodes and a second plurality of transistors connected in parallel to the other of the pair of nodes;
The adjustment circuit includes:
A high-side switch circuit comprising a first fuse resistor connected to at least one of the first plurality of transistors and a second fuse resistor connected to at least one of the second plurality of transistors .

The high side switch circuit is
A pad connected to the second terminal so that the voltage of the second terminal of the resistive element can be measured by contacting a measuring instrument;
A second switch disposed between the second terminal and the output terminal of the resistive element;
When supplying the current from the power source to the load, both the first and second switches are set to an on state, while the measuring instrument is brought into contact with the pad to measure the voltage at the second terminal. 2. The high-side switch circuit according to claim 1, further comprising: a switch control unit that sets both the first and second switches to an off state.

A high-side switch circuit,
An input terminal for receiving a current supplied from a power supply;
An output terminal for supplying the current to a load;
A first switch electrically connected between the input terminal and the output terminal;
A resistance element including a first terminal and a second terminal, and electrically connected between the input terminal and the output terminal;
The current is connected between the first terminal and the second terminal, receives a detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and the current is overcurrent. A detection circuit for detecting that the current is an overcurrent when the detection voltage exceeds a threshold voltage when a level is reached;
The detection circuit includes:
An adjustment circuit for pre-adjusting the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at an overcurrent level;
The high side switch circuit is
A pad connected to the second terminal so that the voltage of the second terminal of the resistive element can be measured by contacting a measuring instrument;
A second switch disposed between the second terminal and the output terminal of the resistive element;
When supplying the current from the power source to the load, both the first and second switches are set to an on state, while the measuring instrument is brought into contact with the pad to measure the voltage at the second terminal. Sometimes, a high-side switch circuit further comprising a switch control unit that sets both the first and second switches to an off state.

An interface circuit for supplying current from a power source to a load,
A circuit board;
A high-side switch circuit mounted on the circuit board,
The high side switch circuit is
An input terminal for receiving a current supplied from the power source;
An output terminal for supplying the current to the load;
A first switch electrically connected between the input terminal and the output terminal;
A resistance element and a second terminal electrically connected between the first terminal and includes a second terminal, said output terminal and said input terminal,
When the current flows between the input terminal and the output terminal, the detection voltage generated in the resistance element is received, and the detection voltage exceeds the threshold voltage when the current reaches an overcurrent level. by, and a detection circuit which detects that the current is an overcurrent,
The detection circuit includes:
An adjustment circuit for pre-adjusting the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at an overcurrent level ;
The detection circuit is a comparator that compares the detection voltage with the threshold voltage;
The adjustment circuit is configured to adjust an offset of an input voltage of the comparator to adjust the detection voltage;
The comparator is
A pair of nodes;
A differential unit configured to change an output voltage at the pair of nodes according to a voltage difference between a voltage at the first terminal of the resistance element and a voltage at the second terminal of the resistance element;
A first plurality of transistors connected in parallel to one of the pair of nodes and a second plurality of transistors connected in parallel to the other of the pair of nodes;
The adjustment circuit includes:
An interface circuit including a first fuse resistor connected to at least one of the first plurality of transistors and a second fuse resistor connected to at least one of the second plurality of transistors .

An interface circuit for supplying current from a power source to a load,
A circuit board;
A high-side switch circuit mounted on the circuit board,
The high side switch circuit is
An input terminal for receiving a current supplied from the power source;
An output terminal for supplying the current to the load;
A first switch electrically connected between the input terminal and the output terminal;
A resistance element including a first terminal and a second terminal, and electrically connected between the input terminal and the output terminal;
The current is connected between the first terminal and the second terminal, receives a detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and the current is overcurrent. A detection circuit for detecting that the current is an overcurrent when the detection voltage exceeds a threshold voltage when a level is reached;
The detection circuit includes:
When the current is at an overcurrent level, the detection voltage is higher than the threshold voltage.
An adjustment circuit for adjusting the detection voltage in advance;
The high side switch circuit is
A pad connected to the second terminal so that the voltage of the second terminal of the resistive element can be measured by contacting a measuring instrument;
A second switch disposed between the second terminal and the output terminal of the resistive element;
When supplying the current from the power source to the load, both the first and second switches are set to an on state, while the measuring instrument is brought into contact with the pad to measure the voltage at the second terminal. In some cases, the interface circuit further includes a switch control unit that sets both the first and second switches to an off state.

A power supply for supplying current to the load;
An interface circuit for connecting the power source and the load;
The interface circuit is
A circuit board;
A high-side switch circuit mounted on the circuit board,
The high side switch circuit is
An input terminal for receiving a current supplied from the power source;
An output terminal for supplying the current to the load;
A first switch electrically connected between the input terminal and the output terminal;
A resistor element that will be electrically connected between the first terminal and includes a second terminal, said output terminal and said input terminal,
In response to a detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and the current reaches an overcurrent level, the detection voltage exceeds a threshold voltage. And a detection circuit for detecting that the current is an overcurrent,
The detection circuit includes:
An adjustment circuit for pre-adjusting the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at an overcurrent level ;
The detection circuit is a comparator that compares the detection voltage with the threshold voltage;
The adjustment circuit is configured to adjust an offset of an input voltage of the comparator to adjust the detection voltage;
The comparator is
A pair of nodes;
A differential unit configured to change an output voltage at the pair of nodes according to a voltage difference between a voltage at the first terminal of the resistance element and a voltage at the second terminal of the resistance element;
A first plurality of transistors connected in parallel to one of the pair of nodes and a second plurality of transistors connected in parallel to the other of the pair of nodes;
The adjustment circuit includes:
An electronic apparatus comprising: a first fuse resistor connected to at least one of the first plurality of transistors; and a second fuse resistor connected to at least one of the second plurality of transistors .

A power supply for supplying current to the load;
An interface circuit for connecting the power source and the load;
The interface circuit is
A circuit board;
A high-side switch circuit mounted on the circuit board,
The high side switch circuit is
An input terminal for receiving a current supplied from the power source;
An output terminal for supplying the current to the load;
A first switch electrically connected between the input terminal and the output terminal;
A resistance element including a first terminal and a second terminal, and electrically connected between the input terminal and the output terminal;
The current is connected between the first terminal and the second terminal, receives a detection voltage generated in the resistance element due to the current flowing between the input terminal and the output terminal, and the current is overcurrent. A detection circuit for detecting that the current is an overcurrent when the detection voltage exceeds a threshold voltage when the level is reached;
The detection circuit includes:
An adjustment circuit for pre-adjusting the detection voltage so that the detection voltage exceeds the threshold voltage when the current is at an overcurrent level;
The high side switch circuit is
A pad connected to the second terminal so that the voltage of the second terminal of the resistive element can be measured by contacting a measuring instrument;
A second switch disposed between the second terminal and the output terminal of the resistive element;
When supplying the current from the power source to the load, both the first and second switches are set to an on state, while the measuring instrument is brought into contact with the pad to measure the voltage at the second terminal. In some cases, the electronic apparatus further includes a switch control unit that sets both the first and second switches to an off state.