JP5609489B2 - Quantum photodetector - Google Patents
Quantum photodetector Download PDFInfo
- Publication number
- JP5609489B2 JP5609489B2 JP2010214267A JP2010214267A JP5609489B2 JP 5609489 B2 JP5609489 B2 JP 5609489B2 JP 2010214267 A JP2010214267 A JP 2010214267A JP 2010214267 A JP2010214267 A JP 2010214267A JP 5609489 B2 JP5609489 B2 JP 5609489B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- resistance
- layer
- quantum
- resistance control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、量子型光検知器に関する。 The present invention relates to a quantum photodetector.
従来、入射した光を吸収した場合に流れる電流によって光を検知する光検知器として、活性層と、この活性層を挟むコンタクト層とを備える量子型光検知器がある。
量子型光検知器としては、例えば図13に示すように、基板100上に、量子ドット104と中間層105とからなる活性層101と、この活性層101を挟む上部及び下部コンタクト層102,103とを備える量子ドット型光検知器がある。
2. Description of the Related Art Conventionally, as a photodetector that detects light by a current that flows when incident light is absorbed, there is a quantum photodetector that includes an active layer and a contact layer that sandwiches the active layer.
As a quantum photodetector, for example, as shown in FIG. 13, an active layer 101 composed of quantum dots 104 and an intermediate layer 105 on a substrate 100, and upper and lower contact layers 102 and 103 sandwiching the active layer 101 are provided. There is a quantum dot type photodetector.
この量子ドット型光検知器では、上部コンタクト層102に上部電極106が取り付けられており、下部コンタクト層103に下部電極107が取り付けられている。そして、上部電極106及び下部電極107には、電源108及び電流検出器109が接続されている。これにより、電源108から供給されるバイアス電圧によって上部電極106と下部電極107との間に電位差を与えておき、これらの電極間に流れる光電流を電流検出器109によって検出することができるようになっている。 In this quantum dot photodetector, an upper electrode 106 is attached to the upper contact layer 102, and a lower electrode 107 is attached to the lower contact layer 103. A power source 108 and a current detector 109 are connected to the upper electrode 106 and the lower electrode 107. Thus, a potential difference is given between the upper electrode 106 and the lower electrode 107 by the bias voltage supplied from the power supply 108, and the photocurrent flowing between these electrodes can be detected by the current detector 109. It has become.
しかしながら、上述の量子型光検知器では、電源108や電流検出器109の性能によって、印加できる電圧や精度良く検出できる電流が制限されてしまう。このため、電源108や電流検出器109の性能に合うように、活性層101の抵抗を所望の値に制御することが必要になる。
一般に、活性層の抵抗は、活性層の不純物ドーピング濃度を調節することによって制御される。
However, in the above-described quantum photodetector, the voltage that can be applied and the current that can be detected with high accuracy are limited by the performance of the power supply 108 and the current detector 109. For this reason, it is necessary to control the resistance of the active layer 101 to a desired value so as to match the performance of the power supply 108 and the current detector 109.
In general, the resistance of the active layer is controlled by adjusting the impurity doping concentration of the active layer.
しかしながら、この方法では、素子結晶成長時に不純物ドーピング濃度を調節するしかなく、例えば素子結晶を加工し、光検知器を構成した後に活性層の抵抗を制御することはできない。このため、活性層の抵抗が所望の値から外れていた場合には不良品となってしまい、歩留まりが良くない。
また、例えば信号雑音比の高い光検知器を実現するために、光吸収量が増加するように活性層の厚さを厚くすることが考えられる。しかしながら、活性層の厚さを厚くすると、素子結晶成長時に意図せず混入する背景不純物や不純物ドーピング濃度のばらつきなどの影響によって、活性層の抵抗を制御するのが難しくなり、歩留まりが低下する。
However, in this method, the impurity doping concentration must be adjusted during device crystal growth. For example, the resistance of the active layer cannot be controlled after the device crystal is processed and the photodetector is configured. For this reason, when the resistance of the active layer deviates from a desired value, it becomes a defective product and the yield is not good.
For example, in order to realize a photodetector with a high signal-to-noise ratio, it is conceivable to increase the thickness of the active layer so that the amount of light absorption increases. However, when the thickness of the active layer is increased, it becomes difficult to control the resistance of the active layer due to the influence of unintentionally mixed background impurities and variations in impurity doping concentration during device crystal growth, and the yield is reduced.
そこで、量子型光検知器の活性層の抵抗を確実に制御できるようにし、歩留まりを向上させたい。 Therefore, it is desirable to improve the yield by ensuring that the resistance of the active layer of the quantum photodetector can be controlled.
このため、本量子型光検知器は、活性層と、活性層を挟むコンタクト層と、コンタクト層に設けられた電極と、活性層の少なくとも一の側面に設けられた第1絶縁膜と、第1絶縁膜を介して活性層の側面に設けられ、活性層の抵抗が高い場合、活性層の抵抗を低くするために、電子をキャリアとするときは正電圧が印加され、正孔をキャリアとするときは負電圧が印加され、活性層の抵抗が低い場合、活性層の抵抗を高くするために、電子をキャリアとするときは負電圧が印加され、正孔をキャリアとするときは正電圧が印加される第1抵抗制御用電極とを備えることを要件とする。 Therefore, the quantum photodetector includes an active layer, a contact layer sandwiching the active layer, an electrode provided on the contact layer, a first insulating film provided on at least one side surface of the active layer, 1 When the active layer has a high resistance provided on the side surface of the active layer through an insulating film, a positive voltage is applied when electrons are used as carriers in order to reduce the resistance of the active layer. When a negative voltage is applied, and when the resistance of the active layer is low, in order to increase the resistance of the active layer, a negative voltage is applied when electrons are used as carriers, and a positive voltage when holes are used as carriers. And a first resistance control electrode to which is applied .
したがって、本量子型光検知器によれば、活性層の抵抗を確実に制御でき、歩留まりを向上させることができるという利点がある。 Therefore, according to the present quantum photodetector, there is an advantage that the resistance of the active layer can be reliably controlled and the yield can be improved.
以下、図面により、本発明の実施の形態にかかる量子型光検知器について、図1〜図12を参照しながら説明する。
本実施形態では、量子型光検知器として、例えば赤外線の入射量に応じて光電流を発生する赤外線検知器であって、量子ドットを赤外線吸収部として用いる量子ドット型赤外線検知器(Quantum Dot Infrared Photodetector;QDIP)を例に挙げて説明する。なお、量子ドット型赤外線検知器を、量子ドット型光検知器ともいう。
DESCRIPTION OF EMBODIMENTS Hereinafter, a quantum type photodetector according to an embodiment of the present invention will be described with reference to FIGS.
In this embodiment, the quantum photodetector is, for example, an infrared detector that generates a photocurrent according to the amount of incident infrared rays, and uses a quantum dot infrared detector (Quantum Dot Infrared) Photodetector (QDIP) will be described as an example. Note that the quantum dot infrared detector is also referred to as a quantum dot photodetector.
本実施形態にかかる量子ドット型赤外線検知器は、図1に示すように、基板1上に、光に対して活性な半導体材料からなる活性層2と、この活性層2を挟む上部及び下部コンタクト層3,4とを含む赤外線検知素子5と、これに接続された外部回路16とを備える。ここでは、基板1は半絶縁性半導体基板である。
なお、活性層2を活性領域ともいう。また、活性層2は、光を吸収する層であるため、光吸収層ともいう。また、活性層2は、光電変換が行なわれる層であるため、光電変換層ともいう。また、コンタクト層3,4を、電極層又はコンタクト領域ともいう。また、赤外線検知素子5を、光検知素子、検知器素子、受光素子、光半導体素子、あるいは、感知部ともいう。また、赤外線検知素子5は、入射される光(ここでは赤外線)に応じて抵抗値が変化する抵抗体と見ることができるため、光伝導体型素子ともいう。
As shown in FIG. 1, the quantum dot infrared detector according to the present embodiment has an active layer 2 made of a semiconductor material active against light on a substrate 1 and upper and lower contacts sandwiching the active layer 2. An infrared detection element 5 including layers 3 and 4 and an external circuit 16 connected to the infrared detection element 5 are provided. Here, the substrate 1 is a semi-insulating semiconductor substrate.
The active layer 2 is also referred to as an active region. Moreover, since the active layer 2 is a layer that absorbs light, it is also referred to as a light absorption layer. Moreover, since the active layer 2 is a layer in which photoelectric conversion is performed, it is also referred to as a photoelectric conversion layer. The contact layers 3 and 4 are also referred to as electrode layers or contact regions. The infrared detecting element 5 is also referred to as a light detecting element, a detector element, a light receiving element, an optical semiconductor element, or a sensing unit. Further, since the infrared detecting element 5 can be regarded as a resistor whose resistance value changes in accordance with incident light (infrared rays here), it is also referred to as a photoconductor-type element.
本実施形態では、赤外線検知素子5は、図2に示すように、活性層2として、量子ドット6と、量子ドット6を挟む中間層7とを備える複数の量子ドット層8を備える。つまり、赤外線検知素子5は、量子ドット6と、量子ドット6を挟み、量子ドット6よりもバンドギャップが大きい半導体材料からなる中間層7とを含む活性層2を備える。ここでは、10層の量子ドット層8を設けている。 In the present embodiment, as shown in FIG. 2, the infrared detection element 5 includes a plurality of quantum dot layers 8 including quantum dots 6 and intermediate layers 7 sandwiching the quantum dots 6 as the active layer 2. That is, the infrared detection element 5 includes an active layer 2 including quantum dots 6 and an intermediate layer 7 made of a semiconductor material having a band gap larger than that of the quantum dots 6 with the quantum dots 6 interposed therebetween. Here, ten quantum dot layers 8 are provided.
なお、活性層2を量子ドット活性層ともいう。また、中間層7を障壁層ともいう。
具体的には、赤外線検知素子5は、半絶縁性GaAs基板1上に、下部n型GaAsコンタクト層4、InAs量子ドット6の上下をAlGaAs中間層7で挟んでなる複数の量子ドット層8、上部n型GaAsコンタクト層3を積層した構造になっている。つまり、下部AlGaAs中間層7上に形成されたInAs量子ドット6を上部AlGaAs中間層7によって埋め込むことによって各量子ドット層8が形成されており、これらの量子ドット層8を挟むように両側にn型GaAsコンタクト層3,4が設けられている。なお、複数の赤外線検知素子5を2次元アレイ状に配置して、赤外線検知素子アレイを構成しても良い。
The active layer 2 is also referred to as a quantum dot active layer. The intermediate layer 7 is also referred to as a barrier layer.
Specifically, the infrared detection element 5 includes a plurality of quantum dot layers 8 formed by sandwiching a lower n-type GaAs contact layer 4 and upper and lower InAs quantum dots 6 between AlGaAs intermediate layers 7 on a semi-insulating GaAs substrate 1. The upper n-type GaAs contact layer 3 is laminated. That is, each quantum dot layer 8 is formed by embedding InAs quantum dots 6 formed on the lower AlGaAs intermediate layer 7 with the upper AlGaAs intermediate layer 7, and n on both sides so as to sandwich these quantum dot layers 8. Type GaAs contact layers 3 and 4 are provided. Note that an infrared detection element array may be configured by arranging a plurality of infrared detection elements 5 in a two-dimensional array.
ここで、InAs量子ドット6は、自己組織化形成法によって形成されるため、成長方向に対して垂直な面内に分布する。ここでは、赤外線の検知効率を高めるために、この面内に分布した複数のInAs量子ドット6を含む量子ドット層8を複数積層している。
また、AlGaAs中間層7は、例えばAl0.2Ga0.8As中間層である。
また、図1に示すように、上部n型GaAsコンタクト層3及び下部n型GaAsコンタクト層4には、それぞれ、例えばTi/Pt/Auからなる上部電極9及び下部電極10が取り付けられている。
Here, since the InAs quantum dots 6 are formed by the self-organization forming method, they are distributed in a plane perpendicular to the growth direction. Here, in order to increase the infrared detection efficiency, a plurality of quantum dot layers 8 including a plurality of InAs quantum dots 6 distributed in the plane are stacked.
The AlGaAs intermediate layer 7 is, for example, an Al 0.2 Ga 0.8 As intermediate layer.
As shown in FIG. 1, an upper electrode 9 and a lower electrode 10 made of, for example, Ti / Pt / Au are attached to the upper n-type GaAs contact layer 3 and the lower n-type GaAs contact layer 4, respectively.
なお、上部電極9及び下部電極10を電流引出用電極ともいう。また、上部電極9及び下部電極10は、赤外線検知素子5を駆動するとともに、活性層2に赤外線が入射し、これに応じて生じた光電流を読み出すために用いられるものであるため、駆動電極又は駆動・読出用電極ともいう。
また、上部電極9及び下部電極10には、赤外線検知素子5を駆動する機能と、赤外線検知素子5に流れる光電流を読み出す機能とを有する外部回路16が接続されている。
The upper electrode 9 and the lower electrode 10 are also referred to as current extraction electrodes. In addition, the upper electrode 9 and the lower electrode 10 are used to drive the infrared detection element 5 and read the photocurrent generated in response to the incidence of infrared rays on the active layer 2. Alternatively, it is also called a drive / read electrode.
The upper electrode 9 and the lower electrode 10 are connected to an external circuit 16 having a function of driving the infrared detection element 5 and a function of reading a photocurrent flowing through the infrared detection element 5.
ここで、外部回路16は、上部電極9と下部電極10との間にバイアス電圧を印加し、赤外線検知素子5を駆動する電源11と、赤外線検知素子5に流れる光電流を検出する電流検出器12とによって構成されている。ここでは、電源11は定電圧源である。
なお、電流検出器12は、光電流を検出するものであれば良く、例えば電圧によって光電流を検出するものであっても良い。また、電源11を駆動電源又は電源回路ともいう。また、電流検出器12を電流検出回路ともいう。
Here, the external circuit 16 applies a bias voltage between the upper electrode 9 and the lower electrode 10 to drive the infrared detection element 5 and a current detector that detects the photocurrent flowing through the infrared detection element 5. 12. Here, the power supply 11 is a constant voltage source.
The current detector 12 only needs to detect a photocurrent. For example, the current detector 12 may detect a photocurrent using a voltage. The power supply 11 is also referred to as a drive power supply or a power supply circuit. The current detector 12 is also referred to as a current detection circuit.
そして、電源11から供給されるバイアス電圧によって上部電極9と下部電極10との間に電位差を与えておき、これらの電極間に流れる光電流を電流検出器12によって検出することができるようになっている。
これにより、赤外線入射時の電流変化、即ち、活性層2に赤外線が入射し、光電流が生じることによる電流変化を検出することで、赤外線を検知することができるようになっている。
A potential difference is given between the upper electrode 9 and the lower electrode 10 by a bias voltage supplied from the power supply 11, and the photocurrent flowing between these electrodes can be detected by the current detector 12. ing.
Thereby, the infrared ray can be detected by detecting the current change when the infrared ray is incident, that is, the current change caused by the incidence of the infrared ray on the active layer 2 and the generation of the photocurrent.
なお、複数の赤外線検知素子5を2次元アレイ状に配置して赤外線検知素子アレイを構成する場合、赤外線検知素子アレイにバンプを介して接続される信号処理回路アレイが、外部回路16を含むことになる。
このように構成される量子ドット型赤外線検知器では、活性層2に光が入射すると、量子ドット6に存在する束縛電子が入射光を吸収して励起され、量子ドット6の束縛から脱する。そして、量子ドット6の束縛から脱した電子は、上部電極9と下部電極10との間の電位差によって一方の電極に集められ、光電流が生じる。この赤外線検知素子5を流れる電流の変化を読み出すことによって、光信号を検出することができる。
When the infrared detection element array is configured by arranging a plurality of infrared detection elements 5 in a two-dimensional array, the signal processing circuit array connected to the infrared detection element array via bumps includes the external circuit 16. become.
In the quantum dot infrared detector configured as described above, when light enters the active layer 2, the bound electrons existing in the quantum dot 6 are excited by absorbing the incident light, and are released from the binding of the quantum dot 6. The electrons released from the binding of the quantum dots 6 are collected on one electrode by the potential difference between the upper electrode 9 and the lower electrode 10, and a photocurrent is generated. An optical signal can be detected by reading a change in current flowing through the infrared detection element 5.
ところで、本実施形態では、上述の上部電極9及び下部電極10とは別に、さらに、活性層2の側面に、絶縁膜13を介して、活性層2の抵抗を制御するのに用いる抵抗制御用電極14が取り付けられている。そして、抵抗制御用電極14、絶縁膜13及び活性層2は、MIS(Metal Insulator Semiconductor)構造を構成する。このため、絶縁膜13は誘電率が高いものが好ましい。 By the way, in the present embodiment, in addition to the upper electrode 9 and the lower electrode 10 described above, resistance control is used for controlling the resistance of the active layer 2 on the side surface of the active layer 2 via the insulating film 13. An electrode 14 is attached. The resistance control electrode 14, the insulating film 13, and the active layer 2 form a MIS (Metal Insulator Semiconductor) structure. For this reason, the insulating film 13 preferably has a high dielectric constant.
ここでは、活性層2の一の側面に設けられた第1絶縁膜13Aと、第1絶縁膜13Aを介して活性層2に接続された第1抵抗制御用電極14Aとを備える。また、活性層2の一の側面に対して反対側の他の側面に設けられた第2絶縁膜13Bと、第2絶縁膜13Bを介して活性層2に接続された第2抵抗制御用電極14Bとを備える。つまり、第2抵抗制御用電極14Bは、第1抵抗制御用電極14Aに対して活性層2を挟んで反対側に設けられている。このように、本実施形態では、活性層2の側面に複数の抵抗制御用電極14A,14Bが設けられている。 Here, a first insulating film 13A provided on one side surface of the active layer 2 and a first resistance control electrode 14A connected to the active layer 2 through the first insulating film 13A are provided. The second insulating film 13B provided on the other side opposite to the one side of the active layer 2 and the second resistance control electrode connected to the active layer 2 via the second insulating film 13B 14B. That is, the second resistance control electrode 14B is provided on the opposite side of the first resistance control electrode 14A with the active layer 2 interposed therebetween. Thus, in the present embodiment, a plurality of resistance control electrodes 14A and 14B are provided on the side surface of the active layer 2.
ここで、各抵抗制御用電極14A,14Bは、コンタクト層3,4の近傍には設けられておらず、活性層2の側方のみに設けられている。ここでは、各抵抗制御用電極14A,14Bは、活性層2の厚さ方向中央部のみに設けられている。このように、各抵抗制御用電極14A,14Bは、活性層2の側面全面には設けられておらず、電極9,10のそれぞれから離れた位置に設けられている。これは、電極9,10と抵抗制御用電極14A,14Bとの間にかかる電圧によって絶縁破壊が生じるのを防止するためである。 Here, the resistance control electrodes 14A and 14B are not provided in the vicinity of the contact layers 3 and 4, but are provided only on the side of the active layer 2. Here, each of the resistance control electrodes 14 </ b> A and 14 </ b> B is provided only in the central portion in the thickness direction of the active layer 2. Thus, the resistance control electrodes 14A and 14B are not provided on the entire side surface of the active layer 2, but are provided at positions away from the electrodes 9 and 10, respectively. This is to prevent dielectric breakdown from occurring due to the voltage applied between the electrodes 9 and 10 and the resistance control electrodes 14A and 14B.
また、第1抵抗制御用電極14A及び第2抵抗制御用電極14Bには、上述の上部電極9及び下部電極10が接続されている電源11(第1電源)とは異なる別の電源15(第2電源)に接続されている。ここでは、電源15は可変電圧源である。
なお、電源15は、活性層2の抵抗を制御するための制御用バイアス電圧を供給するものであるため、抵抗制御用電源、制御用電源又は制御用バイアス電源ともいう。また、抵抗制御用電極14A,14Bのそれぞれに接続される電源15は、同一の電源であっても良いし、異なる電源であっても良い。
Further, the first resistance control electrode 14A and the second resistance control electrode 14B have a power source 15 (first power source) different from the power source 11 (first power source) to which the upper electrode 9 and the lower electrode 10 are connected. 2 power supplies). Here, the power supply 15 is a variable voltage source.
Since the power supply 15 supplies a control bias voltage for controlling the resistance of the active layer 2, it is also referred to as a resistance control power supply, a control power supply, or a control bias power supply. In addition, the power sources 15 connected to the resistance control electrodes 14A and 14B may be the same power source or different power sources.
そして、この電源15から各抵抗制御用電極14A,14Bに活性層2の抵抗を制御するための制御用バイアス電圧が供給されるようになっている。
これにより、各抵抗制御用電極14A,14Bに制御用バイアス電圧を印加することで、活性層2の抵抗を制御することができる。この結果、素子結晶成長後、光検知器を構成した後でも、活性層2の抵抗を制御することができ、光検知器の製造時の歩留まりが向上する。
A control bias voltage for controlling the resistance of the active layer 2 is supplied from the power supply 15 to each of the resistance control electrodes 14A and 14B.
Thereby, the resistance of the active layer 2 can be controlled by applying a control bias voltage to each of the resistance control electrodes 14A and 14B. As a result, the resistance of the active layer 2 can be controlled even after the optical crystal is configured after the device crystal is grown, and the yield at the time of manufacturing the optical detector is improved.
このため、本実施形態では、上述の赤外線検知素子5に接続された外部回路16は、上述の機能のほかに、赤外線検知素子5の活性層2の抵抗を制御する機能も有する。つまり、外部回路16は、上述の駆動電源11及び電流検出器12のほかに、抵抗制御用電源15も備える。
ここで、図3(A)〜図3(C)は、抵抗制御用電極14から活性層2までのMIS構造断面のポテンシャルを示す概略図である。
For this reason, in this embodiment, the external circuit 16 connected to the above-described infrared detection element 5 has a function of controlling the resistance of the active layer 2 of the infrared detection element 5 in addition to the above-described function. That is, the external circuit 16 includes a resistance control power supply 15 in addition to the driving power supply 11 and the current detector 12 described above.
Here, FIG. 3A to FIG. 3C are schematic views showing the potential of the MIS structure cross section from the resistance control electrode 14 to the active layer 2.
抵抗制御用電極14に電圧が印加されていない場合のポテンシャルの状態(エネルギーバンドダイヤグラム)は、図3(A)に示すようになる。そして、抵抗制御用電極14に電圧を印加すると、図3(B),図3(C)に示すように、印加された電圧に応じて活性層2のポテンシャルは変調を受ける。このポテンシャルの変化によって活性層2にキャリアが誘起され、活性層2の伝導性が変化する。例えば、抵抗制御用電極14に正電圧Vbを印加すると、図3(B)に示すように、活性層2のポテンシャルは低下して電子が誘起され、活性層2のn型伝導性が強まる。一方、抵抗制御用電極14に負電圧Vbを印加すると、活性層2のポテンシャルは上がって正孔が誘起され、活性層2のp型伝導性が強まる。そして、活性層2のキャリア密度に応じて活性層2の抵抗は変化するため、抵抗制御用電極14に印加される電圧を調節することで、活性層2の抵抗を制御することができる。 The potential state (energy band diagram) when no voltage is applied to the resistance control electrode 14 is as shown in FIG. When a voltage is applied to the resistance control electrode 14, the potential of the active layer 2 is modulated in accordance with the applied voltage, as shown in FIGS. 3 (B) and 3 (C). This change in potential induces carriers in the active layer 2 and changes the conductivity of the active layer 2. For example, when a positive voltage Vb is applied to the resistance control electrode 14, as shown in FIG. 3B, the potential of the active layer 2 is lowered to induce electrons, and the n-type conductivity of the active layer 2 is increased. . On the other hand, when a negative voltage Vb is applied to the resistance control electrode 14, the potential of the active layer 2 rises to induce holes, and the p-type conductivity of the active layer 2 increases. Since the resistance of the active layer 2 changes according to the carrier density of the active layer 2, the resistance of the active layer 2 can be controlled by adjusting the voltage applied to the resistance control electrode 14.
また、図4(A),図4(B)は、コンタクト層3,4間の活性層2の断面のポテンシャルを示す概略図である。
例えば、図4(A)に示すように、結晶成長時の意図しないp型不純物の混入や結晶欠陥の存在などによって、抵抗制御用電極14に電圧を印加していない状態で、活性層2のポテンシャルが高くなってしまう場合がある。この場合、活性層2の電子密度が低くなるため、活性層2は高抵抗になる。このような場合に、抵抗制御用電極14に正電圧を印加すると、図4(B)に示すように、活性層2のポテンシャルが低下し、電子が誘起され、活性層2は低抵抗化する。
FIGS. 4A and 4B are schematic diagrams showing the potential of the cross section of the active layer 2 between the contact layers 3 and 4.
For example, as shown in FIG. 4A, the active layer 2 is not applied with a voltage due to unintentional p-type impurity contamination during crystal growth or the presence of crystal defects. The potential may increase. In this case, since the electron density of the active layer 2 is lowered, the active layer 2 has a high resistance. In such a case, when a positive voltage is applied to the resistance control electrode 14, as shown in FIG. 4B, the potential of the active layer 2 is lowered, electrons are induced, and the resistance of the active layer 2 is lowered. .
つまり、図5(A)に示すように、電子をキャリアとし、抵抗制御用電極14に電圧が印加されていない状態で活性層2の抵抗が高い場合には、抵抗制御用電極14に正電圧を印加することで、図5(B)に示すように、活性層2の抵抗を低くすることができる。同様に、正孔をキャリアとし、抵抗制御用電極14に電圧が印加されていない状態で活性層2の抵抗が低い場合にも、抵抗制御用電極14に正電圧を印加することで、活性層2の抵抗を高くすることができる。 That is, as shown in FIG. 5A, when the resistance of the active layer 2 is high when electrons are carriers and no voltage is applied to the resistance control electrode 14, a positive voltage is applied to the resistance control electrode 14. Is applied, the resistance of the active layer 2 can be lowered as shown in FIG. Similarly, when a positive voltage is applied to the resistance control electrode 14 even when holes are carriers and the resistance of the active layer 2 is low when no voltage is applied to the resistance control electrode 14, The resistance of 2 can be increased.
一方、図5(C)に示すように、電子をキャリアとし、抵抗制御用電極14に電圧が印加されていない状態で活性層2の抵抗が低い場合には、抵抗制御用電極14に負電圧を印加することで、図5(D)に示すように、活性層2の抵抗を高くすることができる。同様に、正孔をキャリアとし、抵抗制御用電極14に電圧が印加されていない状態で活性層2の抵抗が高い場合にも、抵抗制御用電極14に負電圧を印加することで、活性層2の抵抗を低くすることができる。 On the other hand, as shown in FIG. 5C, when the resistance of the active layer 2 is low when electrons are used as carriers and no voltage is applied to the resistance control electrode 14, a negative voltage is applied to the resistance control electrode 14. Is applied, the resistance of the active layer 2 can be increased as shown in FIG. Similarly, when the resistance of the active layer 2 is high in a state where holes are carriers and no voltage is applied to the resistance control electrode 14, a negative voltage is applied to the resistance control electrode 14. 2 can be lowered.
このように、活性層2の抵抗が所望の値になっていない場合に、抵抗制御用電極14に適切な極性の電圧を印加することで、活性層2の抵抗を制御することができる。
上述のように、抵抗制御用電極14に電圧を印加し、活性層2のポテンシャルを変調させることで、活性層2の抵抗を制御しているが、ポテンシャルの変調は主に活性層2の抵抗制御用電極14に近い領域で起こるため、活性層2の幅を十分に薄くするのが好ましい。つまり、活性層2の側面に設けられた抵抗制御用電極14に印加される電圧によって、活性層2の幅方向の全体にわたってポテンシャルを変調させることができるように、活性層2の幅を十分に薄くするのが好ましい。
Thus, when the resistance of the active layer 2 is not a desired value, the resistance of the active layer 2 can be controlled by applying a voltage of an appropriate polarity to the resistance control electrode 14.
As described above, the resistance of the active layer 2 is controlled by applying a voltage to the resistance control electrode 14 and modulating the potential of the active layer 2. Since this occurs in a region close to the control electrode 14, it is preferable to make the width of the active layer 2 sufficiently thin. That is, the width of the active layer 2 is sufficiently set so that the potential can be modulated over the entire width direction of the active layer 2 by the voltage applied to the resistance control electrode 14 provided on the side surface of the active layer 2. It is preferable to make it thin.
次に、本実施形態にかかる量子型光検知器の製造方法について、図6〜図12を参照しながら説明する。
なお、ここでは、図6(A)図6(B)に示すような量子ドット型赤外線検知器の具体的構成例の製造方法、即ち、分離溝20によって分離された複数の赤外線検知素子5を備える量子ドット型赤外線検知器の製造方法を例に挙げて説明する。なお、図6(A),図6(B)中、符号21〜23は金属配線を示しており、符号24はSiO2膜(絶縁膜)を示している。
Next, a method for manufacturing the quantum photodetector according to the present embodiment will be described with reference to FIGS.
Here, a manufacturing method of a specific configuration example of the quantum dot infrared detector as shown in FIGS. 6A and 6B, that is, a plurality of infrared detection elements 5 separated by the separation groove 20 is provided. A method of manufacturing the quantum dot infrared detector provided will be described as an example. In FIGS. 6A and 6B, reference numerals 21 to 23 denote metal wirings, and reference numeral 24 denotes an SiO 2 film (insulating film).
まず、図7(A),図7(D)に示すように、例えば分子線エピタキシー(Molecular Beam Epitaxy:MBE)法によって、半絶縁性GaAs基板1上に、例えば基板温度約600℃で、下部コンタクト層となるn型GaAsコンタクト層4を形成する。ここで、n型GaAsコンタクト層4の厚さは例えば約1000nmとし、n型ドーパントとして例えばSiを用い、その濃度は例えば約2×1018/cm3とする。 First, as shown in FIGS. 7A and 7D, for example, a molecular beam epitaxy (MBE) method is performed on the semi-insulating GaAs substrate 1 at a substrate temperature of about 600 ° C. An n-type GaAs contact layer 4 to be a contact layer is formed. Here, the thickness of the n-type GaAs contact layer 4 is about 1000 nm, for example, Si is used as the n-type dopant, and the concentration is about 2 × 10 18 / cm 3 , for example.
次いで、n型GaAsコンタクト層4上に、量子ドット活性層2を形成する。
つまり、まず、n型GaAsコンタクト層4上に、i−AlxGa1−xAs中間層7を形成する(図2参照)。ここで、i−AlxGa1−xAs中間層7は、Al組成xを例えば約0.2とし、厚さは例えば約50nmとする。
次に、i−AlxGa1−xAs中間層7を成長させている間に、基板温度を例えば約600℃から約485℃に低下させる。
Next, the quantum dot active layer 2 is formed on the n-type GaAs contact layer 4.
That is, firstly, on the n-type GaAs contact layer 4, to form the i-Al x Ga 1-x As intermediate layer 7 (see FIG. 2). Here, i-Al x Ga 1- x As intermediate layer 7, and the Al composition x for example about 0.2, and the thickness of, for example, about 50nm.
Next, while the i-Al x Ga 1-x As intermediate layer 7 is grown, the substrate temperature is lowered from about 600 ° C. to about 485 ° C., for example.
そして、成長速度を例えば約0.2分子層/秒(ML/s)として、InAsを約2.3分子層分供給する。ある程度の量を供給することによってInAsに加わる圧縮歪が増し、InAsが3次元成長してInAs量子ドット6が形成される(自己組織化形成法)(図2参照)。
次に、InAs量子ドット6を覆うように、i−AlxGa1−xAs中間層7を形成する(図2参照)。ここで、i−AlxGa1−xAs中間層7は、Al組成xを例えば約0.2とし、厚さは例えば約50nmとする。
Then, for example, the growth rate is about 0.2 molecular layer / second (ML / s), and InAs is supplied for about 2.3 molecular layers. By supplying a certain amount, the compressive strain applied to InAs increases, and InAs grows three-dimensionally to form InAs quantum dots 6 (self-organization forming method) (see FIG. 2).
Next, an i-Al x Ga 1-x As intermediate layer 7 is formed so as to cover the InAs quantum dots 6 (see FIG. 2). Here, i-Al x Ga 1- x As intermediate layer 7, and the Al composition x for example about 0.2, and the thickness of, for example, about 50nm.
その後、上述のInAs量子ドット6の形成工程と、i−AlxGa1−xAs中間層7の形成工程とを、交互に例えば9回繰り返す(図2参照)。
そして、最後のi−AlxGa1−xAs中間層7を成長させている間に、基板温度を例えば約485℃から約600℃に上昇させる。
このようにして、n型GaAsコンタクト層4上に、InAs量子ドット6とi−AlxGa1−xAs中間層7とを備える量子ドット活性層2を形成する。
Thereafter, the process of forming the InAs quantum dots 6 and the process of forming the i-Al x Ga 1-x As intermediate layer 7 are repeated, for example, nine times alternately (see FIG. 2).
Then, while the final i-Al x Ga 1-x As intermediate layer 7 is grown, the substrate temperature is raised from about 485 ° C. to about 600 ° C., for example.
In this manner, the quantum dot active layer 2 including the InAs quantum dots 6 and the i-Al x Ga 1-x As intermediate layer 7 is formed on the n-type GaAs contact layer 4.
次に、最上層のi−AlxGa1−xAs中間層7上に、例えば基板温度600℃で、上部コンタクト層となるn型GaAsコンタクト層3を形成する。ここで、n型GaAsコンタクト層3の厚さは例えば約1000nmとし、n型ドーパントとして例えばSiを用い、その濃度は例えば約2×1018/cm3とする。
このようにして、半絶縁性GaAs基板1上に、活性層2を構成する複数の量子ドット層8がn型GaAsコンタクト層3,4によって挟み込まれた積層構造を備えるウェハ(MBE成膜後の基板)が形成される。
Next, the n-type GaAs contact layer 3 serving as the upper contact layer is formed on the uppermost i-Al x Ga 1-x As intermediate layer 7 at a substrate temperature of 600 ° C., for example. Here, the thickness of the n-type GaAs contact layer 3 is about 1000 nm, for example, Si is used as the n-type dopant, and the concentration is about 2 × 10 18 / cm 3 , for example.
In this manner, a wafer having a laminated structure in which a plurality of quantum dot layers 8 constituting the active layer 2 are sandwiched between the n-type GaAs contact layers 3 and 4 on the semi-insulating GaAs substrate 1 (after the MBE film formation). Substrate) is formed.
次に、図7(B),図7(E)に示すように、例えばリソグラフィ及びドライエッチングによって、複数の赤外線検知素子5(画素)が形成されるように分離溝20を形成する。ここでは、表面側から基板側に位置するn型GaAsコンタクト層4に達する分離溝20を形成する。
この分離溝20の形成にあたっては、活性層2の両側面に設けられる抵抗制御用電極14に印加される電圧によって活性層2の抵抗を制御できるように、各赤外線検知素子5の活性層2の幅を決定する。
Next, as shown in FIGS. 7B and 7E, separation grooves 20 are formed so that a plurality of infrared detection elements 5 (pixels) are formed by lithography and dry etching, for example. Here, the separation groove 20 reaching from the surface side to the n-type GaAs contact layer 4 located on the substrate side is formed.
In forming the separation groove 20, the active layer 2 of each infrared detection element 5 is controlled so that the resistance of the active layer 2 can be controlled by the voltage applied to the resistance control electrodes 14 provided on both side surfaces of the active layer 2. Determine the width.
ここで、抵抗制御用電極14に電圧を印加した場合に、活性層2中で印加電界が届く領域の深さは、活性層2の不純物ドーピング濃度、絶縁膜13の厚さ、活性層2の材料及び絶縁膜13の材料の誘電率などのパラメータから見積もることができる。例えば、S.M.Sze et al., “Physics of Semiconductor Devices third edition”, Wiley-Interscience, pp.198-207参照。 Here, when a voltage is applied to the resistance control electrode 14, the depth of the region where the applied electric field reaches in the active layer 2 is the impurity doping concentration of the active layer 2, the thickness of the insulating film 13, the thickness of the active layer 2. It can be estimated from parameters such as the dielectric constant of the material and the material of the insulating film 13. See, for example, S.M.Sze et al., “Physics of Semiconductor Devices third edition”, Wiley-Interscience, pp. 198-207.
ここでは、i−AlxGa1−xAs中間層7に意図しない背景不純物が約1015/cm3程度の濃度で混入してドナー不純物又はアクセプタ不純物として働くものとし、絶縁膜13の厚さを約10nmとし、活性層材料及び絶縁膜材料の比誘電率を約10とする。そして、活性層2の両側に設けられる抵抗制御用電極14のそれぞれに約1〜約4Vの範囲で電圧を印加した場合、活性層2の両側面から印加される電界が届く領域の合計深さは約2〜約4μm程度と見積もられる。このため、活性層2の両側に抵抗制御用電極14を設ける場合、活性層2の幅を約2〜約4μm程度とすれば、活性層2の幅方向の全体にわたってポテンシャルを変調させることができることになる。これに基づいて、ここでは、各赤外線検知素子5の活性層2の幅が約3μm程度になるように、分離溝20を形成する。 Here, it is assumed that an unintended background impurity is mixed in the i-Al x Ga 1-x As intermediate layer 7 at a concentration of about 10 15 / cm 3 and functions as a donor impurity or an acceptor impurity. Is about 10 nm, and the relative dielectric constant of the active layer material and the insulating film material is about 10. When the voltage is applied to each of the resistance control electrodes 14 provided on both sides of the active layer 2 in the range of about 1 to about 4 V, the total depth of the region where the electric field applied from both sides of the active layer 2 reaches Is estimated to be about 2 to about 4 μm. Therefore, when the resistance control electrodes 14 are provided on both sides of the active layer 2, the potential can be modulated over the entire width of the active layer 2 if the width of the active layer 2 is about 2 to about 4 μm. become. Based on this, here, the separation groove 20 is formed so that the width of the active layer 2 of each infrared detection element 5 is about 3 μm.
次に、図7(C),図7(F)に示すように、例えばテトラエトキシシラン(TEOS)を用いたCVD(Chemical vapor deposition;TEOS−CVD)法によって、例えばSiO2膜24を埋め込み成長させる。例えばI.A.Shareef et al., “Subatmaspheric chemical vapor deposition ozone/TEOS process for SiO2 trench filling”, J.Vac.Sci.Technol.B 13(4), Jul/Aug 1995, pp.1888-1892参照。 Next, as shown in FIGS. 7C and 7F, for example, a SiO 2 film 24 is embedded and grown by a CVD (Chemical Vapor Deposition) method using, for example, tetraethoxysilane (TEOS). Let See, for example, IAShareef et al., “Subatmaspheric chemical vapor deposition ozone / TEOS process for SiO 2 trench filling”, J. Vac. Sci. Technol. B 13 (4), Jul / Aug 1995, pp. 1888-1892.
そして、図8(A),図8(D)に示すように、例えばCMP(Chemical Mechanical Polishing)プロセスによって平坦化する。例えばCeO2系などの研磨剤を用いることで、上部GaAsコンタクト層3の表面が露出した段階で、GaAsとSiO2の研磨レートの違いによって、自動的に研磨が停止するようにすることができる。
次いで、図8(B),図8(E)に示すように、例えばリソグラフィ及びドライエッチングによって、下部GaAsコンタクト層4に達するコンタクト穴25を形成する。
Then, as shown in FIGS. 8A and 8D, planarization is performed by, for example, a CMP (Chemical Mechanical Polishing) process. For example, by using an abrasive such as CeO 2 , the polishing can be automatically stopped due to the difference in the polishing rate between GaAs and SiO 2 when the surface of the upper GaAs contact layer 3 is exposed. .
Next, as shown in FIGS. 8B and 8E, a contact hole 25 reaching the lower GaAs contact layer 4 is formed by lithography and dry etching, for example.
次に、レジスト剥離後、図8(C),図8(F)に示すように、例えばリソグラフィ、電子線蒸着やスパッタリング及びリフトオフによって、下部GaAsコンタクト層4上に下部電極10を形成し、上部GaAsコンタクト層3上に上部電極9を形成する。つまり、まず、リソグラフィによって電極形成領域に窓を有するレジストを形成し、例えばTi/Pt/Auなどの電極材料を電子線蒸着やスパッタリングによって成膜した後、レジストとともにリフトオフを行なって、上部電極9及び下部電極10をパターニングする。その後、熱処理を行なって合金化する。このようにして、上部電極9及び下部電極10を形成する。 Next, after removing the resist, as shown in FIGS. 8C and 8F, the lower electrode 10 is formed on the lower GaAs contact layer 4 by, for example, lithography, electron beam evaporation, sputtering, and lift-off. An upper electrode 9 is formed on the GaAs contact layer 3. That is, first, a resist having a window in the electrode formation region is formed by lithography, an electrode material such as Ti / Pt / Au is formed by electron beam evaporation or sputtering, and lift-off is performed together with the resist to form the upper electrode 9. Then, the lower electrode 10 is patterned. Thereafter, heat treatment is performed to form an alloy. In this way, the upper electrode 9 and the lower electrode 10 are formed.
なお、ここでは、下部GaAsコンタクト層4及び下部電極10は、複数の赤外線検知素子5に共通であるため、それぞれ、共通コンタクト層、共通電極ともいう。一方、上部GaAsコンタクト層3及び上部電極9は、各赤外線検知素子5のそれぞれに別個に設けられている。
次に、図9(A),図9(D)に示すように、例えばリソグラフィによって、分離溝20の上方に窓26Aを有するレジスト26を形成し、例えば時間制御のドライエッチングによって、図9(B),図9(E)に示すように、所望の深さまでSiO2膜24を除去する。ここでは、SiO2膜24が例えば約200nmの厚さだけ残るように、SiO2膜24をエッチングする。なお、SiO2膜24をどの程度の深さまでエッチングするかは、抵抗制御用電極14を設ける高さ位置によって決められる。
Here, since the lower GaAs contact layer 4 and the lower electrode 10 are common to the plurality of infrared detection elements 5, they are also referred to as a common contact layer and a common electrode, respectively. On the other hand, the upper GaAs contact layer 3 and the upper electrode 9 are provided separately for each infrared detection element 5.
Next, as shown in FIGS. 9A and 9D, a resist 26 having a window 26A is formed above the separation groove 20 by lithography, for example, and the time shown in FIG. B) As shown in FIG. 9E, the SiO 2 film 24 is removed to a desired depth. Here, so as to leave only the thickness of the SiO 2 film 24, for example, about 200 nm, etching the SiO 2 film 24. The depth to which the SiO 2 film 24 is etched is determined by the height position where the resistance control electrode 14 is provided.
次いで、レジスト剥離後、図9(C),図9(F)に示すように、絶縁膜13を形成するために、Al2O3膜13Xを全面に成膜する。ここでは、トリメチルアルミニウム(TMA:Trimethylaluminium;Al(CH3)3)とH2Oの交互供給を用いる原子層堆積(ALD:Atmic layer deposition)法によって、例えば約300℃で、例えば約10nmのAl2O3膜13Xを形成する。例えば、P.D.Ye et al, “GaAs metal-oxide-semiconductor field-effect transistor with nanometer-thin dielectrc grown by atomic layer deposition”, Applied Physics Letters, Vol.83, No.1, 7 July 2003, pp.180-182参照。 Next, after removing the resist, as shown in FIGS. 9C and 9F, an Al 2 O 3 film 13X is formed on the entire surface in order to form the insulating film 13. Here, for example, at about 300 ° C., for example, about 10 nm of Al by an atomic layer deposition (ALD) method using alternating supply of trimethylaluminum (TMA) (Al (CH 3 ) 3 ) and H 2 O. A 2 O 3 film 13X is formed. For example, PDYe et al, “GaAs metal-oxide-semiconductor field-effect transistor with nanometer-thin dielectrc grown by atomic layer deposition”, Applied Physics Letters, Vol. 83, No. 1, 7 July 2003, pp. 180-182 reference.
なお、ALD法による成膜前に、例えばNH4溶液などによってGaAs系の自然酸化膜やエッチングによるダメージ層の除去を行なっても良い。
次に、図10(A),図10(D)に示すように、抵抗制御用電極14を形成するために、例えばTi/Au層14Xを全面に成長させる。
その後、図10(B),図10(E)に示すように、例えばリソグラフィによって分離溝20の上方に窓27Aを有するレジスト27を形成し、例えば異方性のイオンミリングなどによって、分離溝20の上方に埋め込まれているTi/Au層14Xの一部を除去する。ここでは、所望の厚さ(ここでは約150nm)のTi/Au層14Xが残るようにする。これにより、所望の厚さのTi/Au層14Xからなる抵抗制御用電極14が形成される。なお、抵抗制御用電極14は、分離溝20の中に埋め込まれるため、埋め込み電極ともいう。また、抵抗制御用電極14は、側面電極ともいう。
Note that before the film formation by the ALD method, the GaAs-based natural oxide film or the damaged layer may be removed by etching, for example, with NH 4 solution or the like.
Next, as shown in FIGS. 10A and 10D, in order to form the resistance control electrode 14, for example, a Ti / Au layer 14X is grown on the entire surface.
Thereafter, as shown in FIGS. 10B and 10E, a resist 27 having a window 27A is formed above the separation groove 20 by lithography, for example, and the separation groove 20 is formed by anisotropic ion milling, for example. A part of the Ti / Au layer 14X buried above is removed. Here, the Ti / Au layer 14X having a desired thickness (here, about 150 nm) is left. Thereby, the resistance control electrode 14 made of the Ti / Au layer 14X having a desired thickness is formed. The resistance control electrode 14 is also referred to as a buried electrode because it is buried in the separation groove 20. The resistance control electrode 14 is also referred to as a side electrode.
次いで、図10(C),図10(F)に示すように、レジスト27を剥離した後、再度、例えばリソグラフィによって、分離溝20の上方を覆うようにレジスト28を形成する。その後、レジスト28によって覆われていない領域に形成されているTi/Au層14Xを例えばイオンミリングによって除去し、さらに、Al2O3層13Xを例えば希HFなどを用いたエッチングによって除去する。 Next, as shown in FIGS. 10C and 10F, after the resist 27 is removed, a resist 28 is formed again so as to cover the upper part of the separation groove 20 by lithography, for example. Thereafter, the Ti / Au layer 14X formed in the region not covered with the resist 28 is removed by, for example, ion milling, and the Al 2 O 3 layer 13X is removed by etching using, for example, dilute HF.
このようにして、各赤外線検知素子5の側面、即ち、活性層2の一の側面及び他の側面に絶縁膜13が形成される。また、各赤外線検知素子5の側面、即ち、活性層2の一の側面及び他の側面に絶縁膜13を介して接続された抵抗制御用電極14が形成される。
次に、図11(A),図11(D)に示すように、レジスト28を剥離した後、図11(B),図11(E)に示すように、例えばTEOS−CVD法によって、SiO2膜24(絶縁膜)を埋め込み成長させ、CMPによって平坦化する。
In this manner, the insulating film 13 is formed on the side surface of each infrared detection element 5, that is, one side surface and the other side surface of the active layer 2. In addition, a resistance control electrode 14 connected to the side surface of each infrared detection element 5, that is, one side surface and the other side surface of the active layer 2 via the insulating film 13 is formed.
Next, as shown in FIGS. 11 (A) and 11 (D), after the resist 28 is removed, as shown in FIGS. 11 (B) and 11 (E), for example, by the TEOS-CVD method, SiO 2 is used. Two films 24 (insulating film) are embedded and grown, and planarized by CMP.
そして、図11(C),図11(F)に示すように、例えばリソグラフィ及びドライエッチングによって、コンタクト領域、即ち、上部電極9、下部電極10及び抵抗制御用電極14の上方のSiO2膜24に窓24Aを開ける。そして、図12(A),図12(B)に示すように、各電極9,10,14に接続されるように金属配線21〜23を形成する。 Then, as shown in FIGS. 11C and 11F, the SiO 2 film 24 above the contact region, that is, the upper electrode 9, the lower electrode 10, and the resistance control electrode 14, for example, by lithography and dry etching. Open the window 24A. Then, as shown in FIGS. 12A and 12B, metal wirings 21 to 23 are formed so as to be connected to the electrodes 9, 10, and 14, respectively.
次いで、ウェハをチップサイズにダイシングする。
その後、各赤外線検知素子5に外部回路16を接続する。つまり、各赤外線検知素子5に設けられた上部電極9及び下部電極10に、駆動電源11及び電流検出器12を接続し、各赤外線検知素子5の側面に絶縁膜13を介して設けられた抵抗制御用電極14に、制御用電源15を接続する(図1参照)。これにより、量子ドット型赤外線検知器が完成する。
Next, the wafer is diced to a chip size.
Thereafter, an external circuit 16 is connected to each infrared detection element 5. That is, the drive power supply 11 and the current detector 12 are connected to the upper electrode 9 and the lower electrode 10 provided in each infrared detection element 5, and the resistance provided on the side surface of each infrared detection element 5 via the insulating film 13. A control power supply 15 is connected to the control electrode 14 (see FIG. 1). Thereby, the quantum dot infrared detector is completed.
したがって、本実施形態にかかる量子型光検知器によれば、活性層2の抵抗を確実に制御でき、歩留まりを向上させることができるという利点がある。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、活性層2の幅を薄くし、活性層2の一の側面及び他の側面の2つの側面のそれぞれに抵抗制御用電極14を設けているが、これに限られるものではない。例えば、活性層の一の側面及び他の側面のいずれか一方の側面に抵抗制御用電極を設けるだけでも良い。また、例えば、活性層の幅を薄くせずに、例えば、活性層の幅及び奥行きを同一にし、4つの側面のそれぞれに抵抗制御用電極を設けても良いし、4つの側面のうち、一の側面及び一の側面の反対側の他の側面の2つの側面に抵抗制御用電極を設けても良い。要するに、活性層の少なくとも一の側面に抵抗制御用電極を設ければ良い。この場合、絶縁膜も、活性層の少なくとも一の側面、即ち、抵抗制御用電極を設ける一の側面に設ければ良い。
Therefore, according to the quantum photodetector according to the present embodiment, there is an advantage that the resistance of the active layer 2 can be reliably controlled and the yield can be improved.
In addition, this invention is not limited to the structure described in embodiment mentioned above, A various deformation | transformation is possible in the range which does not deviate from the meaning of this invention.
For example, in the above-described embodiment, the width of the active layer 2 is reduced, and the resistance control electrode 14 is provided on each of one side surface and the other side surface of the active layer 2, but this is not limitative. It is not a thing. For example, the resistance control electrode may be provided only on one of the one side surface and the other side surface of the active layer. In addition, for example, without making the width of the active layer thin, for example, the width and depth of the active layer may be the same, and a resistance control electrode may be provided on each of the four side surfaces. Resistance control electrodes may be provided on the two side surfaces of this side surface and the other side surface opposite to the one side surface. In short, a resistance control electrode may be provided on at least one side surface of the active layer. In this case, the insulating film may be provided on at least one side surface of the active layer, that is, one side surface on which the resistance control electrode is provided.
また、上述の実施形態では、活性層2を量子ドット活性層としているが、これに限られるものではなく、例えば活性層を量子井戸活性層としても良い。つまり、本発明は、量子井戸型光検知器に適用することもできる。
また、上述の実施形態では、活性層2に不純物をドーピングしていないが、これに限られるものではなく、例えば、抵抗制御用電極に印加される電圧によって活性層の抵抗を制御できるのであれば、活性層に不純物がドーピングされていても良い。
In the above-described embodiment, the active layer 2 is a quantum dot active layer. However, the present invention is not limited to this. For example, the active layer may be a quantum well active layer. That is, the present invention can also be applied to a quantum well type photodetector.
In the above-described embodiment, the active layer 2 is not doped with impurities. However, the present invention is not limited to this. For example, as long as the resistance of the active layer can be controlled by the voltage applied to the resistance control electrode. The active layer may be doped with impurities.
また、上述の実施形態の赤外線検知素子を構成する各半導体層、絶縁膜、電極等の材料や形成方法等についても、上述の実施形態のものに限られるものではない。例えば、上述の実施形態では、活性層2と抵抗制御用電極14との間に設ける絶縁膜としてAl2O3膜を用いているが、これに限られるものではなく、例えばHfO2膜やSiO2膜などを絶縁膜として用いても良い。 In addition, the materials and forming methods of the semiconductor layers, insulating films, electrodes, and the like that constitute the infrared detection element of the above-described embodiment are not limited to those of the above-described embodiment. For example, in the above-described embodiment, an Al 2 O 3 film is used as an insulating film provided between the active layer 2 and the resistance control electrode 14, but the present invention is not limited to this. For example, an HfO 2 film or SiO 2 Two films or the like may be used as the insulating film.
1 基板(半絶縁性GaAs基板)
2 活性層
3 上部コンタクト層(上部n型GaAsコンタクト層)
4 下部コンタクト層(下部n型GaAsコンタクト層)
5 赤外線検知素子
6 量子ドット(InAs量子ドット)
7 中間層(AlGaAs中間層)
8 量子ドット層
9 上部電極
10 下部電極
11 電源(駆動電源)
12 電流検出器
13 絶縁膜
13A 第1絶縁膜
13B 第2絶縁膜
13X Al2O3膜
14 抵抗制御用電極
14A 第1抵抗制御用電極
14B 第2抵抗制御用電極
14X Ti/Au層
15 電源(制御用電源)
16 外部回路
20 分離溝
21〜23 金属配線
24 SiO2膜
25 コンタクト穴
26 レジスト
26A 窓
27 レジスト
27A 窓
28 レジスト
1 substrate (semi-insulating GaAs substrate)
2 Active layer 3 Upper contact layer (upper n-type GaAs contact layer)
4 Lower contact layer (lower n-type GaAs contact layer)
5 Infrared detector 6 Quantum dot (InAs quantum dot)
7 Intermediate layer (AlGaAs intermediate layer)
8 Quantum dot layer 9 Upper electrode 10 Lower electrode 11 Power supply (drive power supply)
12 Current detector 13 Insulating film 13A First insulating film 13B Second insulating film 13X Al 2 O 3 film 14 Resistance control electrode 14A First resistance control electrode 14B Second resistance control electrode 14X Ti / Au layer 15 Power supply ( Control power)
16 External circuit 20 Separation groove 21-23 Metal wiring 24 SiO 2 film 25 Contact hole 26 Resist 26A Window 27 Resist 27A Window 28 Resist
Claims (5)
前記活性層を挟むコンタクト層と、
前記コンタクト層に設けられた電極と、
前記活性層の少なくとも一の側面に設けられた第1絶縁膜と、
前記第1絶縁膜を介して前記活性層の側面に設けられ、前記活性層の抵抗が高い場合、前記活性層の抵抗を低くするために、電子をキャリアとするときは正電圧が印加され、正孔をキャリアとするときは負電圧が印加され、前記活性層の抵抗が低い場合、前記活性層の抵抗を高くするために、電子をキャリアとするときは負電圧が印加され、正孔をキャリアとするときは正電圧が印加される第1抵抗制御用電極とを備えることを特徴とする量子型光検知器。 An active layer,
A contact layer sandwiching the active layer;
An electrode provided in the contact layer;
A first insulating film provided on at least one side surface of the active layer;
Provided on the side surface of the active layer through the first insulating film, and when the resistance of the active layer is high, a positive voltage is applied when electrons are used as carriers in order to reduce the resistance of the active layer, When holes are used as carriers, a negative voltage is applied. When the resistance of the active layer is low, a negative voltage is applied when electrons are used as carriers to increase the resistance of the active layer. A quantum type photodetector comprising a first resistance control electrode to which a positive voltage is applied when a carrier is used.
前記第1抵抗制御用電極に接続され、前記第1電源とは異なる第2電源とを備えることを特徴とする、請求項1に記載の量子型光検知器。 A first power source connected to the electrode;
2. The quantum photodetector according to claim 1, further comprising a second power source connected to the first resistance control electrode and different from the first power source.
前記第2絶縁膜を介して前記活性層の側面に設けられ、前記活性層の抵抗が高い場合、前記活性層の抵抗を低くするために、電子をキャリアとするときは正電圧が印加され、正孔をキャリアとするときは負電圧が印加され、前記活性層の抵抗が低い場合、前記活性層の抵抗を高くするために、電子をキャリアとするときは負電圧が印加され、正孔をキャリアとするときは正電圧が印加される第2抵抗制御用電極とを備えることを特徴とする、請求項1〜4のいずれか1項に記載の量子型光検知器。 A second insulating film provided on the other side opposite to the one side of the active layer;
Provided on the side surface of the active layer through the second insulating film, and when the resistance of the active layer is high, a positive voltage is applied when electrons are used as carriers in order to reduce the resistance of the active layer, When holes are used as carriers, a negative voltage is applied. When the resistance of the active layer is low, a negative voltage is applied when electrons are used as carriers to increase the resistance of the active layer. 5. The quantum photodetector according to claim 1, further comprising a second resistance control electrode to which a positive voltage is applied when the carrier is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010214267A JP5609489B2 (en) | 2010-09-24 | 2010-09-24 | Quantum photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010214267A JP5609489B2 (en) | 2010-09-24 | 2010-09-24 | Quantum photodetector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012069802A JP2012069802A (en) | 2012-04-05 |
| JP5609489B2 true JP5609489B2 (en) | 2014-10-22 |
Family
ID=46166689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010214267A Expired - Fee Related JP5609489B2 (en) | 2010-09-24 | 2010-09-24 | Quantum photodetector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5609489B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014038211A1 (en) * | 2012-09-10 | 2014-03-13 | 国立大学法人神戸大学 | Semiconductor device and semiconductor device producing method |
| JP6425448B2 (en) * | 2014-07-31 | 2018-11-21 | キヤノン株式会社 | Photoelectric conversion device and imaging system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023174A (en) * | 2001-07-09 | 2003-01-24 | Matsushita Electric Ind Co Ltd | Avalanche photodiode |
| JP2006228994A (en) * | 2005-02-18 | 2006-08-31 | Fujitsu Ltd | Light detector |
| JP4459286B2 (en) * | 2008-08-08 | 2010-04-28 | 防衛省技術研究本部長 | Infrared detector |
-
2010
- 2010-09-24 JP JP2010214267A patent/JP5609489B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012069802A (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114041210B (en) | Electromagnetic wave detector | |
| US7838894B2 (en) | Optical device having photoelectric conversion layer | |
| US7880207B2 (en) | Photo detector device | |
| CN104024146B (en) | Phototransistor with carbon based conductor and quantum dots | |
| JP7283148B2 (en) | Infrared detector, imaging device using the same, and method for manufacturing infrared detector | |
| US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
| JP4571920B2 (en) | Light detector | |
| JP5983076B2 (en) | Photodiode array | |
| CN115699338B (en) | Electromagnetic wave detectors and electromagnetic wave detector arrays | |
| JP6880601B2 (en) | Photodetector and imaging device | |
| JP7374222B2 (en) | Electromagnetic wave detector and electromagnetic wave detector assembly | |
| US11152210B2 (en) | Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate | |
| US20240426887A1 (en) | Electromagnetic wave detector and electromagnetic wave detector array | |
| JP7505320B2 (en) | Dual wavelength photodetector and image sensor using same | |
| JP2018138903A (en) | Infrared detector, imaging device, and imaging system | |
| JP5609489B2 (en) | Quantum photodetector | |
| JP7380108B2 (en) | infrared detector | |
| JP7341373B1 (en) | Electromagnetic wave detector, electromagnetic wave detector array and image sensor | |
| US20070267711A1 (en) | Optical receiving device | |
| WO2023181593A1 (en) | Electromagnetic wave detector, electromagnetic wave detector array, and image sensor | |
| KR20180019269A (en) | A semiconductor device | |
| JP2018107278A (en) | Optical switch and optical switch device | |
| JP5531581B2 (en) | Light detector | |
| JP2009272543A (en) | Photodiode | |
| KR20240114189A (en) | Light sensing device and method of manufacturing the same, image sensor including light sensing device, and electronic apparatus including image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5609489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |