JP5610759B2 - Soi基板の作製方法、半導体装置の作製方法 - Google Patents
Soi基板の作製方法、半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5610759B2 JP5610759B2 JP2009280207A JP2009280207A JP5610759B2 JP 5610759 B2 JP5610759 B2 JP 5610759B2 JP 2009280207 A JP2009280207 A JP 2009280207A JP 2009280207 A JP2009280207 A JP 2009280207A JP 5610759 B2 JP5610759 B2 JP 5610759B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- semiconductor layer
- crystal semiconductor
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
Description
本実施の形態では、SOI基板の作製方法の一例について説明する。
本実施の形態では、SOI基板を用いて形成した半導体装置の作製方法の一例について説明する。
本実施の形態では、SOI基板を用いて形成した半導体装置の作製方法の一例について説明する。
SOI基板の作製方法の一例ついて説明する。
まず、塩化水素を含む雰囲気中で950℃の温度で熱酸化を行うことによって、シリコンウェハの表面に熱酸化膜を100nmの膜厚で形成した。
リファレンスサンプルは、レーザー光の照射を行っていないサンプルである。
リファレンスサンプル(レーザー未照射)、第1のサンプル(レーザー照射(室温))、第2のサンプル(レーザー照射(300℃))、及び第3のサンプル(レーザー照射(500℃))の単結晶半導体層中の酸素濃度を測定するため、SIMS分析(2次イオン質量分析)を行った。
まず、図16〜図18のグラフの見方について説明する。
サンプル作製に使用したシリコンウェハは、酸素濃度が1.0×1018〜2.0×1018atom/cm3になるように制御されたシリコンウェハであった。
11a 第1の領域
11b 第2の領域
11c 脆化領域
11d 溶融状態の半導体
12 接合層
13 ベース基板
14 レーザー光
80 破線
81 破線
82 破線
83 破線
90 破線
100 ベース基板
200 接合層
300 単結晶半導体層
301 島状半導体層
301a 不純物領域
301b 不純物領域
302 島状半導体層
302a 不純物領域
302b 不純物領域
400 ゲート絶縁膜
501 ゲート電極
502 ゲート電極
600 層間絶縁膜
701a 配線
701b 配線
701b 配線
701c 配線
701c 配線
702a 配線
1100 ベース基板
1200 接合層
1300 単結晶半導体層
1301 島状半導体層
1302 島状半導体層
1311a 低濃度不純物領域
1311b 低濃度不純物領域
1312a 低濃度不純物領域
1312b 低濃度不純物領域
1321a 高濃度不純物領域
1321b 高濃度不純物領域
1322a 高濃度不純物領域
1322b 高濃度不純物領域
1400 マスク絶縁膜
1500 埋込絶縁膜
1601 ゲート絶縁膜
1602 ゲート絶縁膜
1701 ゲート電極
1702 ゲート電極
1801 酸化膜
1802 酸化膜
1901 サイドウォール形成用絶縁膜
1901a サイドウォール
1901b サイドウォール
1902 サイドウォール形成用絶縁膜
1902a サイドウォール
1902b サイドウォール
1903 サイドウォール形成用絶縁膜
1903a サイドウォール
1903b サイドウォール
2000 金属膜
2001a シリサイド領域
2001b シリサイド領域
2001c シリサイド領域
2002a シリサイド領域
2002b シリサイド領域
2002c シリサイド領域
2100 層間絶縁膜
2101 層間絶縁膜
2101a サイドウォール
2101b サイドウォール
2200 層間絶縁膜
2300 層間絶縁膜
2401a 配線
2401b 配線
2401c 配線
2402a 配線
2402b 配線
2402c 配線
5100a 半導体基板
5100b 半導体基板
5100c 半導体基板
5102a 接合層
5102b 接合層
5102c 接合層
5104a 脆化領域
5104b 脆化領域
5104c 脆化領域
5120 ベース基板
5124a 単結晶半導体膜
5124b 単結晶半導体膜
5124c 単結晶半導体膜
8001 破線
8002 破線
8011a 破線
8011b 破線
8012a 破線
8012b 破線
11301 島状半導体層
11500 埋込絶縁膜
11701 ゲート電極
12401a コンタクト領域
12401b コンタクト領域
12401c コンタクト領域
18001 破線
18002 破線
18003 破線
Claims (7)
- 基板と、前記基板上の酸素を含有する絶縁層と、前記酸素を含有する絶縁層上の単結晶半導体層と、を有するSOI構造体を用意する第1のステップと、
前記基板を加熱した状態において前記単結晶半導体層にレーザー光の照射を行うことにより、前記単結晶半導体層が部分溶融され、前記単結晶半導体層中の酸素が放出される第2のステップと、を有し、
前記基板を加熱した状態における前記基板の温度は、500℃以上であって前記基板の融点よりも低い温度であることを特徴とするSOI基板の作製方法。 - 請求項1において、
前記レーザー光の照射雰囲気は、還元ガスを含有する雰囲気であることを特徴とするSOI基板の作製方法。 - 請求項1又は請求項2において、
前記レーザー光の照射雰囲気は、フッ化水素を含有する雰囲気であることを特徴とするSOI基板の作製方法。 - 請求項1乃至請求項3のいずれか一に記載の方法で作製されたSOI基板を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
- 基板と、前記基板上の酸素を含有する絶縁層と、前記酸素を含有する絶縁層上の単結晶半導体層と、を有するSOI構造体を用意する第1のステップと、
前記基板を加熱した状態において前記単結晶半導体層にレーザー光の照射を行うことにより、前記単結晶半導体層が部分溶融され、前記単結晶半導体層中の酸素が放出される第2のステップと、
前記レーザー光を照射した前記単結晶半導体層を用いて半導体素子を形成する第3のステップと、を有し、
前記基板を加熱した状態における前記基板の温度は、500℃以上であって前記基板の融点よりも低い温度であることを特徴とする半導体装置の作製方法。 - 請求項5において、
前記レーザー光の照射雰囲気は、還元ガスを含有する雰囲気であることを特徴とする半導体装置の作製方法。 - 請求項5又は請求項6において、
前記レーザー光の照射雰囲気は、フッ化水素を含有する雰囲気であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009280207A JP5610759B2 (ja) | 2008-12-15 | 2009-12-10 | Soi基板の作製方法、半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008318377 | 2008-12-15 | ||
| JP2008318377 | 2008-12-15 | ||
| JP2009280207A JP5610759B2 (ja) | 2008-12-15 | 2009-12-10 | Soi基板の作製方法、半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010166035A JP2010166035A (ja) | 2010-07-29 |
| JP2010166035A5 JP2010166035A5 (ja) | 2012-11-29 |
| JP5610759B2 true JP5610759B2 (ja) | 2014-10-22 |
Family
ID=42241035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009280207A Expired - Fee Related JP5610759B2 (ja) | 2008-12-15 | 2009-12-10 | Soi基板の作製方法、半導体装置の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8394703B2 (ja) |
| JP (1) | JP5610759B2 (ja) |
| KR (2) | KR20100069595A (ja) |
| CN (1) | CN101752294B (ja) |
| SG (2) | SG162675A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2972564B1 (fr) * | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| TWI664731B (zh) * | 2013-05-20 | 2019-07-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US9425063B2 (en) * | 2014-06-19 | 2016-08-23 | Infineon Technologies Ag | Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device |
| KR20210039507A (ko) | 2014-11-28 | 2021-04-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 모듈, 및 전자 기기 |
| JP6850096B2 (ja) * | 2015-09-24 | 2021-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び電子機器の作製方法 |
| US10026843B2 (en) | 2015-11-30 | 2018-07-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device |
| KR102148834B1 (ko) * | 2015-12-30 | 2020-08-28 | 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 | 밀리세컨드 어닐 시스템을 위한 가스 흐름 제어 |
| JP6579086B2 (ja) * | 2016-11-15 | 2019-09-25 | 信越半導体株式会社 | デバイス形成方法 |
| EP3586356B1 (de) * | 2017-02-21 | 2023-11-08 | EV Group E. Thallner GmbH | Verfahren zum bonden von substraten |
| KR102791109B1 (ko) | 2019-06-14 | 2025-04-07 | 삼성전자주식회사 | 집적 회로 반도체 소자의 제조 방법 |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384013A (ja) * | 1986-09-27 | 1988-04-14 | Agency Of Ind Science & Technol | 半導体結晶層の製造方法 |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6444506B1 (en) * | 1995-10-25 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation |
| US6391690B2 (en) * | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US5970368A (en) | 1996-09-30 | 1999-10-19 | Kabushiki Kaisha Toshiba | Method for manufacturing polycrystal semiconductor film |
| JPH1140501A (ja) * | 1997-05-20 | 1999-02-12 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| JP3349931B2 (ja) * | 1997-10-30 | 2002-11-25 | 松下電器産業株式会社 | 半導体レーザ装置の製造方法 |
| JPH11163363A (ja) | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2000082679A (ja) * | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
| JP3345363B2 (ja) * | 1998-12-07 | 2002-11-18 | 富士通株式会社 | 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法 |
| US7153729B1 (en) * | 1998-07-15 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3794876B2 (ja) * | 1998-09-09 | 2006-07-12 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4101409B2 (ja) * | 1999-08-19 | 2008-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
| US7052943B2 (en) * | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7253032B2 (en) * | 2001-04-20 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of flattening a crystallized semiconductor film surface by using a plate |
| TW544938B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP2004006700A (ja) * | 2002-03-27 | 2004-01-08 | Seiko Epson Corp | 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器 |
| JP4610178B2 (ja) * | 2002-11-15 | 2011-01-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4759919B2 (ja) * | 2004-01-16 | 2011-08-31 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP5110772B2 (ja) | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
| US20070117287A1 (en) * | 2005-11-23 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
| CN101281912B (zh) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
| TWI476927B (zh) * | 2007-05-18 | 2015-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US7745268B2 (en) * | 2007-06-01 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere |
| US7776718B2 (en) * | 2007-06-25 | 2010-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers |
| US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| JP5442224B2 (ja) * | 2007-07-23 | 2014-03-12 | 株式会社半導体エネルギー研究所 | Soi基板の製造方法 |
| KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| US7799658B2 (en) * | 2007-10-10 | 2010-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| CN101842910B (zh) * | 2007-11-01 | 2013-03-27 | 株式会社半导体能源研究所 | 用于制造光电转换器件的方法 |
| US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US7816232B2 (en) * | 2007-11-27 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus |
| JP5286046B2 (ja) * | 2007-11-30 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| JP5248994B2 (ja) * | 2007-11-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| JP5248995B2 (ja) * | 2007-11-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 光電変換装置の製造方法 |
| US7947523B2 (en) * | 2008-04-25 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| US7943414B2 (en) * | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
-
2009
- 2009-12-07 SG SG200908120-9A patent/SG162675A1/en unknown
- 2009-12-07 SG SG2012044475A patent/SG182208A1/en unknown
- 2009-12-09 US US12/634,107 patent/US8394703B2/en not_active Expired - Fee Related
- 2009-12-10 JP JP2009280207A patent/JP5610759B2/ja not_active Expired - Fee Related
- 2009-12-14 KR KR1020090123832A patent/KR20100069595A/ko not_active Ceased
- 2009-12-15 CN CN200910262141.XA patent/CN101752294B/zh not_active Expired - Fee Related
-
2016
- 2016-10-05 KR KR1020160128549A patent/KR20160120266A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| SG182208A1 (en) | 2012-07-30 |
| KR20100069595A (ko) | 2010-06-24 |
| JP2010166035A (ja) | 2010-07-29 |
| CN101752294B (zh) | 2015-02-25 |
| KR20160120266A (ko) | 2016-10-17 |
| US8394703B2 (en) | 2013-03-12 |
| US20100151663A1 (en) | 2010-06-17 |
| CN101752294A (zh) | 2010-06-23 |
| SG162675A1 (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5610759B2 (ja) | Soi基板の作製方法、半導体装置の作製方法 | |
| CN101562153B (zh) | 半导体装置及半导体装置的制造方法 | |
| TWI478280B (zh) | Soi基板的製造方法、和半導體裝置的製造方法 | |
| JP5548351B2 (ja) | 半導体装置の作製方法 | |
| JP5706670B2 (ja) | Soi基板の作製方法 | |
| US8653536B2 (en) | Method for manufacturing semiconductor substrate, and semiconductor device | |
| JP2012164975A (ja) | Soi基板の作製方法 | |
| JP2008277696A (ja) | 半導体装置の製造方法 | |
| US8043937B2 (en) | Method for manufacturing semiconductor substrate | |
| US8349702B2 (en) | Method for manufacturing semiconductor substrate | |
| JP5559984B2 (ja) | 半導体装置の作製方法 | |
| JP2009260299A (ja) | 半導体基板の作製方法及び半導体装置 | |
| JP5977947B2 (ja) | Soi基板の作製方法 | |
| JP7155759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5633328B2 (ja) | 半導体装置の製造方法 | |
| JP5292810B2 (ja) | Soi基板の製造方法 | |
| JP2010258305A (ja) | 半導体装置の製造方法 | |
| JP5576617B2 (ja) | 単結晶半導体層の結晶性評価方法 | |
| JP5851113B2 (ja) | Soi基板の作製方法 | |
| JP2012069927A (ja) | Soi基板の作製方法 | |
| JP4539098B2 (ja) | 貼り合わせ基板の製造方法 | |
| JPWO2006013898A1 (ja) | 半導体装置の製造方法 | |
| JP5669439B2 (ja) | 半導体基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140902 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5610759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |