Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5611571B2 - 半導体基板の作製方法及び半導体装置の作製方法 - Google Patents
[go: Go Back, main page]

JP5611571B2 - 半導体基板の作製方法及び半導体装置の作製方法 - Google Patents

半導体基板の作製方法及び半導体装置の作製方法 Download PDF

Info

Publication number
JP5611571B2
JP5611571B2 JP2009262954A JP2009262954A JP5611571B2 JP 5611571 B2 JP5611571 B2 JP 5611571B2 JP 2009262954 A JP2009262954 A JP 2009262954A JP 2009262954 A JP2009262954 A JP 2009262954A JP 5611571 B2 JP5611571 B2 JP 5611571B2
Authority
JP
Japan
Prior art keywords
substrate
single crystal
crystal semiconductor
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009262954A
Other languages
English (en)
Other versions
JP2010153823A5 (ja
JP2010153823A (ja
Inventor
史人 井坂
史人 井坂
翔 加藤
翔 加藤
祐 有田
祐 有田
下村　明久
明久 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009262954A priority Critical patent/JP5611571B2/ja
Publication of JP2010153823A publication Critical patent/JP2010153823A/ja
Publication of JP2010153823A5 publication Critical patent/JP2010153823A5/ja
Application granted granted Critical
Publication of JP5611571B2 publication Critical patent/JP5611571B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H10F71/1395—Manufacture or treatment of devices covered by this subclass using temporary substrates for thin-film devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

単結晶半導体層の作製方法に関する。また、単結晶半導体膜を有する半導体基板の作製方法、及び半導体基板の再生方法に関する。
バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
ＳＯＩ基板を製造する方法の１つに、スマートカット法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法概要を以下に説明する。シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。しかる後熱処理を行うことで、該微小気泡層が劈開面となり、水素イオンを注入したウエハが薄膜状に剥離する。スマートカット法は水素イオン注入剥離法と呼ぶこともある。
特許文献１では、単結晶シリコン層表面の平坦性向上や、単結晶シリコン層の欠陥修復のため、単結晶シリコン層の形成の後に、ＣＭＰ処理や高温（１２００℃以下程度）の熱処理を施している。
また、スマートカット法を用いてシリコンウエハから単結晶シリコン層を剥離・転載した後、該シリコンウエハを再利用する方法が知られている（例えば、特許文献２参照）。特許文献２では、単結晶シリコン層をシリコンウエハから剥離した後、シリコンウエハをＣＭＰ処理等をすることで平坦化している。
特開２００３−０１７６７１号公報 特開平１１−０９７３７９号公報
特許文献１のような方法で単結晶半導体層を形成する場合には、ＣＭＰ処理や高温の熱処理が必須となるため、大型の半導体基板（ＳＯＩ基板）を安価に提供することは困難である。例えば、大面積を実現するための現実的な選択肢としては、単結晶半導体層の貼り合わせ先の基板にガラス基板を用いることが挙げられるが、このようなガラス基板は耐熱性の面で上記の要求を満たすことができない。また、ＣＭＰ処理は、表面研磨処理であるため、大面積を均一に処理することは極めて困難である。
上記問題に鑑み、ＣＭＰ処理や高温の熱処理を必須とせず、特性の良好な単結晶半導体層を作製することを目的の一とする。又は、このような単結晶半導体層を有する半導体基板（又はＳＯＩ基板）を提供することを目的の一とする。
また、特許文献２のような方法でシリコンウエハを再利用する場合には、半導体層の剥離・転載工程を経るたびにＣＭＰ処理により研磨されるため、徐々にシリコンウエハの厚さが薄くなり再生が不可能になってしまう。
上記問題に鑑み、半導体基板の再生回数を増やして、生産性を向上させることを目的の一とする。
本発明の一態様は、第１の単結晶半導体層をシード層として気相エピタキシャル成長を行うことで、第１の単結晶半導体層上に第２の単結晶半導体層を形成し、両層の界面で分離を行うものである。この際、第１の単結晶半導体層に対する第２の単結晶半導体層の圧縮応力が高いことを利用して両層を分離している。
また、上記分離後の第１の単結晶半導体層を、再度気相エピタキシャル成長させシード層として再利用する。この際、第１の単結晶半導体層にレーザー処理を行うことが好ましい。
半導体基板の作製方法の一は、第１の基板上に第１の単結晶半導体層を設ける工程と、前記第１の単結晶半導体層上に、気相エピタキシャル成長法を用いて第２の単結晶半導体層を設ける工程と、前記第１の基板と第２の基板とを絶縁層を介して貼り合わせ、前記第１の基板と第２の基板との間に前記第１の単結晶半導体層及び前記第２の単結晶半導体層を設ける工程と、前記第１の基板と前記第２の基板とを前記第１の単結晶半導体層と前記第２の単結晶半導体層との界面で分離して、前記第１の基板上に前記第１の単結晶半導体層を設け且つ前記第２の基板上に前記第２の単結晶半導体層を設ける工程と、を有することを特徴とする。
また、半導体基板の作製方法の他の一態様は、第１の基板と所定の深さに脆化層が形成された単結晶半導体基板とを絶縁層を介して貼り合わせる工程と、前記単結晶半導体基板と前記第１の基板とを前記脆化層から分離して、前記第１の基板上に第１の単結晶半導体層を設ける工程と、前記第１の単結晶半導体層上に、気相エピタキシャル成長法を用いて第２の単結晶半導体層を設ける工程と、前記第１の基板と第２の基板とを絶縁層を介して貼り合わせ、前記第１の基板と第２の基板との間に前記第１の単結晶半導体層及び前記第２の単結晶半導体層を設ける工程と、前記第１の基板と前記第２の基板とを前記第１の単結晶半導体層と前記第２の単結晶半導体層との界面で分離して、前記第１の基板上に前記第１の単結晶半導体層を設け且つ前記第２の基板上に前記第２の単結晶半導体層を設ける工程と、を有することを特徴とする。
また、半導体装置の作製方法の一態様は、第１の基板上に単結晶半導体層を設ける工程と、前記単結晶半導体層上に、気相エピタキシャル成長法を用いて、光電変換層を設ける工程と、前記光電変換層上に第１の導電膜を設ける工程と、前記第１の基板と第２の基板とを絶縁層を介して貼り合わせ、前記第１の基板と第２の基板との間に、前記単結晶半導体層、前記光電変換層、及び前記第１の導電層を設ける工程と、前記第１の基板と前記第２の基板とを前記単結晶半導体層と前記光電変換層との界面で分離して、前記第１の基板上に前記単結晶半導体層を設け且つ前記第２の基板上に前記第１の導電層及び前記光電変換層を設ける工程と、前記光電変換層上に第２の導電層を設ける工程と、を有することを特徴とする。
また、半導体装置の作製方法の他の一態様は、第１の基板上に第１の単結晶半導体層を設ける工程と、前記第１の単結晶半導体層上に、気相エピタキシャル成長法を用いて、一導電型を有する第２の単結晶半導体層、真性な第３の単結晶半導体層、前記一導電型と反対の導電型を有する第４の単結晶半導体層を順に形成することで、光電変換層を設ける工程と、前記光電変換層上に第１の導電膜を設ける工程と、前記第１の基板と第２の基板とを絶縁層を介して貼り合わせ、前記第１の基板と第２の基板との間に、前記第１の単結晶半導体層、前記光電変換層、及び前記第１の導電層を設ける工程と、前記第１の基板と前記第２の基板とを前記第１の単結晶半導体層と前記第２の単結晶半導体層との界面で分離して、前記第１の基板上に前記第１の単結晶半導体層を設け且つ前記第２の基板上に前記第１の導電層及び前記光電変換層を設ける工程と、前記光電変換層上に第２の導電層を設ける工程と、を有することを特徴とする。
なお、第２の単結晶半導体層として単結晶シリコン層を形成する場合、原料ガスにおいて、シラン系ガスの流量に対する水素の流量を４倍以上１０倍以下（好ましくは５倍以上７倍以下）として気相エピタキシャル成長を行うことが好ましい。
また、第１の基板及び第２の基板として、ガラス基板を用いると良い。
なお、本明細書において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。
また、本明細書において半導体基板とは、バルク状のシリコンウエハに薄い単結晶半導体層が設けられた基板や、絶縁基板に薄い単結晶半導体層が設けられた基板を含む。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
また、本明細書中において光電変換装置とは、光エネルギーと電気エネルギーとを変換する装置全般を指し、例えば太陽電池等がある。
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等がある。
気相エピタキシャル成長法によって形成された第２の単結晶半導体層の圧縮応力を利用して、第２の単結晶半導体層を第１の単結晶半導体層から分離している。これにより、第２の単結晶半導体層中において欠陥等の発生を防止できるため、高温の熱処理を必須としない。また、分離後の第２の単結晶半導体層は平坦性が高いため、ＣＭＰ処理などの平坦化処理が必須としない。このように、半導体基板（ＳＯＩ基板）の大面積化が容易となる。
また、第１の単結晶半導体層と、気相エピタキシャル成長法によって形成された第２の単結晶半導体層と、の界面において分離する方法を用いている。これにより、第１の単結晶半導体層をシード層として繰り返し利用することで、再生処理が効率化され、半導体基板（ＳＯＩ基板）の生産性を向上させることができる。
半導体基板の作製方法の一例を示す図である。 単結晶半導体層の作製方法の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。 分離の様子を示すＴＥＭ像である。 半導体基板の作製方法の一例を示す図である。
本明細書中に開示する発明の実施の形態について、図面を用いて以下に説明する。但し、本明細書中に開示する発明は、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本明細書中に開示する発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体基板（ＳＯＩ基板とも呼ぶ）の作製方法の一例に関して図面を参照して説明する。
まず、第１のＳＯＩ基板１００（シード基板とも呼ぶ）を準備する（図１（Ａ）参照）。
第１のＳＯＩ基板１００は、第１の基板１０１上に絶縁層１０２を介して第１の単結晶半導体層１０３（シード層とも呼ぶ）が設けられたものを用いることができる。
第１のＳＯＩ基板１００の作製方法の一例を図８に示す。第１の基板１０１及びシリコンウエハ等の単結晶半導体基板８０１を準備する（図８（Ａ）、（Ｂ）参照）。単結晶半導体基板８０１の表面から電界で加速されたイオンでなるイオンビーム８０２を照射して、所定の深さの領域にイオンを導入することで脆化層８０３を形成する（図８（Ｃ）参照）。次に絶縁層１０２を介して第１の基板１０１と貼り合わせる（図８（Ｄ）、（Ｅ）参照）。そして熱処理を行い脆化層８０３から分離することで第１の基板１０１上に第１の単結晶半導体層１０３を形成する（図８（Ｆ）参照）。第１の単結晶半導体層１０３の平坦性を高めるためにレーザー光の照射処理を施すことも効果的である。このようにして、第１のＳＯＩ基板１００を作製する。
ここで第１の基板１０１としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、一般に、ホウ酸（Ｂ２Ｏ３）を多く含有させることでガラスの耐熱性が向上するが、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いると良い。他にも、第１の基板１０１として単結晶半導体基板（例えば、単結晶シリコン基板等）を用いてもよい。本実施の形態では、第１の基板１０１としてガラス基板を用いる場合について説明する。第１の基板１０１として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
更に、上記第１の基板１０１に関しては、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、第１の基板１０１に対して、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、第１の基板１０１表面の平坦性向上や、第１の基板１０１表面に残存する研磨粒子の除去などが可能である。
また、絶縁層１０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
なお、ここで分離した単結晶半導体基板８０１は、ＣＭＰ処理、高温熱処理を行い繰り返し利用することで、第１のＳＯＩ基板１００を複数枚作製することができる。この単結晶半導体基板の再生処理を第１の再生処理工程と呼ぶ。
次に、第１の単結晶半導体層１０３上に、気相エピタキシャル成長法によって第２の単結晶半導体層１０４を形成する（図１（Ｂ）参照）。
第２の単結晶半導体層１０４は、第１の単結晶半導体層１０３と同様の材料を用いて形成すれば良いが、例えば、単結晶シリコン層を形成する場合には、シラン系ガス（珪素の水素化合物を含むガス、代表的にはモノシランやジシラン）と水素との混合ガスを原料ガスとする気相成長法（ＣＶＤ法などを含む）を用いて形成することができる。
上記気相エピタキシャル成長に用いる原料ガスは、シラン系ガスに対して、流量比で４倍以上１０倍以下、好ましくは５倍以上７倍以下の水素を含むガスを用いることが好ましい。つまり、シラン系ガスの水素希釈比（水素／シラン系ガス）を４倍以上１０倍以下、好ましくは５倍以上７倍以下とする。シラン系ガスは代表的にはシランであり、その他ジシラン（Ｓｉ２Ｈ６）などを用いることもできる。また、原料ガスに、希ガスを添加してもよい。
エピタキシャル成長に使用するプラズマＣＶＤ装置としては、電力周波数が１０ＭＨｚ以上２００ＭＨｚ以下、代表的には１３．５６ＭＨｚ或いは６０ＭＨｚの高周波（ＲＦ）プラズマＣＶＤ装置や、電力周波数が１ＧＨｚ以上５ＧＨｚ以下、代表的には２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置などを用いることができる。
エピタキシャル成長の条件は適宜設定することができるが、一例としては、原料ガスとしてシランと水素の混合ガスを用い、シランと水素の流量（ｓｃｃｍ）比をＳｉＨ４：Ｈ２＝２５（ｓｃｃｍ）：１５０（ｓｃｃｍ）、基板温度を２８０℃、高周波電源の出力を３０Ｗ、電力周波数を２７ＭＨｚとすればよい。このような条件（特に流量比）で形成した第２の単結晶半導体層１０４は圧縮応力が高く、第１の単結晶半導体層１０３との界面で容易に分離することができるようになる。なお、成膜の際の基板温度を２００℃以上３００℃以下程度とした場合には、欠陥の少ない良好な第２の単結晶半導体層１０４を得ることができる。また、原料ガスの総流量を増大させることにより、成膜に掛かる時間を低減し、結晶性を向上させることが可能である。
第２の単結晶半導体層１０４の膜厚は、適宜必要な大きさとすればよいが、膜厚を増大させた場合にはそれに従って圧縮応力が大きくなる傾向にあるため、第１の単結晶半導体層１０３と第２の単結晶半導体層１０４との界面での分離をより容易なものとすることができる。例えば、第２の単結晶半導体層１０４の厚さは、１００ｎｍ以上１０μｍ以下程度とすればよい。
なお、第２の単結晶半導体層１０４のエピタキシャル成長を行う前には、第１の単結晶半導体層１０３表面に形成されている自然酸化膜などは除去しておくことが好ましい。第１の単結晶半導体層１０３表面に酸化膜などが存在する場合には、エピタキシャル成長の進行を妨げ、第２の単結晶半導体層１０４の結晶性が低下する可能性があるためである。このような酸化膜の除去は、フッ酸系の溶液を用いて行うことができる。具体的には、フッ酸（又は希フッ酸）により第１の単結晶半導体層１０３の表面が撥水性を示すまで処理すればよい。同様に、汚染物除去の観点からは、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて第１の単結晶半導体層１０３の表面を洗浄しておくことが好ましい。
次に、第２の単結晶半導体層１０４上に、絶縁層１０５を形成する（図１（Ｃ）参照）。
絶縁層１０５は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
本明細書中において、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
その後、絶縁層１０５を介して第１の基板１０１と第２の基板１０６とを貼り合わせる（図１（Ｄ）参照）。絶縁層１０５は、第２の単結晶半導体層１０４と第２の基板１０６とを接合させる接合層として機能する。
第２の基板１０６は、第１の基板１０１と同様の基板を用いればよい。本実施の形態では、第２の基板１０６としてガラス基板を用いる場合について説明する。第２の基板１０６として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。第２の基板１０６に対して第１の基板１０１と同様に、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて表面を洗浄するとよい。
なお、第１の基板１０１と第２の基板１０６との貼り合わせを行う前に、絶縁層１０５の表面処理を行ってもよい。表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらを組み合わせて用いることで、絶縁層１０５の表面の有機物等のゴミを除去し親水化することができる。その結果、第１の基板１０１と第２の基板１０６との接合強度を向上させることができる。特に、絶縁層１０５の表面にプラズマ処理を行った後、オゾン処理、メガソニック洗浄、２流体洗浄等を行うと効果的である。
また、第１の基板１０１と第２の基板１０６とを貼り合わせる前に、第２の基板１０６上に、窒素含有層（例えば、窒化シリコン膜や窒化酸化シリコン膜等の窒素を含有する絶縁膜）を形成してもよい。窒素含有層は、第２の基板１０６に含まれるナトリウム等の元素が第２の単結晶半導体層１０４に拡散することを防ぐためのバリア層として機能する。窒素含有層に対して絶縁層１０５と同様に、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄等の表面処理を行うと接合強度を向上させることができる。
また、第１の基板１０１と第２の基板１０６と貼り合わせた後に、接合強度を増加させるための熱処理を行っても良い。熱処理の温度は、適宜設定することができるが、高温（例えば６００℃以上）の熱処理を行う場合には第１の単結晶半導体層１０３と第２の単結晶半導体層１０４との密着性が強化されてしまい、界面での分離が困難となることがある点に留意すべきである。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
次に、第１の基板１０１と第２の基板１０６とを、第１の単結晶半導体層１０３と第２の単結晶半導体層１０４との界面で分離して、第１の基板１０１上に第１の単結晶半導体層１０３を設け、第２の基板１０６上に第２の単結晶半導体層１０４を設ける（図１（Ｅ）参照）。この際、第１の単結晶半導体層１０３に対する第２の単結晶半導体層１０４の圧縮応力が高いため、容易に分離することができる。
上記分離の方法として、基板分離装置などによる力学的方法（単純に引き剥がす方法）を用いることができる。また、ウォータージェットのように第１の単結晶半導体層１０３と第２の単結晶半導体層１０４との界面に分離を促進させる処理を施す方法などを用いても良い。
また、第２の単結晶半導体層１０４の薄膜化のための処理や、平坦性をより一層向上させるための処理を行っても良い。該処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いることができる。
以上の工程により、半導体基板（第２のＳＯＩ基板１０７）を作製することができる。
本実施の形態では、気相エピタキシャル成長法によって形成された第２の単結晶半導体層１０４の応力を利用して、第１のＳＯＩ基板１００から第２の単結晶半導体層１０４を分離している。これにより、第２の単結晶半導体層１０４中において欠陥等の発生を防止できるため、高温の熱処理を必須としない。また、分離後の第２の単結晶半導体層１０４は平坦性が高いため、ＣＭＰ処理などの平坦化処理も必須としない。このように、本実施の形態の作製方法を用いることで、特性が良好で且つ大面積な半導体基板（第２のＳＯＩ基板１０７）を提供することができる。
そして、得られた半導体基板（第２のＳＯＩ基板１０７）を用いることで、特性が良好な薄膜トランジスタ等の半導体装置を作製することができる。薄膜トランジスタを作製する場合は、第２の単結晶半導体層１０４を用いて島状の半導体層を形成し、ゲート絶縁膜、ゲート電極を形成すればよい。そして層間絶縁膜、電極等を形成して素子としての形状を整える。ｎ型の薄膜トランジスタ又はｐ型の薄膜トランジスタを作製する場合は、島状の半導体層に対して導電性を付与する元素の添加を行えばよい。
また、本実施の形態では、第１の単結晶半導体層１０３と、気相エピタキシャル成長法により形成した第２の単結晶半導体層１０４と、の界面で分離する方法を用いている。これにより、第１の単結晶半導体層１０３は、厚さが減少しないため、シード層として繰り返し利用することができる。すなわち、第１のＳＯＩ基板１００をシード基板として繰り返し利用して第２のＳＯＩ基板１０７を作製することができ、半導体基板の生産性を大幅に向上させることができる。ここでの第１のＳＯＩ基板１００の再生処理を第２の再生処理工程と呼ぶ。
第２の再生処理工程を行う際、第１の単結晶半導体層１０３にレーザー光の照射処理を行ってもよい。レーザー光の照射により、第１の単結晶半導体層１０３中の欠陥を低減し、表面の平坦性を高めることができる。レーザー光の照射処理は、ＣＭＰ処理や高温の熱処理に比べて処理時間を短縮させ、また歩留まりを向上させることができる。
また、第１のＳＯＩ基板１００をシード基板として第２の再生処理行程を繰り返し行うことで第１の単結晶半導体層１０３（シード層）の劣化が懸念される場合は、第２のＳＯＩ基板１０７の方をシード基板として用い、第２の単結晶半導体層１０４をシード層としてエピタキシャル成長を行うことでシード層の劣化を防止することが可能である。
また、第２の再生処理と、上述した第１の再生処理とを合わせて用いることで、生産性が相乗的に向上し、得られる半導体基板の枚数を飛躍的に増大させることが可能である。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、単結晶半導体層の作製方法の一例に関して図面を参照して説明する。
まず、ＳＯＩ基板２００（シード基板とも呼ぶ）を準備する（図２（Ａ）参照）。
ＳＯＩ基板２００は、実施の形態１で示した第１のＳＯＩ基板１００と同様の方法を用いて作製し、基板２０１上に絶縁層２０２を介して第１の単結晶半導体層２０３（シード層とも呼ぶ）が設けられた構造とすればよい。
すなわち、単結晶半導体基板の一部を基板２０１上に転載することで第１の単結晶半導体層２０３を形成することができる。ここで用いた単結晶半導体基板は、実施の形態１と同様に第１の再生処理工程を行い繰り返し利用することができる。
次に、第１の単結晶半導体層２０３上に、実施の形態１と同様に気相エピタキシャル成長法を用いて第２の単結晶半導体層２０４を形成する（図２（Ｂ）参照）。
次いで、ＳＯＩ基板２００及び第２の単結晶半導体層２０４を加熱し、所定の温度に保持した状態で、第２の単結晶半導体層２０４上に金属を含有する材料を塗布（又はスクリーン印刷）して、金属層２０５を形成する（図２（Ｃ）参照）。加熱温度は、金属層２０５を形成することができる温度であれば特に限定されない。金属層２０５は、アルミニウムや銅などの材料を用いて形成することができる。なお、スパッタリング法などの方法を用いて金属層２０５を形成しても良い。
その後、ＳＯＩ基板２００、第２の単結晶半導体層２０４及び金属層２０５を冷却することで、ＳＯＩ基板２００と第２の単結晶半導体層２０４とを、第１の単結晶半導体層２０３と第２の単結晶半導体層２０４との界面において分離して、金属層２０５と第２の単結晶半導体層２０４の積層構造体２０６を形成する（図２（Ｄ）参照）。冷却温度は特に限定されないが、例えば、室温程度とすることができる。もちろん、室温より低い温度にまで冷却しても良い。
上記の方法でＳＯＩ基板２００から第２の単結晶半導体層２０４を分離することができるのは、単結晶半導体材料と金属材料の熱膨張係数が大きく異なるためである。この原理により、金属層２０５を形成する際の温度と冷却後の温度との差が大きいほど、良好な分離が実現できると言える。
その後、金属層２０５を除去することで第２の単結晶半導体層２０４（自立膜）を形成することができる（図２（Ｅ）参照）。
なお、本実施の形態においては、最終的に金属層２０５を除去する構成を採用しているが、本実施の形態はこれに限定されない。例えば、金属層２０５を電極などに利用する場合には、金属層２０５を除去せずに残存させる構成としても良い。
また、形成された第２の単結晶半導体層２０４は、そのまま用いても良いし、何らかの基板に貼り合わせて用いても良い。
なお、上記分離の際に、基板分離装置などによる力学的方法（単純に引き剥がす方法）や、ウォータージェットのような分離を促進させる方法などを併用しても良い。
また、得られた第２の単結晶半導体層２０４に対して、レーザー光の照射処理を行っても良い。これにより、第２の単結晶半導体層２０４中の欠陥をさらに低減し、表面の平坦性を向上させた半導体層を得ることができる。また、第２の単結晶半導体層２０４に対して熱処理を施して、その欠陥を低減させても良い。
また、第２の単結晶半導体層２０４の薄膜化のための処理や、平坦性をより一層向上させるための処理を行っても良い。該処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いることができる。
本実施の形態では、気相エピタキシャル成長法によって形成された第２の単結晶半導体層２０４の応力を利用して、ＳＯＩ基板２００から第２の単結晶半導体層２０４を分離している。これにより、第２の単結晶半導体層２０４自体には欠陥などがほとんど発生しないため、高温の熱処理を必須としない。また、分離後の第２の単結晶半導体層２０４は平坦性が高いため、ＣＭＰ処理などの平坦化処理も必須としない。このように、本実施の形態の作製方法を用いることで、特性が良好で且つ大面積な単結晶半導体層を提供することができる。
一方、ＳＯＩ基板２００は、実施の形態１と同様に、第２の再生処理工程を行うことで繰り返しシード基板として利用することができ、単結晶半導体層の生産性を向上させることができる。
また、第２の再生処理と、上述した第１の再生処理とを合わせて用いることで、生産性が相乗的に向上し、得られる単結晶半導体層の数を飛躍的に増大させることが可能である。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の作製方法の一例として、光電変換装置の作製方法について図面を参照して説明する。
まず、ＳＯＩ基板３００（シード基板とも呼ぶ）を準備する（図３（Ａ）参照）。
ＳＯＩ基板３００は、実施の形態１で示した第１のＳＯＩ基板１００と同様の方法を用いて作製し、第１の基板３０１上に絶縁層３０２を介して第１の単結晶半導体層３０３（シード層とも呼ぶ）が設けられた構造とすればよい。
すなわち、単結晶半導体基板の一部を第１の基板３０１上に転載することで第１の単結晶半導体層３０３を形成することができる。ここで用いた単結晶半導体基板は、実施の形態１と同様に第１の再生処理工程を行い繰り返し利用することができる。
次に、第１の単結晶半導体層３０３上に第２の単結晶半導体層３０４を形成する（図３（Ｂ）参照）。第２の単結晶半導体層３０４は、例えば、気相エピタキシャル成長法を用いて形成する。
第２の単結晶半導体層３０４は、第１の単結晶半導体層３０３をシード層とし、第１の単結晶半導体層３０３の結晶性の影響を受けた半導体層となる。
第２の単結晶半導体層３０４としてシリコン層を形成する場合には、シラン系ガス（珪素の水素化合物を含むガス、代表的にはモノシランやジシラン）と水素との混合ガスと、ｐ型を付与する元素を含んだガス（例えばジボラン）とを原料ガスとする気相成長法（ＣＶＤ法などを含む）を用いて形成することができる。これにより、第２の単結晶半導体層３０４は、ｐ型シリコン層となり、光電変換装置のｐ型半導体層とすることができる。
エピタキシャル成長は、シラン系ガスに対する水素の流量比が、４倍以上１０倍以下（好ましくは５倍以上７倍以下）とすることが好ましい。つまり、シラン系ガスの水素希釈比（水素／シラン系ガス）を４倍以上１０倍以下、好ましくは５倍以上７倍以下とする。シラン系ガスは代表的にはシランであり、その他ジシラン（Ｓｉ２Ｈ６）などを用いることもできる。また、原料ガスに、希ガスを添加してもよい。
エピタキシャル成長に使用するプラズマＣＶＤ装置としては、電力周波数が１０ＭＨｚ以上２００ＭＨｚ以下、代表的には１３．５６ＭＨｚ或いは６０ＭＨｚの高周波（ＲＦ）プラズマＣＶＤ装置や、電力周波数が１ＧＨｚ以上５ＧＨｚ以下、代表的には２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置などを用いることができる。
エピタキシャル成長の条件は適宜設定することができるが、一例としては、原料ガスとしてシランと水素の混合ガスを用い、シランと水素の流量（ｓｃｃｍ）比をＳｉＨ４：Ｈ２＝２５（ｓｃｃｍ）：１５０（ｓｃｃｍ）、基板温度を２８０℃、高周波電源の出力を３０Ｗ、電力周波数を２７ＭＨｚとすればよい。このような条件（特に流量比）で形成した第２の単結晶半導体層３０４は圧縮応力が高く、第１の単結晶半導体層３０３との界面で容易に分離することができるようになる。なお、成膜の際の基板温度を２００℃以上３００℃以下程度とした場合には、欠陥の少ない良好な第２の単結晶半導体層３０４を得ることができる。また、原料ガスの総流量を増大させることにより、成膜に掛かる時間を低減し、結晶性を向上させることが可能である。
第２の単結晶半導体層３０４の膜厚は、１ｎｍ以上１００ｎｍ以下程度（好ましくは１０ｎｍ以上８０ｎｍ以下程度）とすればよい。
なお、第２の単結晶半導体層３０４のエピタキシャル成長を行う前に、第１の単結晶半導体層３０３の表面に形成されている自然酸化膜などは除去しておくことが好ましい。第１の単結晶半導体層３０３の表面に酸化膜が存在する場合には、エピタキシャル成長の進行を妨げ、第２の単結晶半導体層３０４の結晶性が低下する可能性がある。酸化膜の除去は、フッ酸系の溶液などを用いて行うことができる。
次に、第２の単結晶半導体層３０４上に、第３の単結晶半導体層３０５を形成する（図３（Ｂ）参照）。第３の単結晶半導体層３０５は、例えば気相エピタキシャル成長法を用いて形成する。
第３の単結晶半導体層３０５としてシリコン層を形成する場合には、シラン系ガス（珪素の水素化合物を含むガス、代表的にはモノシランやジシラン）と水素との混合ガスとを原料ガスとする気相成長法（ＣＶＤ法などを含む）を用いて形成することができる。これにより、第３の単結晶半導体層３０５は、真性シリコン層となり、光電変換装置の真性半導体層とすることができる。
第３の単結晶半導体層３０５の膜厚は、０．１μｍ以上程度（好ましくは１μｍ以上程度）とすればよい。
なお、ここでいう真性半導体層とは、半導体層に含まれるｐ型もしくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が９×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１０００倍以上である半導体層を指す。また本明細書では、真性半導体層をｉ型半導体層とも呼ぶ。
また、第３の単結晶半導体層３０５のエピタキシャル成長を行う前に、第２の単結晶半導体層３０４の表面に形成された自然酸化膜などは除去しておくことが好ましい。
次に、第３の単結晶半導体層３０５上に、第４の単結晶半導体層３０６を形成する（図３（Ｂ）参照）。第４の単結晶半導体層３０６は、例えば気相エピタキシャル成長法を用いて形成する。
第４の単結晶半導体層３０６としてシリコン層を形成する場合には、シラン系ガス（珪素の水素化合物を含むガス、代表的にはモノシランやジシラン）と水素との混合ガスと、ｎ型を付与する元素を含んだガス（例えばフォスフィン）とを原料ガスとする気相成長法（ＣＶＤ法などを含む）を用いて形成することができる。これにより、第４の単結晶半導体層３０６は、ｎ型シリコン層となり、光電変換装置のｎ型半導体層とすることができる。
第４の単結晶半導体層３０６の膜厚は、１ｎｍ以上１００ｎｍ以下程度（好ましくは１０ｎｍ以上８０ｎｍ以下程度）とする。
また、第４の単結晶半導体層３０６のエピタキシャル成長を行う前に、第３の単結晶半導体層３０５の表面に形成された自然酸化膜などは除去しておくことが好ましい。
以上のようにして、光電変換装置の光電変換層３０７（ｐ型半導体層、ｉ型半導体層、及びｎ型半導体層）を形成することができる。
なお、本実施の形態では、第２の単結晶半導体層３０４をｐ型半導体層とし、第４の単結晶半導体層３０６をｎ型半導体層としたが、これに限定されず、第２の単結晶半導体層３０４をｎ型半導体層とし、第４の単結晶半導体層３０６をｐ型半導体層としてもよい。第２の単結晶半導体層３０４と第４の単結晶半導体層３０６とが反対の導電型を示すようにする。
次いで、第４の単結晶半導体層３０６上に、光電変換装置の第１の電極となる第１の導電層３０８を形成する（図３（Ｃ）参照）。
第１の導電層３０８は、アルミニウム、銀、チタン、タンタル、タングステン、モリブデン、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。また、これらの材料を積層して用いてもよい。本実施の形態では、低抵抗かつ低コストのアルミニウムを用い、アルミニウムの上面と下面に窒化チタンを設ける構造とした。第４の単結晶半導体層３０６とアルミニウムとの間に窒化チタンを設けることで、アルミニウムが第４の単結晶半導体層３０６に拡散することを防止できる。
次に、第１の導電層３０８上に、絶縁層３０９を形成する（図３（Ｄ）参照）。
絶縁層３０９は、酸化シリコン、窒化シリコン、酸化窒化シリコン、または酸化アルミニウムなどを、熱酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。本実施の形態では、絶縁層３０９を酸化アルミニウムによって形成した。そのため、第１の導電層３０８と絶縁層３０９とをスパッタリング法を用いて連続成膜することが可能である。
その後、絶縁層３０９を介して第１の基板３０１と第２の基板３１０と貼り合わせる（図３（Ｄ）参照）。絶縁層３０９は、光電変換層３０７と第２の基板３１０とを接合させる接合層として機能する。
ここで、絶縁層３０９とアルミニウムとの間には窒化チタンが設けられているため、絶縁層３０９が酸化アルミニウムのように酸素を含む場合にも、アルミニウムの酸化を防ぐことができる。
なお、第１の基板３０１と第２の基板３１０との貼り合わせを行う前に、絶縁層３０９の表面処理を行ってもよい。表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらを組み合わせて用いることで、絶縁層３０９の表面の有機物等のゴミを除去し親水化することができる。その結果、第１の基板３０１と第２の基板３１０との接合強度を向上させることができる。特に、絶縁層３０９の表面にプラズマ処理を行った後、オゾン処理、メガソニック洗浄、２流体洗浄等を行うと効果的である。
また、第１の基板３０１と第２の基板３１０とを貼り合わせる前に、第２の基板３１０上に、窒素含有層（例えば、窒化シリコン膜や窒化酸化シリコン膜等の窒素を含有する絶縁膜）を形成してもよい（図示せず）。窒素含有層は、第２の基板３１０に含まれるナトリウム等の元素が第２の単結晶半導体層３０４に拡散することを防ぐためのバリア層として機能する。窒素含有層に対して絶縁層３０９と同様に、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄等の表面処理を行うと接合強度を向上させることができる。
また、第１の基板３０１と第２の基板３１０とを貼り合わせた後に、接合強度を増加させるための熱処理を行っても良い。熱処理の温度は、適宜設定することができるが、高温（例えば６００℃以上）の熱処理を行う場合には第１の単結晶半導体層３０３と第２の単結晶半導体層３０４との密着性が強化されてしまい、界面での分離が困難となることがある点に留意すべきである。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
次に、第１の基板３０１と第２の基板３１０とを、第１の単結晶半導体層３０３と第２の単結晶半導体層３０４との界面で分離して、第１の基板３０１上に第１の単結晶半導体層３０３を設け、第２の基板３１０上に光電変換層３０７を設ける（図３（Ｅ）参照）。この際、第１の単結晶半導体層３０３に対する第２の単結晶半導体層３０４の圧縮応力が高いため、容易に分離することができる。
また、実施の形態２で示した方法を適用し、ＳＯＩ基板３００、光電変換層３０７、及び第１の導電層３０８を冷却してもよい。第１の導電層３０８が実施の形態２の金属層２０５と同様の効果を奏し、分離が促進される。
上記分離の方法として、基板分離装置などによる力学的方法（単純に引き剥がす方法）を用いることができる。また、ウォータージェットのように第１の単結晶半導体層３０３と第２の単結晶半導体層３０４との界面に分離を促進させる処理を施す方法などを用いても良い。
ここまでの工程により、第２の基板３１０上に第１の導電層３０８及び光電変換層３０７が設けられた積層構造体３１１を得ることができる。
次いで、第２の単結晶半導体層３０４上に、光電変換装置の第２の電極として第２の導電層４０１を形成する（図４（Ａ）参照）。第２の導電層４０１は、光電変換装置の受光面電極層として機能する。
第２の導電層４０１は透光性を有する導電膜を用いて形成することができ、酸化インジウム・スズ合金（ＩＴＯ）膜、酸化インジウム・酸化亜鉛合金膜、酸化亜鉛膜、又は酸化スズ膜、などの酸化物金属膜を用いればよい。第２の導電層４０１はスパッタリング法や真空蒸着法を用いて形成することができる。
次に、第２の導電層４０１及び光電変換層３０７をエッチングして、第１の導電層３０８の一部を露出させる（図４（Ｂ）参照）。
エッチングはレーザー光の照射処理により行うことができる。レーザー光を用いると新たにマスクを設けること必要がない。また、第２の導電層４０１を選択的に形成し第２の導電層４０１をマスクとしてエッチングを行ってもよく、この場合も新たにマスクを設ける必要がない。もちろん、レジストや絶縁層を用いてマスクを形成しエッチングを行ってもよい。
その後、第１の導電層３０８に電気的に接続する第１の補助電極として第３の導電層４０２、第２の導電層４０１に電気的に接続する第２の補助電極として第４の導電層４０３を形成する（図４（Ｂ）参照）。
第３の導電層４０２及び第４の導電層４０３は、銀インクをスクリーン印刷することにより形成ことができる。第４の導電層４０３（上部電極側）は、上方から見て格子状（或いは櫛状、櫛形、櫛歯状）となるように形成する。このような形状とすることで、光電変換層３０７に十分な光を照射することができ、光吸収効率を向上させることができる。
以上の工程により、光電変換装置を作製することができる。
本実施の形態では、気相エピタキシャル成長法によって形成された第２の単結晶半導体層３０４の応力を利用して、ＳＯＩ基板３００から光電変換層３０７を分離している。これにより、光電変換層３０７中において欠陥等の発生を防止できるため、高温の熱処理を必須としない。また、分離後の第２の単結晶半導体層３０４は平坦性が高いため、ＣＭＰ処理などの平坦化処理を必須としない。このように、本実施の形態の作製方法を用いることで、特性が良好で且つ大面積な単結晶半導体層を備えた光電変換装置を提供することができる。
一方、ＳＯＩ基板３００は、実施の形態１と同様に、第２の再生処理工程を行うことで繰り返しシード基板として利用することができ、光電変換装置の生産性を大幅に向上させることができる。
また、第２の再生処理と、上述した第１の再生処理とを合わせて用いることで、生産性が相乗的に向上し、得られる光電変換装置の数を飛躍的に増大させることが可能である。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記の実施の形態にて作製した半導体装置、特に表示装置を用いた電子機器について、図５及び図６を参照して説明する。
半導体装置（特に表示装置）を用いて作製される電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図５（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１６０１、支持台１６０２、表示部１６０３、スピーカー部１６０４、ビデオ入力端子１６０５等を含む。表示部１６０３には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを低価格で提供することができる。
図５（Ｂ）はデジタルカメラである。本体１６１１の正面部分には受像部１６１３が設けられており、本体１６１１の上面部分にはシャッターボタン１６１６が設けられている。また、本体１６１１の背面部分には、表示部１６１２、操作キー１６１４、及び外部接続ポート１６１５が設けられている。表示部１６１２には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能なデジタルカメラを低価格で提供することができる。
図５（Ｃ）はノート型パーソナルコンピュータである。本体１６２１には、キーボード１６２４、外部接続ポート１６２５、ポインティングデバイス１６２６が設けられている。また、本体１６２１には、表示部１６２３を有する筐体１６２２が取り付けられている。表示部１６２３には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能なノート型パーソナルコンピュータを低価格で提供することができる。
図５（Ｄ）はモバイルコンピュータであり、本体１６３１、表示部１６３２、スイッチ１６３３、操作キー１６３４、赤外線ポート１６３５等を含む。表示部１６３２にはアクティブマトリクス表示装置が設けられている。表示部１６３２には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能なモバイルコンピュータを低価格で提供することができる。
図５（Ｅ）は画像再生装置である。本体１６４１には、表示部１６４４、記録媒体読み込み部１６４５及び操作キー１６４６が設けられている。また、本体１６４１には、スピーカー部１６４７及び表示部１６４３それぞれを有する筐体１６４２が取り付けられている。表示部１６４３及び表示部１６４４それぞれには、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能な画像再生装置を低価格で提供することができる。
図５（Ｆ）は電子書籍である。本体１６５１には操作キー１６５３が設けられている。また、本体１６５１には複数の表示部１６５２が取り付けられている。表示部１６５２には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能な電子書籍を低価格で提供することができる。
図５（Ｇ）はビデオカメラであり、本体１６６１には外部接続ポート１６６４、リモコン受信部１６６５、受像部１６６６、バッテリー１６６７、音声入力部１６６８、操作キー１６６９が設けられている、また、本体１６６１には、表示部１６６２を有する筐体１６６３が取り付けられている。表示部１６６２には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能なビデオカメラを低価格で提供することができる。
図５（Ｈ）は携帯電話であり、本体１６７１、筐体１６７２、表示部１６７３、音声入力部１６７４、音声出力部１６７５、操作キー１６７６、外部接続ポート１６７７、アンテナ１６７８等を含む。表示部１６７３には、本明細書で開示した半導体装置が用いられている。本明細書で開示した半導体装置により、信頼性が高く高性能な携帯電話を低価格で提供することができる。
図６は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１７００の構成の一例である。ここで、図６（Ａ）は正面図、図６（Ｂ）は背面図、図６（Ｃ）は展開図である。携帯電子機器１７００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
携帯電子機器１７００は、筐体１７０１及び筐体１７０２で構成されている。筐体１７０１は、表示部１７１１、スピーカー１７１２、マイクロフォン１７１３、操作キー１７１４、ポインティングデバイス１７１５、カメラ用レンズ１７１６、外部接続端子１７１７等を備え、筐体１７０２は、キーボード１７２１、外部メモリスロット１７２２、カメラ用レンズ１７２３、ライト１７２４、イヤフォン端子１７２５等を備えている。また、アンテナは筐体１７０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１７１１には、本明細書で開示した半導体装置が組み込まれている。なお、表示部１７１１に表示される映像（及びその表示方向）は、携帯電子機器１７００の使用形態に応じて様々に変化する。また、表示部１７１１と同一面にカメラ用レンズ１７１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１７１２及びマイクロフォン１７１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１７２３（及び、ライト１７２４）を用いて静止画及び動画の撮影を行う場合には、表示部１７１１はファインダーとして用いられることになる。操作キー１７１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
重なり合った筐体１７０１と筐体１７０２（図６（Ａ））は、スライドし、図６（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１７２１、ポインティングデバイス１７１５を用いた円滑な操作が可能である。外部接続端子１７１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１７２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。本明細書で開示した半導体装置により、信頼性が高く高性能な携帯電子機器を低価格で提供することができる。
以上の様に、本明細書で開示した半導体装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
本実施例では、第１の単結晶半導体層と第２の単結晶半導体層との界面において、第１の基板と第２の基板とが分離される様子を示す。第１の単結晶半導体層及び第２の単結晶半導体層としてシリコン層を用いてサンプルを作製した。そして、第２の単結晶半導体層は、シランと水素の流量（ｓｃｃｍ）比をＳｉＨ４：Ｈ２＝２５：１５０（ｓｃｃｍ）、基板温度を２８０℃、高周波電源の出力を３０Ｗ、電源周波数を２７ＭＨｚとしたプラズマＣＶＤ法によって成膜した。
また、第１の基板と第２の基板とを貼り合わせる前に、第１の単結晶半導体層に、窒素を吹き付けながらレーザー光の照射処理を施している。レーザー光は、照射エネルギー密度を７９４ｍＪ／ｃｍ２とした。
図７は、分離の様子を示すＴＥＭ像の断面図である。第１の単結晶半導体層７０１と第２の単結晶半導体層７０２との界面７０３において剥離が生じ、分離が良好に行われる様子が確認できた。
本実施例で示した構成は、本明細書の実施の形態と適宜組み合わせて用いることができる。
１００ 第１のＳＯＩ基板
１０１ 第１の基板
１０２ 絶縁層
１０３ 第１の単結晶半導体層
１０４ 第２の単結晶半導体層
１０５ 絶縁層
１０６ 第２の基板
１０７ 第２のＳＯＩ基板
２００ ＳＯＩ基板
２０１ 基板
２０２ 絶縁層
２０３ 第１の単結晶半導体層
２０４ 第２の単結晶半導体層
２０５ 金属層
２０６ 積層構造体
３００ ＳＯＩ基板
３０１ 第１の基板
３０２ 絶縁層
３０３ 第１の単結晶半導体層
３０４ 第２の単結晶半導体層
３０５ 第３の単結晶半導体層
３０６ 第４の単結晶半導体層
３０７ 光電変換層
３０８ 第１の導電層
３０９ 絶縁層
３１０ 第２の基板
３１１ 積層構造体
４０１ 第２の導電層
４０２ 第３の導電層
４０３ 第４の導電層
７０１ 第１の単結晶半導体層
７０２ 第２の単結晶半導体層
７０３ 界面
８０１ 単結晶半導体基板
８０２ イオンビーム
８０３ 脆化層

Claims (3)

  1. 第１の基板上に第１の単結晶半導体層を設ける工程と、
    前記第１の単結晶半導体層上に、シラン系ガスに対する水素の流量比が４倍以上１０倍以下の条件で気相エピタキシャル成長法を用いて第２の単結晶半導体層を設ける工程と、
    前記第１の基板と第２の基板とを絶縁膜を介して貼り合わせ、前記第１の基板と第２の基板との間に前記第１の単結晶半導体層及び前記第２の単結晶半導体層を設ける工程と、
    前記第１の基板と前記第２の基板とを前記第１の単結晶半導体層と前記第２の単結晶半導体層との界面で分離して、前記第１の基板上に前記第１の単結晶半導体層を設け且つ前記第２の基板上に前記第２の単結晶半導体層を設ける工程と、
    を有し、
    前記第１の基板がガラス基板であることを特徴とする半導体基板の作製方法。
  2. 第１の基板と所定の深さに脆化層が形成された単結晶半導体基板とを絶縁膜を介して貼り合わせる工程と、
    前記単結晶半導体基板と前記第１の基板とを前記脆化層から分離して、前記第１の基板上に第１の単結晶半導体層を設ける工程と、
    前記第１の単結晶半導体層上に、シラン系ガスに対する水素の流量比が４倍以上１０倍以下の条件で気相エピタキシャル成長法を用いて第２の単結晶半導体層を設ける工程と、
    前記第１の基板と第２の基板とを絶縁膜を介して貼り合わせ、前記第１の基板と第２の基板との間に前記第１の単結晶半導体層及び前記第２の単結晶半導体層を設ける工程と、
    前記第１の基板と前記第２の基板とを前記第１の単結晶半導体層と前記第２の単結晶半導体層との界面で分離して、前記第１の基板上に前記第１の単結晶半導体層を設け且つ前記第２の基板上に前記第２の単結晶半導体層を設ける工程と、
    を有し、
    前記第１の基板がガラス基板であることを特徴とする半導体基板の作製方法。
  3. 第１の基板上に単結晶半導体層を設ける工程と、
    前記単結晶半導体層上に、シラン系ガスに対する水素の流量比が４倍以上１０倍以下の条件で気相エピタキシャル成長法を用いて、光電変換層を設ける工程と、
    前記光電変換層上に第１の導電膜を設ける工程と、
    前記第１の基板と第２の基板とを絶縁膜を介して貼り合わせ、前記第１の基板と第２の基板との間に、前記単結晶半導体層、前記光電変換層、及び前記第１の導電層を設ける工程と、
    前記第１の基板と前記第２の基板とを前記単結晶半導体層と前記光電変換層との界面で分離して、前記第１の基板上に前記単結晶半導体層を設け且つ前記第２の基板上に前記第１の導電層及び前記光電変換層を設ける工程と、
    前記光電変換層上に第２の導電層を設ける工程と、を有し、
    前記第１の基板がガラス基板であることを特徴とする半導体装置の作製方法。
JP2009262954A 2008-11-27 2009-11-18 半導体基板の作製方法及び半導体装置の作製方法 Expired - Fee Related JP5611571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009262954A JP5611571B2 (ja) 2008-11-27 2009-11-18 半導体基板の作製方法及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008302169 2008-11-27
JP2008302169 2008-11-27
JP2009262954A JP5611571B2 (ja) 2008-11-27 2009-11-18 半導体基板の作製方法及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010153823A JP2010153823A (ja) 2010-07-08
JP2010153823A5 JP2010153823A5 (ja) 2013-01-10
JP5611571B2 true JP5611571B2 (ja) 2014-10-22

Family

ID=42196670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262954A Expired - Fee Related JP5611571B2 (ja) 2008-11-27 2009-11-18 半導体基板の作製方法及び半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8043935B2 (ja)
JP (1) JP5611571B2 (ja)
KR (1) KR101582247B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954057B2 (ja) 1996-12-27 1999-09-27 株式会社リヒトラブ 表 紙

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20110073967A1 (en) * 2009-08-28 2011-03-31 Analog Devices, Inc. Apparatus and method of forming a mems acoustic transducer with layer transfer processes
US8590136B2 (en) * 2009-08-28 2013-11-26 Analog Devices, Inc. Method of fabricating a dual single-crystal backplate microphone
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
KR101089948B1 (ko) * 2010-04-30 2011-12-05 삼성전기주식회사 회로기판 및 이의 제조방법
JP5912404B2 (ja) 2010-10-29 2016-04-27 株式会社半導体エネルギー研究所 光電変換装置
FR2967813B1 (fr) * 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
DE102011080009A1 (de) * 2011-07-28 2013-01-31 Robert Bosch Gmbh Dünnschicht-Solarzelle
FR2998089A1 (fr) * 2012-11-09 2014-05-16 Soitec Silicon On Insulator Procede de transfert de couche
FR3061802B1 (fr) 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
TWI692869B (zh) * 2019-05-03 2020-05-01 世界先進積體電路股份有限公司 基底及其製造方法
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
KR102590568B1 (ko) 2021-07-06 2023-10-18 한국과학기술연구원 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자
KR102793509B1 (ko) 2022-11-29 2025-04-11 한국과학기술연구원 이종 접합 반도체 유연기판, 그의 제조방법 및 그를 이용한 전자소자
KR102941098B1 (ko) 2022-11-30 2026-03-19 한국과학기술연구원 유전특성이 우수한 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE29484E (en) * 1973-03-24 1977-11-29 Nippon Electric Company, Limited Barium titanate base ceramic composition having a high dielectric constant
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
EP0553852B1 (en) 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Ｓｏｉ基板及びその製造方法
JPH1093122A (ja) 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JP3697052B2 (ja) * 1997-03-26 2005-09-21 キヤノン株式会社 基板の製造方法及び半導体膜の製造方法
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP3921823B2 (ja) 1998-07-15 2007-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4296726B2 (ja) 2001-06-29 2009-07-15 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP2006216896A (ja) * 2005-02-07 2006-08-17 Canon Inc 太陽電池の製造方法
US20070063306A1 (en) * 2005-09-22 2007-03-22 Intel Corporation Multiple crystal orientations on the same substrate
JP2008001540A (ja) * 2006-06-21 2008-01-10 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
CN101652867B (zh) * 2007-04-06 2012-08-08 株式会社半导体能源研究所 光伏器件及其制造方法
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101504930B (zh) * 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
US8048754B2 (en) 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954057B2 (ja) 1996-12-27 1999-09-27 株式会社リヒトラブ 表 紙

Also Published As

Publication number Publication date
US8043935B2 (en) 2011-10-25
KR101582247B1 (ko) 2016-01-04
JP2010153823A (ja) 2010-07-08
US20100129948A1 (en) 2010-05-27
KR20100061348A (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
JP5611571B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5530096B2 (ja) Ｓｏｉ基板の作製方法
JP5354900B2 (ja) 半導体基板の作製方法
KR101481973B1 (ko) 반도체장치 및 그 제조방법
US9437454B2 (en) Wiring board, semiconductor device, and manufacturing methods thereof
JP5785770B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5823821B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5705426B2 (ja) Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法
JP2012033902A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5478166B2 (ja) 半導体装置の作製方法
JP2010034535A (ja) Ｓｏｉ基板の作製方法
JP2009260312A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012069930A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5586906B2 (ja) 半導体装置の作製方法
JP5552237B2 (ja) 製造装置
JP5486781B2 (ja) 半導体装置の作製方法
JP5463017B2 (ja) 基板の作製方法
US8420504B2 (en) Method for manufacturing semiconductor device
JP5981725B2 (ja) Ｓｏｉ基板の作製方法
JP6339632B2 (ja) 薄膜トランジスタの作製方法
JP5797504B2 (ja) 半導体装置の作製方法
JP5766022B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140903

R150 Certificate of patent or registration of utility model

Ref document number: 5611571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees