JP5621702B2 - 半導体ウェーハ及びその製造方法 - Google Patents
半導体ウェーハ及びその製造方法 Download PDFInfo
- Publication number
- JP5621702B2 JP5621702B2 JP2011098241A JP2011098241A JP5621702B2 JP 5621702 B2 JP5621702 B2 JP 5621702B2 JP 2011098241 A JP2011098241 A JP 2011098241A JP 2011098241 A JP2011098241 A JP 2011098241A JP 5621702 B2 JP5621702 B2 JP 5621702B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- outer peripheral
- esfqr
- polishing
- sag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/34—Accessories
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/129—Preparing bulk and homogeneous wafers by polishing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が100nm以下で、前記半導体ウェーハの中心が凸の形状であり、
前記半導体ウェーハの外周ダレ量が100nm以下であり、かつ、
前記外周ダレ開始位置が前記半導体ウェーハの外周端から20mm以上中心側又はESFQRの測定対象となる前記半導体ウェーハの外周部よりも中心側であることを特徴とする半導体ウェーハを提供する。
前記研磨工程において、前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が100nm以下で、前記半導体ウェーハの中心が凸の形状となるように前記半導体ウェーハを両面研磨し、
その後、前記半導体ウェーハの外周ダレ量が100nm以下となるように、かつ、前記外周ダレ開始位置が前記半導体ウェーハの外周端から20mm以上中心側となるように又はESFQRの測定対象となる前記半導体ウェーハの外周部よりも中心側となるように前記半導体ウェーハの片面を化学機械研磨することを特徴とする半導体ウェーハの製造方法を提供する。
直径300mmの従来のシリコンウェーハの断面形状の第一〜三態様を図2〜4に例示する。図2(a)、図3(a)、及び図4(a)には、ダレ抑制のために外周が跳ね上がる形状(以下、ハネ形状ともいう。)に研磨されたシリコンウェーハが示されている。ハネ形状とは、例えば図3(a)でHで示されるような形状のことをいう。ここで、図2〜4に示されるように、図2、図3、図4の順でハネが大きくなっている。図2(b)、図3(b)、及び図4(b)にはシリコンウェーハの外周部の断面形状、SFQRの基準線(破線)、及びESFQRの基準線(実線)が示されている。本来、SFQRやESFQRはセルサイズの基準面から計算するが、ここでは、シリコンウェーハの断面形状によるSFQRやESFQRへの影響を分かり易くするため、シリコンウェーハの断面形状のデータから最小二乗法で求めた基準線を用いて仮のSFQR、ESFQRを計算した。
本発明者らはSFQRとESFQRの両方を同時に改善する方法を見出すため、現状のシリコンウェーハの形状をもとに、シリコンウェーハの凹凸がフラットネスに与える影響についてシミュレーションを行った。シミュレーションに用いた三つのシリコンウェーハの断面形状を図5(a)に示す。図5には、フラット形状の場合(○)、中凹形状(中心に対し外周10mmの位置が100nm厚い)の場合(◇)、及び中凸形状(中心に対し外周10mmの位置が100nm薄い)の場合(△)のシリコンウェーハの断面形状が示されている。このシミュレーションにおいて、これら3つのシリコンウェーハは外周端から10mm(中心から140mm)より外側のダレ形状を同じとした。なお、シリコンウェーハの直径は300mmとした。
次に、本発明者らはウェーハ中心から外周までの形状変化に着目し、ウェーハ中心から外周までの形状変化がフラットネス指標に与える影響についてシミュレーションを行った。シミュレーションに用いた三つのシリコンウェーハの断面形状を図6(a)に示す。図6には、中心から外周までの形状変化量を200nmとした中凸形状で、ダレによる形状変化が始まる位置(外周ダレ開始位置)を外周端から10mm(中心から140mm)の位置とした場合(○)、外周ダレ開始位置を外周端から5mm(中心から145mm)の位置とした場合(◇)、及び中心から外周まで同じ曲率で変化した場合(△)のシリコンウェーハの断面形状が示されている。なお、シリコンウェーハの直径は300mmとした。
次に、本発明者らは製造可能な形状を有するシリコンウェーハについてシミュレーションを行った。シミュレーションに用いた三つのシリコンウェーハの断面形状を図7(a)に示す。図7には、中心から外周までの形状変化量を300nmとした中凸形状(中心に対し外周10mmの位置が100nm薄い)で、形状変化が始まる位置(外周ダレ開始位置)を外周端から10mm(中心から140mm)の位置とした場合(○)、○で示されるウェーハ形状においてダレ量を半分の100nmとした場合(◇)、及び○で示されるウェーハ形状において外周ダレ開始位置を外周端から20mm(中心から130mm)の位置とした場合(△)のシリコンウェーハの断面形状が示されている。なお、シリコンウェーハの直径は300mmとした。
次に、ウェーハ形状が中凸形状であり、外周ダレ開始位置とダレ量が異なるウェーハを選別し、断面形状から計算したSFQR及びESFQRを用い、外周ダレ開始位置及び外周ダレ量と、SFQR及びESFQRの相関について重回帰分析を行った。解析に用いたデータを表5に示す。なお、外周ダレ開始位置、ダレ量は断面形状から目視で読み取った値である。SFQRは相関係数R=0.82の高い相関が得られた。同様にESFQRは相関係数R=0.85の高い相関が得られた。重回帰分析から得られた外周ダレ開始位置及びダレ量とSFQRの関係を図8(a)、外周ダレ開始位置及びダレ量とSFQRの関係を図8(b)に示す。
本発明では、研磨時に外周にダレが形成された半導体ウェーハであって、
前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が100nm以下で、前記半導体ウェーハの中心が凸の形状であり、
前記半導体ウェーハの外周ダレ量が100nm以下であり、かつ、
前記外周ダレ開始位置が前記半導体ウェーハの外周端から20mm以上中心側又はESFQRの測定対象となる前記半導体ウェーハの外周部よりも中心側であることを特徴とする半導体ウェーハを提供する。
上記のような半導体ウェーハを製造するために本発明では、単結晶インゴットをスライスして半導体ウェーハとし、該半導体ウェーハを面取りし、平坦化した後に、前記半導体ウェーハを研磨する研磨工程を含む半導体ウェーハの製造方法であって、
前記研磨工程において、前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が100nm以下で、前記半導体ウェーハの中心が凸の形状となるように前記半導体ウェーハを両面研磨し、
その後、前記半導体ウェーハの外周ダレ量が100nm以下となるように、かつ、前記外周ダレ開始位置が前記半導体ウェーハの外周端から20mm以上中心側となるように又はESFQRの測定対象となる前記半導体ウェーハの外周部よりも中心側となるように前記半導体ウェーハの片面を化学機械研磨することを特徴とする半導体ウェーハの製造方法を提供する。
本発明の半導体ウェーハの製造方法では、特に限定されないが、以下の方法により研磨される半導体ウェーハを準備することができる。まず、単結晶インゴットをスライスして半導体ウェーハを得るスライス工程を行う。半導体インゴットの製造方法は特に限定されず、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)等、公知の方法を用いることができる。スライス方法も特に限定されず、内周刃やマルチワイヤーソー等を用いてスライスすることができる。次に、このスライス工程によって得られた半導体ウェーハの外周部を面取りし、面取り部を形成する面取り工程を行う。その後、面取り工程により面取りした半導体ウェーハを平坦化する平坦化工程を行う。平坦化工程には、ラッピング工程、研削工程及びエッチング工程等を含むことができる。以上の工程により、研磨される半導体ウェーハを準備することができる。
直径300mmのシリコンウェーハ場合、一般的に両面研磨と片面研磨の組み合わせによる研磨方法が採用されている。化学機械研磨でのダレ量を抑制するためには、両面研磨機にて中凸形状を作るほうが好ましい。両面研磨では、比較的簡単に中凸形状を有するシリコンウェーハを作ることができる。具体的には特開2003−285262のような方法を用いればよい。また、定盤に形状調整機構を持たない両面研磨装置であっても、ドレス条件を調整することで中凸形状のシリコンウェーハを得ることができる。片面の化学機械研磨でも中凸形状を得ることができるが、両面研磨後の形状が不安定では所望の形状とダレ量を安定して得ることは難しい。また、両面研磨後の形状に合わせて研磨条件を変更するのは生産性低下につながるため好ましくない。このため、全体の形状は両面研磨で作りこみ、外周ダレは片面の化学機械研磨で抑制する方法が好ましい。
単結晶インゴットをスライスして直径300mmのシリコンウェーハとし、そのシリコンウェーハを面取りし、平坦化した。その後、特開2003−285262号公報に記載された両面研磨機にて、半導体ウェーハの中心と外周ダレ開始位置の間における半導体ウェーハの厚み方向の変位量が100nmで、半導体ウェーハの中心が凸の形状となる条件に調整し、両面研磨を行った。この際に、両面研磨にて外周ダレが発生するのは好ましくないため、研磨布は硬質発泡ウレタンパッド、具体的にはニッタ・ハース製MH−S15Aを用いた。研磨スラリーは、粒度0.05μmのコロイダルシリカからなる研磨砥粒をpH10.5に調整し、研磨荷重200g/cm2で研磨を行った。安定して中凸形状のウェーハを得るため、定盤形状調整機構を用い、上定盤の形状を上凸形状(定盤中心に対し、定盤外側の位置が低い形状)とし、初期スラリー供給量を4l/minとし、研磨布のライフに合わせ、スラリー流量を適時調整しながら研磨を行った。その後、半導体ウェーハの外周ダレ量が100nmとなるように、かつ、外周ダレ開始位置が半導体ウェーハの外周端から20mm中心側となるように半導体ウェーハの片面を化学機械研磨した。この際に、化学機械研磨の研磨布は不織布、具体的にはニッタ・ハース製Suba800(Asker−C硬度82)を用いた。研磨スラリーは、粒度0.05μmのコロイダルシリカからなる研磨砥粒をpH10.5に調整し、研磨荷重を150g/cm2とし、スラリー供給量を3l/min、定盤回転数30rpm、研磨ヘッド回転数30rpmで研磨を行った。その後、仕上研磨を行って、実施例1のシリコンウェーハを作製した。尚、仕上研磨でも外周ダレが発生するが、研磨取代が少なく、化学機械研磨の外周ダレへの影響は10%程度であることから、特に条件は変更せず、通常の条件で行った。
研磨中の研磨布表面温度は、研磨中の発熱が蓄積されることにより、研磨布中心部の温度が外周部に比べ相対的に高くなる。この温度差は、研磨レートに影響するため、このエリアの範囲を制御する事により、ダレ開始位置を制御する事が可能となる。実施例2では、ウェーハの面内平均取代が変わらないように、研磨荷重、ヘッド回転数、スラリー供給温度を調整し、温度の高いエリアを実施例1よりも大きくして、外周ダレ開始位置がESFQRの測定対象となる半導体ウェーハの外周部よりも中心側(外周端から35mm中心側)となるように、シリコンウェーハの片面を化学機械研磨した以外は実施例1と同様にして実施例2のシリコンウェーハを作製した。
さらに、従来通りハネ形状ができるように調整し、両面研磨、化学機械研磨を行った以外は実施例1と同様にして比較例1のシリコンウェーハを作製した。
A…半導体ウェーハの中心と外周ダレ開始位置の間における半導体ウェーハの厚み方向の変位量、 B…外周ダレ量、 C…外周ダレ開始位置の外周端からの距離、 D…半導体ウェーハの中心と外周ダレ開始位置の間、 E…外周除外領域、 F…ESFQRの測定対象となる半導体ウェーハの外周部の距離。
Claims (4)
- 研磨時に外周にダレが形成された半導体ウェーハであって、
前記半導体ウェーハは直径300mm以上のものであり、
前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が100nm以下で、前記半導体ウェーハの中心が凸の形状であり、
前記半導体ウェーハの外周ダレ量が100nm以下であり、かつ、
前記外周ダレ開始位置が前記半導体ウェーハの外周端から20mm以上中心側又はESFQRの測定対象となる前記半導体ウェーハの外周部よりも中心側であることを特徴とする半導体ウェーハ。 - 前記外周ダレ量が70nm以下であることを特徴とする請求項1に記載の半導体ウェーハ。
- 単結晶インゴットをスライスして半導体ウェーハとし、該半導体ウェーハを面取りし、平坦化した後に、前記半導体ウェーハを研磨する研磨工程を含む半導体ウェーハの製造方法であって、
前記研磨工程において、上下定盤を有する両面研磨機の上定盤の形状を上凸形状として前記半導体ウェーハを両面研磨することで、前記半導体ウェーハの中心と外周ダレ開始位置の間における前記半導体ウェーハの厚み方向の変位量が100nm以下で、前記半導体ウェーハの中心が凸の形状となるように前記半導体ウェーハを両面研磨し、
その後、Asker−C硬度で60以上の不織布系の研磨布、又はShore−D硬度で55以上のポリウレタン系の研磨布を用い、該研磨布の表面温度が研磨布外周部に比べ相対的に高くなるエリアの範囲を制御しつつ前記半導体ウェーハの片面を化学機械研磨することで、前記半導体ウェーハの外周ダレ量が100nm以下となるように、かつ、前記外周ダレ開始位置が前記半導体ウェーハの外周端から20mm以上中心側となるように又はESFQRの測定対象となる前記半導体ウェーハの外周部よりも中心側となるように前記半導体ウェーハの片面を化学機械研磨することを特徴とする半導体ウェーハの製造方法。 - 前記研磨工程において、前記外周ダレ量が70nm以下となるように前記半導体ウェーハを研磨することを特徴とする請求項3に記載の半導体ウェーハの製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098241A JP5621702B2 (ja) | 2011-04-26 | 2011-04-26 | 半導体ウェーハ及びその製造方法 |
| CN201280020389.5A CN103493184B (zh) | 2011-04-26 | 2012-04-03 | 半导体晶片及其制造方法 |
| KR1020137028156A KR101774850B1 (ko) | 2011-04-26 | 2012-04-03 | 반도체 웨이퍼 및 그 제조 방법 |
| SG2013079629A SG194646A1 (en) | 2011-04-26 | 2012-04-03 | Semiconductor wafer and manufacturing method thereof |
| US14/005,975 US9076750B2 (en) | 2011-04-26 | 2012-04-03 | Semiconductor wafer and manufacturing method thereof |
| PCT/JP2012/002304 WO2012147279A1 (ja) | 2011-04-26 | 2012-04-03 | 半導体ウェーハ及びその製造方法 |
| DE112012001458.8T DE112012001458B4 (de) | 2011-04-26 | 2012-04-03 | Halbleiterwafer und Herstellungsverfahren dafür |
| SG10201503189QA SG10201503189QA (en) | 2011-04-26 | 2012-04-03 | Semiconductor wafer and manufacturing method thereof |
| TW101112481A TWI501304B (zh) | 2011-04-26 | 2012-04-09 | Semiconductor wafers and methods for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098241A JP5621702B2 (ja) | 2011-04-26 | 2011-04-26 | 半導体ウェーハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012231005A JP2012231005A (ja) | 2012-11-22 |
| JP5621702B2 true JP5621702B2 (ja) | 2014-11-12 |
Family
ID=47071813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011098241A Active JP5621702B2 (ja) | 2011-04-26 | 2011-04-26 | 半導体ウェーハ及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9076750B2 (ja) |
| JP (1) | JP5621702B2 (ja) |
| KR (1) | KR101774850B1 (ja) |
| CN (1) | CN103493184B (ja) |
| DE (1) | DE112012001458B4 (ja) |
| SG (2) | SG194646A1 (ja) |
| TW (1) | TWI501304B (ja) |
| WO (1) | WO2012147279A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6180873B2 (ja) * | 2013-08-30 | 2017-08-16 | 株式会社クラレ | 繊維複合シート、研磨パッド及びその製造方法 |
| EP3138130B1 (en) * | 2014-04-30 | 2021-02-24 | 1366 Technologies Inc. | Methods and apparati for making thin semi-conductor wafers with locally controlled regions that are relatively thicker than other regions |
| DE102015220924B4 (de) | 2015-10-27 | 2018-09-27 | Siltronic Ag | Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe |
| JP6406238B2 (ja) * | 2015-12-18 | 2018-10-17 | 株式会社Sumco | ウェーハ研磨方法および研磨装置 |
| KR101810643B1 (ko) * | 2016-02-02 | 2017-12-19 | 에스케이실트론 주식회사 | 에피텍셜 웨이퍼의 평탄도 제어 방법 |
| EP3476983A4 (en) * | 2017-04-28 | 2020-04-01 | JX Nippon Mining & Metals Corporation | SEMICONDUCTOR WAFERS AND METHOD FOR POLISHING SEMICONDUCTOR WAFERS |
| DE102017210423A1 (de) * | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
| DE102017210450A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
| JP6799509B2 (ja) * | 2017-07-21 | 2020-12-16 | クラリオン株式会社 | 関連付けシステム、関連付け方法 |
| JP6750592B2 (ja) | 2017-08-15 | 2020-09-02 | 信越半導体株式会社 | シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法 |
| WO2019035336A1 (ja) * | 2017-08-15 | 2019-02-21 | 信越半導体株式会社 | シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法 |
| JP6451825B1 (ja) * | 2017-12-25 | 2019-01-16 | 株式会社Sumco | ウェーハの両面研磨方法 |
| DE102018200415A1 (de) * | 2018-01-11 | 2019-07-11 | Siltronic Ag | Halbleiterscheibe mit epitaktischer Schicht |
| WO2019198458A1 (ja) * | 2018-04-13 | 2019-10-17 | 株式会社Sumco | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
| JP7067524B2 (ja) * | 2019-04-15 | 2022-05-16 | 信越半導体株式会社 | ウェーハのフラットネス測定機の選定方法及び測定方法 |
| CN114026672B (zh) * | 2019-06-13 | 2025-03-11 | 住友电气工业株式会社 | 碳化硅衬底和碳化硅衬底的制造方法 |
| KR102413432B1 (ko) * | 2020-08-28 | 2022-06-27 | 에스케이실트론 주식회사 | 웨이퍼 및 그 형상 분석 방법 |
| JP7528964B2 (ja) * | 2022-02-04 | 2024-08-06 | 株式会社プロテリアル | SiCエピタキシャル基板の製造方法 |
| CN120824193A (zh) * | 2025-07-15 | 2025-10-21 | 山东有研半导体材料有限公司 | 一种高品质soi用硅衬底抛光片的加工方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341258B2 (ja) | 1992-11-27 | 2002-11-05 | 株式会社東芝 | ポリッシング装置 |
| JPH08257893A (ja) | 1995-03-29 | 1996-10-08 | Mitsubishi Materials Corp | ウェーハ研磨装置および研磨方法 |
| JP2001326197A (ja) | 2000-03-10 | 2001-11-22 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの研磨方法およびその装置 |
| JP2002064071A (ja) * | 2000-06-09 | 2002-02-28 | Sumitomo Osaka Cement Co Ltd | シリコンウエハー鏡面研磨用研磨板およびシリコンウエハーの鏡面研磨方法 |
| WO2001096065A1 (en) | 2000-06-13 | 2001-12-20 | Shin-Etsu Handotai Co., Ltd. | Method for polishing work |
| US7582221B2 (en) * | 2000-10-26 | 2009-09-01 | Shin-Etsu Handotai Co., Ltd. | Wafer manufacturing method, polishing apparatus, and wafer |
| JP3612708B2 (ja) | 2001-11-29 | 2005-01-19 | 信越半導体株式会社 | 溝入り研磨布並びにワークの研磨方法及び研磨装置 |
| JP3935757B2 (ja) | 2002-03-28 | 2007-06-27 | 信越半導体株式会社 | ウエーハの両面研磨装置及び両面研磨方法 |
| KR20060038612A (ko) * | 2004-10-30 | 2006-05-04 | 주식회사 하이닉스반도체 | 웨이퍼의 에지 롤오프 측정 방법 |
| JP4881590B2 (ja) * | 2005-07-27 | 2012-02-22 | ニッタ・ハース株式会社 | 研磨布 |
| JP2007067179A (ja) * | 2005-08-31 | 2007-03-15 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム |
| KR100841094B1 (ko) | 2005-12-20 | 2008-06-25 | 주식회사 실트론 | 실리콘 웨이퍼 연마장치, 이에 이용되는 리테이닝어셈블리, 및 이를 이용한 실리콘 웨이퍼 평평도 보정방법 |
| JP2007173815A (ja) | 2005-12-20 | 2007-07-05 | Siltron Inc | シリコンウエハ研磨装置、これに使用されるリテーニングアセンブリ及びシリコンウエハ平坦度補正方法 |
| EP1840955B1 (en) * | 2006-03-31 | 2008-01-09 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a compound material and method for choosing a wafer |
| JP4904960B2 (ja) * | 2006-07-18 | 2012-03-28 | 信越半導体株式会社 | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 |
| JP2008254124A (ja) * | 2007-04-05 | 2008-10-23 | Toray Ind Inc | 研磨パッド |
| JP2009090397A (ja) * | 2007-10-05 | 2009-04-30 | Nitta Haas Inc | 研磨パッド |
| DE102009009497A1 (de) * | 2009-02-18 | 2010-07-08 | Siltronic Ag | Läuferscheibe zum Halten von Halbleiterscheiben während einer beidseitigen Politur der Halbleiterscheiben |
| JP2011079076A (ja) * | 2009-10-05 | 2011-04-21 | Toshiba Corp | 研磨装置及び研磨方法 |
-
2011
- 2011-04-26 JP JP2011098241A patent/JP5621702B2/ja active Active
-
2012
- 2012-04-03 KR KR1020137028156A patent/KR101774850B1/ko active Active
- 2012-04-03 CN CN201280020389.5A patent/CN103493184B/zh active Active
- 2012-04-03 DE DE112012001458.8T patent/DE112012001458B4/de active Active
- 2012-04-03 WO PCT/JP2012/002304 patent/WO2012147279A1/ja not_active Ceased
- 2012-04-03 SG SG2013079629A patent/SG194646A1/en unknown
- 2012-04-03 US US14/005,975 patent/US9076750B2/en active Active
- 2012-04-03 SG SG10201503189QA patent/SG10201503189QA/en unknown
- 2012-04-09 TW TW101112481A patent/TWI501304B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| SG10201503189QA (en) | 2015-06-29 |
| DE112012001458B4 (de) | 2024-05-08 |
| KR101774850B1 (ko) | 2017-09-05 |
| TWI501304B (zh) | 2015-09-21 |
| US9076750B2 (en) | 2015-07-07 |
| CN103493184A (zh) | 2014-01-01 |
| US20140008768A1 (en) | 2014-01-09 |
| WO2012147279A1 (ja) | 2012-11-01 |
| SG194646A1 (en) | 2013-12-30 |
| CN103493184B (zh) | 2016-03-30 |
| JP2012231005A (ja) | 2012-11-22 |
| TW201306109A (zh) | 2013-02-01 |
| KR20140048869A (ko) | 2014-04-24 |
| DE112012001458T5 (de) | 2013-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5621702B2 (ja) | 半導体ウェーハ及びその製造方法 | |
| CN103889655B (zh) | 双面研磨方法 | |
| JP4748968B2 (ja) | 半導体ウエーハの製造方法 | |
| JP5423384B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| CN102398209A (zh) | 被研磨物的研磨方法及研磨垫 | |
| TW201730949A (zh) | 晶圓研磨方法 | |
| TWI727490B (zh) | 晶圓製造方法以及晶圓 | |
| JP2018015877A (ja) | ウェーハの両面研磨方法 | |
| JP2010045279A (ja) | 半導体基板の両面研磨方法 | |
| JP6007553B2 (ja) | ウエーハの研磨方法 | |
| JP5396616B2 (ja) | シーズニングプレート、半導体研磨装置、研磨パッドのシーズニング方法 | |
| KR102686298B1 (ko) | 웨이퍼의 연마 방법 및 실리콘 웨이퍼 | |
| JP4749700B2 (ja) | 研磨クロス,ウェーハ研磨装置及びウェーハ製造方法 | |
| TWI804554B (zh) | 載體的製造方法及晶圓的雙面研磨方法 | |
| JP6825733B1 (ja) | 半導体ウェーハの製造方法 | |
| JP5505334B2 (ja) | 半導体ウェーハ及びその製造方法 | |
| JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| TWI851227B (zh) | 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置 | |
| JP7757903B2 (ja) | ウェーハの片面研磨方法、ウェーハの製造方法、およびウェーハの片面研磨装置 | |
| TW202408728A (zh) | 雙面研磨方法 | |
| JP2014220318A (ja) | 半導体ウエハの研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130918 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20131029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5621702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |