JP5629580B2 - 二重ポスト付きフリップチップ相互接続 - Google Patents

Description

［関連出願の相互参照］
本発明は、２００７年９月２８日に出願された米国仮特許出願第６０／９９５，８４９号の出願日の利益を主張するものであり、その開示内容は、参照することによって、ここに含まれるものとする。

［発明の分野］
本発明は、超小型電子パッケージおよび超小型電子アセンブリ用の超小型電子装置およびパッケージ化超小型電子構成部品に関する。

超小型電子素子は、通常、ダイまたは半導体チップと一般的に呼ばれている、シリコンまたはガリウムヒ素のような半導体材料の薄板を含む。半導体チップは、一般的に、個々の予めパッケージ化されたユニットとして供給されている。いくつかのユニット設計では、半導体チップは、基板またはチップキャリアに搭載され、次いで、この基板またはチップキャリアが、プリント回路基板のような回路パネルに搭載されている。

半導体チップの一面には、能動回路が作製されている。能動回路への電気接続を容易にするために、チップは、同じ面に接合パッドを備えている。接合パッドは、典型的には、ダイの周縁または（多くのメモリ素子の場合）ダイ中心のいずれかに規則正しい配列で配置されている。接合パッドは、一般的に、約０．５μｍ厚みの金またはアルミニウムのような導電性金属から作製されている。接合パッドの大きさは、素子の種類によって異なっており、典型的には、１辺が数１０μｍから数１００μｍになっている。

フリップチップ相互接続は、半導体チップ上の接合パッドを基板上の接触パッドに導電接続するために一般的に用いられている手法である。フリップチップ相互接続では、金属の塊は、典型的には、各接合パッド上に配置されるようになっている。次いで、ダイが反転され、これによって、金属塊が、接合パッドと基板との間の電気経路および基板へのダイの機械的な取付けの両方をもたらすことになる。

多くの異なるフリップチッププロセスが知られているが、それらに共通している１つの構成は、半田を接続パッドおよび基板に固着させる方法として、金属塊に対して半田を付着させ、次いで、半田を融着させる方法を用いていることにある。半田は、溶融すると、流動し、切り取られた球状を形成する。

フリップチップ相互接続で製造されたことによる利点にもかかわらず、接合の信頼性を高めながらパッケージ厚みを最小限に抑えるために、今もなお、改良が必要とされている。これらに対する本発明の特徴は、後述するように、超小型電子パッケージの構造によって、達成される。

本発明の実施形態によれば、パッケージ化された超小型電子素子は、前面と、前面から離れる方に延伸している複数の第１の固体金属バンプと、を有している超小型電子素子を含む。ポストの各々は、前面の方向における幅および前面から延びる高さを有しており、高さは、幅の少なくとも半分になっている。また、上面と、上面から延伸して可融性金属によって第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板が設けられている。第２のポストは、上面および基板の前記上面から離れる方に急角度で延伸している縁面を備えている。

この実施形態のポストは、エッチングによって形成されていてもよく、また本質的に銅を含むことができる。加えて、アンダーバンプ金属化物が、第１のバンプの下に配置されていてもよい。第１のポストの直径の、第１のポスト間のピッチへの比率は、３：４を超えないようにすることができる。さらに、第１のポストの直径は、第1のポストの各々間のピッチの半分より小さくすることができる。

他の実施形態では、パッケージ化された超小型電子素子は、前面と、前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子を備えている。各ポストは、前面の方向における幅および前面から延びる高さを有しており、高さは幅の少なくとも半分となっている。また、上面と、上面から延伸して第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板が、設けられている。この実施形態では、第１のポストおよび第２のポストは、互いに拡散接合されている。

第１のポストの直径の、第１のポスト間のピッチへの比率は、３：４を超えないようにすることができる。超小型電子素子の前面と基板の上面との間の距離は、８０μｍよりも大きくなっていてもよい。さらに、第１のポストの各々は、第２の金属ポストの各々の直径と等しい直径を有することもできる。最後に、アンダーフィル材が、超小型電子素子の前面と基板の上面との間に堆積されていてもよい。

さらに他の実施形態では、パッケージ化された超小型電子素子は、前面と、前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子を備えている。各ポストは、前面の方向における幅および前面から延びる高さを有している。ポストは、本質的に半田または鉛または錫以外の金属を含む。また、上面を有している基板が設けられている。第１の固体金属ポストまたは第２の固体金属ポストの直径の、複数の第２の固体金属ポストが、上面から延伸して可融性金属によって第１の固体金属ポストに接合されている。複数の第１の固体金属ポストまたは複数の第２の固体金属ポスト間のピッチへの比率は、３：４を超えない。

この実施形態の代替例では、基板は、多層基板とすることができる。加えて、第１のポストの直径は、第１のポストの各々間のピッチの半分よりも小さくすることができる。さらに、前記第１のポストの各々は、第２の金属ポストの直径と等しい直径を有していてもよい。

他の実施形態では、パッケージ化された超小型電子素子は、前面と、前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子を含む。各ポストは、前面の方向における幅および前面から延びる高さを有している。また、上面を有している基板が設けられている。複数の第２の固体金属ポストが、上面から延伸して第１の固体金属ポストに接合されている。第１のポストのピッチは、５０μｍから２００μｍの範囲内にあり、超小型電子素子の底面と基板の上面との間の距離は、８０μｍよりも大きい。

この実施形態の代替例では、第２のポストを第１のポストに接合するのに、可融性金属が用いられることができる。第１のポストの各々は、第２の金属ポストの直径と等しい直径を有することができる。さらに、第１のポストの直径は、第１のポストの各々間のピッチの半分よりも小さくすることができる。

他の実施形態では、パッケージ化された超小型電子素子は、超小型電子素子と、基板と、超小型電子素子と基板との間に延伸する複数のピラーと、を含む。複数のピラーの各々は、超小型電子素子に取り付けられた第１の金属ポスト部分と、基板に取り付けられた第２の金属ポスト部分と、金属融着部分と、を備えており、第１の金属部分および第２の金属部分は、互いに接合されている。複数のピラーは、５０μｍより小さくない長さを有する。第1の金属ポスト部分および第２の金属ポスト部分の高さは、幅の少なくとも半分となっている。

この実施形態の代替案では、超小型電子素子の前面と基板の上面との間の距離は、８０μｍよりも大きい。また、基板は、多層基板とすることができる。

第１のポストの各々は、第２の金属ポストの直径と等しい直径を有することができる。第１のポストの直径は、第１のポストの各々間のピッチの半分よりも小さくすることができる。加えて、第１のポストまたは第２のポストは、エッチングによって形成することができる。

パッケージ化された超小型電子素子アセンブリを製造する方法は、超小型電子素子の第１の面から離れる方に延伸している複数の導電性ポストを有する超小型電子素子を設けるステップを含んでいる。ポストは、上面および上面から離れる方に急角度で延伸している縁面を有している。可融性金属キャップが、複数の導電性ポストの各々の端に取り付けられている。次のステップは、超小型電子素子のポストを基板の第１の面から延伸している複数のポストに少なくとも実質的に一直線に並べることを含んでいる。最後のステップは、超小型電子素子のポストを基板のポストに接合することを含んでいる。

代替的方法では、ステップ（ｃ）は、可融性金属を融点まで加熱し、可融性金属をポストの縁面の露出した部分上に流動させることを含んでいる。

他の代替的方法では、不動態化層およびアンダーバンプ金属化層が、超小型電子素子の上に堆積されている。

以下のパラグラフは、ここでの種々の実施形態を述べるものである。

１．パッケージ化された超小型電子素子において、
前面と、前面から離れる方に延伸している複数の第１の固体金属バンプと、を有している超小型電子素子であって、各ポストは、前面の方向における幅および前面から延びる高さを有しており、高さは、前記幅の少なくとも半分になっている、超小型電子素子と、
上面と、上面から延伸して可融性金属によって第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有する基板であって、前記ポストは、上面および前記上面から離れる方に急角度で延伸している縁面を有する、基板と、
を備えるパッケージ化された超小型電子素子。

２．前記第１のバンプまたは前記第２のポストは、銅を含むパラグラフ１に記載のパッケージ化された超小型電子素子。

３．前記可融性金属は、本質的に、半田または錫または共晶材料から成る群から選択されるパラグラフ１に記載のパッケージ化された超小型電子素子。

４．前記第１のバンプ間のピッチは、５０μｍから２００μｍの範囲内にあるようになっていることを特徴とするパラグラフ１に記載のパッケージ化された超小型電子素子。

５．前記第１のバンプの直径の、前記第１のポスト間のピッチへの比率は、３：４を超えないパラグラフ１に記載のパッケージ化された超小型電子素子。

６．前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きいパラグラフ１に記載のパッケージ化された超小型電子素子。

７．前記第１のバンプの下に位置するアンダーバンプ金属化物をさらに備えるパラグラフ１に記載のパッケージ化された超小型電子素子。

８．前記基板は、多層基板であるパラグラフ１に記載のパッケージ化された超小型電子素子。

９．前記第１のバンプの各々は、前記第２のポストの直径と等しい直径を有するパラグラフ１に記載のパッケージ化された超小型電子素子。

１０．前記第１のバンプの直径は、前記第１のポストの各々間のピッチの半分よりも小さいパラグラフ１に記載のパッケージ化された超小型電子素子。

１１．前記超小型電子素子の前記前面と前記基板の前記上面との間にアンダーフィル材をさらに備えるパラグラフ１に記載のパッケージ化された超小型電子素子。

１２．前記超小型電子素子の前記前面を覆っている半田マスクの層をさらに備えるパラグラフ１に記載のパッケージ化された超小型電子素子。

１３．前記第１のポストまたは前記第２のポストは、エッチングによって形成されるパラグラフ１に記載のパッケージ化された超小型電子素子。

１４．前記第１のポストまたは前記第２のポストは、電気メッキによって形成されるパラグラフ１に記載のパッケージ化された超小型電子素子。

１５．前記前面は、動作面であるパラグラフ１に記載のパッケージ化された超小型電子素子。

１６．トレースが、前記超小型電子素子の前記前面に沿って伸びているパラグラフ１に記載のパッケージ化された超小型電子素子。

１７．前記基板は、第２の面をさらに備えており、前記第２のポストと前記基板の前記底面に露出した回路との間に接続をもたらすために、ビアが前記基板を貫通しているパラグラフ１に記載のパッケージ化された超小型電子素子。

１８．パッケージ化された超小型電子素子において、
前面と、前面から離れる方に延伸する複数の第１の固体金属ポストと、を有する超小型電子素子であって、各ポストは、前面の方向における幅および前面から延びる高さを有しており、高さは、前記幅の少なくとも半分である、超小型電子素子と、
上面と、上面から延伸して第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有する基板であって、前記第１のポストおよび前記第２のポストは、互いに拡散接合されている、基板と、
を備えるパッケージ化された超小型電子素子。

１９．前記第１のポストまたは前記第２のポストは、銅を含んむパラグラフ１８に記載のパッケージ化された超小型電子素子。

２０．前記第１のポスト間のピッチは、５０μｍから２００μｍの範囲内であるパラグラフ１８に記載のパッケージ化された超小型電子素子。

２１．前記第１のポストの直径の、前記第１のポスト間のピッチへの比率は、３：４を超えないパラグラフ１８に記載のパッケージ化された超小型電子素子。

２２．前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きいパラグラフ１８に記載のパッケージ化された超小型電子素子。

２３．前記第１のポストの下に位置するアンダーバンプ金属化物をさらに備えるパラグラフ１８に記載のパッケージ化された超小型電子素子。

２４．前記基板は、多層基板であるパラグラフ１８に記載のパッケージ化された超小型電子素子。

２５．前記第１のポストの各々は、前記第２の金属ポストの各々の直径と等しい直径を有するパラグラフ１８に記載のパッケージ化された超小型電子素子。

２６．前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さいパラグラフ１８に記載のパッケージ化された超小型電子素子。

２７．前記超小型電子素子の前記前面と前記基板の前記上面との間にアンダーフィル材をさらに備えるパラグラフ１８に記載のパッケージ化された超小型電子素子。

２８．前記超小型電子素子の前記前面を覆っている半田マスクの層をさらに備えるパラグラフ１８に記載のパッケージ化された超小型電子素子。

２９．前記第１のポストまたは前記第２のポストは、エッチングによって形成されるパラグラフ１８に記載のパッケージ化された超小型電子素子。

３０．前記第１のポストまたは前記第２のポストは、電気メッキによって形成されるパラグラフ１８に記載のパッケージ化された超小型電子素子。

３１．前記前面は、動作面であるパラグラフ１８に記載のパッケージ化された超小型電子素子。

３２．トレースが、前記超小型電子素子の前記前面に沿って伸びているパラグラフ１８に記載のパッケージ化された超小型電子素子。

３３．前記基板は、第２の面をさらに備えており、前記第２のポストと前記基板の前記底面に露出した回路との間に接続をもたらすために、ビアが前記基板を貫通しているパラグラフ１８に記載のパッケージ化された超小型電子素子。

３４．パッケージ化された超小型電子素子において、
前面と、前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子であって、各ポストは、前面の方向における幅および前面から延びる高さを有しており、前記ポストは、本質的に、半田または鉛または錫以外の金属から成っている、超小型電子素子と、
上面と、上面から延伸して可融性金属によって第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板と、
を備えており、
前記第１の固体金属ポストまたは前記第２の固体金属ポストの直径の、前記複数の第１の固体金属ポストまたは前記複数の第２の固体金属ポスト間のピッチへの比率は、３：４を超えないパッケージ化された超小型電子素子。

３５．前記第１のポストまたは前記第２のポストは、銅を含むパラグラフ３４に記載のパッケージ化された超小型電子素子。

３６．前記可融性金属は、本質的に、半田または錫または共晶材料から成る群から選択される特徴とするパラグラフ３４に記載のパッケージ化された超小型電子素子。

３７．前記第１のポスト間のピッチは、５０μｍから２００μｍの範囲内であるパラグラフ３４に記載のパッケージ化された超小型電子素子。

３８．前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きいパラグラフ３４に記載のパッケージ化された超小型電子素子。

３９．前記第１のポストの下に位置するアンダーバンプ金属化物をさらに備えるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４０．前記基板は、多層基板であるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４１．前記第１のポストの各々は、前記第２の金属ポストの各々の直径と等しい直径を有するパラグラフ３４に記載のパッケージ化された超小型電子素子。

４２．前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さいパラグラフ３４に記載のパッケージ化された超小型電子素子。

４３．前記超小型電子素子の前記前面と前記基板の前記上面との間にアンダーフィル材をさらに備えるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４４．前記超小型電子素子の前記前面を覆っている半田マスクの層をさらに備えるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４５．前記第１のポストまたは前記第２のポストは、エッチングによって形成されるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４６．前記第１のポストまたは前記第２のポストは、電気メッキによって形成されるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４７．前記前面は、動作面であるパラグラフ３４に記載のパッケージ化された超小型電子素子。

４８．トレースが、前記超小型電子素子の前記前面に沿って伸びているパラグラフ３４に記載のパッケージ化された超小型電子素子。

４９．前記基板は、第２の面をさらに備えており、前記第２のポストと前記基板の前記底面に露出した回路との間に接続をもたらすために、ビアが前記基板を貫通しているパラグラフ３４に記載のパッケージ化された超小型電子素子。

５０．パッケージ化された超小型電子素子において、
前面と、前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子であって、各ポストは、前面の方向における幅および前面から延びる高さを有している、超小型電子素子と、
上面と、上面から延伸して第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板であって、前記第１のポストのピッチは、５０μｍから２００μｍの範囲内にあり、前記超小型電子素子の前記底面と前記基板の前記上面との間の距離は、８０μｍよりも大きい、基板と、
を備えていることを特徴とするパッケージ化された超小型電子素子。

５１．前記第１のポストまたは前記第２のポストは、銅を含んでいるパラグラフ５０に記載のパッケージ化された超小型電子素子。

５２．前記第２のポストを前記第1のポストに接合させるのに、可融性金属が用いられているパラグラフ５０に記載のパッケージ化された超小型電子素子。

５３．前記可融性金属は、本質的に、半田または錫または共晶材料から成る群から選択されるパラグラフ５０に記載のパッケージ化された超小型電子素子。

５４．前記第１のポストの直径の、前記第１のポスト間のピッチへの比率は、３：４を超えないパラグラフ５０に記載のパッケージ化された超小型電子素子。

５５．前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きいパラグラフ５０に記載のパッケージ化された超小型電子素子。

５６．前記第１のポストの下に位置するアンダーバンプ金属化物をさらに備えるパラグラフ５０に記載のパッケージ化された超小型電子素子。

５７．前記基板は、多層基板であるパラグラフ５０に記載のパッケージ化された超小型電子素子。

５８．前記第１のポストの各々は、前記第２の金属ポストの直径と等しい直径を有しているパラグラフ５０に記載のパッケージ化された超小型電子素子。

５９．前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さいパラグラフ５０に記載のパッケージ化された超小型電子素子。

６０．前記超小型電子素子の前記前面と前記基板の前記上面との間にアンダーフィル材をさらに備えているパラグラフ５０に記載のパッケージ化された超小型電子素子。

６１．前記超小型電子素子の前記前面を覆っている半田マスクの層をさらに備えているパラグラフ５０に記載のパッケージ化された超小型電子素子。

６２．前記第１のポストまたは前記第２のポストは、エッチングによって形成されているパラグラフ５０に記載のパッケージ化された超小型電子素子。

６３．前記第１のポストまたは前記第２のポストは、電気メッキによって形成されているパラグラフ５０に記載のパッケージ化された超小型電子素子。

６４．前記前面は、動作面であるパラグラフ５０に記載のパッケージ化された超小型電子素子。

６５．トレースが、前記超小型電子素子の前記前面に沿って伸びているパラグラフ５０に記載のパッケージ化された超小型電子素子。

６６．前記基板は、第２の面をさらに備えており、前記第２のポストと前記基板の前記底面に露出した回路との間に接続をもたらすために、ビアが前記基板を貫通していることを特徴とするパラグラフ５０に記載のパッケージ化された超小型電子素子。

６７．パッケージ化された超小型電子素子において、
前面と、前面から離れる方に延伸している複数の第1の固体金属ポストと、を有している超小型電子素子であって、各ポストは、前面の方向における幅および前面から延びる高さを有している、超小型電子素子と、
上面と、上面から延伸して第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板と、
を備えており、
前記複数の第１の固体金属ポストおよび前記複数の第２の固体金属ポストが、本質的に銅から成っているパッケージ化された超小型電子素子。

６８．第１のポストおよび第２のポストを接合させるのに、可融性金属が用いられているパラグラフ６７に記載のパッケージ化された超小型電子素子。

６９．前記可融性金属は、本質的に、半田または錫または共晶材料から成る群から選択されるパラグラフ６８に記載のパッケージ化された超小型電子素子。

７０．前記第１のポスト間のピッチは、５０μｍから２００μｍの範囲内であるパラグラフ６７に記載のパッケージ化された超小型電子素子。

７１．前記第１のポストの直径の、前記第１のポスト間のピッチへの比率は、３：４を超えないパラグラフ６７に記載のパッケージ化された超小型電子素子。

７２．前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きいパラグラフ６７に記載のパッケージ化された超小型電子素子。

７３．前記第１のポストを覆っているアンダーバンプ金属化物をさらに備えているパラグラフ６７に記載のパッケージ化された超小型電子素子。

７４．前記基板は、多層基板であるパラグラフ６７に記載のパッケージ化された超小型電子素子。

７５．前記第１のポストの各々は、前記第２の金属ポストの直径と等しい直径を有しているパラグラフ６７に記載のパッケージ化された超小型電子素子。

７６．前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さいパラグラフ６７に記載のパッケージ化された超小型電子素子。

７７．前記超小型電子素子の前記前面と前記基板の前記上面との間にアンダーフィル材をさらに備えているパラグラフ６７に記載のパッケージ化された超小型電子素子。

７８．前記超小型電子素子の前記前面を覆っている半田マスクの層をさらに備えているパラグラフ６７に記載のパッケージ化された超小型電子素子。

７９．前記第１のポストまたは前記第２のポストは、エッチングによって形成されているパラグラフ６７に記載のパッケージ化された超小型電子素子。

８０．前記第１のポストまたは前記第２のポストは、電気メッキによって形成されているパラグラフ６７に記載のパッケージ化された超小型電子素子。

８１．前記前面は、動作面であるパラグラフ６７に記載のパッケージ化された超小型電子素子。

８２．トレースが、前記超小型電子素子の前記前面に沿って伸びているパラグラフ６７に記載のパッケージ化された超小型電子素子。

８３．前記基板は、第２の面をさらに備えており、前記第２のポストと前記基板の前記底面に露出した回路との間に接続をもたらすために、ビアが前記基板を貫通していることを特徴とするパラグラフ６７に記載のパッケージ化された超小型電子素子。

８４．パッケージ化された超小型電子素子において、
超小型電子素子と、基板と、前記超小型電子素子と前記基板との間に延伸している複数のピラーであって、各々が、前記超小型電子素子に取り付けられた第1の金属ポスト部分と、前記基板に取り付けられた第２の金属ポスト部分と、金属融着部分と、を備えている、複数のピラーと、を備えており、前記第１の金属部分および前記第２の金属部分は、互いに接合されており、前記複数のピラーは、５０μｍ以上の長さを有しており、前記第１の金属ポスト部分および前記第２の金属ポスト部分の前記高さは、前記幅の少なくとも半分であるパッケージ化された超小型電子素子。

８５．前記第１のポストまたは前記第２のポストは、銅を含んでいるパラグラフ８４に記載のパッケージ化された超小型電子素子。

８６．前記第１のポスト間のピッチは、５０μｍから２００μｍの範囲内であるパラグラフ８４に記載のパッケージ化された超小型電子素子。

８７．前記第１のポストの直径の、前記第１のポスト間のピッチへの比率は、３：４を超えないパラグラフ８４に記載のパッケージ化された超小型電子素子。

８８．前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きいパラグラフ８４に記載のパッケージ化された超小型電子素子。

８９．前記第１のポストの下に位置するアンダーバンプ金属化物をさらに備えているパラグラフ８４に記載のパッケージ化された超小型電子素子。

９０．前記基板は、多層基板であるパラグラフ８４に記載のパッケージ化された超小型電子素子。

９１．前記第１のポストの各々は、前記第２の金属ポストの直径と等しい直径を有しているパラグラフ８４に記載のパッケージ化された超小型電子素子。

９２．前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さいパラグラフ８４に記載のパッケージ化された超小型電子素子。

９３．前記超小型電子素子の前記前面と前記基板の前記上面との間にアンダーフィル材をさらに備えるパラグラフ８４に記載のパッケージ化された超小型電子素子。

９４．前記超小型電子素子の前記前面を覆っている半田マスクの層をさらに備えるパラグラフ８４に記載のパッケージ化された超小型電子素子。

９５．前記第１のポストまたは前記第２のポストは、エッチングによって形成されているパラグラフ８４に記載のパッケージ化された超小型電子素子。

９６．前記第１のポストまたは前記第２のポストは、電気メッキによって形成されているパラグラフ８４に記載のパッケージ化された超小型電子素子。

９７．前記前面は、動作面であるパラグラフ８４に記載のパッケージ化された超小型電子素子。

９８．トレースが、前記超小型電子素子の前記前面に沿って延伸しているパラグラフ８４に記載のパッケージ化された超小型電子素子。

９９．前記基板は、第２の面をさらに備えており、前記第２のポストと前記基板の前記底面に露出した回路との間に接続をもたらすために、ビアが前記基板を貫通しているパラグラフ８４に記載のパッケージ化された超小型電子素子。

一実施形態による超小型電子アセンブリの構成部品の断面図である。 一実施形態による超小型電子アセンブリの構成部品の断面図である。 互いに接合された図１Ａ，１Ｂを示す断面図である。 図１Ａ〜１Ｃの実施形態による超小型電子アセンブリを示す断面図である。 図２の一部の分解断面図である。 図２に示されている実施形態の変更例による完成した超小型電子アセンブリを示す断面図である。 図２に示されている実施形態の変更例による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による超小型電子アセンブリの構成部品を示す断面図である。 図５に示されている実施形態の変更例による超小型電子アセンブリの構成部品を示す断面図である。 一実施形態による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による完成した超小型電子アセンブリを示す断面図である。 他の実施形態による完成した超小型電子アセンブリを示す断面図である。

ここで、図２に示されているパッケージ化された超小型電子アセンブリの構成部品の断面図を示している図１Ａ〜１Ｃについて説明する。図示されているように、パッケージ化された超小型電子アセンブリ１００は、基板１０２と、フェイスダウン位置、すなわち、フリップチップ位置にある超小型電子素子１０４と、基板を超小型電子素子に接合している導電性柱１０６と、を備えている。導電性柱は、基板１０２の面１０５から上方に突出している導電性バンプまたはポスト１０８を含んでおり、導電性ポスト１０８は、超小型電子素子１０４の面１０７から上方に突出している導電性バンプまたはポスト１１０と一直線に並んでいる。導電性柱１０６は、超小型電子素子１０４と基板１０２との間の隔離距離、すなわち、垂直方向距離を大きくすることによって、チップオン基板パッケージ化における高さを大きくし、同時に、導電性柱１０６間の水平方向の中心間距離またはピッチＰを小さくすることを可能にするものである。以下にさらに詳細に説明するように、基板１０２と超小型電子素子１０４との間の距離を増大させる能力は、導電性柱の応力を低減するのに役立ち、アンダーフィル材１１２（図２Ａ参照）の充填を容易にするのに役立ち、かつ極めて多様なアンダーフィル材を用いることを可能にする。

図１Ａを参照すると、基板１０２の例として、好ましくは、誘電体要素１０２Ａが挙げられる。誘電体要素１０２Ａは、上面１０１および反対側を向いている底面１０３を有している。複数の導電性トレース１０９が、この上面または底面に沿って延伸することもできるし、またはそれらの両面に沿って延伸することもできる。誘電体要素１０２Ａは、剛性とすることもできるし、または柔軟性とすることもできる。誘電体要素１０２は、ポリイミドシートから成るようにすることもできるし、他のポリマーシートから成るようにすることもできる。誘電体要素１０２の厚みは、変更可能であるが、最も典型的には、２ｍｍ以下である。基板１０２は、他の導電性要素、例えば、底面１０３に露出した外部接点（図示せず）を備えていてもよい。接合トレースは、本発明の譲渡人に譲渡された米国特許公開出願第１１／０１４，４３９号明細書に示されている方法を用いて、形成されていてもよい。この特許の開示内容は、参照することによって、ここに含まれるものとする。図示されている特定の実施形態では、導電性要素(図示せず)は、基板１０２の上面１０１上に配置されている。しかし、他の実施形態では、導電性要素は、基板１０２の底面１０３に沿って延伸していてもよいし、上面１０１および底面１０３の両面上または基板１０２の内部に延伸していてもよい。従って、この開示に用いられている「第１の特徴部が第２の特徴部の『上（on）』に配置されている」という記述は、第１の特徴部が第２の特徴部の表面上に位置していることを必要としていると理解されるべきではない。加えて、「上部（top）」、「底部（bottom）」、「上側（upper）」、および「下側（lower）」という記述的な用語は、説明することのみを目的として用いられている。

また、基板１０２の上面１０１から、固体金属バンプまたは導電性ポスト１０８が延伸して、導電性柱１０６の第１の部分を形成している（図２および図２Ａ）。導電性ポスト１０８は、上面１１１および縁面１１３を有している。縁面１１３は、基板１０２の上面から離れる方に急角度で延伸しており、これによって、区別可能な角度が、縁面１１３が基板１０２の上面１０１と交差する箇所に形成されている。例えば、図示されている実施形態では、９０°よりも大きい角度が、基板１０２の上面１０１と導電性ポスト１０８の縁面１１３との間に形成されている。この角度は、導電性ポスト１０８の形状によって、異なることになる。例えば、円筒状ポストは、基板１０２の上面１０１と導電性ポスト１０８との間に９０°の角度を有することができる。例示的なプロセスおよびポストは、２００６年１２月１９日に出願された「チップキャパシタが埋め込まれたＰＷＢ」という表題の仮出願第６０／８７５，７３０号、２００７年８月１５に出願された「相互接続ビア付き多層基板および該多層基板を製造する方法」という表題の仮出願第６０／９６４，９１６号、および２００７年８月１５日に出願された「メッキによって形成されたポスト付き相互接続要素」という表題の仮出願第６０／９６４，８２３号のそれぞれの明細書に記載されている。これらの全ての開示内容は、参照することによって、ここに含まれるものとする。例えば、導電性ポスト１０８は、ここでさらに詳細に述べるように、エッチングプロセスによって形成することもできる。代替的に、導電性ポスト１０８は、電気メッキによって形成することもでき、この場合、ポスト１０８は、フォトレジスト層のような誘電体層にパターン化された開口を通して金属基層上に金属をメッキすることによって、形成される。

導電性ポスト１０８の寸法は、広範囲にわたって、変更可能である。しかし、最も典型的には、誘電体要素１０２Ａの上面１０３から延びる各導電性ポスト１０８の高さＨ１は、少なくとも５０μｍであり、３００μｍまで延ばすことができる。これらの導電性ポスト１０８は、その直径または幅Ｗ１よりも大きい高さＨ１を有することができる。しかし、高さＨ１は、幅Ｗ１よりも小さくてもよく、例えば、幅Ｗ１の少なくとも半分とすることができる。

導電性ポスト１０８は、どのような導電性材料、例えば、銅、銅合金、金、およびそれらの組合せから作製することができる。導電性ポスト１０８は、半田濡れ性を有する少なくとも１つの露出金属を備えていてもよい。例えば、このポストは、該ポストの表面に金層を有する銅を含むことができる。加えて、導電性ポスト１０８は、該ポストが接合されることになる半田の融点よりも高い融点を有する少なくとも１つの金属層を含むことができる。例えば、このような導電性ポスト１０８は、銅の層を含んでいてもよいし、または全体が銅から形成されていてもよい。

また、導電性ポスト１０８は、切頭円錐形状を含む多くの異なる形状をとることもできる。導電性ポスト１０８の各々の基面１１４および先端１１６は、実質的に円形であってもよいし、または異なる形状、例えば、楕円形状を有していてもよい。導電性ポスト１０８の基面１１４は、典型的には、約５０〜３００μｍの直径を有しており、先端１１６は、典型的には、約２５〜２００μｍの直径を有している。各導電性ポスト１０８は、誘電体基板１０２に隣接する基面１１４および誘電性基板から離れた先端１１６を有することができる。加えて、（どのような半田マスクも除く）誘電体要素１０２Ａの上面１０１からの導電性ポストの高さＨ１は、典型的には、わずかに３０μｍから２００μｍまでの範囲内にある。

図示されているように、半田マスク１１８（図２）が、基板１０２を覆ってかつ導電性ポスト１０８に隣接して、配置することができる。半田マスク１１８は、リフロー過程における半田のオーバーフローおよび互いに隣接する柱１０６間の橋掛けを防ぐのに役立つ。

図１Ｂを参照すると、超小型電子素子１０４は、前面１２２および後面１２４を有している。超小型電子素子１０４は、好ましくは、パッケージング前および他の素子との相互接続前の半導体チップなどである。例えば、超小型電子素子は、ベアダイである。

超小型電子素子などから延伸することができる例示的な導電性ポストおよび導電性ポストを作製する方法が、Advanpak Solutions Pte. （「Advanpak」）社のウエブサイトおよびAdvanpak社に譲渡された米国特許第６，６８１，９８２号、第６，５９２，１０９号、および第６，５７８，７５４号のそれぞれの明細書に記載されている。これらの特許の開示内容は、参照することによって、ここに含まれるものとする。例えば、導電性ポスト１１０は、エッチングプロセスによって形成することができる。代替的に、導電性ポスト１１０は、電気メッキによって形成することができ、この場合、ポスト１１０は、フォトレジスト層にパターン化された開口を通して金属基層上に金属をメッキすることによって、形成される。基板から延伸している導電性ポスト１０８と同じように、超小型電子素子１０４から延伸しているポスト１１０は、上面１１１および縁面１１３を有することができる。縁面１１３は、超小型電子素子の前記上面１２２から離れる方に急角度で延伸しており、これによって、区別可能な角度が超小型電子素子と導電性ポストとの間に形成されるようになっている。

導電性ポスト１１０と超小型電子素子１０４との間に金属接点をもたらすために、アンダーバンプ金属化層１２０が、超小型電子素子１０４の前面１２２上に設けることができる。アンダーバンプ金属化層１２０は、典型的には、チタン、チタン−タングステン、クロムを含む材料から成っている。アンダーバンプ金属化層１２０は、導電性柱１０６の導電性金属接点として作用するものである。保護層１１９が、当技術分野において周知の方法を用いて、超小型電子素子１０４の前面１２２上において、超小型電子素子１０４とアンダーバンプ金属化層１２０との間に設けることができる。

図１Ｂ、図１Ｃ、図２を参照すると、超小型電子素子１０４から延伸している導電性ポスト１１０の寸法は、広範囲にわたって変更可能である。しかし、最も典型的には、各導電性ポスト１１０の高さＨ２は、５０μｍより小さくない。導電性ポスト１１０は、その幅Ｗ２よりも大きい高さＨ２を有することができる。しかし、この高さは、幅Ｗ２よりも小さくてもよく、例えば、幅の少なくとも半分とすることもできる。

導電性ポスト１１０は、好ましくは、銅または銅合金から作製されているが、他の導電性材料、例えば、金または金と銅との組合せから作製されていてもよい。加えて、導電性ポスト１１０は、該ポストが接合される半田の融点よりも高い融点を有する少なくとも１つの金属層を備えていてもよい。例えば、このような導電性ポストは、銅の層を含んでいてもよいし、または全体が銅から形成されていてもよい。

特定の実施形態では、導電性ポスト１１０は、円筒形とすることができ、その結果、ポストの基面１２６の直径およびポストの先端１２８の直径は、実質的に互いに等しいことになる。一実施形態では、導電性ポストの基面１２６および先端１２８は、約３０〜１５０μｍの直径を有することができる。各導電性ポスト１１０は、基板１０２に隣接する基面１２６および基板１０２から離れた先端１２８を有することができる。代替的に、導電性ポスト１１０は、多種多様な形状、例えば、切頭円錐形状、矩形形状、またはバー形状を有することができる。

半田被膜または半田キャップ１３０が、導電性ポスト１１０の先端１２８、すなわち、超小型電子素子１０４に接続されていない部分に、取り付けることができる。半田キャップ１３０は、導電性ポスト１１０の直径または幅Ｗ２と同じ直径を有することができ、これによって、半田キャップ１３０は、導電性ポスト１１０の延長部をなすことになる。一例を挙げると、半田キャップ１３０は、略２５〜８０μｍの範囲内にある高さＨ３を有することができる。

超小型電子素子１０４の前面１２２から延伸している導電性ポスト１１０の高さＨ２は、誘電体要素１０２Ａ（図１Ａ）の上面１０１から延伸している導電性ポスト１０８の高さＨ１と等しくすることができることを理解されたい。しかし、これらの高さは、代替的に、異なっていてもよい。すなわち、導電性ポスト１１０の高さＨ２は、導電性ポスト１０８の高さＨ１よりも小さくてもよいし、または大きくてもよい。特定の実例では、超小型電子素子１０４から延伸している導電性ポスト１１０は、５０μｍの高さＨ２を有することができ、基板から延伸している導電性ポスト１０８は、５５μｍの高さＨ１を有することができる（図２）。

超小型電子素子１０４および基板１０２を互いに導電的に接続するために、超小型電子素子１０４の導電性ポスト１１０は、基板１０２上の導電性ポスト１０８に接続されなければならない。図１Ｃを参照すると、超小型電子素子１０４が反転され、超小型電子素子１０４の導電性ポスト１１０および基板１０２の導電性ポスト１０８は、互いに一直線に並んで近接して配置されている。超小型電子素子１０４上の半田キャップ１３０がリフローされ、半田が超小型電子素子１０４上の導電性ポスト１１０の表面および基板１０２上の導電性ポスト１０８の表面を濡らすことが可能になる。図２，２Ａに示されているように、半田は、これらの導電性ポストの露出面を濡らし、超小型電子素子から基板に延伸する導電性柱１０６を形成する。超小型電子素子１０４および基板１０２の（半田が接合されている）導電性柱１０８，１１０の表面積が大きいことによって、半田界面における電流密度が小さくなる。このような電流密度の減少は、電子移動を低減させ、大きな耐久性を提供するのに役立つ。

図示されているように、導電性柱１０６は、導電性ポストを導電的に相互接続している半田を含む。超小型電子素子から延伸している導電性ポストの基面と基板から延伸している露出部の基面との間に延びている導電性柱の隔離距離または高さＨは、一例では、８０〜１００μｍの範囲内にある。

図２、図２Ａを参照すると、導電性柱１０６の壁１３２は、凸形状または樽形状とすることができ、この場合、導電性柱の中点領域Ｍ（すなわち、超小型電子素子の導電性ポスト１１０と基板の導電性ポスト１０８との間の領域）は、基板１０２の上面１０１に隣接する導電性柱１０６の部分の幅Ｗ１および超小型電子素子１０４の前面１０２に隣接する導電性柱１０６の部分の幅Ｗ２のそれぞれよりも大きい幅Ｗを有している。

図２Ａにさらに示されているように、接触パッド１１７が、周知の方法を用いて、超小型電子素子１０４上および基板１０２上に形成することができる。一実施形態では、基板１０２から離れる方に延伸する下側ポスト１０８と、下側接触パッド１１７とは、例えば、２００８年６月２８日に公開された国際出願公開第２００８／０７６４２８号パンフレットに開示されているような別々のエッチングプロセスによって、形成することができる。この開示内容は、参照することによってここに含まれるものとする。例えば、導電性ポスト１０８および接触パッド１１７を形成するために、上側金属層１２３、下側金属層１２３、および中間エッチングストップ層または内部金属層１２１を有する３金属（tri-metal）基板を用いることができる。１つのこのようなプロセスでは、３層以上の層状金属構造体の露出した金属層が、フォトリソグラフィーによってパターン化されたフォトレジスト層に従ってエッチングされ、導電性ポスト１０８を形成するようになっている。このとき、エッチングプロセスは、該構造体の内部金属層１２１において停止される。内部金属層１２１は、上下金属層１２３の金属と異なる一種または複数種の金属を含んでいる。具体的には、この内部金属層は、上側金属層１２３をエッチングするのに用いられるエッチング液によって侵食されない組成を有している。例えば、導電性ポスト１０８をエッチングによって形成することになる上側金属層１２３は、本質的に銅から成っており、下側金属層１２３も、本質的に銅から成っており、内部金属層１２１は、本質的にニッケルから成っている。ニッケルは、銅に対して良好な選択性を有しており、これによって、金属層がエッチングされて導電性ポスト１０８を形成するときに、ニッケル層の侵食が回避されることになる。接触パッド１１７を形成するには、フォトリソグラフィーによってパターン化された他のフォトレジスト層に従って、他のエッチングステップが行われるとよい。ポスト１０８は、ビア１１５のような他の導電性特徴部とさらに相互接続することができ、このビア１１５は、他の導電性特徴部（図示せず）にさらに相互接続することができる。

図３を参照すると、導電性柱１０６’の壁２３２は、真っ直ぐとすることができ、この場合、幅Ｗ５は、基板１０２’の上面１０１’に隣接する導電性柱１０６’の部分の幅Ｗ４および超小型電子素子１０４’の前面１２２’に隣接する導電性柱１０６’の部分の幅Ｗ４’のそれぞれにほぼ等しい。幅Ｗ４，Ｗ４’は、必ずしも互いに等しくなくてもよいことを理解されたい。代替的に、導電性柱１０６’の壁２３２’は、得られる所望の隔離距離に依存して、凹状とすることができる（図４参照）。

本発明による導電性柱１０６は、誘電体要素と超小型電子素子との間の隔離高さを大きくすることを可能とすると共に、超小型電子素子１０４の前面１２２に露出した導電性ポスト１１０の各々間のピッチＰ（図１Ｂ，２参照）および基板１０２の上面１０１に露出した導電性ポスト１０８の各々間のピッチＰを著しく小さくすることを可能とするものである。一実施形態では、ピッチＰは、５０μｍほどの小さいものとすることができるし、または２００μｍほどの大きいものとすることができる。導電性柱１０８，１１０が互いに一直線に並んでいるという事実によって、導電性ポスト１０８の各々間のピッチＰおよび導電性ポスト１１０の各々間のピッチＰは、互いに等しくなることを理解されたい。

また、ピッチＰは、導電性ポスト１０８，１１０の直径または幅Ｗ１，Ｗ２の関数とすることができる。具体的には、これらの導電性ポストのそれぞれの基面の直径Ｗ１，Ｗ２は、ピッチＰの７５％以下とすることができる。換言すると、ピッチＰに対する直径Ｗ１，Ｗ２の比率は、３：４以下とすることができる。例えば、もしピッチＰが１４５μｍであるなら、導電性ポスト１０８，１１０の直径Ｗ１，Ｗ２は、１０８μｍ以下、すなわち、ピッチＰの７５％以下の範囲内とすることができる。

隔離高さを大きくすることによって、超小型電子素子内に含まれることがある低ｋ誘電体材料の応力を低減させることができる。加えて、隔離距離の増大は、小さいピッチに概して関連付けられている問題、例えば、電子移動および電流集中（crowding）を最小限に抑えるのに役立つ。これは、導電性柱１０６が導電性ポスト１０８，１１０の表面を濡らすことができるという事実によるものである。

図５，６を参照すると、超小型電子素子上の導電性バンプを基板上の導電性バンプに接合する代替的構成が示されている。図５を参照すると、半田キャップ２３０は、超小型電子素子２０４から延伸している導電性ポスト２１０の先端２２８ではなく、基板２０２から延伸している導電性ポスト２０８の先端２１６に配置することができる。一実施形態では、半田キャップ２３０の幅または直径Ｗ５は、導電性ポスト２０８の基面２１４の直径Ｗ６と略等しくなっている。従って、半田キャップ２３０は、基板２０２から延伸している導電性ポスト２０８の先端２１６を超えて伸びている。しかし、いったん半田がリフローすると、導電性柱は、好ましくは、図２に示されている導電性柱の形状を取ることになる。

図６を参照すると、さらに他の代替的構成では、半田キャップ３３０は、第１の超小型電子素子３０４から延伸している導電性ポスト３１０の先端３２８、ならびに基板３０２から延伸している導電性ポスト３０８の先端３１６上に配置することができる。導電性ポスト３０８，３１０は、互いに近接して配置される。熱を加えると、半田キャップ３３０がリフローし、導電性ポスト３０８，３１０を濡らし、かつ互いに融着させる。いったんリフローすると、導電性柱３０６は、好ましくは、図２に示されている導電性柱３０６と同様の形状を取ることになる。

図７を参照すると、超小型電子パッケージの代替的構成が示されている。この構成は、図２に示されているものと同様であり、唯一異なっているのは、基板から延伸している導電性ポストに隣接する半田マスクが存在していない点である。この代替的構成では、ビア４０７を用いて、導電性柱４０６を、基板４０２の上面４０１ではなく、基板４０２の底面４０３に露出している電子回路（図示せず）に導電的に接続することができるようになっている。ビア４０７を用いることによって、半田マスクの必要性をなくすことができる。

図８を参照すると、導電性ポスト間の金属対金属接合部が半田を用いることなく形成される代替的実施形態が示されている。代替的に、導電性ポスト５０８，５１０間の接合部は、これらの導電性ポストを変形させ、互いに係合させることによって、形成されるようになっていてもよい。導電性ポスト５０８，５１０は、好ましくは、最小の抵抗、すなわち、弾性戻りを有する展性材料、例えば、実質的に純金から形成されている。さらに、導電性ポスト５０８，５１０は、ポストと被覆材料との間の共晶接合または陽極接合によって、互いに接合することもできる。例えば、導電性ポスト５０８，５１０の先端５１６，Ｓ１７が、小量の錫またはシリコンまたはゲルマニウム、または、金と比較的低融点の合金を形成する他の材料によって被覆され、ポストが全体的に金から形成されるかまたはその表面に金被膜を有することもできる。導電性ポスト５０８，５１０が互いに係合され、次いで、加熱されると、導電性ポスト５０８，５１０の材料と導電性ポストの先端５１６上の材料との間の拡散によって、ポストと壁との間の界面における個々の元素の融点よりも低い融点を有する合金が形成される。このアセンブリが高温に維持されると、さらなる拡散によって、合金元素が界面からポストの金の内部に拡散し、これによって、界面における材料の融点が上昇して、界面が固化し、これによって、部品間に固体の接続部が形成されることになる。

図９について説明する。この図は、導電性ポスト６０８，６１０のいずれもが、好ましくは、銅を含み、導電性ポスト間に半田または錫のような低融点金属を存在させることなく、互いに直接融着される点を除けば、図８と同じである。好ましくは、強力な接合を達成するために、導電性ポスト６０８，６１０の接合面は、導電性ポスト６０８，６１０が端子に接合される前に、清浄な状態にあり、酸化物、例えば、自然酸化物が実質的に除去されていなければならない。典型的には、銅、ニッケル、アルミニウムなどの貴金属の表面酸化物を除去するために、エッチングまたはマイクロエッチングによる表面処理として特徴付けられているプロセスを行うことができる。バンプまたは金属に対するこの表面エッチングプロセスは、これらのバンプまたは金属層の厚みに実質的に悪影響を与えることなく、行われる。この清浄化プロセスは、最も好ましくは、実際の接合プロセスの直前にのみ行われる。構成部品が清浄化の後約３０〜７０％の相対湿度の通常の湿度環境に維持される条件下では、清浄化プロセスは、通常、接合プロセスの前に、バンプとキャパシタ端子との間に得られる接合の強度に悪影響をもたらすことなく、最大で数時間、例えば、６時間にわたって、行うことができる。

図１０〜１１に示されているように、導電性ポスト６０８，６１０を接合するために行われるプロセス中に、スペーサ構造体７２６が基板６０２の上面６０１上に配置されている。スペーサ構造体６２６は、一種または複数種の材料、例えば、ポリイミド、セラミック、または一種または複数種の金属、例えば、銅から形成することができる。導電性ポスト６１０が延伸している超小型電子素子６０４は、スペーサ構造体６２６の上に配置されており、超小型電子素子６０４の導電性ポスト６１０の先端６２８が、基板６０２の導電性ポスト６０８の先端６１６の上に位置している。図１０を参照すると、スペーサ構造体６２６、超小型電子素子６０４、および基板６０２は、１対のプレート６４０間に挿入されており、矢印６３６によって示される方向において、熱および圧力が同時にこれらの導電性ポストに加えられるようになっている。図９に示されているように、プレート６４０に加えられた圧力は、導電性ポスト６０８，６１０の高さを当初製造されたときのこれらの導電性ポストの元の高さＨ５（図１０）よりも低い高さＨ６まで低減させる効果を有している。このステップ中に加えられる圧力の例示的な範囲は、約２０ｋｇ／ｃｍ^２から約１５０ｋｇ／ｃｍ^２の間にある。この接合プロセスは、例えば、約１４０℃から約５００℃の範囲内の温度で行われるようになっている。

上記の接合プロセスは、導電性ポスト６０８，６１０の元の上面下の金属が加熱および圧力によって互いに接触して接合する程度まで、導電性ポスト６０８，６１０を圧縮する。この接合プロセスの結果として、導電性ポスト６０８，６１０の高さは、１μｍ以上短縮することができる。導電性ポスト６０８，６１０が本質的に銅から成っているとき、導電性ポスト間の接合部も本質的に銅から構成されることになり、これによって、バンプおよび端子を含む連続的な銅構造体が形成される。この後、図９に示されているように、導電性ポスト６０８，６１０の導電性接合部から形成された導電性柱６０６を有するサブアセンブリ２５０を残して、プレートおよびスペーサ構造体が除去される。

図１２を参照すると、本発明による他の代替的実施形態が示されている。ここでは、単一層構造体に代わって、２００７年８月１５日に出願された「メッキによって形成されたポスト付き相互接続要素」という表題の米国特許出願第６０／９６４，８２３号、２００７年８月１５日に出願された「相互接続ビア付き多層基板および該多層基板を製造する方法」という表題の米国特許出願第６０／９６４，９１６号、および２００７年６月２９日に出願された「ピンインターフェイスを有する多層配線要素」という表題の米国特許出願第１１／８２４，４８４号のそれぞれの明細書に記載されている多層基板のような多層基板が用いられていることのみが異なっている。これらの開示内容は、ここに含まれるものとする。端子７０９は多層基板７０２の底面７０３に露出させることができ、回路パネル、配線要素、パッケージ化された超小型電子素子、または他の導電性要素などの他の素子の端子に接合される。図示されているように、多層基板７０２は、フリップチップ実装によって、前面７２２とその反対側の後面７２４を備える超小型電子素子７０４、例えば、能動素子、受動素子、または能動素子および受動素子の両方を有している半導体チップに接合されている。上述の実施形態（例えば、図２）におけるように、半田マスク７５６は誘電体層７６０の上面７５８上に設けることができる。導電性ポスト７０８の先端７１６は、多層構造の上面７０１において半田マスク７５６の上面７０３を貫通して突出している。先端７１６は、ここに記載されているような方法によって、超小型電子素子７０４の前面７２２から延伸している導電性ポスト７１０に接合されている。図示されているように、多層基板７０２の導電性ポスト７０８は、超小型電子素子７０４の前面７２２から延伸している導電性ポスト７１０に、例えば、ポストの先端１６０の仕上げ金属、例えば、金と導電性パッドおよびポスト内に存在している他の金属との間に形成される拡散接合部によって、直接接合されていてもよい。代替的に、導電性ポスト７０８，７１０は、半田または錫または共晶組成物のような可融性金属によって、互いに接合することができる。可融性金属は、ポストおよびパッドを濡らし、濡れた接合部、すなわち、半田付された接合部を形成することになる。例えば、可融性金属は、超小型電子素子７０４の前面７２２に露出する半田バンプ（図示せず）の形態で設けることができる。これらのバンプは、導電性ポストの先端の片方に設けられ、または両方に設けられる。半田マスクは、可融性金属が、誘電体層上の導電性ポスト７１０の基面および／または接点およびトレースと接触するのを防ぐことに注意されたい。同様に、図１３に示されているように、いくつかのポスト８１２も、このように構成することができる。

また、上記の導電性柱は、本出願の譲渡人に譲渡された以下の特許出願、すなわち、２００７年８月３日に出願された「再構築されたウエハ素子に適用されるパッド延長部を有するウエハレベルで製造されたダイ積層パッケージ」という表題の米国特許出願第６０／９６３，２０９号、２００７年８月９日に出願された「個々のチップ選択が可能なウエハレベルで積層されたパッケージ」という表題の米国特許出願第６０／９６４，０６９号、２００７年７月２７日に出願された「パッド延長を行った後の再構築されたウエハ積層パッケージング」という表題の米国特許出願第６０／９６２，２００号、および２００７年６月２０日に出願された「再構築されたウエハレベル積層」という表題の米国特許出願第６０／９３６、６１７号のそれぞれの明細書に記載されている積層パッケージのような積層パッケージに利用することもできる。

例えば、図１３を参照すると、代替的な実施形態では、積層されたパッケージアセンブリ８８０は、第１のサブアセンブリ８００および第２のサブアセンブリ８００’を備えている。第１のサブアセンブリ８００および第２のサブアセンブリ８００’は、図２に示されているパッケージ化された超小型電子素子と実質的に同じである。図示されているように、導電性ポスト８１０は、第１のサブアセンブリ８００の超小型電子素子８０４から延伸し、導電性ポスト８１０’は、第２のサブアセンブリ８００’の超小型電子素子８０４’から延伸している。この実施形態では、第１のサブアセンブリおよび第２のサブアセンブリ８００、８００’の基板８０６、８０６’間に延伸している導電性柱８０８を収容するために、第１のサブアセンブリ８００および第２のサブアセンブリ８００’は、基板８０６、８０６’がより長くなり、かつ基板８０６、８０６’が導電性ポスト８１０、８１０’から離れる方にさらに延伸しているという点で異なる。導電性柱８０８は、第１のサブアセンブリ８００の基板８０６から延伸している導電性ポスト８１２も備えており、第２のサブアセンブリ８００’の基板８０６’の上下面を貫通するビア８１４に接続されている。

ここでは本発明を特定の実施形態を参照して説明してきたが、これらの実施形態は、本発明の原理および用途の単なる例示にすぎないことを理解されたい。従って、例示的な実施形態に対して多くの修正がなされてもよいこと、および添付の請求項に記載されている精神および範囲から逸脱することなく、他の構成が考案されてもよいことを理解されたい。

Claims (21)

1. パッケージ化された超小型電子素子において、
   前面と、前記前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子であって、各ポストは、前記前面の方向における幅および前記前面から延びる高さと、縁面とを有しており、前記高さは、前記幅の少なくとも半分になっている、超小型電子素子と、
   上面と、前記上面から延伸して可融性金属によって前記第１の金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板であって、前記第２のポストは、上面および前記第２のポストの前記上面から離れる方に急角度で延伸している縁面を有している、基板と、
   を備え、
   前記基板は、前記基板の前記上面とは反対側の底面にある端子と、前記基板を貫通して延伸し前記端子を第２の固形金属ポストに電気的に接続する導電性相互接続とを含み、
   前記複数の第１の固体金属ポストはエッチングされた金属ポストであり、前記複数の第２の固体金属ポストは切頭円錐形状を備えたエッチングされた金属ポストであり、
   前記可融性金属は、リフローされ、前記第１の固体金属ポストの露出した縁面と前記第２の固体金属ポストの露出した縁面とを濡らし、前記超小型電子素子の前記前面に隣接する前記第１の固体金属ポストの基面から前記基板の前記上面に隣接する前記第２の固体金属ポストの基面に延びる導電性柱を形成するパッケージ化された超小型電子素子。
2. 前記複数の前記第１の固体金属ポストおよび前記複数の前記第２の固体金属ポストは、本質的に銅から成っている請求項１に記載のパッケージ化された超小型電子素子。
3. 前記第１のポストの直径の、前記第１のポスト間のピッチに対する比率は、３：４を超えない請求項１に記載のパッケージ化された超小型電子素子。
4. 前記第１のポストの下に位置するアンダーバンプ金属化物をさらに備えている請求項１に記載のパッケージ化された超小型電子素子。
5. 前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さい請求項１に記載のパッケージ化された超小型電子素子。
6. パッケージ化された超小型電子素子において、
   前面と、前記前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子であって、各ポストは、前記前面の方向における幅および前記前面から延びる高さと、縁面とを有しており、前記ポストは、本質的に、半田または鉛または錫、以外の金属から成っている、超小型電子素子と、
   上面と、前記上面から延伸して可融性金属によって前記第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板であって、前記第２の固体金属ポストの各々は、縁面を有し、前記基板は、前記基板の前記上面とは反対側の底面にある端子と、前記基板を貫通して延伸し前記端子を第２の固形金属ポストに電気的に接続する導電性相互接続とを含む、基板と、
   を備え、
   前記第１の固体金属ポストの直径の、前記複数の第1の固体金属ポストのピッチに対する比率は、３：４を超えず、
   前記複数の第１の固体金属ポストおよび前記複数の第２の固体金属ポストは切頭円錐形状を備えたエッチングされたポストであり、
   前記可融性金属は、リフローされ、前記第１の固体金属ポストの露出した縁面と前記第２の固体金属ポストの露出した縁面とを濡らし、前記超小型電子素子の前記前面に隣接する前記第１の固体金属ポストの基面から前記基板の前記上面に隣接する前記第２の固体金属ポストの基面に延びる導電性柱を形成するパッケージ化された超小型電子素子。
7. 前記第１のポストの各々は、前記第２の金属ポストの直径と等しい直径を有している請求項６に記載のパッケージ化された超小型電子素子。
8. 前記基板は、多層基板である請求項６に記載のパッケージ化された超小型電子素子。
9. 前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さい請求項６に記載のパッケージ化された超小型電子素子。
10. パッケージ化された超小型電子素子において、
    前面と、前記前面から離れる方に延伸している複数の第１の固体金属ポストと、を有している超小型電子素子であって、各ポストは、前記前面の方向における幅および前記前面から延びる高さと、縁面とを有している、超小型電子素子と、
    上面と、前記上面から延伸し、可融性金属によって前記第１の固体金属ポストに接合されている複数の第２の固体金属ポストと、を有している基板であって、前記第２の固体金属ポストの各々は縁面を有し、前記基板は、前記基板の前記上面とは反対側の底面にある端子と、前記基板を貫通して延伸し前記端子を第２の固形金属ポストに電気的に接続する導電性相互接続とを含む、
    基板と、
    を備え、
    前記第１のポストのピッチは、５０μｍから２００μｍの範囲内にあり、前記超小型電子素子の前記底面と前記基板の前記上面との間の距離は、８０μｍよりも大きく、
    前記複数の第１の固体金属ポストおよび前記複数の第２の固体金属ポストは切頭円錐形状を備えたエッチングされた金属ポストであり、
    前記可融性金属はリフローされて、前記第１の固体金属ポストの露出した縁面と前記第２の固体金属ポストの露出した縁面とを濡らし、前記超小型電子素子の前記前面に隣接する前記第１の固体金属ポストの基面から前記基板の前記上面に隣接する前記第２の固体金属ポストの基面に延びる導電性柱を形成するパッケージ化された超小型電子素子。
11. 前記第２のポストを前記第１のポストに接合させるのに、可融性金属が用いられる請求項１０に記載のパッケージ化された超小型電子素子。
12. 前記第１のポストの各々は、前記第２の金属ポストの直径と等しい直径を有する請求項１０に記載のパッケージ化された超小型電子素子。
13. 前記第１のポストの直径は、前記第１のポストの各々間のピッチの半分よりも小さい請求項１０に記載のパッケージ化された超小型電子素子。
14. パッケージ化された超小型電子において、
    前面を有する超小型電子素子と、
    基板であって、前記基板は、上面と、前記上面とは反対側の底面にある端子と、前記基板を貫通して延伸する導電性相互接続とを含む、基板と、
    前記超小型電子素子と前記基板との間に延伸している複数のピラーであって、各々が、前記超小型電子素子に取り付けられた第1の金属ポスト部分と、前記基板に取り付けられた第２の金属ポスト部分と、金属融着部分と、を備え、前記第１の金属部分および前記第２の金属部分は、前記金属融着部分によってリフローされて、前記第１の金属ポストの露出した縁面と前記第２の金属ポストの露出した縁面とを濡らし、前記複数のピラーは、前記超小型電子素子に隣接する前記第１の金属ポスト部分の基面から前記基板の前記上面に隣接する前記第２の金属ポスト部分の基面へ伸びて互いに接合されており、前記複数のピラーは、５０μｍ以上の長さを有しており、前記第１の金属ポスト部分の高さは各第１の金属ポスト部分の幅の少なくとも半分であり、前記第２の金属ポスト部分の高さは各第２の金属ポスト部分の幅の少なくとも半分である、複数のピラーと、
    を備え、
    前記導電性相互接続は、前記端子を前記第２の固体金属ポスト部分に電気的に接続し、
    少なくとも、前記複数の第１の金属ポスト部分の１つおよび前記複数の第２の金属ポスト部分の１つは切頭円錐形状を備えたエッチングされた金属ポストであるパッケージ化された超小型電子素子。
15. 前記超小型電子素子の前記前面と前記基板の前記上面との間の距離は、８０μｍよりも大きい請求項１４に記載のパッケージ化された超小型電子素子。
16. 前記基板は、多層基板である請求項１４に記載のパッケージ化された超小型電子素子。
17. 前記第１の金属ポスト部分の各々は、前記第２の金属ポスト部分の直径と等しい直径を有している請求項１４に記載のパッケージ化された超小型電子素子。
18. 前記第１の金属ポスト部分の直径は、前記第１の金属ポスト部分の各々間のピッチの半分よりも小さい請求項１４に記載のパッケージ化された超小型電子素子。
19. 前記複数の第１および第２の金属ポスト部分は、エッチングによって形成される請求項１４に記載のパッケージ化された超小型電子素子。
20. パッケージ化された超小型電子素子を組み立てる方法において、
    （ａ）超小型電子素子の第１の面から離れる方に延伸している複数の第１の固体金属ポストを有している超小型電子素子を設けるステップであって、前記第１の固体金属ポストは、上面および前記上面から離れる方に急角度で延伸している縁面を有しており、可融性金属キャップが前記複数の第１の固体金属ポストの各々の端に取り付けられている、ステップと、
    （ｂ）前記超小型電子素子の前記第１の固体金属ポストを基板の第１の面から延伸している複数の第２の固体金属ポストに少なくとも実質的に一直線に並べるステップであって、前記第２の固体金属ポストは、縁面を有している、ステップと、
    （ｃ）前記超小型電子素子の前面に隣接する前記第１の固体金属ポストの基面から前記基板の前記上面に隣接する前記第２の固体金属ポストの基面に延びる導電性柱を形成するように、前記可融性金属キャップを溶融温度まで加熱し、前記溶融した可融性金属を前記第１及び第２の固体金属ポストの前記縁面の露出した部分にリフローされることにより前記超小型電子素子の前記第１の固体金属ポストを前記基板の前記第２の固体金属ポストに接合するステップと、
    を含み、
    前記基板は、前記基板の前記上面とは反対側の底面にある端子と、前記基板を貫通して延伸し前記端子を第２の固体金属ポストに電気的に接続する導電性相互接続とを含み、
    前記複数の第１の固体金属ポストはエッチングされた金属ポストであり、前記複数の第２の固体金属ポストは切頭円錐形状を備えたエッチングされた金属ポストである、
    方法。
21. 保護層およびアンダーバンプ金属化層が、前記超小型電子素子の上方に堆積されている請求項２０に記載の方法。

Images