JP5645263B2

JP5645263B2 - Power supply

Info

Publication number: JP5645263B2
Application number: JP2011013590A
Authority: JP
Inventors: 寿哉草橋
Original assignee: NEC Communication Systems Ltd
Current assignee: NEC Communication Systems Ltd
Priority date: 2011-01-26
Filing date: 2011-01-26
Publication date: 2014-12-24
Anticipated expiration: 2031-01-26
Also published as: JP2012157146A

Description

本発明は電源装置に関し、特に、突入電流の抑制に好適とされる直流電源装置に関する。 The present invention relates to a power supply device, and more particularly to a DC power supply device suitable for suppressing inrush current.

直流電源装置においては、一般に、入力にメカニカル（機械式）スイッチを備え、入力電圧が高い時は、感電等の安全性を重視し、給電のプラス側、マイナス側の両方を切り離すためのブレーカを設ける場合がある。直流電源装置の入力回路は、電源平滑用のコンデンサとして容量の大きい電解コンデンサを備えている。電源投入時、すなわち、入力スイッチをオンに設定した時や、該入力スイッチをオン状態から一旦オフした後の再投入時に、当該電解コンデンサへ大きな充電電流が突入電流として流れる。突入電流を制限するための突入電流制限回路が用いられる。突入電流制限回路の回路構成として例えば特許文献１等の記載が参照される。 In general, a DC power supply device is equipped with a mechanical switch at the input, and when the input voltage is high, attach importance to safety such as electric shock, and to provide a breaker for separating both the positive and negative sides of the power supply. May be provided. The input circuit of the DC power supply device includes an electrolytic capacitor having a large capacity as a power supply smoothing capacitor. When the power switch is turned on, that is, when the input switch is turned on, or when the input switch is turned off once from the on state, a large charging current flows as an inrush current to the electrolytic capacitor. An inrush current limiting circuit for limiting the inrush current is used. For example, the description in Patent Document 1 is referred to as the circuit configuration of the inrush current limiting circuit.

＜関連技術１＞
図３は、突入電流制限回路を具備した直流電源装置の一例（関連技術１）を説明する図である。直流電源の正極と負極側を同時にオン・オフするスイッチ２Ａ、２Ｂを、オン・オフした際に発生する突入電流を抑制するものである。図３において、直流電源１の正極、負極にそれぞれ接続されたスイッチ２Ａ、２Ｂは、電源オン・オフのためのスイッチであり、一般的に、ブレーカが用いられる（スイッチ２Ａ、２Ｂは共通にオン・オフされる）。Ｃ２は平滑用のコンデンサであり、電解コンデンサが用いられる。直流電源１の負極側に一端が接続されたスイッチ２Ｂの他端と負荷５間に挿入された抵抗Ｒｓは突入電流を検出するための抵抗である。 <Related technology 1>
FIG. 3 is a diagram for explaining an example (related technique 1) of a DC power supply device provided with an inrush current limiting circuit. Inrush current generated when the switches 2A and 2B that simultaneously turn on and off the positive and negative sides of the DC power supply are turned on and off is suppressed. In FIG. 3, switches 2A and 2B connected to the positive electrode and the negative electrode of the DC power source 1 are switches for turning on / off the power source, and generally, a breaker is used (the switches 2A and 2B are commonly turned on).・ It is turned off. C2 is a smoothing capacitor, and an electrolytic capacitor is used. A resistor Rs inserted between the other end of the switch 2B having one end connected to the negative electrode side of the DC power supply 1 and the load 5 is a resistor for detecting an inrush current.

直流電源１の正極側に一端が接続されたスイッチ２Ａの他端と負荷５間に挿入されたｐチャネル型のＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ；ＭＯＳ電界効果トランジスタ）Ｑ２は、電解コンデンサＣ２の充電と直流電源１からの負荷５への給電のオン・オフを制御する。ｐｎｐ型バイポーラトランジスタＱ１のエミッタはスイッチ２ＡとＭＯＳＦＥＴＱ２の一端（ソース）の接続ノードに接続され、ベースは分圧抵抗Ｒ３、Ｒ４の接続ノードに接続され、コレクタはＭＯＳＦＥＴＱ２のゲートに接続されており、ＭＯＳＦＥＴＱ２のオン・オフを制御する。 A p-channel MOSFET (Metal Oxide Field Effect Transistor; MOS field effect transistor) Q2 inserted between the other end of the switch 2A, one end of which is connected to the positive electrode side of the DC power supply 1, and the load 5, is connected to the electrolytic capacitor C2. It controls on / off of charging and power supply from the DC power source 1 to the load 5. The emitter of the pnp bipolar transistor Q1 is connected to the connection node of the switch 2A and one end (source) of the MOSFET Q2, the base is connected to the connection node of the voltage dividing resistors R3 and R4, and the collector is connected to the gate of the MOSFET Q2. And controls on / off of the MOSFET Q2.

抵抗Ｒ３の一端はスイッチ２ＡとＭＯＳＦＥＴＱ２のソースの接続ノードに接続され、抵抗Ｒ４の一端は、オペアンプ４の出力に接続されている。コンデンサＣ１は、ＭＯＳＦＥＴＱ２のソースとゲート間（バイポーラトランジスタＱ１のコレクタとエミッタ間）に接続され、ＭＯＳＦＥＴＱ２のオンを所定の時定数で遅延させるコンデンサである。スイッチ２ＡとＭＯＳＦＥＴＱ２のソースの接続ノードと、スイッチ２Ｂと抵抗Ｒｓの接続ノードの間には、定電流ダイオード（ＣＲＤ：ＣｕｒｒｅｎｔＲｅｇｕｌａｔｉｖｅＤｉｏｄｅ）Ｄ１と、抵抗Ｒ１、Ｒ２とが直列に接続されている。定電流ダイオードＤ１は、直流電源１の電圧変動にかかわらず、抵抗Ｒ１、Ｒ２に流れる電流を一定とする。 One end of the resistor R3 is connected to a connection node between the switch 2A and the source of the MOSFET Q2, and one end of the resistor R4 is connected to the output of the operational amplifier 4. The capacitor C1 is connected between the source and gate of the MOSFET Q2 (between the collector and emitter of the bipolar transistor Q1), and delays the turning on of the MOSFET Q2 by a predetermined time constant. A constant current diode (CRD) D1 and resistors R1 and R2 are connected in series between a connection node of the source of the switch 2A and the MOSFET Q2 and a connection node of the switch 2B and the resistor Rs. . The constant current diode D1 keeps the current flowing through the resistors R1 and R2 constant regardless of the voltage fluctuation of the DC power supply 1.

ＭＯＳＦＥＴＱ２のソースとゲート間にはコンデンサＣ１と並列に抵抗Ｒ５が接続され、ＭＯＳＦＥＴＱ２のゲートと、抵抗Ｒｓと平滑用コンデンサＣ２の接続ノードには抵抗Ｒ６が接続されている。抵抗Ｒｓの一端と抵抗Ｒ６の一端との接続ノードにアノードが接続されたツェナーダイオード３は基準電圧源である。 A resistor R5 is connected between the source and gate of the MOSFET Q2 in parallel with the capacitor C1, and a resistor R6 is connected to the gate of the MOSFET Q2 and a connection node between the resistor Rs and the smoothing capacitor C2. The Zener diode 3 having an anode connected to a connection node between one end of the resistor Rs and one end of the resistor R6 is a reference voltage source.

オペアンプ４は、抵抗Ｒ１、Ｒ２の接続ノード（分圧点）に非反転入力端子（＋）が接続され、一端でツェナーダイオード３のカソードに接続され、抵抗、コンデンサなどを含むインピーダンスＺ１の他端に反転入力端子（−）が接続され、出力と反転入力端子間には、抵抗、コンデンサなどを含むインピーダンスＺ２が接続され、出力が抵抗Ｒ４を介してバイポーラトランジスタＱ１のベースに接続されている。オペアンプ４は、基準電圧３と抵抗Ｒｓに流れる突入電流もしくは給電電流の電圧降下の和と、抵抗Ｒ１とＲ２の接続ノードの電圧を比較し、出力によりバイポーラトランジスタＱ１のオン・オフの制御を行う。 The operational amplifier 4 has a non-inverting input terminal (+) connected to the connection node (voltage dividing point) of the resistors R1 and R2, one end connected to the cathode of the Zener diode 3, and the other end of the impedance Z1 including a resistor and a capacitor. Is connected to an inverting input terminal (−), an impedance Z2 including a resistor and a capacitor is connected between the output and the inverting input terminal, and an output is connected to the base of the bipolar transistor Q1 via a resistor R4. The operational amplifier 4 compares the sum of the reference voltage 3 and the inrush current flowing through the resistor Rs or the voltage drop of the feeding current with the voltage at the connection node of the resistors R1 and R2, and controls on / off of the bipolar transistor Q1 by output. .

図３の回路動作を以下に説明する。スイッチ２（２Ａ、２Ｂ）のオンにより、ＭＯＳＦＥＴＱ２のゲート−ソース間に接続されたコンデンサＣ１は、抵抗Ｒ６を介して徐々に充電される。ＭＯＳＦＥＴＱ２のゲート電圧が閾値電圧以下では、ＭＯＳＦＥＴＱ２はオフ状態であり、直流電源１から平滑用コンデンサＣ２及び抵抗Ｒｓに電流は流れない。 The circuit operation of FIG. 3 will be described below. When the switch 2 (2A, 2B) is turned on, the capacitor C1 connected between the gate and source of the MOSFET Q2 is gradually charged through the resistor R6. When the gate voltage of the MOSFET Q2 is equal to or lower than the threshold voltage, the MOSFET Q2 is in an off state, and no current flows from the DC power supply 1 to the smoothing capacitor C2 and the resistor Rs.

コンデンサＣ１の充電が進み、ＭＯＳＦＥＴＱ２のゲート電圧がそのソース電圧から｜Ｖｔｐ｜（ただし、ＶｔｐはｐチャネルＭＯＳＦＥＴの閾値電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）、｜Ｖｔｐ｜はＶｔｐの絶対値）を差し引いた電圧以下となると（すなわち、ＭＯＳＦＥＴＱ２のゲート−ソース間電圧の絶対値が閾値電圧の絶対値以上となると）、ＭＯＳＦＥＴＱ２がオフからオンし始め、平滑用コンデンサＣ２に充電電流が流れる。この充電電流は抵抗Ｒｓにも流れる。 Charging of the capacitor C1 proceeds, and the gate voltage of the MOSFET Q2 is equal to or lower than the voltage obtained by subtracting | Vtp | (where Vtp is the threshold voltage of the p-channel MOSFET and | Vtp | is the absolute value of Vtp) from the source voltage. (That is, when the absolute value of the gate-source voltage of the MOSFET Q2 becomes equal to or greater than the absolute value of the threshold voltage), the MOSFET Q2 starts to be turned on, and a charging current flows through the smoothing capacitor C2. This charging current also flows through the resistor Rs.

抵抗Ｒｓの電圧降下分と、基準電圧３の和が、抵抗Ｒ１、Ｒ２の接続ノードの電圧よりも高くなると、オペアンプ４の出力は低電位となり、バイポーラトランジスタＱ１にはベース電流が順方向に流れ始め、オフからオンとなる。 When the sum of the voltage drop of the resistor Rs and the reference voltage 3 becomes higher than the voltage at the connection node of the resistors R1 and R2, the output of the operational amplifier 4 becomes a low potential, and the base current flows forward in the bipolar transistor Q1. First, it turns from off to on.

バイポーラトランジスタＱ１のオンにより、ＭＯＳＦＥＴＱ２のゲート電圧が上昇し、そのゲート・ソース間電圧は、閾値電圧付近となり、ＭＯＳＦＥＴＱ２のドレイン−ソース間の抵抗値が高くなる。この結果、平滑用コンデンサＣ２に流れる充電電流のピークが制限されることになる。 When the bipolar transistor Q1 is turned on, the gate voltage of the MOSFET Q2 rises, the gate-source voltage becomes near the threshold voltage, and the resistance value between the drain and source of the MOSFET Q2 increases. As a result, the peak of the charging current flowing through the smoothing capacitor C2 is limited.

その後、平滑用コンデンサＣ２は、ピーク電流以下に抑えられた充電電流で徐々に充電される。そして、平滑用コンデンサＣ２の充電が最終的に完了すると、抵抗Ｒｓの電圧降下分と基準電圧３の和は、抵抗Ｒ１、Ｒ２の接続ノードの電圧よりも低くなり、オペアンプ４の出力は高電位となる。この結果、バイポーラトランジスタＱ１は、そのベース電流が流れなくなるため、オフする。バイポーラトランジスタＱ１のオフにより、ＭＯＳＦＥＴＱ２はオンし、そのドレイン−ソース間が低抵抗となり、直流電源１から負荷５への給電が可能となる。 Thereafter, the smoothing capacitor C2 is gradually charged with a charging current suppressed to a peak current or less. When the charging of the smoothing capacitor C2 is finally completed, the sum of the voltage drop of the resistor Rs and the reference voltage 3 becomes lower than the voltage at the connection node of the resistors R1 and R2, and the output of the operational amplifier 4 has a high potential. It becomes. As a result, the bipolar transistor Q1 is turned off because the base current does not flow. When the bipolar transistor Q1 is turned off, the MOSFET Q2 is turned on, the resistance between the drain and source thereof becomes low, and power supply from the DC power source 1 to the load 5 becomes possible.

図３に示した関連技術１では、抵抗Ｒｓにより突入電流を検出した場合に、オン状態のＭＯＳＦＥＴＱ２を高抵抗又はオフとすることで平滑用コンデンサＣ２に流れる突入電流のピーク電流を制限している。スイッチ（２Ａ、２Ｂ）がオフしてから再オンするまでの期間が短く、ＭＯＳＦＥＴＱ２がオン状態のままでありながら、スイッチ（２Ａ、２Ｂ）が再オンした場合にも、突入電流が流れなくなるようにしている。 In the related art 1 shown in FIG. 3, when the inrush current is detected by the resistor Rs, the peak current of the inrush current flowing through the smoothing capacitor C2 is limited by turning on or off the MOSFET Q2 in the on state. Yes. The period from when the switch (2A, 2B) is turned off to when it is turned on is short, and the inrush current does not flow even when the switch (2A, 2B) is turned on again while the MOSFET Q2 remains on. I am doing so.

しかしながら、常時、抵抗Ｒｓでの損失が発生しており、特に、消費電力が大きい負荷用の電源では、抵抗Ｒｓの損失が無視できなくなる。このため、関連技術１の構成は、消費電力が相対的に大きくない負荷向け（小容量向け）の電源装置等に用途が限定されることになる。 However, the loss at the resistor Rs always occurs, and the loss of the resistor Rs cannot be ignored especially in a power supply for loads that consumes a large amount of power. For this reason, the use of the configuration of the related technique 1 is limited to a power supply device for loads (for small capacity) whose power consumption is not relatively large.

＜関連技術２＞
図４は、突入電流制限回路を具備した直流電源装置の別の構成例（関連技術２）を示す図である。図４の構成は、図３に示した関連技術１の構成（抵抗Ｒｓにより突入電流を検出し、ｐチャネル型のＭＯＳＦＥＴＱ２のオン・オフを制御する構成）から、スイッチ２の負荷５に給電する電圧を監視し、ＭＯＳＦＥＴＱ２のオン・オフを制御するように変更したものである。図４において、図３の抵抗Ｒｓ（直流電源１の負極側のスイッチ２Ｂに接続されている抵抗Ｒｓ）は設けられていない。 <Related technology 2>
FIG. 4 is a diagram illustrating another configuration example (related technique 2) of the DC power supply device including the inrush current limiting circuit. The configuration of FIG. 4 supplies power to the load 5 of the switch 2 from the configuration of the related technique 1 shown in FIG. 3 (configuration in which an inrush current is detected by the resistor Rs and on / off of the p-channel MOSFET Q2 is controlled). The voltage to be monitored is monitored and the MOSFET Q2 is controlled to be turned on / off. In FIG. 4, the resistor Rs in FIG. 3 (the resistor Rs connected to the switch 2B on the negative side of the DC power supply 1) is not provided.

図４を参照すると、ＭＯＳＦＥＴＱ２のソースとドレイン間に抵抗Ｒ７（突入電流防止用抵抗）が接続されている。抵抗Ｒ７は、ＭＯＳＦＥＴＱ２のオフ時に、平滑用コンデンサＣ２の充電を行う抵抗である。また図４の構成では、図３のオペアンプ４の代わりに、コンパレータ４（電圧コンパレータ）を備えている。電圧コンパレータ４の＋入力端子は抵抗Ｒ１とＲ２に接続され、−入力端子はツェナーダイオード３のアノード端子に接続されている。コンパレータ４は、平滑用コンデンサＣ２の端子間電圧を抵抗Ｒ１とＲ２で分圧した分圧電圧と、基準電圧３とを電圧比較し、その出力（比較結果）により、ｐｎｐ型のバイポーラトランジスタＱ１のオン・オフの制御を行う。 Referring to FIG. 4, a resistor R7 (inrush current preventing resistor) is connected between the source and drain of the MOSFET Q2. The resistor R7 is a resistor that charges the smoothing capacitor C2 when the MOSFET Q2 is turned off. In the configuration of FIG. 4, a comparator 4 (voltage comparator) is provided instead of the operational amplifier 4 of FIG. The + input terminal of the voltage comparator 4 is connected to the resistors R 1 and R 2, and the − input terminal is connected to the anode terminal of the Zener diode 3. The comparator 4 compares the divided voltage obtained by dividing the voltage between the terminals of the smoothing capacitor C2 by the resistors R1 and R2 with the reference voltage 3, and the output (comparison result) of the pnp type bipolar transistor Q1 Perform on / off control.

図４の回路動作を以下に説明する。スイッチ２Ａ、２Ｂがオフからオンすると、コンパレータ４では、基準電圧３と、平滑用コンデンサＣ２の端子間電圧を抵抗Ｒ１とＲ２で分圧した電圧を比較し、バイポーラトランジスタＱ１のオン・オフを制御する。 The circuit operation of FIG. 4 will be described below. When the switches 2A and 2B are turned on from the off state, the comparator 4 compares the reference voltage 3 with the voltage obtained by dividing the voltage across the smoothing capacitor C2 by the resistors R1 and R2, and controls the on / off of the bipolar transistor Q1. To do.

スイッチ２Ａ、２Ｂがオンした直後では、平滑用コンデンサＣ２が充電されていないため、抵抗Ｒ１、Ｒ２の分圧電圧は、基準電圧３よりも低く、コンパレータ４の出力は低電位（Ｌｏｗレベル）となり、ｐｎｐ型バイポーラトランジスタＱ１にベース電流が流れ、オンとなる。バイポーラトランジスタＱ１のオンにより、ＭＯＳＦＥＴＱ２のゲート・ソース間電圧（絶対値）は、閾値電圧（絶対値）以下となるため、ＭＯＳＦＥＴＱ２はオフ状態となる。この結果、平滑用コンデンサＣ２には、抵抗Ｒ７を介して、徐々に充電されることになる。 Immediately after the switches 2A and 2B are turned on, since the smoothing capacitor C2 is not charged, the divided voltage of the resistors R1 and R2 is lower than the reference voltage 3, and the output of the comparator 4 becomes a low potential (Low level). , A base current flows through the pnp bipolar transistor Q1 and is turned on. When the bipolar transistor Q1 is turned on, the gate-source voltage (absolute value) of the MOSFET Q2 becomes equal to or lower than the threshold voltage (absolute value), so that the MOSFET Q2 is turned off. As a result, the smoothing capacitor C2 is gradually charged through the resistor R7.

抵抗Ｒ７を介しての充電により、平滑用コンデンサＣ２の端子電圧が上昇し、抵抗Ｒ１とＲ２で分圧した電圧が基準電圧３よりも高くなると、コンパレータ４の出力は高電位（Ｈｉｇｈレベル）となる。この結果、バイポーラトランジスタＱ１はオフとなる。 When the terminal voltage of the smoothing capacitor C2 rises due to charging through the resistor R7 and the voltage divided by the resistors R1 and R2 becomes higher than the reference voltage 3, the output of the comparator 4 becomes a high potential (High level). Become. As a result, the bipolar transistor Q1 is turned off.

バイポーラトランジスタＱ１のオフにより、コンデンサＣ１は抵抗Ｒ６を介して充電されることになる。コンデンサＣ１の端子間電圧は、ＭＯＳＦＥＴＱ２のゲート・ソース間電圧に対応している。したがって、コンデンサＣ１の充電により、一定時間経過後に、ＭＯＳＦＥＴＱ２のゲート・ソース間電圧（絶対値）は、閾値電圧（絶対値）以上となり、ＭＯＳＦＥＴＱ２がオンする。ＭＯＳＦＥＴＱ２がオンすることで負荷５に対して、直流電源１から低インピーダンスでの給電が可能となる。 When the bipolar transistor Q1 is turned off, the capacitor C1 is charged through the resistor R6. The terminal voltage of the capacitor C1 corresponds to the gate-source voltage of the MOSFET Q2. Therefore, the voltage between the gate and source (absolute value) of the MOSFET Q2 becomes equal to or higher than the threshold voltage (absolute value) after a predetermined time has elapsed due to the charging of the capacitor C1, and the MOSFET Q2 is turned on. When the MOSFET Q2 is turned on, power can be supplied to the load 5 from the DC power source 1 with low impedance.

図４の構成では、スイッチ２Ａ、２Ｂがオフのときに、平滑用コンデンサＣ２に電荷が蓄積されており（充電状態）、平滑用コンデンサＣ２の端子間電圧を抵抗Ｒ１とＲ２で分圧した電圧が、基準電圧３よりも高い場合には、コンパレータ４の出力は高電位となり、バイポーラトランジスタＱ１はオフとなり、コンデンサＣ１は、抵抗Ｒ６を介して充電されることになる。この状態で、スイッチ２Ａ、２Ｂが再オンすると、ＭＯＳＦＥＴＱ２はこの時点でオン状態であるため、抵抗Ｒ７によって制限されない過大な突入電流が流れることになる。この結果、スイッチ２Ａ、２Ｂの溶着や平滑用コンデンサＣ２の破損を生じることになる。 In the configuration of FIG. 4, when the switches 2A and 2B are OFF, charges are accumulated in the smoothing capacitor C2 (charged state), and the voltage obtained by dividing the voltage across the terminals of the smoothing capacitor C2 by the resistors R1 and R2 However, when the voltage is higher than the reference voltage 3, the output of the comparator 4 becomes a high potential, the bipolar transistor Q1 is turned off, and the capacitor C1 is charged via the resistor R6. In this state, when the switches 2A and 2B are turned on again, the MOSFET Q2 is on at this time, so that an excessive inrush current that is not limited by the resistor R7 flows. As a result, the switches 2A and 2B are welded and the smoothing capacitor C2 is damaged.

このため、図４の構成では、スイッチ２Ａ、２Ｂのオフから再オンまでの時間を相対的に長くするか、あるいは、スイッチ２Ａ、２Ｂのオフ時に平滑用コンデンサＣ２を強制的に放電させるような回路を新たに設けることが必要となる。 For this reason, in the configuration of FIG. 4, the time from when the switches 2A and 2B are turned off to when it is turned on is relatively increased, or when the switches 2A and 2B are turned off, the smoothing capacitor C2 is forcibly discharged. It is necessary to provide a new circuit.

さらに図３、図４を参照して説明した構成に共通的な問題として、スイッチ２Ａ、２Ｂのように、給電のプラス（正極）側とマイナス（負極）側の両方を切り離すスイッチの使用は、一方の接点の溶着あるいは故障等により、感電等の可能性がある、ということである。 Furthermore, as a problem common to the configuration described with reference to FIGS. 3 and 4, use of a switch that disconnects both the positive (positive) side and the negative (negative) side of the power supply, such as the switches 2 </ b> A and 2 </ b> B, There is a possibility of electric shock or the like due to welding or failure of one contact.

例えば、スイッチ２Ａ、２Ｂのうち、例えば負極側のスイッチ２Ｂが過電流によって溶着しても、スイッチ２Ａのオン・オフにより、負荷５への給電のオン・オフが可能である。機能的には、負荷５への給電のオン・オフは行えるものの、スイッチ２Ｂが溶着している場合には、スイッチ２Ａ、２Ｂをオフしても、負極側の接点が導通状態であるため、負荷５に対してハイインピーダンスとならない。この状態で、負荷５に操作者が触れた場合、スイッチ２Ａ、２Ｂがオフでも、導通状態の負極側の接点を経由して、人体に流れ、感電することになり、安全上問題となる。 For example, even if, for example, the negative switch 2B of the switches 2A and 2B is welded due to overcurrent, the power supply to the load 5 can be turned on and off by turning on and off the switch 2A. Functionally, power supply to the load 5 can be turned on / off, but when the switch 2B is welded, the contact on the negative electrode side is in a conductive state even when the switches 2A and 2B are turned off. The load 5 is not high impedance. If the operator touches the load 5 in this state, even if the switches 2A and 2B are turned off, it flows to the human body via the contact point on the negative electrode side in the conductive state, resulting in an electric shock, which is a safety problem.

なお、特許文献２には、入力側電圧（Ｅｉｎ）の供給のオン・オフを切替える入力電圧スイッチと、電源への入力電流を制御する制限抵抗に並列に接続された第１のスイッチと、前記入力電圧スイッチと前記制限抵抗との間において前記入力側電圧に対して並列に接続され前記第１のスイッチを駆動する駆動手段と、前記駆動手段に直列に接続された第２のスイッチと、前記第２のスイッチのオン・オフを制御する制御手段と、を備え、入力側の電圧が所定値以上になるまでは前記制限抵抗を介して前記電源に電流を供給し、所定値以上となった場合には前記制限抵抗を介さずに前記電源に電流を供給する突入電流防止回路において、前記入力電圧スイッチがオンＮ時に、前記入力側電圧を入力とする前記制御手段は、所定の遅延時間の後に、前記第２のスイッチをオンし、その結果前記第１のスイッチがオンして前記制限抵抗が短絡され、前記入力電圧スイッチがＯＦＦ時に、前記制御手段は、前記第２のスイッチを直ちにオフして、初期状態に戻る、ように制御する、ことを特徴とする突入電流防止回路が開示されている。 In Patent Document 2, an input voltage switch that switches on / off of supply of an input side voltage (Ein), a first switch connected in parallel to a limiting resistor that controls an input current to a power supply, Driving means for driving the first switch connected in parallel to the input-side voltage between the input voltage switch and the limiting resistor; a second switch connected in series to the driving means; Control means for controlling on / off of the second switch, and the current is supplied to the power source through the limiting resistor until the voltage on the input side becomes equal to or higher than a predetermined value. In this case, in the inrush current prevention circuit for supplying current to the power source without passing through the limiting resistor, the control means for inputting the input side voltage when the input voltage switch is on N has a predetermined delay time. later When the second switch is turned on, the first switch is turned on, the limiting resistor is short-circuited, and when the input voltage switch is turned off, the control means immediately turns off the second switch. An inrush current prevention circuit is disclosed that controls to return to the initial state.

特開２００５−１９８３５７号公報JP 2005-198357 A 特開平１０−１４３２５９号公報（特許第２８６５０８５号）JP 10-143259 A (Patent No. 2865085)

以下に関連技術の分析を与える。 The analysis of related technology is given below.

関連技術１では、常時、抵抗Ｒｓでの損失が発生しており、特に、消費電力が大きい負荷用の電源では、抵抗Ｒｓの損失が無視できなくなる。このため、関連技術１の電源装置は、消費電力が相対的に大きくない負荷向け（小容量向け）の電源装置等に用途が限定されることになる。 In Related Art 1, a loss at the resistor Rs always occurs, and in particular, a loss of the resistor Rs cannot be ignored in a load power source that consumes a large amount of power. For this reason, the application of the power supply device of the related technique 1 is limited to a power supply device for loads (for small capacity) whose power consumption is not relatively large.

また、関連技術２では、スイッチ２Ａ、２Ｂから出力される直流電源電圧（平滑用コンデンサＣ２の端子間電圧）を監視し、スイッチ２Ａ、２Ｂがオフした後に、負荷での電力消費により入力電圧が低下し、検出電圧以下になった時にＭＯＳＦＥＴＱ２をオフとすることで、スイッチ２Ａ、２Ｂの再オンにおいて、突入電流を抑制している。 In Related Art 2, the DC power supply voltage (voltage between terminals of the smoothing capacitor C2) output from the switches 2A and 2B is monitored. After the switches 2A and 2B are turned off, the input voltage is reduced due to power consumption at the load. When the voltage falls below the detection voltage and the MOSFET Q2 is turned off, the inrush current is suppressed when the switches 2A and 2B are turned on again.

しかしながら、負荷での電力消費が相対的に少ない場合には、平滑用コンデンサＣ２の放電電流が少なくなり、スイッチ２Ａ、２Ｂのオフ後の平滑用コンデンサＣ２の端子間電圧が検出電圧に下るまでの時間が長くなる。このため、スイッチ２Ａ、２Ｂをオフしたのち短時間での再びスイッチ２Ａ、２Ｂをオンした時に、ＭＯＳＦＥＴＱ２がオン状態のままであるため、ＭＯＳＦＥＴＱ２や平滑用コンデンサ等に突入電流が流れ、破損を招く場合がある。 However, when the power consumption at the load is relatively small, the discharge current of the smoothing capacitor C2 decreases, and the voltage across the terminals of the smoothing capacitor C2 after the switches 2A and 2B are turned off falls to the detection voltage. The time will be longer. For this reason, when the switches 2A and 2B are turned off and then the switches 2A and 2B are turned on again in a short time, the MOSFET Q2 remains in the on state, so that an inrush current flows through the MOSFET Q2 and the smoothing capacitor, etc. May be invited.

また、検出電圧を入力電圧の変動範囲の下限より低く設定することが必要とされる。このため、入力電圧範囲を広くした場合、定常時の入力電圧と、ＭＯＳＦＥＴＱ２がオフする検出電圧までの電圧差が大きいため、スイッチ２Ａ、２Ｂのオフから検出電圧にまで低下する時間はさらに長くなる。よって、突入電流による部品破損を防ぐために、スイッチ２Ａ、２Ｂの再オン不可の時間をさらに長く設定することが必要とされる。 Further, it is necessary to set the detection voltage lower than the lower limit of the fluctuation range of the input voltage. For this reason, when the input voltage range is widened, since the voltage difference between the steady-state input voltage and the detection voltage at which the MOSFET Q2 is turned off is large, the time for the switches 2A and 2B to drop from the off state to the detection voltage is even longer. Become. Therefore, in order to prevent damage to the parts due to the inrush current, it is necessary to set a longer time during which the switches 2A and 2B cannot be turned on again.

このように、関連技術２においては、スイッチ２Ａ、２Ｂのオフから再オンまでの時間を長くするか、あるいは、スイッチ２Ａ、２Ｂのオフ時に平滑用コンデンサＣ２を強制的に放電させるような回路を新たに設けることが必要となる。 As described above, in the related technique 2, a circuit that lengthens the time from when the switches 2A and 2B are turned off to when it is turned on again, or forcibly discharges the smoothing capacitor C2 when the switches 2A and 2B are turned off. It is necessary to provide a new one.

負荷への電源供給を正極側と負極側の両方で切り離すためのスイッチ２Ａ、２Ｂとして、例えばノンヒューズブレーカ（ＮＦＢ：Ｎｏｎ−ＦｕｓｅＢｒｅａｋｅｒ）、配線用遮断器（ＭＣＣＢ：ＭｏｌｄｅｄＣａｓｅＣｉｒｃｕｉｔＢｒｅａｋｅｒ）等が用いられているが、機械的な接点であるため、正極側または負極側のいずれかの接点が溶着もしくは機械的な故障により導通状態のままとなっても、他方の接点が正常である場合がある。この結果、スイッチ２Ａ、２Ｂのオン・オフにより、負荷への給電のオン・オフが可能となってしまう。この時、一方のスイッチの接点が導通状態であるため、スイッチ２Ａ、２Ｂがオフでも負荷への給電パスがハイインピーダンスとならず、特に、負荷に操作者が触れるような場合、導通状態のままの接点側から人体に電流が流れ、感電する。 Examples of the switches 2A and 2B for disconnecting the power supply to the load on both the positive side and the negative side include, for example, a non-fuse breaker (NFB), a circuit breaker for MCCB (MCCB), and the like. Although it is used, it is a mechanical contact, so even if either the positive side or negative side contact remains conductive due to welding or mechanical failure, the other contact may be normal. is there. As a result, the power supply to the load can be turned on / off by turning on / off the switches 2A, 2B. At this time, since the contact of one switch is in a conductive state, the power supply path to the load does not become high impedance even when the switches 2A and 2B are off, and particularly when the operator touches the load, the conductive state remains in the conductive state. An electric current flows from the contact side to the human body, resulting in an electric shock.

したがって、本発明の目的は、スイッチのオン、再オン時の突入電流を制限しつつ負荷との切り離しを確実・安全に行うことを可能とする電源装置を提供することにある。 Accordingly, an object of the present invention is to provide a power supply apparatus that can reliably and safely disconnect from a load while limiting an inrush current when the switch is turned on and turned on again.

上記課題の少なくとも１つの解決を図る本発明は、特に制限されるものではないが、概略以下の構成とされる。本発明の一つの側面によれば、直流電源の一端に一端が接続されたスイッチと、負荷の一端と他端に一端と他端がそれぞれ接続される平滑用の第１のコンデンサと、前記直流電源の他端と前記第１のコンデンサの前記他端との間に接続された第１のスイッチ素子と、前記スイッチの他端と前記第１のコンデンサの前記一端との間に、並列に配置された第２のスイッチ素子及び第１の抵抗と、前記直流電源の前記一端の電圧と、前記第２のスイッチ素子と前記第１の抵抗の接続ノードの電圧との差分電圧が予め定められた所定の電圧以上であるか否かを検出する差分電圧検出回路と、前記スイッチのオン時、前記差分電圧検出回路において前記差分電圧が前記所定の電圧以下であると検出されると、前記第１のスイッチ素子と前記第２のスイッチ素子をオンとし、前記スイッチのオフ時、前記差分電圧検出回路において前記差分電圧が前記所定の電圧以上であると検出されると、前記第１のスイッチ素子と前記第２のスイッチ素子をオフに設定する制御を行う駆動回路とを備えた電源装置が提供される。 The present invention for solving at least one of the above-mentioned problems is not particularly limited, but has the following general configuration. According to one aspect of the present invention, a switch having one end connected to one end of a DC power source, a smoothing first capacitor having one end and the other end connected to one end and the other end of a load, and the DC A first switch element connected between the other end of the power supply and the other end of the first capacitor, and arranged in parallel between the other end of the switch and the one end of the first capacitor. The differential voltage between the second switch element and the first resistor, the voltage at the one end of the DC power supply, and the voltage at the connection node of the second switch element and the first resistor is predetermined. A differential voltage detection circuit for detecting whether or not the voltage is equal to or higher than a predetermined voltage; and when the switch is turned on, the differential voltage detection circuit detects that the differential voltage is equal to or lower than the predetermined voltage. a switching element and the second switch When the element is turned on and the difference voltage detection circuit detects that the difference voltage is equal to or higher than the predetermined voltage when the switch is turned off, the first switch element and the second switch element are turned off. A power supply device including a drive circuit that performs control to be set is provided.

本発明によれば、スイッチのオン及び再オン時の突入電流を制限しつつ負荷との切り離しを確実且つ安全に行うことができる。 According to the present invention, it is possible to reliably and safely disconnect from the load while limiting the inrush current when the switch is turned on and turned on again.

本発明の第１の実施形態の構成をブロックで示した図である。It is the figure which showed the structure of the 1st Embodiment of this invention with the block. 本発明の第１の実施形態の回路構成の一例を示す図である。It is a figure which shows an example of the circuit structure of the 1st Embodiment of this invention. 関連技術１の回路構成を示す図である。It is a figure which shows the circuit structure of the related technique 1. 関連技術２の回路構成を示す図である。It is a figure which shows the circuit structure of the related technique 2. FIG.

本発明の好ましい態様の１つによれば、直流電源装置は、直流電源（１）の一端に一端が接続されたスイッチ（６）と、負荷の一端と他端にそれぞれ一端と他端が接続される平滑用の第１のコンデンサ（Ｃ２）と、前記直流電源（１）の他端と、前記第１のコンデンサ（Ｃ２）の前記他端との間に接続された第１のスイッチ素子（１０）と、前記スイッチ（６）の他端と、前記第１のコンデンサ（Ｃ２）の前記一端との間に、並列に挿入された第２のスイッチ素子（１２）と第１の抵抗（Ｒ７）と、前記直流電源（１）の前記一端と、前記第１の抵抗（Ｒ７）と第２のスイッチ素子（１２）との接続点の電圧の差分電圧が予め定められた所定の電圧以上であるか否かを検出する差分電圧検出回路（８）と、前記スイッチ（６）がオンしたときに、前記差分電圧検出回路（８）において前記差分電圧が予め定められた所定の電圧以下であることが検出されると、該検出結果を受けて、前記第１のスイッチ素子（１０）と前記第２のスイッチ素子（１２）をそれぞれオンとし、前記スイッチ（６）がオンからオフとなり、前記差分電圧検出回路（８）において前記差分電圧が前記所定の電圧以上であることが検出されると、該検出結果を受けて、前記第１のスイッチ素子（１０）と前記第２のスイッチ素子（１２）をオフに設定する制御を行う第１、第２の駆動回路（第１、第２の遅延機能付き駆動回路９、１１）を備えている。さらに、スイッチ（６）の他端と、第２のスイッチ素子（１２）の一端の間に負荷の短絡などの過電流保護のためのヒューズ（７）を備えた構成とされる。 According to one of the preferred embodiments of the present invention, the DC power supply includes a switch (6) having one end connected to one end of the DC power source (1), and one end and the other end connected to one end and the other end of the load, respectively. The first switching element (C2) connected between the other end of the DC power source (1) and the other end of the first capacitor (C2). 10), a second switch element (12) and a first resistor (R7) inserted in parallel between the other end of the switch (6) and the one end of the first capacitor (C2). ), The one end of the DC power supply (1), and the voltage difference between the connection points of the first resistor (R7) and the second switch element (12) is equal to or higher than a predetermined voltage. When the differential voltage detection circuit (8) for detecting whether or not the switch (6) is turned on When the differential voltage detection circuit (8) detects that the differential voltage is equal to or lower than a predetermined voltage, the first switch element (10) and the first switch are received in response to the detection result. Each of the two switch elements (12) is turned on, the switch (6) is turned from on to off, and when the differential voltage detection circuit (8) detects that the differential voltage is equal to or higher than the predetermined voltage, In response to the detection result, first and second drive circuits (first and second delays) for performing control to turn off the first switch element (10) and the second switch element (12). A drive circuit with functions 9, 11) is provided. Further, a fuse (7) for overcurrent protection such as a short circuit of a load is provided between the other end of the switch (6) and one end of the second switch element (12).

本発明の好ましい態様の１つによれば、第１、第２の駆動回路（第１、第２の遅延機能付き駆動回路９、１１）は、前記スイッチ（６）がオフ状態からオンとなり、前記差分電圧検出回路（８）において前記差分電圧が前記所定の電圧以下であると検出されると、該検出結果を受けて、それぞれ、第１の遅延時間と第２の遅延時間を設けて、前記第１のスイッチ素子（１０）と前記第２のスイッチ素子（１２）をオフからオンとする。前記第２の遅延時間は、前記第１の遅延時間よりも長い。本発明の好ましい態様の１つによれば、第１、第２の駆動回路（第１、第２の遅延機能付き駆動回路９、１１）は、前記スイッチ（６）がオン状態からオフしたときに、前記差分電圧検出回路（８）において前記差分電圧が前記所定の電圧以上であると検出されると、該検出結果を受けて、それぞれ、前記第１のスイッチ素子（１０）と前記第２のスイッチ素子（１２）をオンからオフとする。 According to one of the preferred embodiments of the present invention, the first and second drive circuits (first and second drive circuits 9 and 11 with a delay function) are switched on from the off state. When the differential voltage detection circuit (8) detects that the differential voltage is equal to or lower than the predetermined voltage, the detection result is received, and a first delay time and a second delay time are provided, respectively. The first switch element (10) and the second switch element (12) are turned on from off. The second delay time is longer than the first delay time. According to one of the preferred embodiments of the present invention, the first and second drive circuits (first and second drive circuits with delay function 9 and 11) are turned off when the switch (6) is turned off. When the differential voltage detection circuit (8) detects that the differential voltage is greater than or equal to the predetermined voltage, the detection result is received, and the first switch element (10) and the second switch element are respectively received. The switch element (12) is turned from on to off.

本発明の好ましい態様の１つによれば、第１のスイッチ素子（１０）がオンした後、前記第１の抵抗（Ｒ７）による平滑用の第１のコンデンサ（Ｃ２）の充電が完了後に、第２のスイッチ素子（１２）がオンするように第２の駆動回路（１１）の第２の遅延時間を設定することで、スイッチ（６）のオン後、第１のスイッチ素子（１０）がオンし、その後、第２のスイッチ素子（１２）がオンすることとなり、スイッチ（６）と同時に第１のスイッチ素子（１０）及び第２のスイッチ素子（１２）がオンすることはない。 According to one of the preferred embodiments of the present invention, after the first switch element (10) is turned on, after the first capacitor (C2) for smoothing by the first resistor (R7) is completely charged, By setting the second delay time of the second drive circuit (11) so that the second switch element (12) is turned on, the first switch element (10) is turned on after the switch (6) is turned on. After that, the second switch element (12) is turned on, and the first switch element (10) and the second switch element (12) are not turned on simultaneously with the switch (6).

本発明の好ましい態様の１つによれば、スイッチ（６）のオフ時に、負荷（５）への給電パスをハイインピーダンスとし、スイッチ（６）のオフ後の短い時間での再オン時における突入電流を抑制することができる。 According to one of the preferred embodiments of the present invention, when the switch (6) is turned off, the power supply path to the load (5) is set to high impedance, and the switch (6) is turned on again in a short time after the switch (6) is turned off. Current can be suppressed.

本発明の好ましい態様の１つにおいて、差分電圧検出回路（８）は、前記直流電源（１）の一端に第１端子が接続された第１のトランジスタ（Ｑ３）と、前記第１の抵抗（Ｒ７）と前記第２のスイッチ素子（１２）の前記スイッチ（６）側の接続ノードに一端が接続された第１のダイオード（Ｄ３）と、前記第１のトランジスタ（Ｑ３）の制御端子（ベース）と前記第１のダイオード（Ｄ３）の他端との間に直列形態に接続された、第２のダイオード（Ｄ２）と第２の抵抗（Ｒ１３）、又は、第２のダイオード（Ｄ２）を備えた構成としてもよい。 In one preferred embodiment of the present invention, the differential voltage detection circuit (8) includes a first transistor (Q3) having a first terminal connected to one end of the DC power supply (1), and the first resistor ( R7) and a first diode (D3) having one end connected to a connection node on the switch (6) side of the second switch element (12), and a control terminal (base) of the first transistor (Q3) ) And the other end of the first diode (D3), a second diode (D2) and a second resistor (R13) or a second diode (D2) connected in series. It is good also as a structure provided.

本発明の好ましい態様の１つにおいて、第１の駆動回路（遅延機能付き駆動回路９）は、前記差分電圧検出回路（８）の前記第１のトランジスタ（Ｑ３）の第２端子（コレクタ）と前記直流電源（１）の他端（負極）間に接続される第３、第４の抵抗（Ｒ９、Ｒ１０）からなる第１の分圧抵抗と、前記第１のスイッチ素子（１０）の制御端子と前記直流電源（１）の他端（負極）の間に一端が接続され、前記第１の分圧抵抗の分圧電圧を制御端子に受ける第２のトランジスタ（Ｑ４）と、前記第１のスイッチ素子（１０）の制御端子と前記直流電源（１）の他端（負極）の間に並列に接続された第５の抵抗（Ｒ１１）と第２のコンデンサ（Ｃ３）と、前記差分電圧検出回路（８）の前記第１のダイオード（Ｄ３）の他端と前記第１のスイッチ素子（１０）の制御端子の間に接続された第６の抵抗（Ｒ１２）と、を備えた構成としてもよい。 In one preferred aspect of the present invention, the first drive circuit (drive circuit 9 with a delay function) includes a second terminal (collector) of the first transistor (Q3) of the differential voltage detection circuit (8). Control of the 1st voltage dividing resistor which consists of the 3rd and 4th resistance (R9, R10) connected between the other ends (negative electrode) of the DC power supply (1), and the 1st switch element (10) A second transistor (Q4) having one end connected between the terminal and the other end (negative electrode) of the DC power source (1) and receiving a divided voltage of the first voltage dividing resistor at a control terminal; A fifth resistor (R11) and a second capacitor (C3) connected in parallel between the control terminal of the switch element (10) and the other end (negative electrode) of the DC power supply (1), and the differential voltage The other end of the first diode (D3) of the detection circuit (8) and the first switch It is good also as a structure provided with the 6th resistance (R12) connected between the control terminals of an element (10).

本発明の好ましい態様の１つにおいて、前記第２の駆動回路（遅延機能付き駆動回路１１）は、前記差分電圧検出回路（８）の前記第１のトランジスタ（Ｑ３）の第２端子と前記直流電源（１）の他端（負極）間に接続される発光ダイオード（１３ａ）と、前記第１の抵抗（Ｒ７）と前記第２のスイッチ素子（１２）の前記スイッチ（６）側の接続ノードと前記第２のスイッチ素子（１２）の制御端子との間に並列に接続された、フォトトランジスタ（１３ｂ）と、第３のコンデンサ（Ｃ１）と、第７の抵抗（Ｒ５）と、前記第２のスイッチ素子（１２）の制御端子と、前記第１のスイッチ素子（１０）と前記第１のコンデンサ（Ｃ２）の他端の接続ノード間に接続された第８の抵抗（Ｒ６）と、を備えた構成としてもよい。 In a preferred aspect of the present invention, the second drive circuit (drive circuit with delay function 11) includes a second terminal of the first transistor (Q3) of the differential voltage detection circuit (8) and the direct current. A light emitting diode (13a) connected between the other ends (negative electrode) of the power supply (1), a connection node on the switch (6) side of the first resistor (R7) and the second switch element (12) And a control terminal of the second switch element (12) connected in parallel, a phototransistor (13b), a third capacitor (C1), a seventh resistor (R5), and the first resistor A second switching element (12), an eighth resistor (R6) connected between the first switching element (10) and the connection node at the other end of the first capacitor (C2); It is good also as a structure provided with.

本発明の一実施形態において、前記第１のスイッチ素子（１０）は、前記平滑用の第１のコンデンサ（Ｃ２）の他端と前記直流電源（１）の他端（負極）間に接続されたＭＯＳトランジスタ（Ｑ５）、又は、第３のダイオード（Ｄ４）とＭＯＳトランジスタ（Ｑ５）の直列回路を備えた構成としてもよい。以下、実施形態について説明する。 In one embodiment of the present invention, the first switch element (10) is connected between the other end of the smoothing first capacitor (C2) and the other end (negative electrode) of the DC power supply (1). The MOS transistor (Q5) or a series circuit of the third diode (D4) and the MOS transistor (Q5) may be provided. Hereinafter, embodiments will be described.

＜基本構成＞
図１は、本発明の基本構成をブロック図で示したものである。図１を参照すると、直流電源１の正極側に配設されたスイッチ６及びヒューズ７の直列回路と、平滑用コンデンサ（電解コンデンサ）Ｃ２と、直流電源１の負極側と平滑用コンデンサ（電解コンデンサ）Ｃ２の負極端子間に設けられた第１のスイッチ素子１０と、スイッチ６とヒューズ７の直列回路の直流電源１に接続する側と反対側の一端と、平滑用コンデンサ（電解コンデンサ）Ｃ２の正極端子との間に接続され負荷５への突入電流を抑制する抵抗Ｒ７と、抵抗Ｒ７に並列に接続された第２のスイッチ素子１２と、直流電源１の正極電圧と、第２のスイッチ素子１２と抵抗Ｒ７の接続ノード（平滑用コンデンサＣ２、負荷５の正極側の電圧）の電圧の差分が、予め定められた所定の電圧以上であるか否かを検出する差分電圧検出回路８と、第１のスイッチ素子１０をオン・オフする第１の遅延機能付き駆動回路９と、第２のスイッチ素子１２をオン・オフする第２の遅延機能付き駆動回路１１と、を備えている。 <Basic configuration>
FIG. 1 is a block diagram showing the basic configuration of the present invention. Referring to FIG. 1, a series circuit of a switch 6 and a fuse 7 arranged on the positive electrode side of the DC power source 1, a smoothing capacitor (electrolytic capacitor) C2, and a negative electrode side of the DC power source 1 and a smoothing capacitor (electrolytic capacitor). ) The first switch element 10 provided between the negative terminals of C2, the one end of the series circuit of the switch 6 and the fuse 7 opposite to the side connected to the DC power source 1, and the smoothing capacitor (electrolytic capacitor) C2 A resistor R7 that is connected between the positive electrode terminal and suppresses an inrush current to the load 5, a second switch element 12 connected in parallel to the resistor R7, a positive voltage of the DC power source 1, and a second switch element A differential voltage detection circuit 8 for detecting whether or not a voltage difference between a connection node 12 of the resistor 12 and the resistor R7 (a voltage on the positive side of the smoothing capacitor C2 and the load 5) is equal to or higher than a predetermined voltage; It includes a first delay function drive circuit 9 for turning on and off the first switching element 10, a second delay function drive circuit 11 for turning on and off the second switching element 12, a.

スイッチ６のオン時、差分電圧検出回路８において、直流電源１の正極側の電圧と、第２のスイッチ素子１２と抵抗Ｒ７との接続点の電圧の差分電圧が、予め定められた所定の電圧以下であることを検出すると、当該検出に応答して、第１の遅延機能付き駆動回路９は、所定の遅延時間（時定数）を設けて第１のスイッチ素子１０をオンし、平滑用コンデンサＣ２と負荷５へ抵抗Ｒ７による電流制限を行いながら充電し、第２の遅延機能付き駆動回路１１は、当該検出に応答して所定の遅延時間（時定数）を設けて、平滑用コンデンサＣ２の充電完了後、第２のスイッチ素子１２をオンする。 When the switch 6 is turned on, in the differential voltage detection circuit 8, the differential voltage between the voltage on the positive side of the DC power source 1 and the voltage at the connection point between the second switch element 12 and the resistor R7 is a predetermined voltage. In response to the detection, the first delay function-equipped drive circuit 9 turns on the first switch element 10 with a predetermined delay time (time constant) in response to the detection, and the smoothing capacitor The C2 and the load 5 are charged while limiting the current by the resistor R7, and the second delay function drive circuit 11 provides a predetermined delay time (time constant) in response to the detection, and the smoothing capacitor C2 After charging is completed, the second switch element 12 is turned on.

スイッチ６がオフのとき、差分電圧検出回路８において、負荷５の電力消費に伴う直流電源１の正極電圧と、第２のスイッチ素子１２と抵抗Ｒ７との接続点の電圧の差分を検出し、該差分電圧が予め定められた所定値以上であることを検出すると、該検出に応答して、第１の遅延機能付き駆動回路９と第２の遅延機能付き駆動回路１１は、それぞれ、第１のスイッチ素子１０と第２のスイッチ素子１２をオフする。 When the switch 6 is off, the differential voltage detection circuit 8 detects the difference between the positive voltage of the DC power source 1 accompanying the power consumption of the load 5 and the voltage at the connection point between the second switch element 12 and the resistor R7. When it is detected that the differential voltage is equal to or greater than a predetermined value, the first delay function drive circuit 9 and the second delay function drive circuit 11 respond to the detection by the first delay function drive circuit 11 and the second delay function drive circuit 11, respectively. The switch element 10 and the second switch element 12 are turned off.

図２は、本発明の一実施形態の構成を示す図であり、図１の各ブロックを素子レベル（トランジスタレベル）で示したものである。 FIG. 2 is a diagram showing a configuration of an embodiment of the present invention, in which each block of FIG. 1 is shown at an element level (transistor level).

図２を参照すると、ｐｎｐ型バイポーラトランジスタＱ３、ダイオードＤ２、抵抗Ｒ１３、ダイオードＤ３は、図１の差分電圧検出回路８を構成している。バイポーラトランジスタＱ３のエミッタは直流電源１の一端（正極）とスイッチ６の一端の接続ノードに接続され、ベースはダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードは抵抗Ｒ１３を介してダイオードＤ３のカソードに接続されている。ダイオードＤ３のアノードは、ヒューズ７のスイッチ６に接続する側と反対側の一端に接続されている。 Referring to FIG. 2, the pnp bipolar transistor Q3, the diode D2, the resistor R13, and the diode D3 constitute the differential voltage detection circuit 8 of FIG. The emitter of the bipolar transistor Q3 is connected to a connection node between one end (positive electrode) of the DC power supply 1 and one end of the switch 6, and the base is connected to the anode of the diode D2. The cathode of the diode D2 is connected to the cathode of the diode D3 via the resistor R13. The anode of the diode D3 is connected to one end of the fuse 7 opposite to the side connected to the switch 6.

ｎｐｎ型バイポーラトランジスタＱ４とコンデンサＣ３と抵抗Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２は、図１の第１の遅延機能付き駆動回路９を構成している。抵抗Ｒ９の一端はバイポーラトランジスタＱ３のコレクタに接続され、抵抗Ｒ９の他端は抵抗Ｒ１０の一端とバイポーラトランジスタＱ４のベースの接続点に接続され、バイポーラトランジスタＱ４のコレクタ、抵抗Ｒ１１の一端、コンデンサＣ３の一端は、ｎチャネルＭＯＳＦＥＴＱ５のゲートに接続されるとともに、一端がダイオードＤ３のカソードに接続された抵抗Ｒ１２の他端に接続されており、抵抗Ｒ１０、バイポーラトランジスタＱ４、抵抗Ｒ１１の他端、コンデンサＣ３の他端、ＭＯＳＦＥＴＱ５のソースは共通接続され、直流電源１の負極に接続されている。 The npn-type bipolar transistor Q4, the capacitor C3, and the resistors R9, R10, R11, and R12 constitute the first drive circuit 9 with a delay function in FIG. One end of the resistor R9 is connected to the collector of the bipolar transistor Q3, and the other end of the resistor R9 is connected to a connection point between one end of the resistor R10 and the base of the bipolar transistor Q4. The collector of the bipolar transistor Q4, one end of the resistor R11, and the capacitor C3 Is connected to the gate of the n-channel MOSFET Q5 and one end is connected to the other end of the resistor R12 connected to the cathode of the diode D3. The other end of the resistor R10, the bipolar transistor Q4 and the resistor R11, The other end of the capacitor C3 and the source of the MOSFET Q5 are connected in common and connected to the negative electrode of the DC power supply 1.

フォトカプラ１３ａ、１３ｂ（発光ダイオード（ＬＥＤ：ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）１３ａとフォトトランジスタ１３ｂからなる）と、コンデンサＣ１と、抵抗Ｒ５、Ｒ６、Ｒ８は、第２の遅延機能付き駆動回路１１を構成している。抵抗Ｒ８の一端はバイポーラトランジスタＱ３のコレクタに接続され、抵抗Ｒ８の他端はＬＥＤ１３ａのアノードに接続され、ＬＥＤ１３ａのカソードは直流電源１の負極に接続されている。また、フォトトランジスタ１３ｂ、コンデンサＣ１、抵抗Ｒ５は、ヒューズ７とＭＯＳＦＥＴＱ２のソースと抵抗Ｒ７の一端の接続ノードと、ｐチャネルＭＯＳＦＥＴＱ２のゲート間に並列に接続されており、抵抗Ｒ６の一端はｐチャネルＭＯＳＦＥＴＱ２のゲートに接続され、他端はコンデンサＣ２の負極端子に接続されている。 The photocouplers 13a and 13b (consisting of a light emitting diode (LED) 13a and a phototransistor 13b), the capacitor C1, and the resistors R5, R6, and R8 constitute the second delay function driving circuit 11. Yes. One end of the resistor R8 is connected to the collector of the bipolar transistor Q3, the other end of the resistor R8 is connected to the anode of the LED 13a, and the cathode of the LED 13a is connected to the negative electrode of the DC power supply 1. The phototransistor 13b, the capacitor C1, and the resistor R5 are connected in parallel between the fuse 7, the source of the MOSFET Q2, a connection node of one end of the resistor R7, and the gate of the p-channel MOSFET Q2, and one end of the resistor R6 is The other end of the p-channel MOSFET Q2 is connected to the negative terminal of the capacitor C2.

ｎチャネルＭＯＳＦＥＴＱ５とダイオードＤ４は、図１の第１のスイッチ素子１０に対応し、ダイオードＤ４は、ｎチャネルＭＯＳＦＥＴＱ５のソース・ドレイン間の寄生ダイオードによる直流電源１の負極側から負荷５への流れ込みを防止するためのものであり、装置により、該電流が流れない場合は、不要となる。ダイオードＤ４のアノードは抵抗Ｒ６のｐチャネルＭＯＳＦＥＴＱ２に接続される側と反対側の他端と平滑用コンデンサＣ２の負極側との接続ノードに接続され、カソードは、ｎチャネルＭＯＳＦＥＴＱ５のドレインに接続されている。 The n-channel MOSFET Q5 and the diode D4 correspond to the first switch element 10 in FIG. 1, and the diode D4 is connected to the load 5 from the negative side of the DC power supply 1 by the parasitic diode between the source and drain of the n-channel MOSFET Q5. This is to prevent inflow, and is unnecessary when the current does not flow depending on the device. The anode of the diode D4 is connected to a connection node between the other end of the resistor R6 opposite to the side connected to the p-channel MOSFET Q2 and the negative side of the smoothing capacitor C2, and the cathode is connected to the drain of the n-channel MOSFET Q5. Has been.

ｐチャネルＭＯＳＦＥＴＱ２は、図１の第２のスイッチ素子１２に対応し、ソースとドレイン間には抵抗Ｒ７が接続されている。 The p-channel MOSFET Q2 corresponds to the second switch element 12 in FIG. 1, and a resistor R7 is connected between the source and drain.

＜実施形態の動作＞
次に、スイッチ６のオン・オフによるＭＯＳＦＥＴＱ２、Ｑ５のオン・オフのタイミングの動作と、平滑用コンデンサＣ２と負荷５への突入電流の動作について以下に説明する。 <Operation of Embodiment>
Next, the operation of the on / off timing of the MOSFETs Q2 and Q5 by the on / off of the switch 6 and the operation of the inrush current to the smoothing capacitor C2 and the load 5 will be described below.

＜スイッチがオフ状態＞
スイッチ６がオフの時、平滑用のコンデンサＣ２及び負荷５へは、直流電源１から給電されないため、ダイオードＤ３のアノード電圧は０Ｖとなり、差分電圧検出回路８のバイポーラトランジスタＱ３には、ダイオードＤ２、抵抗Ｒ１３、Ｒ１２、Ｒ１１を介して、ベース電流が流れオンする。 <Switch is off>
When the switch 6 is off, the smoothing capacitor C2 and the load 5 are not supplied with power from the DC power supply 1, so that the anode voltage of the diode D3 is 0V, and the bipolar transistor Q3 of the differential voltage detection circuit 8 includes the diode D2, A base current flows through the resistors R13, R12, and R11 and turns on.

バイポーラトランジスタＱ３のオンにより、第１の遅延機能付き駆動回路９では、バイポーラトランジスタＱ４のベースに、直流電源電圧を抵抗Ｒ９、Ｒ１０で分圧した電圧が印加され、バイポーラトランジスタＱ４はオンとなる。 When the bipolar transistor Q3 is turned on, in the first drive circuit 9 with a delay function, a voltage obtained by dividing the DC power supply voltage by the resistors R9 and R10 is applied to the base of the bipolar transistor Q4, and the bipolar transistor Q4 is turned on.

バイポーラトランジスタＱ４がオンとなると、バイポーラトランジスタＱ４のコレクタに接続するｎチャネルＭＯＳＦＥＴＱ５のゲートと、バイポーラトランジスタＱ４のエミッタに接続するｎチャネルＭＯＳＦＥＴＱ５のソースとの間が電気的に短絡され、ｎチャネルＭＯＳＦＥＴＱ５のゲート−ソース間電圧はｎチャネルＭＯＳＦＥＴＱ５の閾値電圧以下となり、ｎチャネルＭＯＳＦＥＴＱ５はオフとなる。 When the bipolar transistor Q4 is turned on, the gate of the n-channel MOSFET Q5 connected to the collector of the bipolar transistor Q4 and the source of the n-channel MOSFET Q5 connected to the emitter of the bipolar transistor Q4 are electrically short-circuited. The gate-source voltage of MOSFET Q5 is equal to or lower than the threshold voltage of n-channel MOSFET Q5, and n-channel MOSFET Q5 is turned off.

したがって、スイッチ６がオフの時は、ｎチャネルＭＯＳＦＥＴＱ５はオフとなり、平滑用のコンデンサＣ２と負荷５は、直流電源１からハイインピーダンスで切り離されることになる。なお、バイポーラトランジスタＱ３のオンにより、第２の遅延機能付き駆動回路１１では、フォトカプラ１３ａ、１３ｂがオンし、ｐチャネルＭＯＳＦＥＴＱ２（第２のスイッチ素子１２）がオフする。ＬＥＤ１３ａが発光し、フォトダイオード１３ｂで受光し、オン電流が流れ（導通し）、ｐチャネルＭＯＳＦＥＴＱ２のゲート・ソース間電圧は、閾値電圧以下となり、オフする。 Therefore, when the switch 6 is off, the n-channel MOSFET Q5 is off, and the smoothing capacitor C2 and the load 5 are disconnected from the DC power source 1 with high impedance. When the bipolar transistor Q3 is turned on, the photocouplers 13a and 13b are turned on and the p-channel MOSFET Q2 (second switch element 12) is turned off in the second drive circuit 11 with a delay function. The LED 13a emits light, is received by the photodiode 13b, an on-current flows (conducts), and the gate-source voltage of the p-channel MOSFET Q2 becomes equal to or lower than the threshold voltage and is turned off.

＜スイッチをオフからオン＞
次にスイッチ６をオフからオンにすると、直流電源１の正極と、ダイオードＤ３のアノードは、同電位となるため、差分電圧検出回路８では、バイポーラトランジスタＱ３のベース−エミッタ間電圧ＶＢＥと、ダイオードＤ２の順方向電圧ＶＦ、抵抗Ｒ１３の電圧降下の和が、ダイオードＤ３の順方向電圧ＶＦにクランプされる。このため、バイポーラトランジスタＱ３はオフする。 <Switch from off to on>
Next, when the switch 6 is turned from OFF to ON, the positive electrode of the DC power supply 1 and the anode of the diode D3 are at the same potential. Therefore, in the differential voltage detection circuit 8, the base-emitter voltage VBE of the bipolar transistor Q3 and the diode The sum of the forward voltage VF of D2 and the voltage drop of the resistor R13 is clamped to the forward voltage VF of the diode D3. For this reason, the bipolar transistor Q3 is turned off.

バイポーラトランジスタＱ３のオフにより、第１の遅延機能付き駆動回路９では、バイポーラトランジスタＱ４がオフし、第２の遅延機能付き駆動回路１１では、フォトカプラ１３ａ、１３ｂがオフする（ＬＥＤ１３ａに電流が流れず、発光しないため、フォトトランジスタ１３ｂはオンしない）。 When the bipolar transistor Q3 is turned off, the bipolar transistor Q4 is turned off in the first drive circuit 9 with a delay function, and the photocouplers 13a and 13b are turned off in the second drive circuit 11 with a delay function (current flows through the LED 13a). The phototransistor 13b is not turned on because no light is emitted.

バイポーラトランジスタＱ３のオフにより、第１の遅延機能付き駆動回路９では、ダイオードＤ３、抵抗Ｒ１２を介して、ｎチャネルＭＯＳＦＦＥＴＱ５のゲート・ソース間に接続されているコンデンサＣ３を充電し、予め定められた所定時間（遅延時間）経過後、ｎチャネルＭＯＳＦＥＴＱ５のゲート・ソース間電圧が、閾値電圧以上になると、ｎチャネルＭＯＳＦＥＴＱ５はオンする。コンデンサＣ３の充電によるｎチャネルＭＯＳＦＥＴＱ５がオンするまでの遅延時間を、スイッチ６のチャタリング時間（安定するまで接点がオン・オフを繰り返す）以上に設定することで、スイッチ６の溶着を防ぐことが可能となる。 When the bipolar transistor Q3 is turned off, the drive circuit 9 with the first delay function charges the capacitor C3 connected between the gate and the source of the n-channel MOSFFET Q5 via the diode D3 and the resistor R12. When the gate-source voltage of the n-channel MOSFET Q5 becomes equal to or higher than the threshold voltage after a predetermined time (delay time) has elapsed, the n-channel MOSFET Q5 is turned on. By setting the delay time until the n-channel MOSFET Q5 is turned on due to the charging of the capacitor C3 to be longer than the chattering time of the switch 6 (the contact is repeatedly turned on and off until stable), the welding of the switch 6 can be prevented. It becomes possible.

さらに、第２の遅延機能付き駆動回路１１のフォトカプラ１３ｂはオフしているため、ｎチャネルＭＯＳＦＥＴＱ５のオンにより、ｐチャネルＭＯＳＦＥＴＱ２のゲートに接続しているコンデンサＣ１を、抵抗Ｒ６を介して充電を開始するが、ｐチャネルＭＯＳＦＥＴＱ２のゲート−ソース間電圧（絶対値）が閾値電圧（絶対値）以下のため、ｐチャネルＭＯＳＦＥＴＱ２はオフのままとなり、平滑用コンデンサＣ２と負荷５は、抵抗Ｒ７を介して充電される。 Furthermore, since the photocoupler 13b of the drive circuit 11 with the second delay function is turned off, the capacitor C1 connected to the gate of the p-channel MOSFET Q2 is turned on via the resistor R6 when the n-channel MOSFET Q5 is turned on. Charging is started, but since the gate-source voltage (absolute value) of the p-channel MOSFET Q2 is equal to or lower than the threshold voltage (absolute value), the p-channel MOSFET Q2 remains off, and the smoothing capacitor C2 and the load 5 It is charged via a resistor R7.

その後、予め定められた所定時間経過後、ｐチャネルＭＯＳＦＥＴＱ２のゲート・ソース間電圧（絶対値）は、コンデンサＣ１の充電により閾値電圧（絶対値）以上となり、ｐチャネルＭＯＳＦＥＴＱ２はオンする。 Thereafter, after a predetermined time has elapsed, the gate-source voltage (absolute value) of the p-channel MOSFET Q2 becomes equal to or higher than the threshold voltage (absolute value) by charging the capacitor C1, and the p-channel MOSFET Q2 is turned on.

コンデンサＣ１の充電によるｐチャネルＭＯＳＦＥＴＱ２がオンまでの遅延時間を、抵抗Ｒ７を介しての平滑用コンデンサＣ２及び負荷５への充電が完了する時間以上に設定することで、ｐチャネルＭＯＳＦＥＴＱ２がオフからオンとなった時に流れる突入電流を少なくすることができる。 By setting the delay time until the p-channel MOSFET Q2 is turned on due to the charging of the capacitor C1 to be longer than the time for completing the charging of the smoothing capacitor C2 and the load 5 via the resistor R7, the p-channel MOSFET Q2 is turned off. The inrush current that flows when the power is turned on can be reduced.

以上から、スイッチ６をオフ状態からオンにすると、ｎチャネルＭＯＳＦＥＴＱ５がオンし、平滑用コンデンサＣ２と負荷５に対して、抵抗Ｒ７を介して充電電流が流れ、平滑用コンデンサＣ２の充電が完了後に、ｐチャネルＭＯＳＦＥＴＱ２がオンとなる。 From the above, when the switch 6 is turned on from the off state, the n-channel MOSFET Q5 is turned on, a charging current flows through the resistor R7 to the smoothing capacitor C2 and the load 5, and charging of the smoothing capacitor C2 is completed. Later, the p-channel MOSFET Q2 is turned on.

＜スイッチをオンからオフ＞
次に、スイッチ６をオンからオフにすると、直流電源１からの給電が断たれ、負荷５の電力消費により、平滑用コンデンサＣ２の端子間電圧が低下し、ダイオードＤ３のアノード電圧も低下することで、直流電源１の正極電圧とダイオードＤ３のアノード電圧の差が徐々に大きくなる。 <Switch from on to off>
Next, when the switch 6 is turned off from on, the power supply from the DC power source 1 is cut off, and due to the power consumption of the load 5, the voltage across the terminals of the smoothing capacitor C2 decreases and the anode voltage of the diode D3 also decreases. Thus, the difference between the positive voltage of the DC power supply 1 and the anode voltage of the diode D3 gradually increases.

差分電圧検出回路８において、ダイオードＤ３のカソード電圧が低くなることにより、バイポーラトランジスタＱ３、ダイオードＤ２、抵抗Ｒ１３、Ｒ１２を介して流れるベース電流が増加し、バイポーラトランジスタＱ３はオンする。 In the differential voltage detection circuit 8, when the cathode voltage of the diode D3 becomes low, the base current flowing through the bipolar transistor Q3, the diode D2, and the resistors R13 and R12 increases, and the bipolar transistor Q3 is turned on.

差分電圧検出回路８のバイポーラトランジスタＱ３のオンにより、第１の遅延機能付き駆動回路９では、バイポーラトランジスタＱ４がオンし、コンデンサＣ３を放電させ、ｎチャネルＭＯＳＦＥＴＱ５はゲート電圧の低下により、オフする。 When the bipolar transistor Q3 of the differential voltage detection circuit 8 is turned on, in the first drive circuit 9 with a delay function, the bipolar transistor Q4 is turned on, the capacitor C3 is discharged, and the n-channel MOSFET Q5 is turned off when the gate voltage is lowered. .

また、バイポーラトランジスタＱ３のオンにより、第２の遅延機能付き駆動回路１１では、フォトカプラ１３ａ、１３ｂがオンし、コンデンサＣ１を放電させるとともに、ｐチャネルＭＯＳＦＥＴＱ２のゲートの電位がソース電圧に対して閾値電圧（絶対値）以下となり、オフする。 When the bipolar transistor Q3 is turned on, the photocoupler 13a, 13b is turned on in the second drive circuit 11 with a delay function to discharge the capacitor C1, and the potential of the gate of the p-channel MOSFET Q2 is changed with respect to the source voltage. It becomes less than the threshold voltage (absolute value) and turns off.

差分電圧検出回路８の抵抗Ｒ１３は、バイポーラトランジスタＱ３をオンするときの直流電源１と負荷５への給電電圧の差分電圧を設定するために用いられ、抵抗値が小さいほど、差分電圧を小さく設定することができる。抵抗１３の抵抗値が０Ω（抵抗１３の両端を短絡：抵抗１３の削除）であれば、バイポーラトランジスタＱ３がオンする差分電圧は、バイポーラトランジスタＱ３のベース−エミッタ間電圧ＶＢＥと、ダイオードＤ２の順方向電圧ＶＦの和となり、２Ｖ以下とすることが可能となる。 The resistor R13 of the differential voltage detection circuit 8 is used to set the differential voltage between the power supply voltage to the DC power source 1 and the load 5 when the bipolar transistor Q3 is turned on. The smaller the resistance value, the smaller the differential voltage is set. can do. If the resistance value of the resistor 13 is 0Ω (short-circuits both ends of the resistor 13: the resistor 13 is deleted), the differential voltage for turning on the bipolar transistor Q3 is the order of the base-emitter voltage VBE of the bipolar transistor Q3 and the diode D2. It becomes the sum of the direction voltage VF, and can be 2 V or less.

検出可能な差分電圧が小さい場合、スイッチ６をオンからオフしたときに負荷５の電力消費によるダイオードＤ３のアノード電圧の低下を短い時間で検出し、ＭＯＳＦＥＴＱ５、Ｑ２をオフできることになる。 When the differential voltage that can be detected is small, a decrease in the anode voltage of the diode D3 due to power consumption of the load 5 can be detected in a short time when the switch 6 is turned off, and the MOSFETs Q5 and Q2 can be turned off.

＜スイッチを再度オン＞
その後、再度、スイッチ６をオンしても、前記したスイッチ６のオフからオンの動作と同じ動作となり、ｎチャネルＭＯＳＦＥＴＱ５がオンした後に、平滑用コンデンサＣ２及び負荷５への抵抗Ｒ７を介しての充電が行われ、当該充電完了後に、ｐチャネルＭＯＳＦＥＴＱ２がオンとなり、スイッチ６の短期間でのオン・オフに対して、平滑用コンデンサＣ２及び負荷５への過大な突入電流が流れることはない。 <Turn the switch on again>
After that, even if the switch 6 is turned on again, the operation is the same as the above-described operation of turning off the switch 6, and after the n-channel MOSFET Q5 is turned on, the smoothing capacitor C2 and the resistor R7 to the load 5 are used. After the charging is completed, the p-channel MOSFET Q2 is turned on, and an excessive inrush current to the smoothing capacitor C2 and the load 5 flows when the switch 6 is turned on / off in a short period of time. Absent.

すなわち、直流電源１と負荷５との接続を切り離すためのスイッチ６及びｎチャネルＭＯＳＦＥＴＱ５と、負荷５と平滑用コンデンサＣ２の突入電流制限用の抵抗Ｒ７と並列に接続したｐチャネルＭＯＳＦＥＴＱ２と、直流電源１と負荷５の差分電圧を検出する差分電圧検出回路８を設けることで、スイッチ６のオフ後に直流電源１の電圧と負荷５の電圧低下による差分電圧を検出し、ＭＯＳＦＥＴＱ２、Ｑ５を短時間でオフし、短い時間でのスイッチ６の再オンにおいても突入電流を抑制することができる。 That is, the switch 6 and the n-channel MOSFET Q5 for disconnecting the connection between the DC power source 1 and the load 5, the p-channel MOSFET Q2 connected in parallel with the load 5 and the inrush current limiting resistor R7 of the smoothing capacitor C2, By providing the differential voltage detection circuit 8 that detects the differential voltage between the DC power source 1 and the load 5, the voltage difference between the DC power source 1 and the load 5 is detected after the switch 6 is turned off, and the MOSFETs Q2 and Q5 are connected. The inrush current can be suppressed even when the switch 6 is turned off in a short time and the switch 6 is turned on again in a short time.

スイッチ６のオフにより、スイッチ６とｎチャネルＭＯＳＦＥＴＱ５により、負荷５とはハイインピーダンスで切り離されることになり、負荷５に人が触れた場合でも、電流が流れることはなく、感電は回避される。 When the switch 6 is turned off, the switch 6 and the n-channel MOSFET Q5 are separated from the load 5 by a high impedance, and even when a person touches the load 5, no current flows and an electric shock is avoided. .

また、ＭＯＳＦＥＴＱ５、Ｑ２のオフからオンにそれぞれ遅延時間を設けることで、スイッチ６のチャタリングや短時間でのオン・オフを繰り返し行ってもＭＯＳＦＥＴＱ５、Ｑ２がオンすることなく、スイッチ６のオン後の一定時間経過後に、ＭＯＳＦＥＴＱ５、Ｑ２がオンし、突入電流の抑制やスイッチ６の溶着を防ぐことができる。 Further, by providing a delay time for each of the MOSFETs Q5 and Q2 from off to on, even if the chattering of the switch 6 and the on / off of the switch 6 are repeated repeatedly, the MOSFET Q5 and Q2 are not turned on and the switch 6 is turned on. After a certain period of time has elapsed, the MOSFETs Q5 and Q2 are turned on, and the inrush current can be suppressed and the switch 6 can be prevented from being welded.

なお、図１、図２において、差分電圧検出回路８は、直流電源１の正極電圧と、抵抗Ｒ７と第２のスイッチ素子１２の一端（ｐチャネルＭＯＳＦＥＴＱ２のソース）の接続点（スイッチ６側の接続点）の電圧の差分電圧を検出しているが、直流電源１の正極電圧と、抵抗Ｒ７と第２のスイッチ素子１２の他端（ｐチャネルＭＯＳＦＥＴＱ２のドレイン）の接続点（平滑用コンデンサＣ２の正極端子との接続点）の電圧の差分電圧を検出する構成としてもよい。 1 and 2, the differential voltage detection circuit 8 includes a positive voltage of the DC power supply 1 and a connection point (switch 6 side) between the resistor R7 and one end of the second switch element 12 (source of the p-channel MOSFET Q2). Is detected, but the positive voltage of the DC power supply 1 and the connection point (smoothing for the drain of the p-channel MOSFET Q2) of the resistor R7 and the other end of the second switch element 12 are detected. It may be configured to detect the differential voltage of the voltage at the connection point with the positive terminal of the capacitor C2.

また上記実施形態において、トランジスタ（バイポーラトランジスタとＭＯＳＦＥＴ）の極性は一例を示したものであり、本発明において、トランジスタの種別、極性等は、実施形態の開示に限定されるものでないことは勿論である。 In the above embodiment, the polarity of the transistor (bipolar transistor and MOSFET) is an example. In the present invention, the type and polarity of the transistor are not limited to the disclosure of the embodiment. is there.

以下、上記特許文献２と上記実施形態との相違点について概説する。上記特許文献２においては、電源とは別にスイッチ手段をオン／オフ制御する制御手段（特許文献２図１のＣ）を具備しており、スイッチ１のオフによる制御手段Ｃの抵抗８、９による電圧レベルの低下を検出し、スイッチ４（リレー接点）の制御を行っており、電源内の平滑用コンデンサの端子間電圧ＶＣとは無関係の制御動作となっている。 Hereinafter, differences between the above-mentioned Patent Document 2 and the above-described embodiment will be outlined. In the above-mentioned Patent Document 2, a control means (C in FIG. 1 of Patent Document 2) that controls on / off of the switch means is provided separately from the power source, and is based on the resistances 8 and 9 of the control means C when the switch 1 is turned off. A drop in the voltage level is detected to control the switch 4 (relay contact), and the control operation is independent of the voltage VC between the terminals of the smoothing capacitor in the power supply.

本実施形態においては、差分電圧検出回路８は、スイッチ６がオフした時にスイッチ６の後段の電圧低下をスイッチ６の前段側の直流電源電圧との差分として検出を行い、差分電圧が予め定められた所定電圧以上になった時に、第１のスイッチ素子１０と第２のスイッチ素子１２をオフとすることで、スイッチ６の再オンにおいても突入電流を抑制している。本実施形態では、再オン時の突入電流を抑制するために、スイッチ６のオフ時における入力との相対的な差分電圧を検出している。特許文献２では、独立した電圧検出回路で絶対値としての電圧レベルを検出している。 In this embodiment, the differential voltage detection circuit 8 detects a voltage drop at the rear stage of the switch 6 as a difference from the DC power supply voltage at the front stage of the switch 6 when the switch 6 is turned off, and the differential voltage is determined in advance. When the voltage exceeds the predetermined voltage, the first switch element 10 and the second switch element 12 are turned off, so that the inrush current is suppressed even when the switch 6 is turned on again. In this embodiment, in order to suppress the inrush current at the time of re-on, a differential voltage relative to the input when the switch 6 is off is detected. In Patent Document 2, the voltage level as an absolute value is detected by an independent voltage detection circuit.

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 It should be noted that the disclosures of the above patent documents are incorporated herein by reference. Within the scope of the entire disclosure (including claims) of the present invention, the embodiment can be changed and adjusted based on the basic technical concept. Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.

１直流電源
２、２Ａ、２Ｂスイッチ（ブレーカ）
３基準電圧
４コンパレータまたはオペアンプ
５負荷
６スイッチ
７ヒューズ
８差分電圧検出回路
９第１の遅延機能付き駆動回路
１０第１のスイッチ素子
１１第２の遅延機能付き駆動回路
１２第２のスイッチ素子
１３ａ、１３ｂフォトカプラ
Ｃ１、Ｃ３コンデンサ
Ｃ２平滑用コンデンサ
Ｄ１、Ｄ２、Ｄ３ダイオード
Ｄ４逆流防止ダイオード
Ｑ１、Ｑ３、Ｑ４バイポーラトランジスタ
Ｑ２、Ｑ５ＭＯＳＦＥＴ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３抵抗
Ｒ７突入電流防止用抵抗
Ｒｓ検出抵抗
Ｚ１、Ｚ２インピーダンス 1 DC power supply 2, 2A, 2B switch (breaker)
3 Reference voltage 4 Comparator or operational amplifier 5 Load 6 Switch 7 Fuse 8 Differential voltage detection circuit 9 1st drive circuit 10 with delay function 1st switch element 11 2nd drive circuit 12 with delay function 2nd switch element 13a, 13b Photocoupler C1, C3 Capacitor C2 Smoothing capacitors D1, D2, D3 Diode D4 Backflow prevention diodes Q1, Q3, Q4 Bipolar transistors Q2, Q5 MOSFET
R1, R2, R3, R4, R5, R6, R8, R9, R10, R11, R12, R13 Resistor R7 Inrush current preventing resistor Rs Detecting resistor Z1, Z2 Impedance

Claims

A switch having one end connected to one end of a DC power supply;
A first capacitor for smoothing having one end and the other end connected to one end and the other end of the load;
A first switch element connected between the other end of the DC power source and the other end of the first capacitor;
A second switch element and a first resistor arranged in parallel between the other end of the switch and the one end of the first capacitor;
A differential voltage for detecting whether or not a differential voltage between the voltage at the one end of the DC power source and the voltage at the connection node of the second switch element and the first resistor is equal to or higher than a predetermined voltage. A detection circuit;
When on of said switch, said the difference voltage is detected to be below the predetermined voltage in the differential voltage detection circuit, and turns on the said first switching element a second switching element,
When the differential voltage detection circuit detects that the differential voltage is equal to or higher than the predetermined voltage when the switch is turned off, control is performed to turn off the first switch element and the second switch element. A drive circuit;
With
The differential voltage detection circuit is
A first transistor having a first terminal connected to the one end of the DC power supply;
A first diode having one end connected to a connection node on the switch side of the first resistor and the second switch element;
A series circuit of a second diode and a second resistor, or a second diode, connected between the control terminal of the first transistor and the other end of the first diode;
And that, that the power supply, characterized in that comprises a.

The drive circuit includes first and second drive circuits with a delay function that receive a detection result of the differential voltage detection circuit;
Said first delay function driving circuit and said second delay function drive circuit, wherein the switch is turned on from the off state, when the differential voltage at the differential voltage detection circuit is detected more than the predetermined voltage Providing a first delay time and a second delay time to turn the first switch element and the second switch element from off to on, respectively, and the second delay time is greater than the first delay time. The power supply device according to claim 1, wherein the power supply device is long.

Said first delay function driving circuit and said second delay function drive circuit, said switch when turned off from the on state, the differential voltage at the differential voltage detecting circuit is detected and the predetermined voltage or more The power supply device according to claim 2, wherein the first switch element and the second switch element are turned off from on.

3. The power supply device according to claim 2, wherein the second delay time corresponds to a time required to complete charging of the first capacitor via the first resistor.

5. The power supply device according to claim 2, wherein the first delay time is set to be equal to or longer than a chattering time of the switch.

The first delay function driving circuit includes a third resistor and a fourth resistor connected between the second terminal of the first transistor of the differential voltage detection circuit and the other end of the DC power supply. A first voltage dividing resistor comprising a resistor;
A second transistor connected between the control terminal of the first switch element and the other end of the DC power supply and receiving the divided voltage of the first voltage dividing resistor at the control terminal;
A fifth resistor and a second capacitor connected in parallel between the control terminal of the first switch element and the other end of the DC power supply;
A sixth resistor connected between the other end of the first diode of the differential voltage detection circuit and a control terminal of the first switch element;
The power supply device according to claim 2 , further comprising:

The second delay function drive circuit includes a light emitting diode connected between the second terminal of the first transistor of the differential voltage detection circuit and the other end of the DC power supply;
A phototransistor, a third capacitor, and a second capacitor connected in parallel between the first resistance, a connection node on the switch side of the second switch element, and a control terminal of the second switch element; 7 resistors,
A control terminal of the second switch element; an eighth resistor connected between connection nodes of the first switch element and the other end of the first capacitor;
The power supply device according to claim 2 , further comprising:

The first switch element includes:
MOS transistor,
Or
A series circuit of a MOS transistor and a third diode;
The second switch element is composed of MOS transistors, the power supply device according to any one of claims 1 to 7, characterized in that.

The power supply apparatus according to claim 6 , wherein the first and second transistors are bipolar transistors.