JP5654471B2 - ビア配線を作るための方法 - Google Patents
ビア配線を作るための方法 Download PDFInfo
- Publication number
- JP5654471B2 JP5654471B2 JP2011532042A JP2011532042A JP5654471B2 JP 5654471 B2 JP5654471 B2 JP 5654471B2 JP 2011532042 A JP2011532042 A JP 2011532042A JP 2011532042 A JP2011532042 A JP 2011532042A JP 5654471 B2 JP5654471 B2 JP 5654471B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- substrate
- etching
- upper side
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems ; Auxiliary parts of microstructural devices or systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00087—Holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
- H10W20/211—Through-semiconductor vias, e.g. TSVs
- H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
- H10W20/2125—Top-view shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0353—Holes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Micromachines (AREA)
Description
この発明は、基板の一方の側から他方の側への電気ビア配線を含む基板を製造するための方法に関する。
マイクロエレクトロニクスおよびマイクロ電気機械システム(microelectromechanical systems:MEMS)の分野では、さらにより一層小型化されたデバイスおよびより高度の機能性に向かう急速な発展が、実装能力および配線能力によって制限されている。
本願の目的のために、「基板」という用語は、エレクトロニクス、マイクロエレクトロニクス、およびMEMSの分野において一般にウェハと呼ばれるものを指すよう意図されている。基板は好ましくは、結晶シリコンといった結晶半導体材料を含む。しかしながら、これが限定を含まないことは明らかであるはずである。なぜなら、より一般的には、SixGe1-x(0≦x≦1)、または、これらの目的のためによく使用される任意の他の材料が使用可能なためである。基板は単結晶であってもよく、または、それは互いに積層された2つ以上の層を含んでいてもよい。これらの層はすべて半導体材料で作られてもよいが、1つ以上の層が絶縁体材料、誘電材料、金属、または金属合金で作られてもよく、それらは、堆積、成長、接合、またはそれらの組合せによって、基板に既に含まれていてもよい。たとえば、それは、いわゆるシリコン・オン・インシュレータ(silicon-on-insulator:SOI)基板であってもよい。1つ以上の層が、たとえばパッドまたはルーティングを形成する限定された横方向延在部を有していてもよい。さらに、基板またはその表面に、パッドおよび/または部品が既に含まれていてもよい。
ビアホール9の第1の縦方向部分11をエッチングするステップと、
ビアホール9の第2の縦方向部分12をエッチングするステップとを含み、それにより、第1の縦方向部分11および第2の縦方向部分12はともにビアホール9を実質的に形成する。言い換えると、ビアホール9を形成するためにエッチングされるべき基板3のごく一部が残されるまで、エッチングは続けられる。第1の縦方向部分11および第2の縦方向部分12のエッチングのため、ビアホール9の開口部24を規定する狭窄部23が形成される。その後、狭窄部23がエッチングマスクとして機能している状態でエッチングすることによってビアホール9が開けられる。すなわち、残された基板の一部がエッチングで除去される。
図5aに概略的に示すように、基板3の下側5に、傾斜側壁18を有する窪み28を形成するステップと、
図5bに概略的に示すように、異方性エッチングによって狭窄部23の下方傾斜壁20を形成するステップとを含み、下方傾斜壁20は、窪み28の傾斜壁18および第1の縦方向部分11の複製(replicas)であり、それにより、下方傾斜壁20と下側5との間に実質的に垂直の側壁が形成される。
Claims (15)
- 電子デバイス用の基板(3)の下側(5)から基板(3)を少なくとも部分的に通って基板(3)の上側(4)に向かうビアホール(9)を形成する方法であって、前記方法は、
実質的に垂直の側壁と、それに続く、ビアホール(9)に狭窄部(23)を形成するために狭まっている下方傾斜壁(20)とを含む、ビアホール(9)の第1の縦方向部分(11)をエッチングするステップと、
狭窄部(23)から基板の上側(4)に向かって横方向に外側に広がり再度狭まっている第1の側壁を含むように、前記狭窄部から上側(4)に向かってつながっている、ビアホール(9)の第2の縦方向部分(12)をエッチングするステップとを含み、
前記方法は、ビアホール(9)の第2の縦方向部分のエッチングの際、狭窄部(23)がエッチングマスクとして機能している状態での第2の縦方向部分のエッチングによってビアホール(9)を開けるさらなるステップを含み、それにより、上側(4)におけるビアホールの開口部の大きさおよび形状は本質的に、狭窄部(23)の大きさおよび形状に対応している、方法。 - ビアホール(9)の第2の縦方向部分のエッチングは、等方性エッチングを含む、請求項1に記載の方法。
- ビアホール(9)を開けるステップは、異方性エッチングを含む、請求項1または2に記載の方法。
- 異方性エッチングはイオンミリングを含み、それにより、基板(3)に当たるイオンまたは他の荷電粒子の一部が狭窄部(23)を通過して異方性エッチングに寄与する、請求項3に記載の方法。
- 基板(3)は、基板(3)の上側(4)に形成された2つ以上の異なる材料の個々の層を含む多層構造(8)を含み、ビアホール(9)の第2の縦方向部分(12)をエッチングするステップは、多層構造(8)の等方性エッチングを含む、請求項1に記載の方法。
- 基板(3)は、基板(3)の上側(4)に形成された2つ以上の異なる材料の個々の層を含む多層構造(8)を含み、ビアホール(9)を開けるステップは、多層構造(8)の異方性エッチングを含む、請求項5に記載の方法。
- 基板(3)はエッチング停止層(10)を含み、第2の縦方向部分(12)の長手方向におけるエッチングはエッチング停止層(10)によって停止され、開けるステップは、エッチング停止層(10)のエッチングを含む、請求項1〜5のいずれかに記載の方法。
- ビアホール(9)を開けるステップの前に、ビアホール(9)の少なくとも側壁を薄膜(27)で覆うステップをさらに含む、請求項5〜7のいずれかに記載の方法。
- ビアホール(9)の第1の縦方向部分をエッチングするステップは、
基板(3)の下側(5)に、傾斜壁(18)を有する窪み(28)を形成するステップと、
異方性エッチングによって狭窄部(23)の下方傾斜壁(20)を形成するステップとを含み、下方傾斜壁(20)は、窪み(28)の傾斜壁(18)と同じ傾斜を有し、それにより、下方傾斜壁(20)と下側(5)との間に実質的に垂直の側壁が形成される、請求項1に記載の方法。 - ビアホール(9)の断面形状は、上側(4)または下側(5)から見ると、細長く、好ましくは矩形である、上述の請求項のいずれかに記載の方法。
- 基板(3)の下側(5)から基板(3)を少なくとも部分的に通って基板(3)の上側(4)に向かうビア(7)を形成する方法であって、
請求項1〜10のいずれかに記載のビアホールを形成するステップと、
ビアホール(9)を通る導電経路を提供するために、ビアホール(9)を導電性材料で少なくとも部分的に充填するステップとを含む、方法。 - 請求項11に記載のビア(7)を形成する方法を含む、密封された空洞(30)を形成する方法であって、ビア(7)は、密封された空洞(30)と基板(3)の下側(5)との電気的接続を提供し、ビアは、空洞内に少なくとも部分的に位置する導電トレース(31)またはパッドまで開けられ、それにより、下側(5)から密封された空洞(30)まで電気的接続が形成される、方法。
- 電気デバイス用の基板(3)であって、基板(3)の下側(5)から基板(3)を少なくとも部分的に通って基板(3)の上側(4)に向かうビアホール(9)を含み、
基板(3)は、基板(3)の上側(4)に形成された2つ以上の異なる材料の個々の層を含む多層構造(8)を含み、
ビアホールは、多層構造(8)を通って延在し、
ビアホール(9)は、ビアホール(9)を通る導電経路を提供するために、導電性材料で少なくとも部分的に充填され、それによりビア配線(7)を形成しており、
前記基板は、
ビアホールが、実質的に垂直の側壁と、それに続く、ビアホール(9)に狭窄部(23)を形成するために狭まっている下方傾斜壁(20)とを含むこと、
ビアホール(9)が、上側(4)に向かって、かつ多層構造(8)内へと、狭窄部(23)から横方向に外側に広がり再度狭まっていること、および、
上側(4)におけるビアホールの開口部の大きさおよび形状は本質的に、狭窄部(23)の大きさおよび形状に対応していることを特徴とする、基板(3)。 - ビアホール(9)の断面形状は、上側(4)または下側(5)から見ると、好ましくは矩形である、請求項13に記載の基板(3)。
- ビアホールは、実質的に垂直の側壁(16)と下方傾斜壁(20)とを含む第1の縦方向部分(11)を含み、下方傾斜壁(20)は狭窄部(23)を形成するために先細になっており、実質的に垂直の側壁(16)は下側(5)から下方傾斜壁(20)まで延在している、請求項14に記載の基板(3)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0850036-5 | 2008-10-15 | ||
| SE0850036 | 2008-10-15 | ||
| PCT/SE2009/051175 WO2010044741A1 (en) | 2008-10-15 | 2009-10-15 | Method for making via interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012506144A JP2012506144A (ja) | 2012-03-08 |
| JP5654471B2 true JP5654471B2 (ja) | 2015-01-14 |
Family
ID=42106724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011532042A Active JP5654471B2 (ja) | 2008-10-15 | 2009-10-15 | ビア配線を作るための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8742588B2 (ja) |
| EP (1) | EP2338171B1 (ja) |
| JP (1) | JP5654471B2 (ja) |
| KR (1) | KR101655331B1 (ja) |
| CN (1) | CN102246299B (ja) |
| WO (1) | WO2010044741A1 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823323B2 (en) | 2009-04-16 | 2014-09-02 | Valence Technology, Inc. | Batteries, battery systems, battery submodules, battery operational methods, battery system operational methods, battery charging methods, and battery system charging methods |
| WO2011033516A1 (en) * | 2009-09-20 | 2011-03-24 | Viagan Ltd. | Wafer level packaging of electronic devices |
| US8513041B2 (en) * | 2009-11-30 | 2013-08-20 | Pixart Imaging Corporation | MEMS integrated chip and method for making same |
| EP2616771B8 (en) | 2010-09-18 | 2018-12-19 | Fairchild Semiconductor Corporation | Micromachined monolithic 6-axis inertial sensor |
| WO2012037492A2 (en) | 2010-09-18 | 2012-03-22 | Janusz Bryzek | Multi-die mems package |
| US9278845B2 (en) | 2010-09-18 | 2016-03-08 | Fairchild Semiconductor Corporation | MEMS multi-axis gyroscope Z-axis electrode structure |
| CN103221331B (zh) | 2010-09-18 | 2016-02-03 | 快捷半导体公司 | 用于微机电系统的密封封装 |
| WO2012037501A2 (en) | 2010-09-18 | 2012-03-22 | Cenk Acar | Flexure bearing to reduce quadrature for resonating micromachined devices |
| US9455354B2 (en) | 2010-09-18 | 2016-09-27 | Fairchild Semiconductor Corporation | Micromachined 3-axis accelerometer with a single proof-mass |
| WO2012040211A2 (en) | 2010-09-20 | 2012-03-29 | Fairchild Semiconductor Corporation | Microelectromechanical pressure sensor including reference capacitor |
| JP5733990B2 (ja) | 2011-01-12 | 2015-06-10 | キヤノン株式会社 | 半導体装置の製造方法 |
| EP2528089B1 (en) * | 2011-05-23 | 2014-03-05 | Alchimer | Method for forming a vertical electrical connection in a layered semiconductor structure |
| JP6088490B2 (ja) * | 2012-03-30 | 2017-03-01 | 株式会社日立製作所 | Memsデバイスおよびその製造方法 |
| US9488693B2 (en) | 2012-04-04 | 2016-11-08 | Fairchild Semiconductor Corporation | Self test of MEMS accelerometer with ASICS integrated capacitors |
| EP2647955B8 (en) | 2012-04-05 | 2018-12-19 | Fairchild Semiconductor Corporation | MEMS device quadrature phase shift cancellation |
| EP2647952B1 (en) | 2012-04-05 | 2017-11-15 | Fairchild Semiconductor Corporation | Mems device automatic-gain control loop for mechanical amplitude drive |
| KR102058489B1 (ko) | 2012-04-05 | 2019-12-23 | 페어차일드 세미컨덕터 코포레이션 | 멤스 장치 프론트 엔드 전하 증폭기 |
| US9625272B2 (en) | 2012-04-12 | 2017-04-18 | Fairchild Semiconductor Corporation | MEMS quadrature cancellation and signal demodulation |
| DE102013014881B4 (de) * | 2012-09-12 | 2023-05-04 | Fairchild Semiconductor Corporation | Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien |
| JP6300029B2 (ja) | 2014-01-27 | 2018-03-28 | ソニー株式会社 | 撮像素子、製造装置、製造方法 |
| US9899248B2 (en) * | 2014-12-03 | 2018-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor packages having through package vias |
| US10325853B2 (en) | 2014-12-03 | 2019-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor packages having through package vias |
| KR102117471B1 (ko) * | 2015-01-12 | 2020-06-01 | 삼성전기주식회사 | 음향 공진기 및 그 제조 방법 |
| US10121812B2 (en) | 2015-12-29 | 2018-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked substrate structure with inter-tier interconnection |
| US10410883B2 (en) | 2016-06-01 | 2019-09-10 | Corning Incorporated | Articles and methods of forming vias in substrates |
| US10794679B2 (en) | 2016-06-29 | 2020-10-06 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
| US10134657B2 (en) | 2016-06-29 | 2018-11-20 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
| US10580725B2 (en) | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
| US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
| US10854550B2 (en) * | 2017-09-28 | 2020-12-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method of manufacturing the same |
| CN115274616A (zh) | 2017-11-14 | 2022-11-01 | 台湾积体电路制造股份有限公司 | 通孔结构及其方法 |
| US12180108B2 (en) | 2017-12-19 | 2024-12-31 | Corning Incorporated | Methods for etching vias in glass-based articles employing positive charge organic molecules |
| US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
| US11652036B2 (en) * | 2018-04-02 | 2023-05-16 | Santa Clara | Via-trace structures |
| US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
| US12200875B2 (en) | 2018-09-20 | 2025-01-14 | Industrial Technology Research Institute | Copper metallization for through-glass vias on thin glass |
| US20200105646A1 (en) * | 2018-10-01 | 2020-04-02 | Nanya Technology Corporation | Semiconductor structure having through silicon via structure and method for forming the same |
| KR20250083587A (ko) | 2019-02-21 | 2025-06-10 | 코닝 인코포레이티드 | 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정 |
| WO2020180149A1 (ko) | 2019-03-07 | 2020-09-10 | 에스케이씨 주식회사 | 패키징 기판 및 이를 포함하는 반도체 장치 |
| EP3905315A4 (en) | 2019-03-07 | 2022-10-19 | Absolics Inc. | PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT |
| US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
| US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
| US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
| EP3916772A4 (en) | 2019-03-12 | 2023-04-05 | Absolics Inc. | PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT |
| ES2991528T3 (es) | 2019-08-23 | 2024-12-03 | Absolics Inc | Sustrato de embalaje y dispositivo semiconductor que comprende el mismo |
| CN111960376B (zh) * | 2020-07-21 | 2024-08-23 | 上海集成电路研发中心有限公司 | 一种mems支撑和电连接孔结构及制备方法 |
| JPWO2022097427A1 (ja) * | 2020-11-09 | 2022-05-12 | ||
| KR102950733B1 (ko) | 2021-05-10 | 2026-04-09 | 삼성전자주식회사 | 반도체 장치 |
| FR3138562A1 (fr) * | 2022-08-01 | 2024-02-02 | Stmicroelectronics (Grenoble 2) Sas | Boîtier de circuit integre |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4118523A (en) * | 1975-10-22 | 1978-10-03 | International Computers Limited | Production of semiconductor devices |
| JPH03102839A (ja) * | 1989-09-18 | 1991-04-30 | Fujitsu Ltd | 半導体装置 |
| JPH0482222A (ja) * | 1990-07-24 | 1992-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US5166097A (en) * | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
| JPH06310547A (ja) * | 1993-02-25 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3416468B2 (ja) * | 1997-06-20 | 2003-06-16 | キヤノン株式会社 | Si異方性エッチング方法、インクジェットヘッド、及びその製造方法 |
| JP3736607B2 (ja) * | 2000-01-21 | 2006-01-18 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2003078127A (ja) * | 2001-08-31 | 2003-03-14 | Kyocera Corp | 半導体装置およびその製造方法 |
| JP3998984B2 (ja) * | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
| JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| WO2003105207A1 (en) * | 2002-06-07 | 2003-12-18 | Oticon A/S | Feed-through process and amplifier with feed-through |
| JP4440554B2 (ja) * | 2002-09-24 | 2010-03-24 | 浜松ホトニクス株式会社 | 半導体装置 |
| JP2004128063A (ja) | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100541087B1 (ko) * | 2003-10-01 | 2006-01-10 | 삼성전기주식회사 | 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법 |
| JP4850392B2 (ja) * | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2005353997A (ja) * | 2004-06-14 | 2005-12-22 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| KR100765945B1 (ko) * | 2004-08-06 | 2007-10-10 | 가부시끼가이샤 아라이도 마테리아루 | 집합기판, 반도체소자 탑재부재, 반도체장치, 촬상장치,발광다이오드 구성부재, 및 발광다이오드 |
| US7598167B2 (en) | 2004-08-24 | 2009-10-06 | Micron Technology, Inc. | Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures |
| US7485967B2 (en) * | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
| JP4650117B2 (ja) * | 2005-06-21 | 2011-03-16 | パナソニック電工株式会社 | 半導体装置の製造方法 |
| US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
| JP2007067216A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法、回路基板およびその製造方法 |
| US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| JP2007242693A (ja) * | 2006-03-06 | 2007-09-20 | Canon Inc | 半導体装置およびその製造方法 |
| JP4795102B2 (ja) * | 2006-04-27 | 2011-10-19 | 株式会社フジクラ | 配線基板およびその製造方法 |
| JP5103854B2 (ja) * | 2006-10-02 | 2012-12-19 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| CN101785103B (zh) | 2007-07-05 | 2011-12-28 | Aac微技术有限公司 | 低阻抗晶圆穿孔 |
| JP2009277770A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
-
2009
- 2009-10-15 JP JP2011532042A patent/JP5654471B2/ja active Active
- 2009-10-15 WO PCT/SE2009/051175 patent/WO2010044741A1/en not_active Ceased
- 2009-10-15 CN CN200980150488.3A patent/CN102246299B/zh active Active
- 2009-10-15 KR KR1020117010931A patent/KR101655331B1/ko active Active
- 2009-10-15 US US13/124,003 patent/US8742588B2/en active Active
- 2009-10-15 EP EP09820847.3A patent/EP2338171B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110069877A (ko) | 2011-06-23 |
| US20110201197A1 (en) | 2011-08-18 |
| EP2338171A1 (en) | 2011-06-29 |
| JP2012506144A (ja) | 2012-03-08 |
| US8742588B2 (en) | 2014-06-03 |
| EP2338171A4 (en) | 2012-05-02 |
| KR101655331B1 (ko) | 2016-09-07 |
| EP2338171B1 (en) | 2015-09-23 |
| HK1163935A1 (en) | 2012-09-14 |
| CN102246299B (zh) | 2014-12-10 |
| WO2010044741A1 (en) | 2010-04-22 |
| CN102246299A (zh) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5654471B2 (ja) | ビア配線を作るための方法 | |
| JP5550076B2 (ja) | 低抵抗のウエハ貫通ビア | |
| JP4919087B2 (ja) | ビアに相互接続を形成する方法及び該相互接続を含むマイクロエレクトロニック・ワークピース | |
| US8476116B2 (en) | Reduction of etch microloading for through silicon vias | |
| CN1898150B (zh) | 容纳装置以及相应装置的方法 | |
| US5637539A (en) | Vacuum microelectronic devices with multiple planar electrodes | |
| EP2183770B1 (en) | Method of forming through-substrate vias and corresponding decvice | |
| CN1309019C (zh) | 在cmos匹配衬底上制造微电子机械开关的方法 | |
| CN1711210A (zh) | 集成结构及其制造方法 | |
| CN101312161A (zh) | 电子结构及其制造方法 | |
| EP1945562A2 (en) | Wafer level packaging process | |
| CN104241249A (zh) | 硅通孔互连结构及其制作方法 | |
| JP2009259876A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5460069B2 (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
| US9324613B2 (en) | Method for forming through substrate vias with tethers | |
| HK1163935B (en) | Method for making via interconnection | |
| JP2001284354A (ja) | 半導体装置の製造方法 | |
| US20230058681A1 (en) | Printed devices in cavities | |
| EP0646954A2 (en) | Low-defect one-step etching process | |
| CN117276187A (zh) | 半导体基板中硅通孔的制作方法 | |
| CN117276186A (zh) | 半导体基板中硅通孔的制作方法 | |
| TWI532122B (zh) | 製造多數薄晶片的方法以及用此方法製造的薄晶片 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| CN116419656A (zh) | 三轴磁传感器的制造方法 | |
| JPH04296030A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5654471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |