Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5654512B2 - 窒化物半導体装置 - Google Patents
[go: Go Back, main page]

JP5654512B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP5654512B2
JP5654512B2 JP2012069988A JP2012069988A JP5654512B2 JP 5654512 B2 JP5654512 B2 JP 5654512B2 JP 2012069988 A JP2012069988 A JP 2012069988A JP 2012069988 A JP2012069988 A JP 2012069988A JP 5654512 B2 JP5654512 B2 JP 5654512B2
Authority
JP
Japan
Prior art keywords
barrier layer
layer
source electrode
nitride semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012069988A
Other languages
English (en)
Other versions
JP2013201371A (ja
Inventor
雅彦 蔵口
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012069988A priority Critical patent/JP5654512B2/ja
Priority to US13/792,426 priority patent/US9105565B2/en
Publication of JP2013201371A publication Critical patent/JP2013201371A/ja
Application granted granted Critical
Publication of JP5654512B2 publication Critical patent/JP5654512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、窒化物半導体装置に関する。
半導体装置において、高耐圧、低オン抵抗を実現するには、高い臨界電界を有する材料を用いることが有効である。窒化物半導体は高い臨界電界強度を有することから、窒化物半導体を用いることにより高耐圧、低オン抵抗を実現する半導体装置が得られる。
窒化物半導体装置において、アバランシェ耐量を高くする方法として、ソース電極を基板に接続する方法や、そのほかｐ形ＧａＮ層を利用したり、２次元正孔ガスを発生する層構造を利用する方法がある。
特開２００８−１３５５７５号公報
本発明が解決しようとする課題は、アバランシェ耐量が高い窒化物半導体装置を提供することである。
実施形態の窒化物半導体装置は、下地層と、前記下地層の上に設けられ、窒化物半導体を含む半導体積層体と、前記半導体積層体の上に設けられ、前記半導体積層体に接するソース電極およびドレイン電極と、前記半導体積層体の上に設けられ、前記ソース電極と前記ドレイン電極とのあいだに設けられたゲート電極と、を備える。前記半導体積層体は、第１の障壁層と、第２の障壁層と、前記第１の障壁層と前記第２の障壁層とによって挟まれたキャリア走行層と、を有する。前記半導体積層体の前記ソース電極が設けられた領域では、前記第２の障壁層と前記キャリア走行層とが除去され、前記ソース電極の一部が前記第１の障壁層に接している。前記ソース電極の前記一部以外の前記ソース電極の一部は、前記第２の障壁層に接し、前記ドレイン電極は、前記第２の障壁層に接し、前記キャリア走行層内において、前記第１の障壁層側に発生する分極よりも前記第２の障壁層側に発生する分極の方が大きい。
第１実施形態に係る窒化物半導体装置の模式図であり、（ａ）は、平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における断面模式図である。 第１実施形態に係る窒化物半導体装置のゲート電極側のソース電極の拡大図である。 第１実施形態に係る窒化物半導体装置のバンド構造を説明する図である。 第２実施形態に係る窒化物半導体装置の断面模式図である。 第３実施形態に係る窒化物半導体装置の断面模式図である。
以下、図面を参照しつつ、実施形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
（第１実施形態）
図１は、第１実施形態に係る窒化物半導体装置の模式図であり、（ａ）は、平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における断面模式図である。
図１に表した第１実施形態に係る窒化物半導体装置１は、窒化物半導体装置１は、下地層（例えば、Ｓｉ基板１０）と、この下地層の上に設けられ、窒化物半導体を含む半導体積層体４５と、半導体積層体４５の上に設けられたソース電極１２０およびドレイン電極７０と、半導体積層体４５の上に設けられ、ソース電極１２０とドレイン電極７０とのあいだに設けられたゲート電極８０と、を備える。
半導体積層体４５は、第１の障壁層２０と、第２の障壁層４０と、第１の障壁層２０と第２の障壁層４０とによって挟まれたキャリア走行層３０と、を有する。
半導体積層体４５のソース電極１２０が設けられた領域４６では、第２の障壁層４０とキャリア走行層３０とが除去されている。ソース電極１２０の一部は、第１の障壁層２０に接している。ソース電極１２０の一部以外のソース電極１２０の一部は、第２の障壁層４０に接している。
Ｓｉ基板１０の主面に対して垂直な方向からみて、ソース電極１２０、ドレイン電極７０、およびゲート電極８０は、ストライプ状になっている。
窒化物半導体装置１では、Ｓｉ基板１０上にバッファ層１１が設けられている。バッファ層１１が設けられたことにより、Ｓｉ基板１０の格子定数とバッファ層１１上の窒化物半導体層の格子定数との差により生じる歪みが緩和される。
また、バッファ層１１には、格子定数差を緩和させるという役割のほか、Ｓｉ基板１０と電極との間の電位差以上の耐圧が要求される。バッファ層１１には、窒化物半導体装置１の耐圧に比例した膜厚が必要になる。例えば、窒化物半導体装置１が６００Ｖ耐圧の場合、バッファ層１１は、５μｍ程度の膜厚が必要になる。バッファ層１１は、ＡｌＮ上にＧａＮ／ＡｌＧａＮの超格子を含む。
バッファ層１１上にはＡｌＸＧａ１−ＸＮ層を含む第１の障壁層２０が設けられている。第１の障壁層２０上には、ＧａＮ層を含むキャリア走行層３０が設けられている。キャリア走行層３０は、ノンドープ層である。キャリア走行層３０上には、ＡｌＹＧａ１−ＹＮ層（Ｙ＞Ｘ）を含む第２の障壁層４０が設けられている。
第１の障壁層２０の膜厚は、例えば、２０ｎｍ以上２μｍ以下である。第１の障壁層２０の膜厚が上述した膜厚よりも小さくなった場合、キャリア走行層３０内に発生する電子がバッファ層１１側に漏れる可能性がある。このため、第１の障壁層２０の膜厚は上述した膜厚であることが望ましい。キャリア走行層３０の膜厚は、例えば５０ｎｍである。第２の障壁層４０の膜厚は、５ｎｍ以上４０ｎｍ以下である。
ＧａＮ層（キャリア走行層３０）とＡｌＸＧａ１−ＸＮ層（第２の障壁層４０）との格子定数差による歪みによる分極により、キャリア走行層３０内のキャリア走行層３０と第２の障壁層４０との界面付近には、二次元電子系３０ｅが形成される。すなわち、窒化物半導体装置１は、トランジスタのチャンネルを形成することができる。また、キャリア走行層３０内のキャリア走行層３０と第１の障壁層２０との界面付近には、二次元正孔系３０ｈが形成される。本明細書では、二次元電子系３０ｅに発生する電子を二次元電子ガス（two-dimensional electron gas：２ＤＥＧ）、二次元正孔系３０ｈに発生する正孔を二次元正孔ガス（two-dimensional hole gas：２ＤＨＧ）と称する場合がある。
第２の障壁層４０上には、ＳｉＮ膜を含む表面保護膜５０が設けられている。表面保護膜５０上には、ＳｉＮ膜、ＳｉＯ２膜、Ａｌ２Ｏ３膜、および各種Ｈｉｇｈ−ｋ（高誘電率）膜の群から選択される少なくとも一つを含むゲート絶縁膜６０が設けられている。
窒化物半導体装置１では、表面保護膜５０の一部と、この表面保護膜５０の一部の上のゲート絶縁膜６０と、が除去されている。この除去された場所にはドレイン電極７０が設けられている。ドレイン電極７０は、第２の障壁層４０に接触している。ドレイン電極７０は、二次元電子系３０ｅと電気的にオーミック接触している。
窒化物半導体装置１では、ドレイン電極７０が設けられている領域とは別の領域の表面保護膜５０の一部と、この表面保護膜５０の一部の下のキャリア走行層３０および第２の障壁層４０と、が除去されている。さらに、この表面保護膜５０の一部の下のキャリア走行層３０の表面の一部が除去されている。この除去された部分には、ゲート絶縁膜６０が設けられている。すなわち、ゲート絶縁膜６０は、キャリア走行層３０と第２の障壁層４０の界面位置からキャリア走行層３０側に突出するように形成されている。ゲート絶縁膜６０上にはゲート電極８０が設けられている。
窒化物半導体装置１では、ドレイン電極７０、ゲート電極８０のほか、ソース電極１２０が設けられている。ソース電極１２０が設けられた領域では、第２の障壁層４０と、キャリア走行層３０と、第１の障壁層２０の表面の一部と、が除去されている。ソース電極１２０は、第１のソース電極１００と第２のソース電極１１０とを含む。第１のソース電極１００の少なくとも一部は、第１の障壁層２０に接し、第２のソース電極１１０の少なくとも一部は、第２の障壁層４０に接している。第１のソース電極１００は、ｐ側電極あり、第２のソース電極１１０は、ｎ側電極である。
ソース電極１２０は、第２の障壁層４０に接する部分により、二次元電子系３０ｅとオーミック接触をしている。ソース電極１２０は、第１の障壁層２０に接する部分により、二次元正孔系３０ｈとオーミック接触をしている。
図２は、第１実施形態に係る窒化物半導体装置のゲート電極側のソース電極の拡大断面図である。
窒化物半導体装置１では、第２の障壁層４０とキャリア走行層３０を除去し、第１のソース電極１００を埋め込むことにより、第１のソース電極１００と二次元正孔系３０ｈとをオーミック接触させている。また、第２のソース電極１１０は第２の障壁層４０を介して、二次元電子系３０ｅとオーミック接触している。図２中のＬ１、Ｌ２、Ｗ１については後述する。
図３は、第１実施形態に係る窒化物半導体装置のバンド構造を説明するグラフ図である。
図３は、窒化物半導体装置１の垂直方向のバンド構造を計算により求めたものである。すなわち、図３の横軸は、第２の障壁層４０から第１の障壁層２０へ向かう深さを表し、縦軸はエネルギーを表している。図２の横軸と平行の方向には、第２の障壁層４０、キャリア走行層３０、および第１の障壁層２０のそれぞれの範囲が示されている。
図３に表したように、ＧａＮ層とＡｌＹＧａ１−ＹＮ層との格子定数差による歪みによる分極により、キャリア走行層３０内のキャリア走行層３０と第２の障壁層４０との界面近傍には、二次元電子系３０ｅが形成される。また、第１の障壁層２０とキャリア走行層３０との分極により、キャリア走行層３０内のキャリア走行層３０と第１の障壁層２０との界面近傍には、正孔（ホール）にとって、最もエネルギーの低い場所が発生する。このため、正孔が発生した場合、キャリア走行層３０内のキャリア走行層３０と第１の障壁層２０との界面近傍には、二次元正孔系３０ｈが形成される。
このように、窒化物半導体装置１では、ノンドープのキャリア走行層３０内に二次元電子系３０ｅと二次元正孔系３０ｈとを同時に発生させることができる。このため、窒化物半導体装置１では、ソース−ドレイン電極間に高電圧を印加し、耐圧限界直前にアバランシェ降伏が起こった場合、電子は二次元電子系３０ｅに、正孔は二次元正孔系３０ｈに注入される。
電子は、より電位の高いドレイン電極７０側に移動し、二次元電子系３０ｅとオーミック接触しているドレイン電極７０に吸収される。また、正孔は、より電位の低いソース電極１２０側に移動し、二次元正孔系３０ｈとオーミック接触しているソース電極１２０に吸収される。このため、キャリア走行層３０内でアバランシェ降伏により発生した電子と正孔は同じ層内の二次元電子系３０ｅと二次元正孔系３０ｈに吸収されるため、効率良くキャリアをキャリア走行層３０から排出することができる。
また、ノンドープのキャリア走行層３０内に二次元電子系３０ｅと二次元正孔系３０ｈとを同時に発生させることのできる窒化物半導体装置１では、二次元電子系３０ｅの移動度および二次元正孔系３０ｈの移動度が高くなる。このため、窒化物半導体装置１では、アバランシェ降伏により発生した電子とホールとを効率よく吸収することが可能になる。その結果、アバランシェ耐量の高い窒化物半導体装置が実現できる。
また、窒化物半導体装置１では、第１の障壁層２０と接し、二次元正孔系３０ｈとオーミック接触をしている第１のソース電極１００と、第２の障壁層４０と接し、二次元電子系３０ｅとオーミック接触をしている第２のソース電極１１０とで、それぞれの材料を分けることが望ましい。
例えば、第１のソース電極１００には、Ｎｉ、Ｐｔ、Ｐｄを含む材料を用いる。これにより、第１のソース電極１００と二次元正孔系３０ｈとの接触抵抗を下げることができる。第２のソース電極１１０には、Ｔｉ、Ａｌを含む材料を用いる。これにより、第２のソース電極１１０と二次元電子系３０ｅとの接触抵抗を下げることができる。その結果、窒化物半導体装置１がオン状態では、二次元電子系３０ｅにより低いオン抵抗が実現し、アバランシェ降伏が発生した場合は、二次元正孔系３０ｈを用いてソース電極１２０から効率よく正孔を引き抜くことができる。
また、第２のソース電極１１０は、ドレイン電極７０と同じ材料でもよい。同じ材料を用いることでより容易に第２のソース電極１１０およびドレイン電極７０を作製することができる。
窒化物半導体装置１では、二次元正孔系３０ｈは、アバランシェ降伏が発生した場合のみ発生すればよい。そのため、図３に示すように、第１の障壁層２０とキャリア走行層３０との界面における価電子帯のエネルギーは、エネルギーが零で示されるフェルミエネルギーより低い方が望ましい。また、オン抵抗を低くするためには、二次元電子系３０ｅのキャリア濃度は大きい方が望ましい。従って、キャリア走行層３０内では、第１の障壁層２０側に発生する分極よりも第２の障壁層４０側に発生する分極の方が大きいことが望ましい。
このため、ＧａＮとＡｌＧａＮで窒化物半導体層を構成する場合、第１の障壁層２０にＡｌＸＧａ１−ＸＮを用い、キャリア走行層３０にＧａＮを用い、第２の障壁層４０にＡｌＹＧａ１−ＹＮ層（Ｙ＞Ｘ）を用いることが望ましい。例えば、第１の障壁層２０にＸが０．１以下のＡｌ組成比のＡｌＧａＮ層を用い、第２の障壁層４０にＹが０．２以上のＡｌＧａＮ層を用いる。また、ＧａＮとＡｌＧａＮで窒化物半導体層を構成することにより、最も高品質な膜で窒化物半導体層を形成できるため、オン抵抗を低くすることができる。
また、半導体層をＧａＮ、ＡｌＧａＮで形成する必要はなく、例えば、ＩｎＡｌＮ層やＩｎＡｌＮとの混合物を用いてもよい。
また、窒化物半導体装置１では、キャリア走行層３０の膜厚は１００ｎｍ以下が望ましい。アバランシェ降伏によりキャリア走行層３０で発生したホールは同じキャリア走行層３０内の二次元正孔系３０ｈに吸収される。窒化物半導体装置１では、発生場所と吸収される場所が同じ層内であるため、効率よくホールをキャリア走行層３０から吐き出すことができる。キャリア走行層３０の膜厚が１００ｎｍより大きく、離れてしまうとその効果が小さくなる。従って、キャリア走行層３０の膜厚は、１００ｎｍ以下が望ましい。
また、第１の障壁層２０はその分極によって、図３に示されるようにバンド構造を全体的に持ち上げる役割を有する。窒化物半導体装置１では、ゲート電極８０の部分の第２の障壁層４０を除去し、除去した部分にゲート絶縁膜６０とゲート電極８０とを形成することにより、閾値電圧を上げる効果を持たせている。この閾値電圧を上げる効果も、キャリア走行層３０が１００ｎｍよりも大きくなると小さくなるため、キャリア走行層３０の膜厚は、１００ｎｍ以下であることが望ましい。
このように、窒化物半導体装置１では、キャリア走行層３０を１００ｎｍ以下にすることにより、閾値電圧を向上させ、アバランシェ耐量を高めた窒化物半導体装置を実現させている。また、閾値電圧を向上させることにより、ノーマリーオフ形でアバランシェ耐量が高い窒化物半導体装置が実現する。
また、窒化物半導体装置１では、第１の障壁層２０にＭｇやＣ等のアクセプタを導入し、第１の障壁層２０をｐ形にすることができる。この場合、二次元正孔系３０ｈの正孔濃度を高めることができ、その結果、アバランシェ耐量をより大きくすることもできる。
しかし、ＭｇやＣを活性化させることは難しく、また、アクセプタ等のキャリア走行層３０への拡散が懸念される。このため、第１実施形態では、第１の障壁層２０をノンドープ層にし、二次元正孔系３０ｈの移動度を高め、ノンドープの第１の障壁層２０にソース電極１２０の底部を接触させることにより、アバランシェ耐量を高くしている。
また、図２に表したように、第２の障壁層４０とキャリア走行層３０とが除去され第１の障壁層２０が表出した領域における第２の障壁層４０の表面から第１の障壁層２０の表面までの深さＬ２は、ソース電極の厚さＬ１より短い。
換言すれば、第１のソース電極１００の膜厚と第２のソース電極１１０の膜厚とをたし合わせた長さがＬ１であり、この長さＬ１は、第２の障壁層４０とキャリア走行層３０と第１の障壁層２０の表面の一部を除去した深さＬ２より長い。
また、第２の障壁層４０上に形成されている領域のソース電極１２０の厚み、すなわち第１のソース電極１００の膜厚と第２のソース電極１１０の膜厚とを足し合わせた長さは、Ｌ２より長い。これにより、第１の障壁層２０上に形成されている領域のソース電極１２０の厚みＬ１と、第２の障壁層４０上に形成されている領域のソース電極１２０の厚みとを同じ厚みで形成しても段切れを抑制でき、簡易な方法でアバランシェ耐量の高い窒化物半導体装置が容易に作製できる。
このように、ソース電極１２０が段差を生じても、段差部において、いわゆる段切れが起きにくくなる。その結果、ソース電極１２０は、二次元電子系３０ｅと二次元正孔系３０ｈとに同時にオーミック接触することができ、アバランシェ耐量の高い窒化物半導体装置が容易に作製できる。
例えば、キャリア走行層３０の膜厚は、５０ｎｍ、第２の障壁層４０の膜厚は、３０ｎｍ、Ｌ２は、１００ｎｍ、ソース電極１２０のＬ１は、２００ｎｍである。
また、ソース電極１２０の一部と第１の障壁層２０とが接する境界のソース電極１２０からドレイン電極７０に向かう方向における長さ（幅）Ｗ１は、Ｌ２よりも長い。深さＬ２を、第１のソース電極１００の底部１００ｂが第１の障壁層２０と接触する幅Ｗ１よりも小さくすることにより、第１のソース電極１００を容易に埋め込むことができる。二次元電子系１２と二次元正孔系１３に同時にオーミック接触することができ、アバランシェ耐量の高い窒化物半導体装置が容易に作製できる。
例えば、キャリア走行層３０の膜厚は、５０ｎｍ、第２の障壁層４０の膜厚は、３０ｎｍ、Ｌ２は、１００ｎｍ、第１のソース電極１００の底部１００ｂの幅Ｗ１は、２μｍである。
（第２実施形態）
図４は、第２実施形態に係る窒化物半導体装置の断面模式図である。
第２実施形態に係る窒化物半導体装置２は、ソース電極１２０の材質が１種類で形成されている点が、第１実施形態に係る窒化物半導体装置１と異なる点である。ソース電極１２０の材質を１種類にすることにより、より容易にソース電極１２０を作製することができる。
（第３実施形態）
図５は、第３実施形態に係る窒化物半導体装置の断面模式図である。
第３実施形態に係る窒化物半導体装置３は、ゲート部において、第２の障壁層２０とキャリア走行層３０とが除去されていない点が、第１実施形態に係る窒化物半導体装置１と異なる点である。
このように、実施形態においては、ゲート構造について、特に限定されない。例えば、ゲート構造は、リセス構造でもよく、リセス構造でなくてもよい。また、ゲート構造は、ゲート絶縁膜６０を有するＭＩＳ構造でもよく、半導体層とショットキー接続するショットキーゲート構造でもよい、また、ゲート構造は、ｐ形層とｎ形層を有するジャンクションゲートでもよい。また、表面保護膜５０を除去してもよい。
本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３ 窒化物半導体装置
１０ Ｓｉ基板
１１ バッファ層
２０ 第１の障壁層
３０ キャリア走行層
３０ｅ 二次元電子系
３０ｈ 二次元正孔系
４０ 第２の障壁層
４５ 半導体積層体
４６ 領域
５０ 表面保護膜
６０ ゲート絶縁膜
７０ ドレイン電極
８０ ゲート電極
１００ 第１のソース電極
１１０ 第２のソース電極
１２０ ソース電極

Claims (7)

  1. 下地層と、
    前記下地層の上に設けられ、窒化物半導体を含む半導体積層体と、
    前記半導体積層体の上に設けられ、前記半導体積層体に接するソース電極およびドレイン電極と、
    前記半導体積層体の上に設けられ、前記ソース電極と前記ドレイン電極とのあいだに設けられたゲート電極と、
    を備え、
    前記半導体積層体は、第１の障壁層と、第２の障壁層と、前記第１の障壁層と前記第２の障壁層とによって挟まれたキャリア走行層と、を有し、
    前記半導体積層体の前記ソース電極が設けられた領域では、前記第２の障壁層と前記キャリア走行層とが除去され、前記ソース電極の一部が前記第１の障壁層に接し、
    前記ソース電極の前記一部以外の前記ソース電極の一部は、前記第２の障壁層に接し、
    前記ドレイン電極は、前記第２の障壁層に接し、
    前記キャリア走行層内において、前記第１の障壁層側に発生する分極よりも前記第２の障壁層側に発生する分極の方が大きい窒化物半導体装置。
  2. 前記ソース電極は、前記第１の障壁層に接する第１のソース電極と、前記第２の障壁層に接する第２のソース電極と、を含む請求項１記載の窒化物半導体装置。
  3. 前記キャリア走行層は、ＧａＮを含み、
    前記第１の障壁層は、ＡｌＸＧａ１−ＸＮ（０＜Ｘ＜１）を含み、
    前記第２の障壁層は、ＡｌＹＧａ１−ＹＮ（０＜Ｙ＜１、Ｙ＞Ｘ）を含む請求項１または２に記載の窒化物半導体装置。
  4. 前記キャリア走行層の膜厚は、１００ｎｍ以下である請求項１〜３のいずれか一つに記載の窒化物半導体装置。
  5. 前記第１の障壁層は、ノンドープ層であり、前記ソース電極の底部が前記第１の障壁層と接している請求項１〜４のいずれか一つに記載の窒化物半導体装置。
  6. 前記第２の障壁層と前記キャリア走行層とが除去され前記第１の障壁層が表出した領域における前記第２の障壁層の表面から前記第１の障壁層の表面までの深さは、前記ソース電極の厚さより短い請求項１〜５のいずれか一つに記載の窒化物半導体装置。
  7. 前記ソース電極の前記一部と前記第１の障壁層とが接する境界の前記ソース電極から前記ドレイン電極に向かう方向における長さは、前記第２の障壁層と前記キャリア走行層とが除去され前記第１の障壁層が表出した領域における前記第２の障壁層の表面から前記第１の障壁層の表面までの深さより長い請求項１〜６に記載の窒化物半導体装置。
JP2012069988A 2012-03-26 2012-03-26 窒化物半導体装置 Active JP5654512B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012069988A JP5654512B2 (ja) 2012-03-26 2012-03-26 窒化物半導体装置
US13/792,426 US9105565B2 (en) 2012-03-26 2013-03-11 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069988A JP5654512B2 (ja) 2012-03-26 2012-03-26 窒化物半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014232904A Division JP6139494B2 (ja) 2014-11-17 2014-11-17 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2013201371A JP2013201371A (ja) 2013-10-03
JP5654512B2 true JP5654512B2 (ja) 2015-01-14

Family

ID=49210937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069988A Active JP5654512B2 (ja) 2012-03-26 2012-03-26 窒化物半導体装置

Country Status (2)

Country Link
US (1) US9105565B2 (ja)
JP (1) JP5654512B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9018698B2 (en) 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6356009B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6404697B2 (ja) 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
EP3174102B1 (en) * 2015-11-27 2022-09-28 Nexperia B.V. Semiconductor device and method of making a semiconductor device
EP3217433A1 (en) 2016-03-08 2017-09-13 IMEC vzw Group iii nitride based semiconductor device
US10741644B2 (en) * 2016-11-22 2020-08-11 Delta Electronics, Inc. Semiconductor devices with via structure and package structures comprising the same
US10541313B2 (en) 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer
US10516023B2 (en) * 2018-03-06 2019-12-24 Infineon Technologies Austria Ag High electron mobility transistor with deep charge carrier gas contact structure
JP7021034B2 (ja) 2018-09-18 2022-02-16 株式会社東芝 半導体装置
CN109671776A (zh) * 2018-12-24 2019-04-23 广东省半导体产业技术研究院 半导体器件及其制造方法
CN118099203A (zh) 2019-08-14 2024-05-28 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
FR3102610A1 (fr) * 2019-10-28 2021-04-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant électronique à hétérojonction et double contact ohmique
CN111430238B (zh) * 2020-04-09 2020-12-22 浙江大学 提高二维电子气的GaN器件结构的制备方法
US12166102B2 (en) 2020-12-18 2024-12-10 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12027615B2 (en) 2020-12-18 2024-07-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
JP7852823B2 (ja) * 2022-12-26 2026-04-28 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
CN121464738A (zh) * 2023-07-25 2026-02-03 华为数字能源技术有限公司 具有屏蔽层的半导体功率器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168111A (ja) 1999-12-07 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> ＧａＮ電界効果トランジスタ
JP4198339B2 (ja) * 2000-07-17 2008-12-17 ユーディナデバイス株式会社 化合物半導体装置
JP5182835B2 (ja) * 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP4956155B2 (ja) 2006-11-28 2012-06-20 古河電気工業株式会社 半導体電子デバイス
US7655962B2 (en) * 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP4805299B2 (ja) * 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
JP4550163B2 (ja) 2010-02-01 2010-09-22 パナソニック株式会社 半導体装置及びその製造方法
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
US9214538B2 (en) * 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9105565B2 (en) 2015-08-11
JP2013201371A (ja) 2013-10-03
US20130248874A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5654512B2 (ja) 窒化物半導体装置
JP4775859B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP5758132B2 (ja) 半導体素子
JP6189235B2 (ja) 半導体装置
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP6214978B2 (ja) 半導体装置
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
CN102237402B (zh) 氮化物半导体元件
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
US20140110759A1 (en) Semiconductor device
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
CN102239550A (zh) 场效应晶体管
JP2015173151A (ja) 半導体装置
CN104916679A (zh) 半导体装置
JP6055918B2 (ja) 電界効果トランジスタ
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
CN106206708A (zh) 半导体装置
JP2008263140A (ja) 窒化物半導体素子
US10249748B2 (en) Nitride semiconductor device
JP2017050434A (ja) 半導体装置
JP6139494B2 (ja) 窒化物半導体装置
JP6313509B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141120

R151 Written notification of patent or utility model registration

Ref document number: 5654512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250