JP5655845B2 - 表示装置およびｉｃ - Google Patents

Description

本発明はＩＣおよび表示装置に関するもので、特に表示装置の絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、外部回路からの信号および電源を入力する駆動用ＩＣおよびＩＣを直接実装する表示装置に関するものである。

近年の表示装置においては、複数の画素から構成される画像表示部に信号を供給する表示装置用のコンパクト化、信頼性、低価格化の要求により、表示パネルの駆動用ＩＣを表示装置の絶縁性基板上の画像表示部の周辺部に異方性導電膜（ＡＣＦ等）を介して直接搭載する、チップオングラス（以下ＣＯＧと称する）方式が用いられている。外部回路との接続はフレキシブルプリント配線板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ 以下ＦＰＣと称する）を絶縁性基板の端部に接続している。
この表示装置の一例が特許文献１に記載されている。

特開２００３−２５５３８１号公報（図１−４、第３−５頁）

特許文献１記載のＴＦＴアレイ基板は、ＣＯＧ実装された駆動用ＩＣへ信号および電源を入力する実装領域に形成された内部配線の少なくとも一部を異なる層の導電膜が電気的に並列関係になるように接続された多層構造を有するように構成することにより、内部配線の形成領域の拡大すなわち表示パネルの外形サイズを拡大することなく内部配線の抵抗値を低減することが可能であることが開示されている。しかしながら、特許文献１に記載された表示装置は、内部配線を２層化して、内部配線の形成領域を拡大および隣接する内部配線の短絡を抑制できるとしているが、内部配線は、出力バンプと絶縁性基板端との間に配置されており、ＩＣから遠ざかるように形成されているため、表示装置の周辺領域を占める面積が大きくなってしまっていた。また、ドライバＩＣのバンプ間の距離が狭く、隣接バンプ間の電界が大きい部分では、高温、高湿環境で動作させた場合、腐食が発生してしまうといった問題点があった。本発明は上記のような課題を解決するためになされたもので、表示装置の周辺領域を狭く形成することができるため、狭額縁化が可能となることを目的とする。

本発明に係る表示装置は、絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、外部回路より延在させた複数の引き出し配線と、複数の引き出し配線と接続され、外部回路からの信号を入力するための複数のバンプを有する矩形状のＩＣと、を備えた表示装置において、複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、ＩＣの絶縁性基板端側の長辺に配置された信号系バンプに接続される引き出し配線は、ＩＣと重なる位置に形成されて外部回路まで延在しており、前記引き出し配線に接続される前記信号系バンプは、前記電源系バンプを配置する位置より外部回路から離れた位置に形成させることを特徴とする。

本発明の表示装置によれば、表示装置の周辺領域を狭く形成することができるため、狭額縁化が可能となる。

本発明の実施の形態における表示装置の概略構成図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の断面図である。 本発明の実施の形態における表示装置の断面図である。 本発明の実施の形態における表示装置の断面図である。 本発明の実施の形態における表示装置の断面図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 図８の変換部の拡大図である。 図８の変換部の断面図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 本発明の実施の形態における表示装置の周辺領域の拡大図である。 従来の表示装置の周辺領域の拡大図である。

以下、本発明の表示装置および表示装置の実施の形態を図面に基づいて説明する。なお各図において、同一の符号を付したものは、実質的に同様の構成要素を示している。

実施の形態１．
図１は本発明の表示装置１８の概略構成を示した平面図、図２は本発明の表示装置１８にＩＣ３（２０）を実装した周辺領域２４の拡大図、図３〜図６は図２に示す表示装置１８の矢視Ａ−Ａ方向から見た断面図である。
図１および図２において、表示装置１８は第１の絶縁性基板１、第２の絶縁性基板２で構成され、マトリクス状に配置された複数の画素から構成される画像表示部１９とその外側に周辺領域２４を有している。表示装置１８の第1の絶縁性基板１上には複数のゲート線およびソース線を有し、その交差部付近にスイッチング素子として、薄膜トランジスタ（以下ＴＦＴと称する）を備えており、この第1の絶縁性基板１と対向するよう配置した第２の絶縁性基板２との２枚の基板間に図示しない液晶を封入し、この液晶に信号を入力することで表示を行う。

３および２０は表示装置１８に信号を入力するためのＩＣ、１４は表示装置１８に制御信号を送る基板である制御基板、１５および１６はＩＣ３、ＩＣ２０と制御基板１４を接続する配線であり、それぞれ表示装置１８の周辺領域２４に設けられる。図２において、表示装置１８の画像表示部１９と対向する側のＩＣ３の長辺３ａには画像表示部１９と接続し、表示装置１８に信号を出力する出力バンプ４が配置される。ＩＣ３の第１の絶縁性基板１の端部と対向する側の長辺３ｂおよび短辺３ｃには、制御基板１４から送られた制御信号を入力する入力バンプが設けられる。本発明においては、入力バンプのうち、ＩＣ３の絶縁性基板１の基板端の長辺３ｂ側に電源系バンプ６、短辺３ｃ側に信号系バンプ８（または電源系バンプ６も短辺３ｃに配置してよい：図示せず）を設ける。

１０はＩＣ３の傾きを防止するために設けられるダミーバンプであり、バンプ間に適宜配置される。電源系バンプ６および信号系バンプ８は、該電源系バンプ６および信号系バンプ８に接続して形成される引き出し配線７、９により、制御基板１４からの信号を受け取る。同様に出力バンプ４は、該出力バンプ４に接続して形成される引き出し線５により、表示装置１８に信号を送る。なお、図１に示すように、入力バンプからの配線１５は、第１の絶縁性基板１端部に形成されるＦＰＣ１７を介して、制御基板１４とＩＣ３の配線を接続する。図２に示すように、ＩＣ３の長辺３ｂ側に配置した電源系バンプ６に接続される第１の絶縁性基板１上の引き出し配線７は、ＩＣ３が配置される領域であって、ＩＣ３が重なる位置に形成され、短辺３ｃ側に配置されるバンプ間を通り、制御基板１４に接続される。なお、周辺領域２４が広くなるが、一部の電源系バンプ６からの引き出し配線７はＩＣ３に重ならないように配置することも可能である。

また、図３に示すように、第１の絶縁性基板１上にＴＦＴに接続されるゲート線形成時と同時に、電源系バンプ６の引き出し配線７を形成する。例えば、ＡｌＮｄＮ/ＡｌＮｄで引き出し配線７を形成し、この引き出し配線７上に絶縁膜１１、保護膜１２を形成し、ＩＣ３に形成された電源系バンプ６と引き出し配線７とを接続させるために絶縁膜１１、保護膜１２にコンタクトホール２１を形成する。図２に示すように、引き出し配線７は、電源系バンプ６の形成位置から、ＩＣ３の短辺３ｃとほぼ平行に延び、他の引き出し配線７と重なり部や交差部を形成しないよう方向を変更し、短辺３ｃに設けられた信号系バンプ８、ダミーバンプ１０の間を通り、制御基板１４側に向かうように形成する。なお、本実施の形態１では、引き出し配線７はＡｌＮｄＮ/ＡｌＮｄで形成させたが、Ｃｒ、Ｍｏ等またはそれらの合金等で形成させてもよい。その場合、図４に示すように、電源系バンプ６と引き出し配線７とを接続させるためのコンタクトホール２１は、ＩＴＯなどの透明導電膜２２で覆うように形成してもよい。

次に電源系バンプ６に接続される引き出し配線７の製造方法を簡単に説明する。図２乃至図４において、ガラスなどからなる第１の絶縁性基板１上にＣｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ａｇ、Ｃｒ、Ｍｏ、Ａｌなど、またはそれらを主成分とする合金で、ＴＦＴのゲート電極に接続されるゲート線（図示せず）および引き出し配線７を同一工程で形成する。次いでＳｉＮなどからなるゲート絶縁膜１１を積層後、ＴＦＴを構成する半導体層をパターニングして形成後、ＣｒやＭｏ、Ａｌ、またはそれらを主成分とする合金などでドレイン電極およびソース線を形成する（図示せず）。次にＳｉＮなどからなる絶縁膜で保護膜１２を形成後、引き出し配線７が電源系バンプ６を介して上部に形成されるＩＣ３と接続するように、ドライエッチングによりコンタクトホール２１を形成し、画素電極形成と同時にＩＴＯなどの透明導電膜２２によりコンタクトホール２１を覆うように形成する。なお、前述したとおり、コンタクトホール２１は透明導電膜２２で覆わなくてもよい。また、電源系バンプ６と引き出し配線７との接続はＡＣＦなどの導電材料２３をＩＣ３全体に貼付することで行う。

また、図５に示すように引き出し配線７はソース線と同一の工程で形成してもよい。第１の絶縁性基板１上に設けた絶縁膜１１上にソース線、保護膜１２を形成し、この保護膜１２上に電源系バンプ６と引き出し配線７とを接続するためのコンタクトホール２１を形成する。なお、図６に示すように、コンタクトホール２１をＩＴＯなどの透明導電膜２２で覆うよう形成してもよい。

ここで、本発明の動作について説明する。図１８に従来の表示装置を示す。従来の表示装置では、図１８に示すように、通常ＩＣ３の短辺３ｃに電源系バンプ６を設けていた。このため、バンプ間の距離が狭くなり、隣接する電源系バンプ６間での電界（電位差）が大きくなるため、それぞれのバンプ間で腐食がおこる場合がある。本発明においては、図２に示すように、ＩＣ３の長辺３ｂにも電源系バンプ６を設けることで、短辺３ｃに形成する電源系バンプ６の数を減らし、バンプ間の距離を広くすることができるため、電源系バンプ６間での腐食を防ぐことができる（耐食性を向上することができる）。また、図１８に示すように、従来の表示装置においては、ＩＣ３のバンプから延びる配線をＩＣ３から第1の絶縁性基板１の端部に向かって形成されるように引き回して形成していたために、配線７の周辺領域２４を占める面積が大きくなってしまっていたが、本発明においては、ＩＣ３の長辺３ｂに電源系バンプ６を設ける場合、電源系バンプ６からの引き出し配線７をＩＣ３が配置される領域であって、ＩＣ３が重なる位置に形成させる。よって、第1の絶縁性基板１の端部に向かって形成される配線の数を減少させることができるため、表示装置１８の周辺領域２４を狭く形成することができる。

図７は本実施の形態１の変形例にかかわる表示装置の周辺領域２４の拡大図である。ダミーバンプ１０は、ＩＣ３の各バンプ間に適宜配置している構成としたが、電源系バンプ６の引き出し配線７を形成するバンプ間には、ダミーバンプ１０を設けない構造としてもよい。ダミーバンプ１０は、前述したとおり、ＩＣ３の傾きを防止する。しかしながら、電源系バンプ６間にダミーバンプ１０を形成してしまうと、ダミーバンプを避けて、電源系バンプ６を配置（設計）しなければならない。そこで、図７に示すように、電源系バンプ６間にダミーバンプ１０１を形成しないようにすることで、電源系バンプ６を配置する位置の自由度が広がる。また、電源系バンプ６間の距離も広がるため、隣接する電源系バンプ６間の電界が小さくなることにより、耐食性も向上する。また、前述のほか、ＩＣ３が配置される領域であって、ＩＣ３が重なる位置に、引き出し配線７を配置した場合、ＩＣ３実装による圧力で引き出し配線７等が押しつぶされ、断線となることを防止するためにもダミーバンプ１０は、形成されているが、短辺３ｃにダミーバンプ１０を形成しないことで、引き出し配線７の配置の自由度が広がるため、短辺側３ｃ側にも適宜形成しなくてもよい。

実施の形態２．
図８は本実施の形態２にかかわる表示装置の周辺領域２４の拡大図である。実施の形態１では、電源系バンプ６をＩＣ３の長辺３ｂ側に配置し、電源系バンプ６に接続される引き出し配線７をＩＣ３が配置される領域であって、ＩＣ３が重なる位置に配置している構成としたが、電源系バンプ６の中でもスイッチング素子のオフ電位であるＶｇｌおよびＧＮＤに使用するバンプからの引き出し配線７を導電材料２３の形成領域の外部で２層に形成してもよい。図８に示すように引き出し配線７は、ＩＴＯなどの透明導電膜で形成した変換部２５を介し、この変換部から２層で形成する。その他の構成は実施の形態１と同様である。

次に図を用いて製造方法を説明する。図９は図８の変換部２５の拡大図、図１０は図８の変換部２５の矢視Ｂ−Ｂ方向から見た断面図である。図８乃至図１０において、第１の絶縁性基板１上にＣｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ａｇ、Ｃｒ、Ｍｏ、Ａｌなど、またはそれらを主成分とする合金で、ＴＦＴのゲート電極に接続されるゲート線（図示せず）を形成する。ゲート線と同一工程で、ＶｇｌおよびＧＮＤに使用する引き出し配線７を電源系バンプ６形成位置から、ＦＰＣ１７まで延在させて形成する。次いで、ＳｉＮなどからなるゲート絶縁膜１１を積層後、ＴＦＴを構成する半導体層をパターニングして形成後、ＣｒやＭｏ、Ａｌ、またはそれらを主成分とする合金などでドレイン電極およびソース線を形成する（図示せず）。引き出し配線７上にゲート絶縁膜１１を積層し、ソース線と同一工程で、変換部２５からＦＰＣ１７まで延在させた引き出し配線１３を形成する。次に、ＳｉＮなどからなる絶縁膜で保護膜１２を形成後、ドライエッチングによりゲート線と同レイヤで形成された引き出し配線７上にコンタクトホール２６、ソース配線と同一工程で形成された引き出し配線１３上にコンタクトホール２７を形成し、画素電極形成と同一工程でＩＴＯなどの透明導電膜２８をコンタクトホール２６、２７を覆うように形成し、引き出し配線７と１３を接続して、２層配線を形成する。

ここで、本実施の形態２の動作について説明する。従来の表示装置においては、電源系バンプ６に接続される引き出し配線７であるＶｇｌとＧＮＤ用の配線の配線抵抗が高い場合、表示装置に入力する電位が所望の電位に到達しない。そうなるとＴＦＴのリーク電流が発生し、所望の輝度が得られなくなってしまう。例えば、ノーマリーホワイト（電界の印加がないときに白表示となる表示モード）を採用した際は白っぽく表示され、ノーマリーブラック（電界の印加がないときに黒表示となる表示モード）を採用した際は黒っぽく表示されてしまう。さらに配線抵抗が高い場合には表示されなくなってしまう。よって、引き出し配線７の電気的抵抗を低くする必要がある。

本実施の形態２においては、電源系バンプ６に接続される引き出し配線７であるＶｇｌとＧＮＤの配線を、変換部２５を介して、引き出し配線７、１３との２層引き出し配線２９としたので、引き出し配線２９の厚みが全体で厚くなり、比抵抗が低くなるため、配線抵抗を低抵抗にすることができる。この構成により、表示装置に入力する電位を所望の電位とすることができるため、ＴＦＴのリーク電流を抑制し、所望の輝度を得ることができ、なお、この構成により、引き出し配線２９（７、１３）の線幅を全体的に縮小することができるため、パネルの狭額縁化がさらに可能となる。

なお、単層の引き出し配線７の配線抵抗は、２層引き出し配線２９に比べて高いため、単層の引き出し配線７の距離が短くなるように形成するのがよいが、変換部２５を導電材料２３の形成領域に形成してしまうと、導電材料２３中に存在するイオン性不純物の材料と水とが電位のあるところで反応し、腐食してしまう。よって、変換部２５は導電材料２３の外部で、なるべくＩＣ３の近傍に形成し、単層で形成された引き出し配線７の距離をなるべく短くなるようにする。なお、引き出し配線２９は２層以上で形成してもよい。

実施の形態３．
図１１は本発明の実施の形態３にかかわる表示装置の周辺領域２４の拡大図である。実施の形態２では、Ｖｇｌ、ＧＮＤに使用する配線を２層引き出し配線２９で形成させるよう構成したが、本実施の形態３では、２層引き出し配線２９を隣接させないように配置する。図１１に示すように、具体的には、単層の引き出し配線７から２層引き出し配線２９に変換される変換部２５を隣接させない。その他の構成は実施の形態２と同様の構成である。

図８の変換部２５の断面図に示すように、変換部２５の２層引き出し配線２９上に形成されるＩＴＯなどの透明導電膜２８は、ＴＦＴを形成した第１の絶縁性基板１の最上層にあるので、その状況下でイオン性不純物の材料と水分が存在すると、隣接の電界の影響を受け腐食しやすい。よって、図１１に示すように、２層引き出し配線２９間に信号系バンプ８から延在させた引き出し配線９を配置させるなど、２層引き出し配線２９の変換部２５を隣接させないように配置し、距離を離す。よって、変換部２５の透明導電膜２８同士の距離が離れるため、電界の影響を受けにくくなり、耐食性が向上する。

また、本実施の形態３では変換部２５を隣接させないように配置したが、図４、図６に示すように、引き出し配線７上に形成したコンタクトホール２１をＩＴＯなどの透明導電膜２２で覆うよう構成した場合、透明導電膜２２の形成領域を隣接させると、電源系バンプ６と引き出し配線７との接続に使用される導電材料２３中のイオン性不純物を介して透明導電膜２２が腐食しやすくなる。したがって、引き出し配線７を透明導電膜２２で覆うよう形成したコンタクトホール２１同士を隣接させない配置とする（図示せず）ことで、透明導電膜２２の距離を離すことができるため、電界の影響を受けにくくし、耐食性を向上させることができる。

実施の形態４．
図１２は本発明の実施の形態４にかかわる表示装置の周辺領域２４の拡大図である。実施の形態４においては、図１２に示すように、電源系バンプ６をＩＣ３の長辺３ｂに配置する際、隣接するバンプ間の電界（電位差）が小さくなるよう配置する。その他の構成は実施の形態１と同様である。
電源系バンプ６であるＧＮＤのバンプ（０Ｖ）、ＶＣＣバンプ（３〜５Ｖ）、Ｖｇｈのバンプ（１８〜２４Ｖ）・・というように隣接する電源系バンプ６間の電位差が小さくなるように配置した。このように配置することによって、隣接する電源系バンプ６間の電界（電位差）を小さくすることができるので、電界の影響を受けにくくなり、耐食性を向上させることができる。

また、図１３、図１４は本実施の形態４の変形例にかかわる表示装置の周辺領域２４の拡大図である。図１３に示すように、配置するバンプ間の電界（電位差）が大きくなる場合、例えばＶｇｌ（−６Ｖ）のバンプと、Ｖｇｈのバンプ（１８〜２４Ｖ）を隣接して配置してしまうと、電源系バンプ６間の電界（電位差）が大きくなってしまい、バンプ間で腐食がおこる場合がある。このため、図１３に示すように中間的な電位（例えば９ＶやＶＣＣなど）の配線３０を配置し、隣接する電源系バンプ間の電界（電位差）が小さくなるように配置してもよい。このように配置することによって、隣接する電源系バンプ６間の電界（電位差）を小さくすることができるので、電界の影響を受けにくくなり、耐食性を向上させることができる。また、図１４に示すように、Ｖｇｌ（−６Ｖ）のバンプと、Ｖｇｈのバンプ（１８〜２４Ｖ）の間に配置した配線３０は、ＦＰＣ１７まで延在させてもよい。このような構成とするため、配線３０に冗長性を持たせることができ、延在させた配線のどちらかの配線が断線した場合でも不具合を防ぐことができる。

実施の形態５
図１５は本発明の実施の形態５にかかわる表示装置の周辺領域２４の拡大図である。実施の形態５においては、図１５に示すように、信号系のバンプ３１をＩＣ３の第１の絶縁性基板１端側の長辺３ｂに配置する際、長辺３ｂに沿って配置させた電源系バンプ６の位置より、ＦＰＣ１７から離れた位置に連続して配置する。また、信号系バンプ３１から延びる引き出し配線３２は、ＩＣ３が配置される領域であって、ＩＣ３が重なる位置に形成し、ＦＰＣ１７に向かわせるように斜めに配置する。その他の構成は実施の形態１と同様である。

信号系のバンプ３１から延びる引き出し配線３２は電源系の引き出し配線７と比べて流れる電流量が小さく、低抵抗で形成しなくてもよいため、高抵抗になるような配置にしてもよい。信号系バンプ３１から延びる引き出し配線３２は低抵抗にする必要がないので、引き出し配線３２の幅は、狭く形成することができる。よって、図１５に示すように、信号系バンプ３１から延びる引き出し配線３２は、ＩＣ３の長辺３ｂ、短辺３ｃに配置したバンプ間の隙間の狭い領域に配置することができる。また、信号系バンプ３１から延びる引き出し配線３２は低抵抗で形成しなくてもよく、引き出し配線３２が長くなってもよいため、電源系バンプ６の形成位置より、ＦＰＣ１７から離れた位置に信号系バンプ３１を配置させる。なお、引き出し配線３２は、引き出し配線７または他の引き出し配線３２とは、互いに重ならないように配置すればよく、形状は斜めでなくともかまわない。

なお、信号系バンプ３１を長辺３ｂに配置した例を図１５に示したが、図１６に示すように、信号系バンプ３１を短辺３ｃに配置してもよい。この場合、信号系バンプ３１は、短辺３ｃに沿って配置した電源系バンプ６と連続して短辺３ｃから長辺３ｂにかけて配置させ、電源系バンプ６の位置より、ＦＰＣ１７から離れた位置に配置する。また、図１７に示すように、短辺３ｃに電源系バンプ６を配置し、この電源系バンプ６に連続して長辺３ｂに信号系バンプ３１を配置してもよい。

上記説明したとおり、電源系バンプ６の形成位置より、ＦＰＣ１７から離れた位置に信号系バンプ３１を配置させることにより、電源系バンプ６から延びる引き出し配線７を低抵抗で形成することができる。また、信号系の引き出し配線３２は、配線幅を狭く、ＩＣ３に配置したバンプ間の隙間などの狭い領域に配置することにより、表示装置の周辺領域２４を狭く形成することができるため、表示装置の狭額縁化がさらに可能となる。

１ 第１の絶縁性基板、 ２ 第２の絶縁性基板、 ３、２０ ＩＣ、
４ 出力バンプ、５、７、９ 引き出し線、 ６ 電源系バンプ、８ 信号系バンプ、１０ ダミーバンプ、１１ 絶縁膜、 １２ 保護膜、 １３ 引き出し配線、
１４ 制御基板、 １７ ＦＰＣ、 １８ 表示装置、 １９ 表示領域、
２１ コンタクトホール、２３ 導電材料、２４ 周辺領域、２５ 変換部、
２９ ２層引き出し配線、 ３１ 信号系バンプ。

Claims (4)

1. 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に、外部回路より延在させた複数の引き出し配線と、前記複数の引き出し配線と接続され、前記外部回路からの信号を入力するための複数のバンプを有する矩形状のＩＣと、を備えた表示装置において、前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、前記ＩＣの絶縁性基板端側の長辺に配置された前記信号系バンプに接続される前記引き出し配線は、前記ＩＣと重なる位置に形成されて前記外部回路まで延在しており、前記引き出し配線に接続される前記信号系バンプは、前記電源系バンプを配置する位置より前記外部回路から離れた位置に形成させることを特徴とする表示装置。
2. 絶縁性基板上にマトリクス状に配置された複数の画素から構成される画像表示部の周辺部に搭載され、外部回路からの信号を入力するために使用される複数のバンプを有する矩形状のＩＣにおいて、
   前記複数のバンプには、少なくとも電源系バンプおよび信号系バンプが存在し、
   前記ＩＣの絶縁性基板端側の長辺に配置され、前記ＩＣと重なる位置に形成されて前記外部回路まで延在する引き出し配線に接続される前記信号系バンプは、
   前記電源系バンプを配置する位置より前記外部回路から離れた位置に形成させることを特徴とするＩＣ。
   
3. 前記ＩＣは矩形状であって、短辺に前記電源系バンプを配置し、該電源系バンプに連続して前記信号系バンプを配置するように、前記信号系バンプを短辺および長辺に沿って連続して配置したことを特徴とする請求項２記載のＩＣ。
4. 前記ＩＣは矩形状であって、短辺および長辺に沿って連続して前記電源系バンプを配置し、該電源系バンプに連続して前記信号系バンプを配置するように、前記信号系バンプを長辺に配置したことを特徴とする請求項２記載のＩＣ。

Images