JP5658051B2

JP5658051B2 - Double forward type DC / DC converter

Info

Publication number: JP5658051B2
Application number: JP2011021888A
Authority: JP
Inventors: 杉戸　健; 健杉戸; 松田　善秋; 善秋松田; 紀雄原澤
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2011-02-03
Filing date: 2011-02-03
Publication date: 2015-01-21
Anticipated expiration: 2031-02-03
Also published as: JP2012165492A

Description

本発明は、直流（ＤＣ）電力をスイッチングして所定レベルの直流（ＤＣ）電力を出力するダブルフォワード型ＤＣ／ＤＣコンバータに関するものである。 The present invention relates to a double forward type DC / DC converter that switches direct current (DC) power and outputs a predetermined level of direct current (DC) power.

図７は、下記の特許文献１等に記載された従来のダブルフォワード型ＤＣ／ＤＣコンバータを示す基本的な回路図である。 FIG. 7 is a basic circuit diagram showing a conventional double-forward DC / DC converter described in Patent Document 1 and the like below.

このダブルフォワード型ＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎを供給する直流電源Ｅに接続されたスイッチング用の第１のＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）１と、スイッチング用の第２のＮＭＯＳ２と、第１の変圧器（以下「トランス」という。）１１の１次巻線１１ａと、が直列に接続された第１のスイッチング回路を有している。更に、直流電源Ｅに接続されたスイッチング用の第３のＮＭＯＳ３と、スイッチング用の第４のＮＭＯＳ４と、第２のトランス１２の１次巻線１２ａと、が直列に接続された第２のスイッチング回路を有している。 This double forward type DC / DC converter includes a switching first N-channel MOS transistor (hereinafter referred to as “NMOS”) 1 connected to a DC power source E that supplies an input voltage Vin, and a switching second N-channel MOS transistor. The NMOS 2 and a primary winding 11a of a first transformer (hereinafter referred to as “transformer”) 11 have a first switching circuit connected in series. Furthermore, a second switching NMOS 3 connected to the DC power source E, a fourth NMOS 4 for switching, and a primary winding 12a of the second transformer 12 are connected in series. It has a circuit.

ＮＭＯＳ１のドレイン及びソース間には、寄生ダイオード１ａと寄生キャパシタンス１ｂとをそれぞれ有する。ダイオード１ａは、ＮＭＯＳ１のドレイン・ソースに対して逆方向に接続されている。同様に、各ＮＭＯＳ２，３，４のドレイン及びソース間には、寄生ダイオード２ａ，３ａ，４ａと、寄生キャパシタンス２ｂ，３ｂ，４ｂとを、それぞれ有する。 Between the drain and the source of the NMOS 1, a parasitic diode 1a and a parasitic capacitance 1b are provided. The diode 1a is connected to the drain / source of the NMOS 1 in the opposite direction. Similarly, parasitic diodes 2a, 3a, and 4a and parasitic capacitances 2b, 3b, and 4b are provided between the drains and sources of the NMOSs 2, 3, and 4, respectively.

直流電源Ｅの−側電極と、トランス１１の１次巻線１１ａにおける巻き始め側（図７中に黒丸「・」が付された側）との間には、リセットダイオード５が逆方向に接続されている。直流電源Ｅの＋側電極と、トランス１１の１次巻線１１ａにおける巻き終わり側との間には、リセットダイオード６が逆方向に接続されている。直流電源Ｅの−側電極と、トランス１２の１次巻線１２ａにおける巻き始め側との間には、リセットダイオード７が逆方向に接続されている。更に、直流電源Ｅの＋側電極と、トランス１２の１次巻線１２ａにおける巻き終わり側との間には、リセットダイオード８が逆方向に接続されている。 The reset diode 5 is connected in the reverse direction between the negative electrode of the DC power supply E and the winding start side (the side marked with a black circle “•” in FIG. 7) in the primary winding 11a of the transformer 11. Has been. A reset diode 6 is connected in the reverse direction between the + side electrode of the DC power supply E and the winding end side of the primary winding 11 a of the transformer 11. A reset diode 7 is connected in the reverse direction between the negative electrode of the DC power supply E and the winding start side of the primary winding 12a of the transformer 12. Further, a reset diode 8 is connected in the reverse direction between the + side electrode of the DC power supply E and the winding end side of the primary winding 12a of the transformer 12.

トランス１１の２次巻線１１ｂにおける巻き始め側には、整流ダイオード２１のアノードが接続され、更に、トランス１２の２次巻線１２ｂにおける巻き始め側にも、整流ダイオード２２のアノードが接続されている。整流ダイオード２１，２２のカソードには、平滑用のインダクタンス２４及び平滑用のキャパシタンス２５が接続されている。キャパシタンス２５の２つの電極には、負荷ＲＬに直流電力を供給するための出力端子２６−１，２６−２が接続されている。整流ダイオード２１のカソードと、２次巻線１１ｂの巻き終わり側との間には、還流ダイオード２３が逆方向に接続されている。還流ダイオード２３は、回生ダイオード（フリーホイール・ダイオード）とも呼ばれる。 The anode of the rectifier diode 21 is connected to the winding start side of the secondary winding 11b of the transformer 11, and the anode of the rectification diode 22 is also connected to the winding start side of the secondary winding 12b of the transformer 12. Yes. A smoothing inductance 24 and a smoothing capacitance 25 are connected to the cathodes of the rectifier diodes 21 and 22. Output terminals 26-1 and 26-2 for supplying DC power to the load RL are connected to the two electrodes of the capacitance 25. A free-wheeling diode 23 is connected in the reverse direction between the cathode of the rectifier diode 21 and the winding end side of the secondary winding 11b. The freewheeling diode 23 is also called a regenerative diode (freewheel diode).

このような構成のダブルフォワード型ＤＣ／ＤＣコンバータでは、図示しないスイッチ切替信号により、ＮＭＯＳ１，２とＮＭＯＳ３，４とが、位相が１８０°ずれた状態でオン／オフを繰り返す。例えば、ＮＭＯＳ１，２がオフ状態からオン状態になると（ターンオンすると）、直流電源Ｅ→ＮＭＯＳ１→トランス１１の１次巻線１１ａ→ＮＭＯＳ２→直流電源Ｅ、という矢印方向の経路で電流が流れ、この電流とは逆方向に、トランス１１の１次巻線１１ａに逆起電力が発生する。すると、１次巻線１１ａの巻数Ｎ１と２次巻線１１ｂの巻数Ｎ２との巻数比ｎ（＝Ｎ１／Ｎ２）に対応した誘導起電力が、トランス１１の２次巻線１１ｂに発生し、矢印方向に誘導電流が流れる。誘導電流は、整流ダイオード２１で整流され、インダクタンス２４及びキャパシタンス２５によって平滑された後、出力端子２６−１，２６−２から直流電力が出力されて負荷ＲＬに供給される。この際、インダクタンス２４に、励磁エネルギーが蓄積される。 In the double forward type DC / DC converter having such a configuration, the NMOS 1 and 2 and the NMOS 3 and 4 are repeatedly turned on / off in a state where the phases are shifted by 180 ° by a switch switching signal (not shown). For example, when the NMOSs 1 and 2 are turned on from an off state (turned on), current flows through a path in the direction of an arrow: DC power source E → NMOS 1 → primary winding 11a of the transformer 11 → NMOS 2 → DC power source E. A counter electromotive force is generated in the primary winding 11a of the transformer 11 in the direction opposite to the current. Then, an induced electromotive force corresponding to the turn ratio n (= N1 / N2) between the number of turns N1 of the primary winding 11a and the number of turns N2 of the secondary winding 11b is generated in the secondary winding 11b of the transformer 11, An induced current flows in the direction of the arrow. The induced current is rectified by the rectifier diode 21, smoothed by the inductance 24 and the capacitance 25, DC power is output from the output terminals 26-1 and 26-2, and is supplied to the load RL. At this time, excitation energy is accumulated in the inductance 24.

次に、ＮＭＯＳ１，２がオフ状態になった後に、少し時間をおいて、ＮＭＯＳ３，４がターンオンする。ＮＭＯＳ１，２がオフ状態になると、電流変化を妨げるように、インダクタンス２４に起電力が発生し、蓄積された励磁エネルギーが放出されて、還流ダイオード２３を通じて、矢印方向に回生電流が流れる。又、ＮＭＯＳ１，２がオン状態の間にトランス１１に蓄積された励磁エネルギーは、ＮＭＯＳ１，２がオフ状態の間に、リセットダイオード５，６により、直流電源Ｅ側に回生される。 Next, after the NMOSs 1 and 2 are turned off, the NMOSs 3 and 4 are turned on after a while. When the NMOSs 1 and 2 are turned off, an electromotive force is generated in the inductance 24 so as to prevent a current change, the accumulated excitation energy is released, and a regenerative current flows in the direction of the arrow through the freewheeling diode 23. In addition, the excitation energy accumulated in the transformer 11 while the NMOSs 1 and 2 are on is regenerated to the DC power source E side by the reset diodes 5 and 6 while the NMOSs 1 and 2 are off.

ＮＭＯＳ３，４がターンオンすると、前記と同様に、直流電源Ｅ→ＮＭＯＳ３→トランス１２の１次巻線１２ａ→ＮＭＯＳ４→直流電源Ｅ、という矢印方向の経路で電流が流れ、この電流とは逆方向に、トランス１２の１次巻線１２ａに逆起電力が発生する。すると、１次巻線１２ａの巻数Ｎ１と２次巻線１２ｂの巻数Ｎ２との巻数比ｎ（＝Ｎ１／Ｎ２）に対応した誘導起電力が、トランス１２の２次巻線１２ｂに発生し、矢印方向に誘導電流が流れる。誘導電流は、整流ダイオード２２で整流され、インダクタンス２４及びキャパシタンス２５によって平滑された後、出力端子２６−１，２６−２から直流電力が出力されて負荷ＲＬに供給される。この際、インダクタンス２４に、励磁エネルギーが蓄積される。 When the NMOSs 3 and 4 are turned on, a current flows through a path in the direction of an arrow: DC power source E → NMOS 3 → primary winding 12a of the transformer 12 → NMOS 4 → DC power source E in the same direction as described above. A counter electromotive force is generated in the primary winding 12a of the transformer 12. Then, an induced electromotive force corresponding to the turn ratio n (= N1 / N2) between the number N1 of the primary winding 12a and the number N2 of the secondary winding 12b is generated in the secondary winding 12b of the transformer 12, An induced current flows in the direction of the arrow. The induced current is rectified by the rectifier diode 22, smoothed by the inductance 24 and the capacitance 25, DC power is output from the output terminals 26-1 and 26-2, and is supplied to the load RL. At this time, excitation energy is accumulated in the inductance 24.

次に、ＮＭＯＳ３，４がオフ状態になった後に、少し時間をおいて、ＮＭＯＳ１，２がターンオンする。ＮＭＯＳ３，４がオフ状態になると、電流変化を妨げるように、インダクタンス２４に起電力が生まれ、蓄積された励磁エネルギーが放出されて、還流ダイオード２３を通じて、矢印方向に回生電流が流れる。又、ＮＭＯＳ３，４がオン状態の間にトランス１２に蓄積された励磁エネルギーは、ＮＭＯＳ３，４がオフ状態の間に、リセットダイオード７，８により、直流電源Ｅ側に回生される。 Next, after the NMOSs 3 and 4 are turned off, the NMOSs 1 and 2 are turned on after a while. When the NMOSs 3 and 4 are turned off, an electromotive force is generated in the inductance 24 so as to prevent a current change, the accumulated excitation energy is released, and a regenerative current flows in the direction of the arrow through the freewheeling diode 23. Further, the excitation energy accumulated in the transformer 12 while the NMOSs 3 and 4 are on is regenerated to the DC power supply E side by the reset diodes 7 and 8 while the NMOSs 3 and 4 are off.

ダブルフォワード型ＤＣ／ＤＣコンバータでは、トランス１１側の整流ダイオード２１から出力される電力と、トランス１２側の整流ダイオード２２から出力される電力との合計の電力を、インダクタンス２４及びキャパシタンス２５を介して出力端子２６−１，２６−２から出力できるため、比較的大きな出力電力が得られるという長所がある。 In the double forward DC / DC converter, the total power of the power output from the rectifier diode 21 on the transformer 11 side and the power output from the rectifier diode 22 on the transformer 12 side is passed through the inductance 24 and the capacitance 25. Since it can output from the output terminals 26-1 and 26-2, there is an advantage that a relatively large output power can be obtained.

特開平１１−１５５２８３号公報Japanese Patent Laid-Open No. 11-155283

しかしながら、従来の図７のようなダブルフォワード型ＤＣ／ＤＣコンバータでは、以下のような課題があった。 However, the conventional double forward type DC / DC converter as shown in FIG. 7 has the following problems.

ＮＭＯＳ１，２又はＮＭＯＳ３，４がターンオンする前は、インダクタンス２４に蓄積された励磁エネルギーが、図７中の矢印方向に、還流ダイオード２３を通して回生されている。そのため、ＮＭＯＳ１，２又はＮＭＯＳ３，４がターンオンされると、還流ダイオード２３には、Ｖｉｎ×（Ｎ２／Ｎ１）の電圧が印加され、リカバリーが発生する。 Before the NMOS 1, 2 or NMOS 3, 4 is turned on, the excitation energy accumulated in the inductance 24 is regenerated through the freewheeling diode 23 in the direction of the arrow in FIG. Therefore, when the NMOS 1, 2 or NMOS 3, 4 is turned on, a voltage of Vin × (N 2 / N 1) is applied to the freewheeling diode 23 and recovery occurs.

ここで、還流ダイオード２３のリカバリー特性について説明する。例えば、還流ダイオード２３がｐｎ接合型シリコン・ダイオードにて構成され、このダイオードを高い周波数で整流する場合には、順方向電流によって蓄積された電荷は、キャリア蓄積効果のために逆方向電圧の発生後も直ぐには消滅できず、短時間は逆方向電流ｉが流れる。この時間ｔを逆方向回復時間（ｔｒｒ）という。この逆方向電流回復時の傾斜（ｄｉ／ｄｔ）が急峻である場合には（即ち、ｄｉ／ｄｔが大きい場合には）、トランス１１，１２の２次側に発生する漏れインダクタンスや寄生インダクタンスによってサージ電流が発生する。これがリカバリー・ノイズである。 Here, the recovery characteristic of the freewheeling diode 23 will be described. For example, when the free-wheeling diode 23 is composed of a pn junction type silicon diode and this diode is rectified at a high frequency, the charge accumulated by the forward current is generated by a reverse voltage due to the carrier accumulation effect. The reverse current i flows for a short time without disappearing immediately afterward. This time t is referred to as reverse recovery time (trr). When the slope (di / dt) at the time of reverse current recovery is steep (that is, when di / dt is large), the leakage inductance and parasitic inductance generated on the secondary side of the transformers 11 and 12 A surge current is generated. This is recovery noise.

このように、還流ダイオード２３にリカバリーが発生すると、この還流ダイオード２３のリカバリー損失の他に、ＮＭＯＳ１，２，３，４のターンオン損失も発生する。 Thus, when recovery occurs in the freewheeling diode 23, in addition to the recovery loss of the freewheeling diode 23, turn-on losses of the NMOSs 1, 2, 3, and 4 also occur.

出力端子２６−１，２６−２の出力電圧が高いと、還流ダイオード２３は、それに見合った耐圧のものを選定する。しかし、一般的に耐圧が高くなると、リカバリーが大きくなるため、還流ダイオード２３は勿論、ＮＭＯＳ１，２，３，４のターンオン損失が増えるため、高効率化が難しい。更に、リカバリー電流の振動により、電磁放射（Electro-Magnetic Interference、以下「ＥＭＩ」という。）等も多く発生することになる。そのため、対策としては、例えば、還流ダイオード２３に直列にノイズ吸収用のフェライトビーズ等を挿入したり、抵抗及びキャパシタンスを用いたサージ電圧抑制用の大きなスナバ（Snubber）回路等で対策を行うが、逆にスナバ回路等の熱の発生等、新たな課題が発生し、根本的な解決には至っていない。又、近年、還流ダイオード２３に、低駆動電圧で高効率の特性を有するＳｉＣショットキーバリアダイオード（SiC Schottky Barrier Diode、以下「ＳｉＣＳＢＤ」という。）を用いたりしているが、高耐圧品（例えば、１２００Ｖ）は、非常に高価であるため、低価格化が困難であるという課題がある。 When the output voltages of the output terminals 26-1 and 26-2 are high, the free-wheeling diode 23 is selected to have a withstand voltage corresponding thereto. However, in general, when the withstand voltage is increased, the recovery is increased, and the turn-on loss of the NMOSs 1, 2, 3, and 4 as well as the freewheeling diode 23 is increased. Further, due to the oscillation of the recovery current, a lot of electromagnetic radiation (Electro-Magnetic Interference, hereinafter referred to as “EMI”) is generated. Therefore, as a countermeasure, for example, a ferrite bead for noise absorption or the like is inserted in series with the freewheeling diode 23, or a large snubber circuit for suppressing a surge voltage using resistance and capacitance is taken. On the other hand, new problems such as the generation of heat in the snubber circuit have occurred, and no fundamental solution has been reached. In recent years, a SiC Schottky Barrier Diode (hereinafter referred to as “SiCSBD”) having a low drive voltage and high efficiency characteristics is used as the freewheeling diode 23. 1200V) has a problem that it is difficult to reduce the price because it is very expensive.

このような課題を解決するために、特許文献１に記載された発明では、例えば、図７の回路において、ＮＭＯＳ１とトランス１１の１次巻線１１ａにおける巻き始め側との間と、ＮＭＯＳ３とトランス１２の１次巻線１２ａにおける巻き始め側との間とに、ＮＭＯＳ１，２又はＮＭＯＳ３，４がターンオンした時の立ち上がり電流を制限するためのインダクタンスを、それぞれ接続している。これにより、ＮＭＯＳ１，２，３，４のターンオン損失を低減しているが、技術的に十分に満足できるものではなかった。 In order to solve such a problem, in the invention described in Patent Document 1, for example, in the circuit of FIG. 7, between the NMOS 1 and the winding start side in the primary winding 11a of the transformer 11, and between the NMOS 3 and the transformer Between the winding start sides of the 12 primary windings 12a, inductances for limiting the rising current when the NMOS 1, 2 or NMOS 3, 4 is turned on are respectively connected. As a result, the turn-on loss of the NMOSs 1, 2, 3, and 4 is reduced, but this is not sufficiently satisfactory technically.

本発明のうちの第１の発明のダブルフォワード型ＤＣ／ＤＣコンバータは、第１、第２のスイッチング回路と、整流回路と、還流ダイオードと、第３のトランスと、キャパシタンスとを備えている。 A double forward type DC / DC converter according to a first aspect of the present invention includes first and second switching circuits, a rectifier circuit, a freewheeling diode, a third transformer, and a capacitance.

前記第１のスイッチング回路は、直流電源に接続された第１及び第２のスイッチング素子と、第１の１次巻線及び第１の２次巻線を有する第１のトランスの前記第１の１次巻線と、が直列に接続されている。前記第２のスイッチング回路は、前記直流電源に接続された第３及び第４のスイッチング素子と、第２の１次巻線及び第２の２次巻線を有する第２のトランスの前記第２の１次巻線と、が直列に接続されている。前記整流回路は、前記第１及び第２の２次巻線の出力電流をそれぞれ整流且つ平滑して、並列接続された出力端子から直流電力を出力する回路である。 The first switching circuit includes the first and second switching elements connected to a DC power source, the first transformer of the first transformer having a first primary winding and a first secondary winding. The primary winding is connected in series. The second switching circuit includes third and fourth switching elements connected to the DC power source, a second primary winding and a second secondary winding having a second secondary winding. Are connected in series. The rectifier circuit is a circuit that rectifies and smoothes the output currents of the first and second secondary windings and outputs DC power from parallel-connected output terminals.

前記還流ダイオードは、前記整流回路に対して並列且つ逆方向に接続されている。前記第３のトランスは、巻き始める方向が逆になった第３の１次巻線及び第３の２次巻線を有し、前記第３の１次巻線が前記第１の１次巻線に直列に接続され、前記第３の２次巻線が前記第２の１次巻線に直列に接続されている。更に、前記キャパシタンスは、前記還流ダイオードに並列に接続されている。そして、前記第１及び第２のスイッチング素子と前記第３及び第４のスイッチング素子とは、位相が１８０°ずれた状態でオン／オフ動作を繰り返す制御を行い、前記第２及び第４のスイッチング素子は、オン幅固定の最大デューティで動作させ、前記第１及び第３のスイッチング素子は、パルス幅変調によりオン／オフ制御を行うことを特徴とする。 The freewheeling diode is connected in parallel and in the opposite direction to the rectifier circuit. The third transformer has a third primary winding and a third secondary winding in which the winding start direction is reversed, and the third primary winding is the first primary winding. The third secondary winding is connected in series to the wire, and the third secondary winding is connected in series to the second primary winding. Furthermore, the capacitance is connected in parallel to the freewheeling diode. The first and second switching elements and the third and fourth switching elements perform control to repeat ON / OFF operations in a state where the phases are shifted by 180 °, and the second and fourth switching elements are controlled. The element is operated at a maximum duty with a fixed on-width, and the first and third switching elements perform on / off control by pulse width modulation.

第２の発明のダブルフォワード型ＤＣ／ＤＣコンバータは、第１、第２のスイッチング回路と、整流回路と、還流ダイオードと、第３のトランスと、第１、第２のキャパシタンスとを備えている。 A double forward type DC / DC converter according to a second aspect of the present invention includes first and second switching circuits, a rectifier circuit, a freewheeling diode, a third transformer, and first and second capacitances. .

前記還流ダイオードは、前記整流回路に対して並列且つ逆方向に接続されている。前記第３のトランスは、巻き始める方向が逆になった第３の１次巻線及び第３の２次巻線を有し、前記第３の１次巻線が前記第１の１次巻線に直列に接続され、前記第３の２次巻線が前記第２の１次巻線に直列に接続されている。前記第１のキャパシタンスは、前記第１の１次巻線に並列に接続されている。更に、前記第２のキャパシタンスは、前記第２の１次巻線に並列に接続されている。そして、前記第１及び第２のスイッチング素子と前記第３及び第４のスイッチング素子とは、位相が１８０°ずれた状態でオン／オフ動作を繰り返す制御を行い、前記第２及び第４のスイッチング素子は、オン幅固定の最大デューティで動作させ、前記第１及び第３のスイッチング素子は、パルス幅変調によりオン／オフ制御を行うことを特徴とする。 The freewheeling diode is connected in parallel and in the opposite direction to the rectifier circuit. The third transformer has a third primary winding and a third secondary winding in which the winding start direction is reversed, and the third primary winding is the first primary winding. The third secondary winding is connected in series to the wire, and the third secondary winding is connected in series to the second primary winding. The first capacitance is connected in parallel to the first primary winding. Further, the second capacitance is connected in parallel to the second primary winding. The first and second switching elements and the third and fourth switching elements perform control to repeat ON / OFF operations in a state where the phases are shifted by 180 °, and the second and fourth switching elements are controlled. The element is operated at a maximum duty with a fixed on-width, and the first and third switching elements perform on / off control by pulse width modulation.

第１、第２の発明によれば、次の（Ａ）〜（Ｃ）のような効果がある。
（Ａ）第１、第２、第３、第４のスイッチング素子は、トランスの作用により、ゼロ電流スイッチング（電流がゼロの状態でターンオン・オフすること、Zero-current Switching、以下「ＺＣＳ」という。）動作の他に、ゼロ電圧スイッチング（電圧がゼロの状態でターンオン・オフすること、Zero-Voltage Switching、以下「ＺＶＳ」という。）動作も行うため、スイッチング損失が少なく、高効率になる。 According to the first and second inventions, there are the following effects (A) to (C).
(A) The first, second, third, and fourth switching elements have zero current switching (turning on and off when the current is zero, zero-current switching, hereinafter referred to as “ZCS”) by the action of the transformer. .) In addition to the operation, zero voltage switching (turning on and off when the voltage is zero, Zero-Voltage Switching, hereinafter referred to as “ZVS”) is also performed, so that the switching loss is small and the efficiency is high.

（Ｂ）第１、第２のトランスの１次側に第３のトランスが挿入されているので、還流ダイオードのリカバリーの影響を殆ど無くすことが可能になり、還流ダイオードのスイッチング損失が殆ど無い。従って、高電圧出力でも高価なＳｉＣＳＢＤを使う必要もなく、一般の低価格な高速ダイオードを使用できる。 (B) Since the third transformer is inserted on the primary side of the first and second transformers, it is possible to almost eliminate the influence of the recovery of the freewheeling diode, and there is almost no switching loss of the freewheeling diode. Therefore, it is not necessary to use an expensive SiCSBD even at a high voltage output, and a general low-cost high-speed diode can be used.

（Ｃ）第１、第２、第３、第４のスイッチング素子のオン状態からオフ状態へのターンオフ時において、ＺＶＳ動作が行える。 (C) The ZVS operation can be performed when the first, second, third, and fourth switching elements are turned off from the on state to the off state.

図１は本発明の実施例１におけるダブルフォワード型ＤＣ／ＤＣコンバータを示す回路図である。FIG. 1 is a circuit diagram showing a double forward type DC / DC converter in Embodiment 1 of the present invention. 図２は本発明の実施例１におけるダブルフォワード型ＤＣ／ＤＣコンバータの基本回路を説明するための参考例の回路図である。FIG. 2 is a circuit diagram of a reference example for explaining the basic circuit of the double-forward DC / DC converter in Embodiment 1 of the present invention. 図３は図２のダブルフォワード型ＤＣ／ＤＣコンバータにおける駆動方法と主な動作波形を示す図である。FIG. 3 is a diagram showing a driving method and main operation waveforms in the double forward type DC / DC converter of FIG. 図４は図１のダブルフォワード型ＤＣ／ＤＣコンバータにおける定格出力時の主な動作波形を示す図である。FIG. 4 is a diagram showing main operation waveforms at the rated output in the double forward type DC / DC converter of FIG. 図５−１は図４の動作モード１の動作を示す図１の回路図である。5A is a circuit diagram of FIG. 1 illustrating an operation in the operation mode 1 of FIG. 図５−２は図４の動作モード２の動作を示す図１の回路図である。FIG. 5B is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 2 of FIG. 図５−３は図４の動作モード３の動作を示す図１の回路図である。FIG. 5C is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 3 of FIG. 図５−４は図４の動作モード４の動作を示す図１の回路図である。5-4 is a circuit diagram of FIG. 1 showing an operation in the operation mode 4 of FIG. 図５−５は図４の動作モード５の動作を示す図１の回路図である。5-5 is a circuit diagram of FIG. 1 showing the operation in the operation mode 5 of FIG. 図５−６は図４の動作モード６の動作を示す図１の回路図である。5-6 is a circuit diagram of FIG. 1 showing the operation of the operation mode 6 of FIG. 図５−７は図４の動作モード７の動作を示す図１の回路図である。5-7 is a circuit diagram of FIG. 1 showing the operation in the operation mode 7 of FIG. 図５−８は図４の動作モード８の動作を示す図１の回路図である。5-8 is a circuit diagram of FIG. 1 showing the operation in the operation mode 8 of FIG. 図５−９は図４の動作モード９の動作を示す図１の回路図である。5-9 is a circuit diagram of FIG. 1 showing the operation in the operation mode 9 of FIG. 図６は本発明の実施例２におけるダブルフォワード型ＤＣ／ＤＣコンバータを示す回路図である。FIG. 6 is a circuit diagram showing a double forward type DC / DC converter in Embodiment 2 of the present invention. 図７は特許文献１等に記載された従来のダブルフォワード型ＤＣ／ＤＣコンバータを示す基本的な回路図である。FIG. 7 is a basic circuit diagram showing a conventional double forward type DC / DC converter described in Patent Document 1 and the like.

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 Modes for carrying out the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are only for explanation and do not limit the scope of the present invention.

（参考例の構成）
図２は、本発明の実施例１におけるダブルフォワード型ＤＣ／ＤＣコンバータの基本回路を説明するための参考例の回路図である。 (Configuration of reference example)
FIG. 2 is a circuit diagram of a reference example for explaining the basic circuit of the double-forward DC / DC converter according to Embodiment 1 of the present invention.

この参考例のダブルフォワード型ＤＣ／ＤＣコンバータは、入力電圧Ｖｉｎを供給する直流電源Ｅに接続された第１のスイッチング素子（例えば、ＮＭＯＳ）３１と、第２のスイッチング素子（例えば、ＮＭＯＳ）３２と、第１のトランス４１の第１の１次巻線４１ａと、第１のインダクタンス４３と、が直列に接続された第１のスイッチング回路を有している。インダクタンス４３は、ＮＭＯＳ３１と１次巻線４１ａの巻き始め側との間に、直列に接続されている。更に、直流電源Ｅに接続された第３のスイッチング素子（例えば、ＮＭＯＳ）３３と、第４のスイッチング素子（例えば、ＮＭＯＳ）３４と、第２のトランス４２の第２の１次巻線４２ａと、第２のインダクタンス４４と、が直列に接続された第２のスイッチング回路を有している。インダクタンス４４は、ＮＭＯＳ３２と１次巻線４２ａの巻き始め側との間に、直列に接続されている。各トランス４１，４２において、各１次巻線４１ａ，４２ａの巻数はＮ１、各２次巻線４１ｂ，４２ｂの巻数はＮ２であり、各巻数比ｎはＮ１／Ｎ２となっている。 The double forward type DC / DC converter of this reference example includes a first switching element (for example, NMOS) 31 and a second switching element (for example, NMOS) 32 connected to a DC power source E that supplies an input voltage Vin. A first switching circuit in which the first primary winding 41a of the first transformer 41 and the first inductance 43 are connected in series. The inductance 43 is connected in series between the NMOS 31 and the winding start side of the primary winding 41a. Further, a third switching element (for example, NMOS) 33 connected to the DC power source E, a fourth switching element (for example, NMOS) 34, a second primary winding 42a of the second transformer 42, and , A second inductance 44 and a second switching circuit connected in series. The inductance 44 is connected in series between the NMOS 32 and the winding start side of the primary winding 42a. In each transformer 41, 42, the number of turns of each primary winding 41a, 42a is N1, the number of turns of each secondary winding 41b, 42b is N2, and each turn ratio n is N1 / N2.

ＮＭＯＳ３１のドレイン及びソース間には、寄生ダイオード３１ａと寄生キャパシタンス３１ｂとをそれぞれ有する。寄生ダイオード３１ａは、ＮＭＯＳ３１のドレイン・ソースに対して逆方向に設けられている。同様に、各ＮＭＯＳ３２，３３，３４のドレイン及びソース間には、寄生ダイオード３２ａ，３３ａ，３４ａと、寄生キャパシタンス３２ｂ，３３ｂ，３４ｂとを、それぞれ有する。 Between the drain and source of the NMOS 31, there are a parasitic diode 31a and a parasitic capacitance 31b. The parasitic diode 31 a is provided in the opposite direction to the drain / source of the NMOS 31. Similarly, parasitic diodes 32a, 33a, and 34a and parasitic capacitances 32b, 33b, and 34b are provided between the drains and sources of the NMOSs 32, 33, and 34, respectively.

直流電源Ｅの−側電極と、インダクタンス４３との間には、リセットダイオード３５が逆方向に接続されている。直流電源Ｅの＋側電極と、１次巻線４１ａの巻き終わり側との間には、リセットダイオード３６が逆方向に接続されている。直流電源Ｅの−側電極と、インダクタンス４４との間には、リセットダイオード３７が逆方向に接続されている。更に、直流電源Ｅの＋側電極と、１次巻線４２ａの巻き終わり側との間には、リセットダイオード３８が逆方向に接続されている。 A reset diode 35 is connected in the reverse direction between the negative electrode of the DC power source E and the inductance 43. A reset diode 36 is connected in the reverse direction between the + side electrode of the DC power supply E and the winding end side of the primary winding 41a. A reset diode 37 is connected in the reverse direction between the negative electrode of the DC power source E and the inductance 44. Further, a reset diode 38 is connected in the reverse direction between the + side electrode of the DC power source E and the winding end side of the primary winding 42a.

インダクタンス４３と、直流電源Ｅの＋側電極との間には、第１のクランプダイオード４５が順方向に接続されている。更に、インダクタンス４４と、直流電源Ｅの＋側電極との間には、第３のクランプダイオード４７が順方向に接続されている。 A first clamp diode 45 is connected in the forward direction between the inductance 43 and the + side electrode of the DC power supply E. Further, a third clamp diode 47 is connected in the forward direction between the inductance 44 and the + side electrode of the DC power supply E.

トランス４１の第１の２次巻線４１ｂにおける巻き始め側には、整流ダイオード５１のアノードが接続され、更に、トランス４２の第２の２次巻線４２ｂにおける巻き始め側にも、整流ダイオード５２のアノードが接続されている。整流ダイオード５１のアノード及びカソードには、キャパシタンス５３ａ及び抵抗５３ｂが直列に接続されたサージ吸収用のスナバ回路が、並列に接続されている。整流ダイオード５２のアノード及びカソードにも、キャパシタンス５４ａ及び抵抗５４ｂが直列に接続されたサージ吸収用のスナバ回路が、並列に接続されている。 The anode of the rectifier diode 51 is connected to the winding start side of the first secondary winding 41b of the transformer 41. Further, the rectification diode 52 is also connected to the winding start side of the second secondary winding 42b of the transformer 42. The anode is connected. A surge absorbing snubber circuit in which a capacitance 53a and a resistor 53b are connected in series is connected in parallel to the anode and cathode of the rectifier diode 51. A surge absorbing snubber circuit in which a capacitance 54 a and a resistor 54 b are connected in series is also connected in parallel to the anode and cathode of the rectifier diode 52.

整流ダイオード５１，５２のカソードには、平滑用のインダクタンス５７及び平滑用のキャパシタンス５８が接続されている。キャパシタンス５８の２つの電極には、負荷ＲＬに直流電力を供給するための出力端子５９−１，５９−２が接続されている。これらの整流ダイオード５１，５２、インダクタンス５７、及びキャパシタンス５８により、整流回路が構成されている。整流ダイオード５１のカソードと、２次巻線４１ｂの巻き終わり側との間には、逆方向の還流ダイオード５５と、キャパシタンス５６とが、それぞれ並列に接続されている。 A smoothing inductance 57 and a smoothing capacitance 58 are connected to the cathodes of the rectifier diodes 51 and 52. Output terminals 59-1 and 59-2 for supplying DC power to the load RL are connected to the two electrodes of the capacitance 58. These rectifier diodes 51 and 52, inductance 57, and capacitance 58 constitute a rectifier circuit. Between the cathode of the rectifier diode 51 and the winding end side of the secondary winding 41b, a reverse diode 55 and a capacitance 56 are connected in parallel, respectively.

図２の回路において、Ｉ３１はＮＭＯＳ３１のドレイン・ソース間を流れるドレイン電流、Ｉ３２はＮＭＯＳ３２のドレイン・ソース間を流れるドレイン電流、Ｖ４３はインダクタンス４３の電圧、Ｖ４１はトランス４１の電圧、Ｉ５５は還流ダイオード５５を流れる回生電流、Ｖ５５は還流ダイオード５５の電圧、Ｉｏは出力端子５９−１，５９−２から出力される出力電流である。 In the circuit of FIG. 2, I31 is a drain current flowing between the drain and source of the NMOS 31, I32 is a drain current flowing between the drain and the source of the NMOS 32, V43 is a voltage of the inductance 43, V41 is a voltage of the transformer 41, and I55 is a freewheeling diode. 55 is a regenerative current flowing through 55, V55 is the voltage of the freewheeling diode 55, and Io is an output current output from the output terminals 59-1 and 59-2.

この参考例のダブルフォワード型ＤＣ／ＤＣコンバータでは、従来の図７のダブルフォワード型ＤＣ／ＤＣコンバータに対し、トランス４１，４２の２次側における還流ダイオード５５のリカバリー電流による損失等の影響を少なくするために、各トランス４１，４２の１次巻線４１ａ，４２ａ側に、各インダクタンス４３，４４がそれぞれ直列に挿入されると共に、各インダクタンス４３，４４と直流電源Ｅの＋側電極との間にクランプダイオード４５，４７が接続され、更に、還流ダイオード５５に対してキャパシタンス５６が並列に接続されている。キャパシタンス５６は、等価的に、トランス４１，４２の１次巻線４１ａ，４２ａ側に存在するように見える。 In the double forward type DC / DC converter of this reference example, the influence of the loss due to the recovery current of the freewheeling diode 55 on the secondary side of the transformers 41 and 42 is less than the conventional double forward type DC / DC converter of FIG. In order to achieve this, the inductances 43 and 44 are inserted in series on the primary windings 41a and 42a side of the transformers 41 and 42, respectively, and between the inductances 43 and 44 and the + side electrode of the DC power supply E. Clamp diodes 45 and 47 are connected to each other, and a capacitance 56 is connected in parallel to the freewheeling diode 55. The capacitance 56 appears to be present on the primary windings 41a and 42a side of the transformers 41 and 42 equivalently.

なお、各整流ダイオード５１，５２に対して並列に接続された各キャパシタンス５３ａ５４ａ及び各抵抗５３ｂ，５４ｂからなる各スナバ回路は、動作上問題が無ければ、設けなくても良い。 Note that the snubber circuit composed of the capacitances 53a54a and the resistors 53b and 54b connected in parallel to the rectifier diodes 51 and 52 may be omitted if there is no problem in operation.

（参考例の動作）
図３は、図２のダブルフォワード型ＤＣ／ＤＣコンバータにおける駆動方法と主な動作波形を示す図である。図３の横軸は時刻ｔ１〜ｔ８，・・・、縦軸はそれぞれの電流値及び電圧値である。 (Operation of reference example)
FIG. 3 is a diagram showing a driving method and main operation waveforms in the double-forward DC / DC converter of FIG. 3, the horizontal axis represents times t1 to t8,..., And the vertical axis represents respective current values and voltage values.

例えば、ＮＭＯＳ３２とＮＭＯＳ３４とは、これらのゲートに印加される図示しないスイッチ切替信号により、オン（ＯＮ）幅固定の最大デューティ（Duty）で動作する。ＮＭＯＳ３１とＮＭＯＳ３３とは、これらのゲートに印加されるパルス幅変調（以下「ＰＷＭ」という。）された図示しないスイッチ切替信号により、ＰＷＭ制御が行われる。 For example, the NMOS 32 and the NMOS 34 operate with a maximum duty (Duty) with a fixed ON (ON) width by a switch switching signal (not shown) applied to these gates. The NMOS 31 and the NMOS 33 are PWM-controlled by a switch switching signal (not shown) that is pulse width modulated (hereinafter referred to as “PWM”) applied to these gates.

図３の時刻ｔ１において、ＮＭＯＳ３１，３２がターンオンすると、ＮＭＯＳ３１を通してインダクタンス４３に入力電圧Ｖｉｎが印加され、ＮＭＯＳ３１に流れるドレイン電流Ｉ３１が徐々に大きくなる。ドレイン電流Ｉ３１は、インダクタンス４３を通して、トランス４１の１次巻線４１ａに流れるので、トランス４１の２次巻線４１ｂに、巻き終わり側から巻き始め側の方向に誘導電流が流れる。この誘導電流は、整流ダイオード５１を通して、インダクタンス５７及びキャパシタンス５８の方向へ流れる。そのため、トランス４１の２次側の還流ダイオード５５を流れる回生電流Ｉ５５は、ドレイン電流Ｉ３１とは逆に、徐々に減少する。 When the NMOSs 31 and 32 are turned on at time t1 in FIG. 3, the input voltage Vin is applied to the inductance 43 through the NMOS 31, and the drain current I31 flowing through the NMOS 31 gradually increases. Since the drain current I31 flows through the inductance 43 to the primary winding 41a of the transformer 41, an induced current flows through the secondary winding 41b of the transformer 41 in the direction from the winding end side to the winding start side. This induced current flows through the rectifier diode 51 in the direction of the inductance 57 and the capacitance 58. For this reason, the regenerative current I55 flowing through the freewheeling diode 55 on the secondary side of the transformer 41 is gradually reduced, contrary to the drain current I31.

時刻ｔ２に達すると、回生電流Ｉ５５が０Ａになり、インダクタンス５７に流れている電流は、ダイオード５５から全てダイオード５１に転流される。ＮＭＯＳ３１を流れるドレイン電流Ｉ３１は、インダクタンス５７に流れている電流値を１次側に換算した値になる。時刻ｔ２になると、トランス４１の１次巻線４１ａには電圧が印加され、インダクタンス４３とキャパシタンス５６の共振作用により、ＮＭＯＳ３１を流れるドレイン電流Ｉ３１は更に上昇し、時刻ｔ３で最大値に達する。ドレイン電流Ｉ３１の最大値Ｉ３１ｍａｘは、
Ｉ３１ｍａｘ＝（Ｉｏ／ｎ）＋Ｖｉｎ／√（Ｌ４３／Ｃ５６／ｎ^２）
但し、ｎ＝各トランス４１，４２の巻数比（Ｎ１／Ｎ２）
Ｌ４３；インダクタンス４３の値
Ｃ５６；キャパシタンス５６の値
となる。従って、高電圧出力時のようにトランス４１，４２の巻数比ｎが小さい時や、キャパシタンス５６の値Ｃ５６が大きい時に、無効電流が増えてＤＣ／ＤＣ変換効率が低下するため、注意しなければならない。又、２次側の還流ダイオード５５には、回生電流Ｉ５５が緩やかに減少し、０Ａになってから電圧Ｖ５５も緩やかに印加されるため、リカバリー電流が発生し難くなる。 When the time t2 is reached, the regenerative current I55 becomes 0A, and all the current flowing through the inductance 57 is commutated from the diode 55 to the diode 51. The drain current I31 flowing through the NMOS 31 is a value obtained by converting the current value flowing through the inductance 57 to the primary side. At time t2, a voltage is applied to the primary winding 41a of the transformer 41, and the drain current I31 flowing through the NMOS 31 further increases due to the resonance action of the inductance 43 and the capacitance 56, and reaches the maximum value at time t3. The maximum value I31max of the drain current I31 is
I31max = (Io / n) + Vin / √ (L43 / C56 / n ² )
However, n = turn ratio of each transformer 41, 42 (N1 / N2)
L43: Value of inductance 43
C56: Value of capacitance 56. Therefore, when the turn ratio n of the transformers 41 and 42 is small as in the case of high voltage output or when the value C56 of the capacitance 56 is large, the reactive current increases and the DC / DC conversion efficiency decreases. Don't be. Further, since the regenerative current I55 gradually decreases in the secondary side freewheeling diode 55 and the voltage V55 is also gradually applied after reaching 0 A, it is difficult to generate a recovery current.

時刻ｔ３〜ｔ４において、ＮＭＯＳ３１を流れるドレイン電流Ｉ３１波形の斜線部は、クランプダイオード４５に流れる無効電流である。時刻ｔ３で、トランス４１の１次巻線４１ａ電圧がダイオード４５によって入力電圧Ｖｉｎにクランプされるため、ダイオード４５には、ドレイン電流Ｉ３１波形の斜線部で示した無効電流が流れる。図３では、時刻ｔ４で、ダイオード４５に流れる電流が０Ａになっている。 From time t3 to t4, the hatched portion of the waveform of the drain current I31 flowing through the NMOS 31 is a reactive current flowing through the clamp diode 45. At time t3, the voltage of the primary winding 41a of the transformer 41 is clamped to the input voltage Vin by the diode 45, so that the reactive current indicated by the shaded portion of the drain current I31 waveform flows through the diode 45. In FIG. 3, the current flowing through the diode 45 is 0 A at time t4.

時刻ｔ５において、先にＮＭＯＳ３１がターンオフし、インダクタンス４３に蓄積された電流とトランス４１の励磁電流は、ＮＭＯＳ３２及びリセットダイオード３５を通って回生される。 At time t5, the NMOS 31 is turned off first, and the current accumulated in the inductance 43 and the exciting current of the transformer 41 are regenerated through the NMOS 32 and the reset diode 35.

時刻ｔ６において、ＮＭＯＳ３２がターンオフすると、トランス４１の逆起電力が発生するので、ＮＭＯＳ３１，３２のＺＶＳ動作にとっては都合良く動作することになる。 When the NMOS 32 is turned off at time t6, the counter electromotive force of the transformer 41 is generated, which is convenient for the ZVS operation of the NMOSs 31 and 32.

時刻ｔ６〜ｔ８において、ＮＭＯＳ３１，３２が共にオフ状態になるので、ＮＭＯＳ３１，３２がオン状態の間にトランス４１に蓄積された励磁エネルギーが、リセットダイオード３５，３６により、直流電源Ｅ側へ回生される。 Since the NMOSs 31 and 32 are both turned off from time t6 to t8, the excitation energy accumulated in the transformer 41 while the NMOSs 31 and 32 are on is regenerated to the DC power supply E side by the reset diodes 35 and 36. The

時刻ｔ８において、反対側のＮＭＯＳ３３，３４がターンオンし、それ以降は、前記と同様の動作を繰り返すことになる。 At time t8, the NMOSs 33 and 34 on the opposite side are turned on, and thereafter, the same operation as described above is repeated.

（参考例の効果）
本参考例のダブルフォワード型ＤＣ／ＤＣコンバータによれば、還流ダイオード５５のリカバリー電流による損失の影響を少なくすることができる。更に、ＮＭＯＳ３１，３２，３３，３４においてＺＶＳ動作が行われるので、ＮＭＯＳ３１，３２，３３，３４のスイッチング損失及びサージを低減できる。 (Effect of reference example)
According to the double forward type DC / DC converter of this reference example, the influence of the loss due to the recovery current of the freewheeling diode 55 can be reduced. Further, since the ZVS operation is performed in the NMOS 31, 32, 33, 34, the switching loss and surge of the NMOS 31, 32, 33, 34 can be reduced.

（実施例１の構成）
図１は、本発明の実施例１におけるダブルフォワード型ＤＣ／ＤＣコンバータを示す回路図であり、参考例を示す図２中の要素と共通の要素には共通の符号が付されている。 (Configuration of Example 1)
FIG. 1 is a circuit diagram showing a double-forward DC / DC converter according to Embodiment 1 of the present invention. Elements common to those in FIG. 2 showing a reference example are denoted by common reference numerals.

本実施例１のダブルフォワード型ＤＣ／ＤＣコンバータでは、参考例のダブルフォワード型ＤＣ／ＤＣコンバータにおけるインダクタンス４３，４４に代えて、第３のトランス６３が設けられ、更に、第２のクランプダイオード４６及び第４のクランプダイオード４８が追加されている。 In the double forward type DC / DC converter of the first embodiment, a third transformer 63 is provided instead of the inductances 43 and 44 in the double forward type DC / DC converter of the reference example, and the second clamp diode 46 is further provided. And a fourth clamping diode 48 is added.

即ち、本実施例１では、参考例のインダクタンス４３，４４に代えて、第３のトランス６３を用いたトランス結合として励磁インダクタンス６３ｃを利用している。第３のトランス６３は、巻数Ｎ１の第３の１次巻線６３ａと、巻数Ｎ２の第３の２次巻線６３ｂとを有している。１次巻線６３ａには、これと並列に励磁インダクタンス６３ｃが存在している。１次巻線６３ａは、ＮＭＯＳ３１と、トランス４１の１次巻線４１ａにおける巻き始め側と、の間に直列に接続され、その１次巻線６３ａの巻き始め側が、ＮＭＯＳ３１に接続され、その１次巻線６３ｂの巻き終わり側が、１次巻線４１ａの巻き始め側に接続されている。各トランス４１，４２の１次巻線４１ａ，４２ａ側には、これと並列に各励磁インダクタンス４１ｃ，４２ｃがそれぞれ存在している。 That is, in the first embodiment, instead of the inductances 43 and 44 of the reference example, the exciting inductance 63c is used as transformer coupling using the third transformer 63. The third transformer 63 includes a third primary winding 63a having the number of turns N1 and a third secondary winding 63b having the number of turns N2. The primary winding 63a has an exciting inductance 63c in parallel therewith. The primary winding 63a is connected in series between the NMOS 31 and the winding start side of the primary winding 41a of the transformer 41, and the winding start side of the primary winding 63a is connected to the NMOS 31. The winding end side of the next winding 63b is connected to the winding start side of the primary winding 41a. Exciting inductances 41c and 42c exist in parallel with the primary windings 41a and 42a of the transformers 41 and 42, respectively.

更に、第２、第４のクランプダイオード４６，４８が追加されている。クランプダイオード４６は、直列接続されたトランス４１の１次巻線４１ａ及びＮＭＯＳ３２に対して，並列に接続されている。クランプダイオード４８は、直列接続されたトランス４２の１次巻線４２ａ及びＮＭＯＳ３４に対して、並列に接続されている。このようなクランプダイオード４６，４８を追加することで、ＮＭＯＳ３１，３３のターンオン時には、ＺＶＳ動作を行っている。その他の構成は、参考例の回路と同様である。 Further, second and fourth clamp diodes 46 and 48 are added. The clamp diode 46 is connected in parallel to the primary winding 41a of the transformer 41 and the NMOS 32 connected in series. The clamp diode 48 is connected in parallel to the primary winding 42a of the transformer 42 and the NMOS 34 connected in series. By adding such clamp diodes 46 and 48, the ZVS operation is performed when the NMOSs 31 and 33 are turned on. Other configurations are the same as those of the circuit of the reference example.

（実施例１の動作）
図４は、図１のダブルフォワード型ＤＣ／ＤＣコンバータにおける定格出力時の主な動作波形を示す図である。図４の横軸は時刻ｔ０〜ｔ１７，・・・、縦軸は電流値及び電圧値である。 (Operation of Example 1)
FIG. 4 is a diagram showing main operation waveforms at the rated output in the double forward type DC / DC converter of FIG. 4, the horizontal axis represents times t0 to t17,..., And the vertical axis represents current values and voltage values.

図４において、Ｖｄｓ３１はＮＭＯＳ３１のドレイン・ソース間電圧、Ｉｄ３１はＮＭＯＳ３１を流れるドレイン電流、Ｖｄｓ３２はＮＭＯＳ３２のドレイン・ソース間電圧、Ｉｄ３２はＮＭＯＳ３２を流れるドレイン電流、Ｖｄｓ３３はＮＭＯＳ３３のドレイン・ソース間電圧、Ｉｄ３３はＮＭＯＳ３３のドレイン電流、Ｖ６３ｃは励磁インダクタンス６３ｃの電圧、Ｉ４１ｃは励磁インダクタンス４１を流れる電流、Ｉ４６はクランプダイオード４６を流れる電流、Ｉ３５はリセットダイオード３５を流れる電流、Ｉ３６はリセットダイオード３６を流れる電流、Ｉ５１は整流ダイオード５１を流れる電流、Ｉ５５は還流ダイオード５５を流れる回生電流、Ｖｄｓ３４はＮＭＯＳ３４のドレイン・ソース間電圧である。 4, Vds31 is the drain-source voltage of the NMOS 31, Id31 is the drain current flowing through the NMOS 31, Vds32 is the drain-source voltage of the NMOS 32, Id32 is the drain current flowing through the NMOS 32, Vds33 is the drain-source voltage of the NMOS 33, Id33 is the drain current of the NMOS 33, V63c is the voltage of the exciting inductance 63c, I41c is the current flowing through the exciting inductance 41, I46 is the current flowing through the clamp diode 46, I35 is the current flowing through the reset diode 35, and I36 is the current flowing through the reset diode 36 , I51 is a current flowing through the rectifier diode 51, I55 is a regenerative current flowing through the freewheeling diode 55, and Vds34 is a drain-source voltage of the NMOS 34.

更に、Ｉｄ３４はＮＭＯＳ３４のドレイン電流、Ｖ４１ｃは励磁インダクタンス４１の電圧、Ｉ４２ｃは励磁インダクタンス４２を流れる電流、Ｖ４２ｃは励磁インダクタンス４２の電圧、Ｉ４５はクランプダイオード４５を流れる電流、Ｉ４７はクランプダイオード４７を流れる電流、Ｉ３８はリセットダイオード３８を流れる電流、Ｉ３７はリセットダイオード３７を流れる電流、Ｖ５１は整流ダイオード５１の電圧、Ｖ５５は還流ダイオード５５の電圧、Ｉ５５は還流ダイオード５５を流れる回生電流である。 Further, Id34 is the drain current of the NMOS 34, V41c is the voltage of the exciting inductance 41, I42c is the current flowing through the exciting inductance 42, V42c is the voltage of the exciting inductance 42, I45 is the current flowing through the clamp diode 45, and I47 flows through the clamp diode 47. I38 is a current flowing through the reset diode 38, I37 is a current flowing through the reset diode 37, V51 is a voltage of the rectifier diode 51, V55 is a voltage of the freewheeling diode 55, and I55 is a regenerative current flowing through the freewheeling diode 55.

この図４の動作波形図から明らかなように、半周期で９個（１周期１８個）の動作モード（１）〜（９）が存在することが分かる。以下、各動作モード（１）〜（９）の動作を説明する。 As is apparent from the operation waveform diagram of FIG. 4, it is understood that nine operation modes (1) to (9) exist in a half cycle (18 cycles). Hereinafter, the operation in each of the operation modes (1) to (9) will be described.

（１）動作モード１（時刻ｔ０〜ｔ１の期間）
図５−１は、図４の動作モード１の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (1) Operation mode 1 (period of time t0 to t1)
FIG. 5A is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 1 of FIG. 4, and the current path is indicated by a thick solid line.

図４の時刻ｔ０において、ＮＭＯＳ３１，３２のゲートにオン信号（＝論理“Ｈ”のスイッチ切替信号）が入力されると、ＮＭＯＳ３１，３２がターンオンする。ＮＭＯＳ３１は、前の状態でのトランス６３（入力電圧Ｖｉｎが逆起電力となって発生している）の作用により、ＺＶＳ動作をしているため、トランス６３の１次巻線６３ａ→ＮＭＯＳ３１の寄生ダイオード３１ａ→直流電源Ｅ→クランプダイオード４６→トランス６３の１次巻線６３ａ、という矢印方向の経路で、ＮＭＯＳ３１の寄生ダイオード３１ａに電流が流れる。一方、トランス６３の作用により、このトランス６３の２次巻線６３ｂ→トランス４２の励磁インダクタンス４２ｃ→リセットダイオード３８→直流電源Ｅ→リセットダイオード３７→トランス６３の２次巻線６３ｂ、という矢印方向の経路で、電流が流れる。ＮＭＯＳ３２は、寄生キャパシタンス３２ｂの電荷が残っている状態からターンオンされるため、ＮＭＯＳ３２には、寄生キャパシタンス３２ｂの放電電流（ドレイン電流Ｉｄ３２）が矢印方向に流れる。トランス４１，４２の２次側は、インダクタンス５７に蓄積された励磁エネルギーが矢印方向に放出され、出力端子５９−１，５９−２及び負荷ＲＬと還流ダイオード５５を通して回生電流Ｉ５５が流れる。 At time t0 in FIG. 4, when an ON signal (= switch signal of logic “H”) is input to the gates of the NMOSs 31 and 32, the NMOSs 31 and 32 are turned on. Since the NMOS 31 performs a ZVS operation by the action of the transformer 63 (generated by the input voltage Vin as a counter electromotive force) in the previous state, the primary winding 63a of the transformer 63 → the parasitic of the NMOS 31 A current flows through the parasitic diode 31a of the NMOS 31 through a path in the direction of the arrow: the diode 31a → the DC power supply E → the clamp diode 46 → the primary winding 63a of the transformer 63. On the other hand, due to the action of the transformer 63, the secondary winding 63b of the transformer 63 → the exciting inductance 42c of the transformer 42 → the reset diode 38 → the DC power supply E → the reset diode 37 → the secondary winding 63b of the transformer 63 in the direction of the arrow. Current flows through the path. Since the NMOS 32 is turned on from the state in which the charge of the parasitic capacitance 32b remains, the discharge current (drain current Id32) of the parasitic capacitance 32b flows in the direction of the arrow through the NMOS 32. On the secondary side of the transformers 41 and 42, the excitation energy accumulated in the inductance 57 is released in the direction of the arrow, and the regenerative current I55 flows through the output terminals 59-1, 59-2, the load RL, and the return diode 55.

（２）動作モード２（時刻ｔ１〜ｔ２の期間）
図５−２は、図４の動作モード２の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (2) Operation mode 2 (period from time t1 to time t2)
FIG. 5B is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 2 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ１において、直流電源Ｅ→ＮＭＯＳ３１→トランス６３の１次巻線６３ａ及び励磁インダクタンス６３ｃ→トランス４１の励磁インダクタンス４１ｃ→ＮＭＯＳ３２→直流電源Ｅ、という矢印方向の経路で、トランス６３の励磁インダクタンス６３ｃに入力電圧Ｖｉｎが印加される。そのため、ＮＭＯＳ３１，３２のドレイン電流Ｉｄ３１，Ｉｄ３２は、
Ｖｉｎ（ｔ２−ｔ１）／Ｌ６３ｃ
但し、Ｖｉｎ（ｔ２−ｔ１）；時刻ｔ１〜ｔ２間の入力電圧
Ｌ６３ｃ；励磁インダクタンス６３ｃの値
の関係で上昇し、時刻ｔ２になると、２次側のインダクタンス５７に流れている出力電流Ｉｏの１次側換算値に達する。従って、トランス４１の１次巻線４１ａには、トランス６３の励磁インダクタンス６３ｃと同等の電流が流れ（励磁インダクタンス４１ｃの励磁電流Ｉ４１ｃは一定のまま）、２次巻線４１ｂに、巻数比ｎ（＝Ｎ１／Ｎ２）に対応した矢印方向の誘導電流が流れる。この誘導電流により、整流ダイオード５１を流れる電流Ｉ５１が上昇し、還流ダイオード５５を流れる回生電流Ｉ５５が減少する。インダクタンス５７を流れる電流Ｉ５７（＝出力電流Ｉｏ）は、
Ｉ５１＋Ｉ５５＝Ｉ５７（＝Ｉｏ）
となり、時刻ｔ２で、電流Ｉ５１＝Ｉｏになる。 At the time t1, the exciting coil 63c of the transformer 63 is passed through the path in the direction of the arrow DC power supply E → NMOS 31 → primary winding 63a and exciting inductance 63c of the transformer 63 → excitation inductance 41c of the transformer 41 → NMOS 32 → DC power supply E. An input voltage Vin is applied. Therefore, the drain currents Id31 and Id32 of the NMOSs 31 and 32 are
Vin (t2-t1) / L63c
However, Vin (t2-t1); input voltage between time t1 and t2
L63c; rises due to the value of the excitation inductance 63c, and reaches the primary side converted value of the output current Io flowing through the secondary side inductance 57 at time t2. Accordingly, a current equivalent to the exciting inductance 63c of the transformer 63 flows through the primary winding 41a of the transformer 41 (the exciting current I41c of the exciting inductance 41c remains constant), and the turn ratio n ( = Inductive current in the direction of the arrow corresponding to N1 / N2) flows. Due to this induced current, the current I51 flowing through the rectifier diode 51 rises, and the regenerative current I55 flowing through the freewheeling diode 55 decreases. The current I57 (= output current Io) flowing through the inductance 57 is
I51 + I55 = I57 (= Io)
At time t2, the current I51 = Io.

一方、トランス４２における励磁インダクタンス４２ｃの励磁電流は、励磁インダクタンス４２ｃ→リセットダイオード３８→直流電源Ｅ→リセットダイオード３７→トランス６３の２次巻線６３ｂ→励磁インダクタンス４２ｃ、という矢印方向の経路で、回生されている（トランス４２のリセット動作）。 On the other hand, the exciting current of the exciting inductance 42c in the transformer 42 is regenerated along the path in the direction of the arrow: exciting inductance 42c → reset diode 38 → DC power supply E → reset diode 37 → secondary winding 63b of the transformer 63 → excitation inductance 42c. (Reset operation of the transformer 42).

（３）動作モード３（時刻ｔ２〜ｔ３の期間）
図５−３は、図４の動作モード３の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (3) Operation mode 3 (period from time t2 to t3)
FIG. 5C is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 3 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ２において、直流電源Ｅ→ＮＭＯＳ３１→トランス６３の１次巻線６３ａ及び励磁インダクタンス６３ｃ→トランス４１の励磁インダクタンス４１ｃ→ＮＭＯＳ３２→直流電源Ｅ、という矢印方向の経路で流れるＮＭＯＳ３１のドレイン電流Ｉｄ３１が、２次側のインダクタンス５７に流れている出力電流Ｉｏの１次側に換算した値に達すると、励磁インダクタンス６３ｃと２次側のキャパシタンス５６との共振作用により、そのキャパシタンス５６に共振電流が流れる。そのため、キャパシタンス５６の電圧も上昇し、時刻ｔ３で、最大値（Ｖｉｎ・Ｎ２／Ｎ１）に達する。この時、トランス４１の１次巻線４１ａの両電極間電圧は入力電圧Ｖｉｎに達する。従って、キャパシタンス５６及び巻数比Ｎ２／Ｎ１によっては、ＮＭＯＳ３１，３２に、負荷電流以上の大きなドレイン電流Ｉｄ３１（ｔ３）（＝Ｉｄ３２（ｔ３））が流れる。この時のドレイン電流Ｉｄ３１（ｔ３）は、
Ｉｄ３１（ｔ３）
＝Ｉｄ３１（ｔ２）＋Ｖｉｎ／√｛Ｌ６３ｃ／Ｎ２（Ｃ５６＋Ｃ５４ａ）｝
但し、Ｉｄ３１（ｔ３）；時刻ｔ３の時のＮＭＯＳ３１のドレイン電流
Ｉｄ３１（ｔ２）；時刻ｔ２の時のＮＭＯＳ３１のドレイン電流
Ｌ６３ｃ；励磁インダクタンス６３ｃの値
Ｃ５６；キャパシタンス５６の値
Ｃ５４ａ；キャパシタンス５４ａの値
で求められる。そのため、高電圧出力（巻数比Ｎ２／Ｎ１＞１）やキャパシタンス５６が大きい時には、ＮＭＯＳ３１，３２の破壊のおそれがあるので、設計時に注意を要する。 At time t2, the drain current Id31 of the NMOS 31 that flows along the path in the direction of the arrow: DC power source E → NMOS 31 → primary winding 63a of the transformer 63 and exciting inductance 63c → excitation inductance 41c of the transformer 41 → NMOS 32 → DC power source E When the value converted to the primary side of the output current Io flowing through the secondary side inductance 57 is reached, a resonance current flows through the capacitance 56 due to the resonance action of the exciting inductance 63 c and the secondary side capacitance 56. Therefore, the voltage of the capacitance 56 also rises and reaches the maximum value (Vin · N2 / N1) at time t3. At this time, the voltage between both electrodes of the primary winding 41a of the transformer 41 reaches the input voltage Vin. Therefore, depending on the capacitance 56 and the turn ratio N2 / N1, a large drain current Id31 (t3) (= Id32 (t3)) larger than the load current flows through the NMOS 31 and 32. The drain current Id31 (t3) at this time is
Id31 (t3)
= Id31 (t2) + Vin / √ {L63c / N2 (C56 + C54a)}
However, Id31 (t3); drain current of NMOS 31 at time t3
Id31 (t2); drain current of NMOS 31 at time t2
L63c; value of exciting inductance 63c
C56: value of capacitance 56
C54a: It is obtained from the value of the capacitance 54a. Therefore, when the high voltage output (turn ratio N2 / N1> 1) or the capacitance 56 is large, the NMOS 31 and 32 may be destroyed.

一方、トランス４２の励磁電流は、２次巻線４２ｂ→還流ダイオード５５→キャパシタンス５４ａ及び抵抗５４ｂからなるスナバ回路、という矢印方向の経路で流れる。 On the other hand, the exciting current of the transformer 42 flows through a path in the direction of an arrow, that is, a secondary winding 42b → a freewheeling diode 55 → a snubber circuit including a capacitance 54a and a resistor 54b.

（３）動作モード４（時刻ｔ３〜ｔ４の期間）
図５−４は、図４の動作モード４の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (3) Operation mode 4 (period from time t3 to t4)
FIG. 5-4 is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 4 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ３において、キャパシタンス５６に流れる電流が最大値に達すると、キャパシタンス５６の電圧も更に上昇しようとするが、直流電源Ｅ→ＮＭＯＳ３１→トランス６３の励磁インダクタンス６３ｃ→トランス４１の励磁インダクタンス４１ｃ→ＮＭＯＳ３２→直流電源Ｅ、といった矢印方向の経路で流れる電流により、トランス４１の１次巻線電圧は、クランプダイオード４５によって入力電圧Ｖｉｎにクランプされる。そのため、クランプダイオード４５→ＮＭＯＳ３１→トランス６３の励磁インダクタンス６３ｃ→クランプダイオード４５、といった矢印方向の経路で、クランプダイオード４５に電流が流れ、ＮＭＯＳ３１のドレイン電流Ｉｄ３１が負荷電流よりも大きくなる。そのドレイン電流Ｉｄ３１の値は、キャパシタンス５６、励磁インダクタンス６３ｃ、巻数比Ｎ１／Ｎ２、及び入力電圧Ｖｉｎによって決まる。 At time t3, when the current flowing through the capacitance 56 reaches the maximum value, the voltage of the capacitance 56 tends to further increase, but the DC power source E → NMOS 31 → the exciting inductance 63c of the transformer 63 → the exciting inductance 41c of the transformer 41 → NMOS 32 → The primary winding voltage of the transformer 41 is clamped to the input voltage Vin by the clamp diode 45 by the current flowing through the path in the direction of the arrow such as the DC power supply E. Therefore, a current flows through the clamp diode 45 through a path in the direction of an arrow such as the clamp diode 45 → the NMOS 31 → the exciting inductance 63c of the transformer 63 → the clamp diode 45, and the drain current Id31 of the NMOS 31 becomes larger than the load current. The value of the drain current Id31 is determined by the capacitance 56, the excitation inductance 63c, the turns ratio N1 / N2, and the input voltage Vin.

トランス４１の２次巻線４１ｂの誘導電流は、整流ダイオード５１→インダクタンス５７及びキャパシタンス５８→出力端子５９−１，５９−２及び負荷ＲＬ→２次巻線４１ｂ、といった矢印方向の経路で流れるので、還流ダイオード５５の電圧がトランス４１の２次巻線電圧にクランプされる。すると、トランス４２の励磁電流は、再び、トランス４２の１次巻線４２ａ→リセットダイオード３８→直流電源Ｅ→クランプダイオード４８→１次巻線４２ａ、という矢印方向の経路で、直流電源Ｅへ回生される。 Since the induced current of the secondary winding 41b of the transformer 41 flows through the path in the direction of the arrow such as the rectifier diode 51 → the inductance 57 and the capacitance 58 → the output terminals 59-1, 59-2 and the load RL → the secondary winding 41b. The voltage of the freewheeling diode 55 is clamped to the secondary winding voltage of the transformer 41. Then, the exciting current of the transformer 42 is regenerated to the DC power source E again through a path in the direction of the arrow of the primary winding 42a of the transformer 42 → the reset diode 38 → the DC power source E → the clamp diode 48 → the primary winding 42a. Is done.

（４）動作モード５（時刻ｔ４〜ｔ５の期間）
図５−５は、図４の動作モード５の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (4) Operation mode 5 (period from time t4 to t5)
5-5 is a circuit diagram of FIG. 1 illustrating the operation of the operation mode 5 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ４〜ｔ５の期間では、ＮＭＯＳ３１，３２の回路側において、直流電源Ｅ→ＮＭＯＳ３１→トランス６３の励磁インダクタンス６３ｃ→トランス４１の励磁インダクタンス４２ｃ→ＮＭＯＳ３２→直流電源Ｅ、といった矢印方向の経路で電流が流れる。そのため、トランス４１の２次巻線４１ｂの誘導電流が、整流ダイオード５１→インダクタンス５７及びキャパシタンス５８→出力端子５９−１，５９−２、といった矢印方向の経路で流れるので、負荷ＲＬに直流電力を供給し続ける。 During the period from time t4 to t5, on the circuit side of the NMOSs 31 and 32, the current flows along a path in the direction of the arrow such as DC power supply E → NMOS 31 → excitation inductance 63c of the transformer 63 → excitation inductance 42c of the transformer 41 → NMOS 32 → DC power supply E. Flowing. For this reason, the induced current of the secondary winding 41b of the transformer 41 flows along a path in the direction of the arrow such as the rectifier diode 51 → the inductance 57 and the capacitance 58 → the output terminals 59-1, 59-2, and therefore direct current power is supplied to the load RL. Continue to supply.

一方、ＮＭＯＳ３３，３４の寄生キャパシタンス３３ｂ，３４ｂに蓄積された電荷が、寄生キャパシタンス３４ｂ→トランス４２の励磁インダクタンス４２ｃ→トランス６３の２次巻線６３ｂ→寄生キャパシタンス３３ｂ→直流電源Ｅ、といった矢印方向の経路で放電される。これも共振作用であり、共振周波数ｆｒ２は、
ｆｒ２＝１／２π√｛（Ｌ４２ｃ＋Ｌ６３ｂ）２Ｃｏｓｓ｝
但し、Ｌ４２ｃ；トランス４２の励磁インダクタンス４２ｃの値
Ｌ６３ｂ；トランス６３の２次巻線６３ｂのインダクタンス値
Ｃｏｓｓ；各寄生キャパシタンス３３ｂ，３４ｂの値
で求められる。 On the other hand, the charges accumulated in the parasitic capacitances 33b and 34b of the NMOSs 33 and 34 are changed in the direction of the arrows such as the parasitic capacitance 34b → the exciting inductance 42c of the transformer 42 → the secondary winding 63b of the transformer 63 → the parasitic capacitance 33b → the DC power supply E. Discharged in the path. This is also a resonance effect, and the resonance frequency fr2 is
fr2 = 1 / 2π√ {(L42c + L63b) 2Coss}
However, L42c; the value of the exciting inductance 42c of the transformer 42
L63b; inductance value of the secondary winding 63b of the transformer 63
Coss: It is obtained from the values of the parasitic capacitances 33b and 34b.

（６）動作モード６（時刻ｔ５〜ｔ６の期間）
図５−６は、図４の動作モード６の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (6) Operation mode 6 (period from time t5 to t6)
5-6 is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 6 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ５において、ＮＭＯＳ３１がターンオフすると、直流電源Ｅ→ＮＭＯＳ３１の寄生キャパシタンス３１ｂ→トランス６３の励磁インダクタンス６３ｃ→トランス４１の励磁インダクタンス４１ｃ→ＮＭＯＳ３２→直流電源Ｅ、という矢印方向の経路で電流Ｉ３１が流れ、寄生キャパシタンス３１ｂは、その電流Ｉ３１によって定電流充電される。そのため、ＮＭＯＳ３１のドレイン・ソース間電圧Ｖｄｓ３１は、直線的に上昇し、時刻ｔ６で、入力電圧Ｖｉｎに達する。 At time t5, when the NMOS 31 is turned off, the current I31 flows through a path in the direction of the arrow: DC power supply E → parasitic capacitance 31b of the NMOS 31 → excitation inductance 63c of the transformer 63 → excitation inductance 41c of the transformer 41 → NMOS 32 → DC power supply E. The parasitic capacitance 31b is charged with a constant current by the current I31. Therefore, the drain-source voltage Vds31 of the NMOS 31 rises linearly and reaches the input voltage Vin at time t6.

ＮＭＯＳ３１がオフした瞬間、トランス６３の励磁インダクタンス６３ｃに逆起電力が発生し、トランス４１の励磁インダクタンス４１ｃの電圧Ｖ４１ｃが、時刻ｔ６で、０Ｖになる。そのため、還流ダイオード５５の印加電圧Ｖ５５も０Ｖに達する。この期間も、２次側には、トランス４１の２次巻線４１ｂ→整流ダイオード５１→インダクタンス５７及びキャパシタンス５８→出力端子５９−１，５９−２、という矢印方向の経路で、負荷ＲＬに直流電力を供給し続ける。 At the moment when the NMOS 31 is turned off, a counter electromotive force is generated in the excitation inductance 63c of the transformer 63, and the voltage V41c of the excitation inductance 41c of the transformer 41 becomes 0V at time t6. For this reason, the applied voltage V55 of the freewheeling diode 55 also reaches 0V. Also during this period, on the secondary side, the secondary winding 41b of the transformer 41 → the rectifier diode 51 → the inductance 57 and the capacitance 58 → the output terminals 59-1, 59-2, and the direct current to the load RL. Continue to supply power.

一方、ＮＭＯＳ３３，３４の回路側は、動作モード５と同様に、寄生キャパシタンス３４ｂ，３３ｂが放電し続けている。寄生キャパシタンス３４ｂの放電電流は、トランス４２の励磁インダクタンス４２ｃ→トランス６３の２次巻線６３ｂ→ＮＭＯＳ３３の寄生ダイオード３３ａ→直流電源Ｅ→寄生キャパシタンス３４ｂ、という矢印方向の経路で流れる。更に、寄生キャパシタンス３３ｂの放電電流は、直流電源Ｅ→ＮＭＯＳ３４の寄生ダイオード３４ａ→トランス４２の励磁インダクタンス４２ｃ→トランス６３の２次巻線６３ｂ→寄生キャパシタンス３３ｂ、という矢印方向の経路で流れる。 On the other hand, on the circuit side of the NMOSs 33 and 34, as in the operation mode 5, the parasitic capacitances 34b and 33b continue to be discharged. The discharge current of the parasitic capacitance 34b flows through the path in the direction of the arrow: the exciting inductance 42c of the transformer 42 → the secondary winding 63b of the transformer 63 → the parasitic diode 33a of the NMOS 33 → the DC power supply E → the parasitic capacitance 34b. Furthermore, the discharge current of the parasitic capacitance 33b flows along a path in the direction of the arrow: DC power supply E → parasitic diode 34a of NMOS 34 → excitation inductance 42c of transformer 42 → secondary winding 63b of transformer 63 → parasitic capacitance 33b.

（７）動作モード７（時刻ｔ６〜ｔ７の期間）
図５−７は、図４の動作モード７の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (7) Operation mode 7 (period from time t6 to t7)
5-7 is a circuit diagram of FIG. 1 illustrating the operation of the operation mode 7 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ６において、ＮＭＯＳ３１のドレイン・ソース間電圧Ｖｄｓ３１が入力電圧Ｖｉｎに達すると、トランス６３の励磁インダクタンス６３ｃ及びトランス４１の励磁インダクタンス４１ｃに蓄積された電荷が、励磁インダクタンス６３ｃ→励磁インダクタンス４１ｃ→ＮＭＯＳ３２→リセットダイオード３５→励磁インダクタンス６３ｃ、という矢印方向の経路で放電する。 When the drain-source voltage Vds31 of the NMOS 31 reaches the input voltage Vin at time t6, the charges accumulated in the exciting inductance 63c of the transformer 63 and the exciting inductance 41c of the transformer 41 are changed to exciting inductance 63c → exciting inductance 41c → NMOS 32 → Discharge occurs along the path in the direction of the arrow: reset diode 35 → excitation inductance 63c.

２次側の還流ダイオード５５にも、矢印方向に、インダクタンス５７の回生電流Ｉｏの一部が流れる。トランス４１の励磁インダクタンス４１ｃには電圧Ｖ４１ｃが発生しておらず、この期間は、励磁インダクタンス６３ｃの回生電流が負荷ＲＬ側に直流電力を供給していない。 A part of the regenerative current Io with the inductance 57 also flows in the secondary freewheeling diode 55 in the direction of the arrow. The voltage V41c is not generated in the exciting inductance 41c of the transformer 41, and during this period, the regenerative current of the exciting inductance 63c does not supply DC power to the load RL side.

一方、ＮＭＯＳ３３，３４の回路側は、動作モード５，６と同様に、寄生キャパシタンス３４ｂ，３３ｂが放電し続けている。寄生キャパシタンス３４ｂの放電電流は、トランス４２の励磁インダクタンス４２ｃ→トランス６３の２次巻線６３ｂ→ＮＭＯＳ３３の寄生ダイオード３３ａ→直流電源Ｅ→寄生キャパシタンス３４ｂ、という矢印方向の経路で流れる。更に、寄生キャパシタンス３３ｂの放電電流は、直流電源Ｅ→ＮＭＯＳ３４の寄生ダイオード３４ａ→トランス４２の励磁インダクタンス４２ｃ→トランス６３の２次巻線６３ｂ→寄生キャパシタンス３３ｂ、という矢印方向の経路で流れる。 On the other hand, on the circuit side of the NMOSs 33 and 34, as in the operation modes 5 and 6, the parasitic capacitances 34b and 33b continue to be discharged. The discharge current of the parasitic capacitance 34b flows through the path in the direction of the arrow: the exciting inductance 42c of the transformer 42 → the secondary winding 63b of the transformer 63 → the parasitic diode 33a of the NMOS 33 → the DC power supply E → the parasitic capacitance 34b. Furthermore, the discharge current of the parasitic capacitance 33b flows along a path in the direction of the arrow: DC power supply E → parasitic diode 34a of NMOS 34 → excitation inductance 42c of transformer 42 → secondary winding 63b of transformer 63 → parasitic capacitance 33b.

（８）動作モード８（時刻ｔ７〜ｔ８の期間）
図５−８は、図４の動作モード８の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (8) Operation mode 8 (period from time t7 to t8)
FIG. 5-8 is a circuit diagram of FIG. 1 illustrating the operation in the operation mode 8 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ７において、ＮＭＯＳ３２がターンオフすると、トランス６３の励磁インダクタンス６３ｃに逆起電力（Ｖｉｎ）が発生し、励磁インダクタンス６３ｃ→トランス４１の励磁インダクタンス４１ｃ→ＮＭＯＳ３２の寄生キャパシタンス３２ｂ→リセットダイオード３５、という矢印方向の経路で電流Ｉ３２が流れ、寄生キャパシタンス３２ｂは、その電流Ｉ３２によって充電される。そのため、ＮＭＯＳ３２のドレイン・ソース間電圧Ｖｄｓ３２は、直線的に上昇し、時刻ｔ８で、入力電圧Ｖｉｎに達する。図４では、ＮＭＯＳ３１がターンオフした時より、ＮＮＯＳ３２がターンオフした時の時間（ドレイン・ソース間電圧Ｖｄｓ３２の入力電圧Ｖｉｎに達する時間）が短い波形で示されているが、実際は、（時刻ｔ７の電流Ｉ３２＜時刻ｔ５の電流Ｉ３１）のため、ＮＭＯＳ３２のドレイン・ソース間電圧Ｖｄｓ３２の方が、単位時間当たりの電圧の立ち上がり（ｄＶ／ｄｔ）が緩やかになり、立ち上がり時間は長い。 When the NMOS 32 is turned off at time t7, a counter electromotive force (Vin) is generated in the exciting inductance 63c of the transformer 63, and the direction of the arrow is as follows: the exciting inductance 63c → the exciting inductance 41c of the transformer 41 → the parasitic capacitance 32b of the NMOS 32 → the reset diode 35. The current I32 flows through the path, and the parasitic capacitance 32b is charged by the current I32. Therefore, the drain-source voltage Vds32 of the NMOS 32 rises linearly and reaches the input voltage Vin at time t8. In FIG. 4, the time when the NNOS 32 is turned off (the time for reaching the input voltage Vin of the drain-source voltage Vds32) is shown in a shorter waveform than when the NMOS 31 is turned off. Since I32 <current I31 at time t5), the drain-source voltage Vds32 of the NMOS 32 has a slower voltage rise per unit time (dV / dt) and the rise time is longer.

又、トランス６３の励磁インダクタンス６３ｃは、ＮＭＯＳ３２がターンオフすると、逆起電力（Ｖｉｎ）を発生し、２次巻線６３ｂにも入力電圧Ｖｉｎに向かって電圧が発生するため、２次巻線６３ｂ→ＮＭＯＳ３３の寄生キャパシタンス３３ｂ→直流電源Ｅ→ＮＭＯＳ３４の寄生キャパシタンス３４ｂ→トランス４２の励磁インダクタンス４２ｂ、という矢印方向の経路で電流が流れるため、ＮＭＯＳ３２はＺＶＳ動作を行う。 Further, the excitation inductance 63c of the transformer 63 generates a counter electromotive force (Vin) when the NMOS 32 is turned off, and a voltage is generated in the secondary winding 63b toward the input voltage Vin, so that the secondary winding 63b → Since the current flows through the path in the direction of the arrow: the parasitic capacitance 33b of the NMOS 33 → the DC power supply E → the parasitic capacitance 34b of the NMOS 34 → the exciting inductance 42b of the transformer 42, the NMOS 32 performs the ZVS operation.

一方、トランス４１の励磁インダクタンス４１ｃに電流Ｉ３２が流れると、２次巻線４１ｂに誘導電流が流れ、整流ダイオード５１→インダクタンス５７及びキャパシタンス５８→出力端子５９−１，５９−２、という矢印方向の経路で、直流電力が負荷ＲＬに供給される。この際、トランス４２の励磁インダクタンス４２ｃを流れる励磁電流により、２次巻線４２ｂ→還流ダイオード５５→キャパシタンス５４ａ及び抵抗５４ｂからなるスナバ回路、という経路で電流が流れる。 On the other hand, when the current I32 flows through the exciting inductance 41c of the transformer 41, an induced current flows through the secondary winding 41b, and the rectifier diode 51 → the inductance 57 and the capacitance 58 → the output terminals 59-1, 59-2 in the direction of the arrows. DC power is supplied to the load RL along the path. At this time, due to the exciting current flowing through the exciting inductance 42c of the transformer 42, a current flows through the path of the secondary winding 42b → the return diode 55 → the snubber circuit including the capacitance 54a and the resistor 54b.

（９）動作モード９（時刻ｔ８〜ｔ９の期間）
図５−９は、図４の動作モード９の動作を示す図１の回路図であり、電流経路が太い実線で示されている。 (9) Operation mode 9 (period from time t8 to t9)
FIG. 5-9 is a circuit diagram of FIG. 1 illustrating the operation of the operation mode 9 of FIG. 4, and the current path is indicated by a thick solid line.

時刻ｔ８において、ＮＭＯＳ３２のドレイン・ソース間電圧Ｖｄｓ３２が入力電圧Ｖｉｎに達するため、トランス６３の励磁インダクタンス６３ｃ、及びトランス４１の励磁インダクタンス４１ｃにおける励磁電流は、リセットダイオード３６→直流電力Ｅ→リセットダイオード３５→励磁インダクタンス６３ｃ、という矢印方向の経路で放電される。 At time t8, since the drain-source voltage Vds32 of the NMOS 32 reaches the input voltage Vin, the exciting current in the exciting inductance 63c of the transformer 63 and the exciting inductance 41c of the transformer 41 is reset diode 36 → DC power E → reset diode 35. → Discharged along the path in the direction of the arrow of the excitation inductance 63c.

トランス６３の励磁インダクタンス６３ｃには、逆起電力（Ｖｉｎ）が発生しているが、トランス４１は短絡状態である。又、励磁インダクタンス６３ｃの逆起電力の作用により、２次巻線６３ｂにおいて直流電源Ｅ方向に起電力が発生し、ＮＭＯＳ３３の寄生キャパシタンス３３ｂ→直流電力Ｅ→ＮＭＯＳ３４の寄生ダイオード３４ａ→トランス４２の励磁インダクタンス４２ｃ→２次巻線６３ｂ、という矢印方向の経路で、ＮＭＯＳ３３の寄生キャパシタンス３３ｂの電荷が放電される。その後（時刻ｔ８以降）、２次巻線６３ｂに発生した起電力は、ＮＭＯＳ３３の寄生ダイオード３３ａを通して、直流電源Ｅに戻される。 A counter electromotive force (Vin) is generated in the excitation inductance 63c of the transformer 63, but the transformer 41 is in a short circuit state. In addition, an electromotive force is generated in the direction of the DC power source E in the secondary winding 63b by the action of the counter electromotive force of the excitation inductance 63c, and the parasitic capacitance 33b of the NMOS 33 → the DC power E → the parasitic diode 34a of the NMOS 34 → the excitation of the transformer 42. The electric charge of the parasitic capacitance 33b of the NMOS 33 is discharged through the path in the direction of the arrow from the inductance 42c to the secondary winding 63b. Thereafter (after time t8), the electromotive force generated in the secondary winding 63b is returned to the DC power source E through the parasitic diode 33a of the NMOS 33.

一方、励磁インダクタンス４１ｃの励磁電流により、２次巻線４１ｂに誘導電流が流れ、整流ダイオード５１→インダクタンス５７及びキャパシタンス５８→出力端子５９−１，５９−２、という矢印方向の経路で、直流電力が負荷ＲＬに供給される。この際、トランス４２の励磁インダクタンス４２ｃを流れる励磁電流により、２次巻線４２ｂ→還流ダイオード５５→キャパシタンス５４ａ及び抵抗５４ｂからなるスナバ回路、という経路で電流が流れる。 On the other hand, an induced current flows through the secondary winding 41b due to the exciting current of the exciting inductance 41c, and the direct current power passes through the path in the direction of the arrow from the rectifier diode 51 to the inductance 57 and the capacitance 58 to the output terminals 59-1 and 59-2. Is supplied to the load RL. At this time, due to the exciting current flowing through the exciting inductance 42c of the transformer 42, a current flows through the path of the secondary winding 42b → the return diode 55 → the snubber circuit including the capacitance 54a and the resistor 54b.

以上が半周期の動作モード１〜９であり、残り半周期の時刻ｔ９〜ｔ１７の期間の動作モードが、同じように繰り返される。 The above is the operation modes 1 to 9 of the half cycle, and the operation modes during the remaining half cycle times t9 to t17 are similarly repeated.

（実施例１の効果）
本実施例１によれば、図２の参考例に比べて、次の（ａ）〜（ｇ）のような効果がある。 (Effect of Example 1)
According to the first embodiment, the following effects (a) to (g) are obtained as compared with the reference example of FIG.

（ａ）ＮＭＯＳ３１，３２，３３，３４は、ターンオン時にＺＣＳ動作を行うので、オン時のスイッチング損失が少ない。更に、クランプダイオード４６，４８を追加しているので、ＮＭＯＳ３１，３３のターンオン時にはＺＶＳ動作も行える。但し、ＮＭＯＳ３２，３４は、最大オン幅を固定して動作する。このように、ＮＭＯＳ３１，３２，３３，３４は、トランス６３の作用により、ＺＣＳ動作の他に、ＺＶＳ動作も行うため、スイッチング損失は少なく、高効率になる。 (A) Since the NMOSs 31, 32, 33, and 34 perform the ZCS operation when turned on, the switching loss when turned on is small. Further, since the clamp diodes 46 and 48 are added, the ZVS operation can be performed when the NMOSs 31 and 33 are turned on. However, the NMOSs 32 and 34 operate with a fixed maximum ON width. As described above, the NMOSs 31, 32, 33, and 34 perform the ZVS operation in addition to the ZCS operation by the action of the transformer 63, so that the switching loss is small and the efficiency is high.

（ｂ）トランス４１，４２の１次側にトランス６３が挿入されているので、ＮＭＯＳ３１，３２，３３，３４がターンオンしても、瞬時的には入力電圧Ｖｉｎは、トランス６３に印加され、トランス４１，４２の１次巻線４１ａ，４２ａには電圧が発生しない。そのため、還流ダイオード５５にも電圧は印加されない。又、トランス６３に流れる電流（＝トランス４１，４２の１次巻線電流）は、０Ａから徐々に増加して、最終的には、（Ｎ２／Ｎ１）×Ｉｏ（但し、Ｎ２／Ｎ１；トランス４１，４２の１／巻数比、Ｉｏ；インダクタンス５７に流れる出力電流）に達する。つまり、還流ダイオード５５に流れている回生電流Ｉ５５は、出力電流Ｉｏから０Ａに向かって徐々に減少し、トランス４１，４２の両端に電圧が発生する。この電圧は、トランス６３の励磁インダクタンス６３ｃと、キャパシタンス５６の値Ｃ５６がトランス４１，４２の１次側に変換された値（Ｎ２／Ｎ１）^２・Ｃ５６を有するキャパシタンスと、で共振を起こすため、単位時間当たりの電圧の変化（ｄＶ／ｄｔ）が緩やかになり、還流ダイオード５５のリカバリーが発生し難くなる。 (B) Since the transformer 63 is inserted on the primary side of the transformers 41 and 42, the input voltage Vin is instantaneously applied to the transformer 63 even when the NMOSs 31, 32, 33, and 34 are turned on. No voltage is generated in the primary windings 41 a and 42 a of 41 and 42. Therefore, no voltage is applied to the freewheeling diode 55. Further, the current flowing through the transformer 63 (= primary winding current of the transformers 41 and 42) gradually increases from 0A, and finally (N2 / N1) × Io (where N2 / N1; transformer 1 / turn ratio of 41 and 42, Io; output current flowing through the inductance 57). That is, the regenerative current I55 flowing through the freewheeling diode 55 gradually decreases from the output current Io toward 0 A, and a voltage is generated across the transformers 41 and 42. This voltage causes resonance between the exciting inductance 63c of the transformer 63 and the capacitance having the value (N2 / N1) ² · C56 obtained by converting the value C56 of the capacitance 56 to the primary side of the transformers 41 and 42. The change in voltage per unit time (dV / dt) becomes gradual, and recovery of the free wheel diode 55 is difficult to occur.

これにより、還流ダイオード５５のリカバリーの影響を殆ど無くすことが可能になり、還流ダイオード５５のスイッチング損失が殆ど無い。従って、高電圧出力でも高価なＳｉＣＳＢＤを使う必要もなく、一般の低価格な高速ダイオードを使用できる。 This makes it possible to almost eliminate the influence of the recovery of the freewheeling diode 55, and there is almost no switching loss of the freewheeling diode 55. Therefore, it is not necessary to use an expensive SiCSBD even at a high voltage output, and a general low-cost high-speed diode can be used.

（ｃ）励磁インダクタンス６３ｃの大きさとキャパシタンス５６の大きさは、大きくすればするほど、還流ダイオード５５の逆方向回復時間（ｔｒｒ）の影響が少なくなる。しかし、励磁インダクタンス６３ｃが大きくなると実効Ｄｕｔｙが下がるため、トランス６３の１次巻線６３ａと２次巻線６３ｂの巻数比Ｎ１／Ｎ２を変える必要が生じる。又、キャパシタンス５６を大きくすると、このキャパシタンス５６に流れ込む共振電流が増え、結果的にはクランプダイオード４５及びＮＭＯＳ３１に流れる無効電流が増え、効率が逆に低下するため、還流ダイオード５５の逆方向回復時間（ｔｒｒ）や効率を見極めながら決める必要がある。 (C) As the magnitude of the exciting inductance 63c and the magnitude of the capacitance 56 are increased, the influence of the reverse recovery time (trr) of the freewheeling diode 55 is reduced. However, since the effective duty decreases as the excitation inductance 63c increases, it is necessary to change the turn ratio N1 / N2 between the primary winding 63a and the secondary winding 63b of the transformer 63. Further, when the capacitance 56 is increased, the resonance current flowing into the capacitance 56 is increased. As a result, the reactive current flowing through the clamp diode 45 and the NMOS 31 is increased and the efficiency is decreased. (Trr) and efficiency need to be determined while determining.

（ｄ）クランプダイオード４６，４８が追加されているので、部品点数は少し増えるが、その効果は大きい。 (D) Since the clamp diodes 46 and 48 are added, the number of parts is slightly increased, but the effect is great.

（ｅ）ＮＭＯＳ３１，３２，３３，３４のターンオフ時において、ＺＶＳ動作が行える。 (E) When the NMOSs 31, 32, 33, and 34 are turned off, the ZVS operation can be performed.

（ｆ）図２の参考例の２個のインダクタンス４３，４４に代えて、１個のトランス６３を設けているので、ＤＣ／ＤＣコンバータ全体のサイズを小型化でき、しかも、ＮＭＯＳ３１，３２，３３，３４のオフ時においても、キャパシタンス５６との共振が可能になり、効率が向上する。 (F) Since one transformer 63 is provided in place of the two inductances 43 and 44 in the reference example of FIG. 2, the overall size of the DC / DC converter can be reduced, and the NMOSs 31, 32, and 33 can be reduced. , 34 can be resonated with the capacitance 56, and the efficiency is improved.

（ｇ）ＮＭＯＳ３２，３４は、最大オン幅を固定して動作させているので、ＮＭＯＳ３１，３２，３３，３４に対するオン／オフ制御が容易になる。なお、ＮＭＯＳ３２，３４のオン幅を可変して動作させるようにしても良い。 (G) Since the NMOSs 32 and 34 are operated with the maximum on-width fixed, the on / off control for the NMOSs 31, 32, 33 and 34 is facilitated. It should be noted that the NMOSs 32 and 34 may be operated by varying the ON width.

（実施例２の構成）
図６は、本発明の実施例２におけるダブルフォワード型ＤＣ／ＤＣコンバータを示す回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。 (Configuration of Example 2)
FIG. 6 is a circuit diagram showing a double forward type DC / DC converter according to Embodiment 2 of the present invention. Elements common to those in FIG. 1 showing Embodiment 1 are denoted by common reference numerals.

本実施例２のダブルフォワード型ＤＣ／ＤＣコンバータでは、実施例１の２次側のキャパシタンス５６に代えて、トランス４１，４２の１次側に、キャパシタンス５６−１，５６−２がそれぞれ設けられている。キャパシタンス５６−１は、トランス４１の１次巻線４１ａに並列に接続されている。キャパシタンス５６−２は、トランス４２の１次巻線４２ａに並列に接続されている。その他の構成は、実施例１と同様である。 In the double forward type DC / DC converter of the second embodiment, capacitances 56-1 and 56-2 are provided on the primary side of the transformers 41 and 42, respectively, instead of the secondary-side capacitance 56 of the first embodiment. ing. The capacitance 56-1 is connected in parallel to the primary winding 41a of the transformer 41. The capacitance 56-2 is connected in parallel to the primary winding 42a of the transformer 42. Other configurations are the same as those of the first embodiment.

（実施例２の動作）
本実施例２のダブルフォワード型ＤＣ／ＤＣコンバータでは、実施例１とほぼ同様の動作を行う。 (Operation of Example 2)
The double forward type DC / DC converter of the second embodiment performs substantially the same operation as that of the first embodiment.

（実施例２の効果）
本実施例２によれば、実施例１と同様の効果があり、さらに、次のような効果がある。 (Effect of Example 2)
According to the second embodiment, there are effects similar to those of the first embodiment, and further, there are the following effects.

２個のキャパシタンス５６−１，５６−２が必要となるが、合計のキャパシタンス値を大きくできて、小さな耐圧の素子を使用できる。 Although two capacitances 56-1 and 56-2 are required, the total capacitance value can be increased, and a small withstand voltage element can be used.

（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ｉ）〜（ｉｉｉ）のようなものがある。 (Modification)
The present invention is not limited to the above-described embodiments, and various usage forms and modifications are possible. For example, the following forms (i) to (iii) are used as the usage form and the modification examples.

（ｉ）実施例１において、キャパシタンス５６は、還流ダイオード５５の寄生キャパシタンスで構成しても良い。 (I) In the first embodiment, the capacitance 56 may be configured by a parasitic capacitance of the freewheeling diode 55.

（ｉｉ）実施例２において、トランス４１，４２の１次巻数Ｎ１と２次巻数Ｎ２の比ｎが大きくて、寄生キャパシタンス等が大きく、等価的にトランス４１，４２の１次巻線４１ａ，４２ａの両電極間にある程度のキャパシタンスが寄生的に発生している場合は、キャパシタンス５６−１，５６−２を省略できる。 (Ii) In the second embodiment, the ratio n between the primary turns N1 and secondary turns N2 of the transformers 41 and 42 is large, the parasitic capacitance and the like are large, and the primary windings 41a and 42a of the transformers 41 and 42 are equivalently equivalent. When a certain amount of capacitance is parasitically generated between the two electrodes, the capacitances 56-1 and 56-2 can be omitted.

（ｉｉｉ）各ＮＭＯＳ３１，３２，３３，３４に代えて、他の電界効果トランジスタ（ＦＥＴ）や、バイポーラトランジスタ等のスイッチング素子を使用しても良く、これにより、実施例１、２とほぼ同様の作用効果を奏することができる。又、各ＮＭＯＳ３１，３２，３３，３４と並列に接続された各寄生ダイオード３１ａ，３２ａ，３３ａ，３４ａ及び各寄生キャパシタンス３１ｂ，３２ｂ，３３ｂ，３４ｂに代えて、通常のダイオード及びキャパシタンスを設けても良い。 (Iii) Instead of the NMOSs 31, 32, 33, and 34, other field effect transistors (FETs) or switching elements such as bipolar transistors may be used. An effect can be produced. Further, instead of the parasitic diodes 31a, 32a, 33a, 34a and the parasitic capacitances 31b, 32b, 33b, 34b connected in parallel with the NMOSs 31, 32, 33, 34, normal diodes and capacitances may be provided. good.

３１，３２，３３，３４ＮＭＯＳ
３５，３６，３７，３８リセットダイオード
４１，４２，６３トランス
４５，４６，４７，４８クランプダイオード
５１，５２整流ダイオード
５５還流ダイオード
５６，５６−１，５６−２，５８キャパシタンス
５７インダクタンス 31, 32, 33, 34 NMOS
35, 36, 37, 38 Reset diode 41, 42, 63 Transformer 45, 46, 47, 48 Clamp diode 51, 52 Rectifier diode 55 Freewheeling diode 56, 56-1, 56-2, 58 Capacitance 57 Inductance

Claims

First and second switching elements connected to a DC power source, and the first primary winding of a first transformer having a first primary winding and a first secondary winding, A first switching circuit connected in series;
Third and fourth switching elements connected to the DC power source; the second primary winding of a second transformer having a second primary winding and a second secondary winding; A second switching circuit connected in series;
A rectifier circuit that rectifies and smoothes the output currents of the first and second secondary windings and outputs DC power from the parallel-connected output terminals;
A free-wheeling diode connected in parallel and in a reverse direction to the rectifier circuit;
A third primary winding and a third secondary winding in which winding directions are reversed, and the third primary winding is connected in series to the first primary winding; A third transformer in which the third secondary winding is connected in series with the second primary winding;
A capacitance connected in parallel to the reflux diode;
Equipped with a,
The first and second switching elements and the third and fourth switching elements perform control to repeat on / off operations in a state where the phases are shifted by 180 °,
The second and fourth switching elements are operated at a maximum duty with a fixed on width, and the first and third switching elements are on / off controlled by pulse width modulation. DC / DC converter.

2. The double forward type DC / DC converter according to claim 1, wherein the capacitance is a parasitic capacitance of the freewheeling diode.

First and second switching elements connected to a DC power source, and the first primary winding of a first transformer having a first primary winding and a first secondary winding, A first switching circuit connected in series;
Third and fourth switching elements connected to the DC power source; the second primary winding of a second transformer having a second primary winding and a second secondary winding; A second switching circuit connected in series;
A rectifier circuit that rectifies and smoothes the output currents of the first and second secondary windings and outputs DC power from the parallel-connected output terminals;
A free-wheeling diode connected in parallel and in a reverse direction to the rectifier circuit;
A third primary winding and a third secondary winding in which winding directions are reversed, and the third primary winding is connected in series to the first primary winding; A third transformer in which the third secondary winding is connected in series with the second primary winding;
A first capacitance connected in parallel to the first primary winding;
A second capacitance connected in parallel to the second primary winding;
Equipped with a,
The first and second switching elements and the third and fourth switching elements perform control to repeat on / off operations in a state where the phases are shifted by 180 °,
The second and fourth switching elements are operated at a maximum duty with a fixed on width, and the first and third switching elements are on / off controlled by pulse width modulation. DC / DC converter.

The first capacitance comprises a parasitic capacitance of the first transformer;
4. The double forward DC / DC converter according to claim 3, wherein the second capacitance is constituted by a parasitic capacitance of the second transformer.

In the double forward type DC / DC converter according to any one of claims 1 to 4, further,
A first clamp diode connected in parallel to the first switching element and the third primary winding connected in series;
A second clamp diode connected in parallel to the first primary winding and the second switching element connected in series;
A third clamp diode connected in parallel to the second switching element and the third secondary winding connected in series;
A fourth clamp diode connected in parallel to the third primary winding and the fourth switching element connected in series;
A double forward type DC / DC converter characterized by comprising: