JP5667359B2 - 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 - Google Patents
画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 Download PDFInfo
- Publication number
- JP5667359B2 JP5667359B2 JP2009286704A JP2009286704A JP5667359B2 JP 5667359 B2 JP5667359 B2 JP 5667359B2 JP 2009286704 A JP2009286704 A JP 2009286704A JP 2009286704 A JP2009286704 A JP 2009286704A JP 5667359 B2 JP5667359 B2 JP 5667359B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- image data
- control signal
- pixel circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
図1は、本願発明の第1実施形態による画素回路を用いたアクティブマトリクス型電気光学装置のブロック図を示している。
サンプリング&リフレッシュ期間中、対向電極電圧信号VCOMは、Lレベルの期間とHレベルの期間を有すること。
(a)サンプリング&リフレッシュ期間中、データ信号DATAは、対向電極電圧信号VCOMがLレベルの期間に少なくとも1回HレベルからLレベルへ遷移すること。
(b)サンプリング&リフレッシュ期間中、データ信号DATAは、対向電極電圧信号VCOMがHレベルの期間に少なくとも1回HレベルからLレベルへ遷移すること。
(a)サンプリング制御信号ENAは、画像データ取り込み制御信号Gがアクティブ前、かつ、対向電極電圧信号VCOMがHレベルの期間中にアクティブとなることが望ましい。対向電極電圧信号VCOMがLレベルの期間では、ノードN1での電圧レベルと、制御信号のインアクティブ電圧レベルが同レベルの場合があり、このときにサンプリング制御信号ENAをアクティブにすると、サンプリング容量C2に電荷をチャージできなくなる場合が生じるためである。
(b)サンプリング制御信号ENAのアクティブ電圧は、電圧V1とすることが望ましい。これは、ノードN1の電圧レベルが最大で、データ信号DATAの高電圧レベルVDH(=4[V])+対向電極電圧信号VCOMの振幅電圧(=4[V])の電圧レベルV2(=8[V])となるため、アクティブ電圧としてはそれよりもスレッショルド電圧Vth分以上高い電圧レベルが必要だからである。またアクティブ電圧を他の制御信号と一律で電圧V1とすることにより、周辺回路を簡素化することが可能となるためである。
(c)サンプリング制御信号ENAのインアクティブ電圧は、電圧V5とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることにより、周辺回路を簡素化することが可能となるためである。
(a)サンプリング&リフレッシュ期間中、画像データ取り込み制御信号Gは、データ信号DATAのHレベル、Lレベル両方を包含する期間でアクティブとなること。
(b)正極性リフレッシュ期間では、データ信号DATAの極性と対向電極電圧信号VCOMの極性が逆極性である期間においてアクティブとなり、データ信号DATAの極性と対向電極電圧信号VCOMの極性が同極性である期間においてインアクティブとなること(図5におけるリフレッシュ期間RP1,RP2)。
(c)負極性リフレッシュ期間では、データ信号DATAの極性と対向電極電圧信号VCOMの極性が同極性である期間においてアクティブとなり、データ信号DATAの極性と対向電極電圧信号VCOMの極性が逆極性である期間においてインアクティブとなること(図5におけるリフレッシュ期間RN1,RN2)。
(d)画像データ取り込み制御信号Gのアクティブ電圧は、電圧V1とすることが望ましい。これは、サンプリング制御信号ENAのアクティブ電圧と同一とすることにより、周辺回路の簡素化が可能となるためである。
(e)画像データ取り込み制御信号Gのインアクティブ電圧は、電圧V5とすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。
(a)サンプリング&リフレッシュ期間中、画像データリフレッシュ制御信号SETは、データ信号DATAがHレベルであり、かつ画像データ取り込み制御信号Gがアクティブの期間において、アクティブとなること。
VPST>−(Vth+VDL)+VN1+V5 ・・・・(1)
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SW2をオンさせるために、
VPST≦−(Vth+VDL)+VN1+V5 ・・・・(2)
となる。よって、(1)、(2)式と上述の電圧設定条件より、正極性リフレッシュ期間におけるVPSTの設定可能な電圧範囲は、
−1[V]≧VPST>−5[V] ・・・・(3)
となる。図5のサンプリング期間Samp1,Samp3では、(3)式の電圧範囲に基づいて、プリセット電圧VPSTを適宜設定すればよいが、電圧V5=−4[V]に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
VPST≦−(Vth+VDL)+VN1+V5 ・・・・(4)
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SW2をオフさせるために、
VPST>−(Vth+VDL)+VN1+V5 ・・・・(5)
となる。よって、(4)、(5)式と上述の電圧設定条件より、負極性リフレッシュ期間におけるVPSTの設定可能な電圧範囲は、
3[V]≧VPST>−1[V] ・・・・(6)
となる。図5のサンプリング期間Samp2,Samp4では、(6)式の設定可能な電圧範囲に基づいて、プリセット電圧VPSTを適宜設定すればよいが、電圧V4=0[V]に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
VSET≧Vth+VDH−VN1+VPST ・・・・(7)
となる。
VSET≧1[V] ・・・・(8)
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、上述のとおりプリセット電圧VPSTを電圧V5=−4[V]に設定すれば、
VSET≧−3[V] ・・・・(9)
となる。よって、(8)、(9)式より、画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、
VSET≧1[V] ・・・・(10)
となる。図5の正極性リフレッシュ期間RP1,RP2では、(10)式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号SETのアクティブ電圧VSETを適宜設定すればよいが、電圧V3=4[V]に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
VSET≧−3[V] ・・・・(11)
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合(ノードN1の電圧がVN1=4[V])、上述のとおりプリセット電圧VPSTを電圧V4=0[V]に設定すれば、
VSET≧1[V] ・・・・(12)
となる。よって、(11)、(12)式より、画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、
VSET≧1[V] ・・・・(13)
となる。図5の負極性リフレッシュ期間RN1,RN2では、(13)式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号SETのアクティブ電圧VSETを適宜設定すればよいが、電圧V3=4[V]に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
第2実施形態において回路構成は第1実施形態と同一であるので説明を省略する。
図6は、本発明の第2実施形態による制御信号の第2ACタイミングチャートを示している。
第3実施形態において回路構成は第1実施形態と同一であるので説明を省略する。
図7は、本発明の第3実施形態による制御信号の第3ACタイミングチャートを示している。
101 走査線駆動回路
102 データ線駆動回路
103 駆動電圧生成回路
104 画像処理回路
105 制御回路
201,202 画素回路
VCOM 対向電極電圧信号
DATA データ信号
ENA サンプリング制御信号
G 画像データ取り込み制御信号
SET 画像データ書き換え制御信号/画像データリフレッシュ制御信号
SW1、SW2,SW3 スイッチ素子
C1 保持キャパシタ
C2 サンプリングキャパシタ
LC 電気光学素子
CSMP サンプリングキャパシタの静電容量
CST 保持キャパシタの静電容量
CLC 電気光学素子の静電容量
VLC 電気光学素子の端子間電圧
Claims (18)
- 複数の制御信号により制御される画素回路において、
一端が対向電極に接続され、前記対向電極にはLレベルの電圧とHレベルの電圧とに変化する電圧信号が供給される電気光学素子と、
前記電気光学素子に保持された電圧レベルをサンプリングするために第1制御信号線上のサンプリング制御信号により制御される第1スイッチ素子と、
第2制御信号線上の画像データリフレッシュ制御信号により制御される第2スイッチ素子と、
画像データを取り込むために第3制御信号線上の画像データ取り込み制御信号により制御される第3スイッチ素子と、
前記サンプリング制御信号によりサンプリングされる電圧レベルを保持する第1容量素子と、
を具備し、
前記第2スイッチ素子は、前記第3スイッチ素子を介して取り込まれた画像データの電気光学素子への書き込みを制御し、
前記第2制御信号線上の画像データリフレッシュ制御信号は、前記対向電極にHレベルの電圧の電圧信号が供給されている間において該画像データリフレッシュ制御信号がインアクティブからアクティブになる前に、前記インアクティブのときの該画像データリフレッシュ制御信号の電圧と前記電気光学素子に保持された電圧レベルがサンプリングされたときの電圧との中間レベルにプリセットされることを特徴とする画素回路。 - 前記画素回路は、一端が前記電気光学素子の他端と接続され、他端が共通信号供給線に接続されている第2容量素子をさらに含み、前記対向電極に供給される信号と前記共通信号供給線に供給される信号が同一であることを特徴とする請求項1に記載の画素回路。
- 複数の制御信号により制御される画素回路の駆動方法において、
前記駆動方法は、
前記画素回路内の、一端が対向電極に接続され、前記対向電極にはLレベルの電圧とHレベルの電圧とに変化する電圧信号が供給される電気光学素子に画像データを書き込む第1の駆動ステップと、
前記書き込まれた画像データをリフレッシュする第2の駆動ステップと、
を具備し、
前記第2の駆動ステップは、
サンプリング制御信号により制御される第1スイッチ素子を介して、前記画素回路内に保持された画像データに対応する電圧レベルをサンプリングするステップと、
前記サンプリングされた画像データに対応する電圧レベルと画像データリフレッシュ制御信号の電圧レベルとにより制御される第2スイッチ素子を介して供給される電圧を前記電気光学素子に印加することにより、画素回路内に保持された画像データのリフレッシュを行なうステップと、
を具備し、
前記画像データリフレッシュ制御信号は、前記対向電極にHレベルの電圧の電圧信号が供給されている間において該画像データリフレッシュ制御信号がインアクティブからアクティブになる前に、前記インアクティブのときの該画像データリフレッシュ制御信号の電圧と前記電気光学素子に保持された電圧レベルがサンプリングされたときの電圧との中間レベルにプリセットされることを特徴とする画素回路の駆動方法。 - 前記画素回路内に保持された画像データをリフレッシュするステップは、画像データ取り込み制御信号により制御される第3スイッチ素子を介して前記画素回路へ画像データを供給するステップをさらに含むことを特徴とする請求項3に記載の画素回路の駆動方法。
- 前記プリセットされる中間レベルは、前記第2スイッチ素子の特性に応じた電圧レベルであることを特徴とする請求項4に記載の画素回路の駆動方法。
- 前記画像データをリフレッシュするステップは、第1のリフレッシュ動作と第2のリフレッシュ動作の2つの動作を有し、
前記プリセットされる中間レベルは、前記第1のリフレッシュ動作と前記第2のリフレッシュ動作とで異なる電圧レベルであることを特徴とする請求項4または請求項5に記載の画素回路の駆動方法。 - 前記第1、第2のリフレッシュ動作の各々が、負極性から正極性への極性反転を行うリフレッシュ動作と、正極性から負極性への極性反転を行うリフレッシュ動作であることを特徴とする請求項6に記載の画素回路の駆動方法。
- 前記サンプリング制御信号と、前記画像データリフレッシュ制御信号と、前記画像データ取り込み制御信号のインアクティブ電圧が同レベルであることを特徴とする請求項4から請求項7のいずれか1項に記載の画素回路の駆動方法。
- 前記サンプリング制御信号と前記画像データ取り込み制御信号のアクティブ電圧が同レベルであることを特徴とする請求項4から請求項8のいずれか1項に記載の画素回路の駆動方法。
- 前記サンプリング制御信号により前記第1スイッチ素子をアクティブにする時間と前記画像データ取り込み制御信号により前記第3スイッチ素子をアクティブにする時間幅が等しいことを特徴とする請求項4から請求項9のいずれか1項に記載の画素回路の駆動方法。
- 前記画素回路内に保持された画像データをリフレッシュするステップを、一定期間毎に行うことを特徴とする請求項3から請求項10のいずれか1項に記載の画素回路の駆動方法。
- 複数の制御信号により制御される画素回路の駆動回路において、
前記駆動回路は、
前記画素回路内の、一端が対向電極に接続され、前記対向電極にはLレベルの電圧とHレベルの電圧とに変化する電圧信号が供給される電気光学素子に画像データを書き込む第
1の駆動手段と、
前記書き込まれた画像データをリフレッシュする第2の駆動手段と、
を具備し、
前記第2の駆動手段は、
サンプリング制御信号により制御される第1スイッチ素子を介して、前記画素回路内に保持された画像データに対応する電圧レベルをサンプリングする手段と、
前記サンプリングされた画像データに対応する電圧レベルと画像データリフレッシュ制御信号の電圧レベルとにより制御される第2スイッチ素子を介して供給される電圧を前記電気光学素子に印加することにより、画素回路内に保持された画像データのリフレッシュを行なう手段と、
を具備し、
前記画像データリフレッシュ制御信号は、前記対向電極にHレベルの電圧の電圧信号が供給されている間において該画像データリフレッシュ制御信号がインアクティブからアクティブになる前に、前記インアクティブのときの該画像データリフレッシュ制御信号の電圧と前記電気光学素子に保持された電圧レベルがサンプリングされたときの電圧との中間レベルにプリセットされることを特徴とする画素回路の駆動回路。 - 前記画素回路内に保持された画像データのリフレッシュ後に前記画素回路の周辺回路の動作を停止させる手段をさらに具備することを特徴とする請求項12に記載の画素回路の駆動回路。
- 請求項1に記載の画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路と、
前記画素回路を駆動する請求項12に記載の画素回路の駆動回路と、
を具備することを特徴とする電気光学装置。 - 前記プリセットされる中間レベルは、前記第2スイッチ素子の特性に応じた電圧レベルで
あることを特徴とする請求項3に記載の画素回路の駆動方法。 - 前記画像データをリフレッシュするステップは、第1のリフレッシュ動作と第2のリフレッシュ動作の2つの動作を有し、
前記プリセットされる中間レベルは、前記第1のリフレッシュ動作と前記第2のリフレッシュ動作とで異なる電圧レベルであることを特徴とする請求項3または15に記載の画素回路の駆動方法。 - 前記第1、第2のリフレッシュ動作の各々が、負極性から正極性への極性反転を行うリフレッシュ動作と、正極性から負極性への極性反転を行うリフレッシュ動作であることを特徴とする請求項16に記載の画素回路の駆動方法。
- 前記画素回路内に保持された画像データをリフレッシュするステップは、一定期間毎に行うことを特徴とする請求項15または請求項16に記載の画素回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009286704A JP5667359B2 (ja) | 2009-12-17 | 2009-12-17 | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009286704A JP5667359B2 (ja) | 2009-12-17 | 2009-12-17 | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011128370A JP2011128370A (ja) | 2011-06-30 |
| JP5667359B2 true JP5667359B2 (ja) | 2015-02-12 |
Family
ID=44291033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009286704A Active JP5667359B2 (ja) | 2009-12-17 | 2009-12-17 | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5667359B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012056804A1 (ja) * | 2010-10-26 | 2012-05-03 | シャープ株式会社 | 表示装置 |
| US20130021320A1 (en) * | 2011-07-18 | 2013-01-24 | Chimei Innolux Corporation | Pixel element, display panel thereof, and control method thereof |
| US9208714B2 (en) * | 2011-08-04 | 2015-12-08 | Innolux Corporation | Display panel for refreshing image data and operating method thereof |
| CN103745681B (zh) * | 2013-11-28 | 2016-06-01 | 苏州长风航空电子有限公司 | 一种基于综合可编程器件的图形发生器 |
| JP6866817B2 (ja) * | 2017-09-27 | 2021-04-28 | カシオ計算機株式会社 | 駆動装置、電子時計、駆動方法及びプログラム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0308167D0 (en) * | 2003-04-09 | 2003-05-14 | Koninkl Philips Electronics Nv | Active matrix array device electronic device and operating method for an active matrix device |
| GB0318611D0 (en) * | 2003-08-08 | 2003-09-10 | Koninkl Philips Electronics Nv | Circuit for signal amplification and use of the same in active matrix devices |
| JP4821029B2 (ja) * | 2009-01-09 | 2011-11-24 | 奇美電子股▲ふん▼有限公司 | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
-
2009
- 2009-12-17 JP JP2009286704A patent/JP5667359B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011128370A (ja) | 2011-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5351974B2 (ja) | 表示装置 | |
| CN101861617B (zh) | 显示驱动电路和显示装置 | |
| CN102598107B (zh) | 像素电路和显示装置 | |
| CN102498510B (zh) | 像素电路和显示装置 | |
| KR100668544B1 (ko) | 액정 표시 장치 | |
| US20100109990A1 (en) | Liquid crystal display device | |
| CN102498509B (zh) | 像素电路和显示装置 | |
| US20060221033A1 (en) | Display device | |
| US8890856B2 (en) | Display driving circuit, display device and display driving method | |
| JP5667359B2 (ja) | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 | |
| US8866719B2 (en) | Memory device and liquid crystal display device equipped with memory device | |
| US8797310B2 (en) | Display driving circuit, device and method for polarity inversion using retention capacitor lines | |
| US8780017B2 (en) | Display driving circuit, display device and display driving method | |
| US20120200549A1 (en) | Display Device And Drive Method For Display Device | |
| JPWO2011033822A1 (ja) | 液晶表示装置 | |
| US20120176393A1 (en) | Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device | |
| US9076400B2 (en) | Liquid crystal display device and method for driving same | |
| US20130320348A1 (en) | Analog Memory Cell Circuit for the LTPS TFT-LCD | |
| WO2011033824A1 (ja) | 表示装置および表示装置の駆動方法 | |
| JP5268117B2 (ja) | ディスプレイ装置及びこれを備える電子機器 | |
| JP4605199B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP5670155B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP5670154B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP2009075225A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2005241903A (ja) | 表示装置および表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120222 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121015 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5667359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |