Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5673064B2 - Method for manufacturing a coil-embedded substrate - Google Patents
[go: Go Back, main page]

JP5673064B2 - Method for manufacturing a coil-embedded substrate - Google Patents

Method for manufacturing a coil-embedded substrate Download PDF

Info

Publication number
JP5673064B2
JP5673064B2 JP2010279695A JP2010279695A JP5673064B2 JP 5673064 B2 JP5673064 B2 JP 5673064B2 JP 2010279695 A JP2010279695 A JP 2010279695A JP 2010279695 A JP2010279695 A JP 2010279695A JP 5673064 B2 JP5673064 B2 JP 5673064B2
Authority
JP
Japan
Prior art keywords
coil
unfired
ceramic base
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010279695A
Other languages
Japanese (ja)
Other versions
JP2012129367A (en
Inventor
章弘 家田
章弘 家田
浩和 矢崎
浩和 矢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010279695A priority Critical patent/JP5673064B2/en
Publication of JP2012129367A publication Critical patent/JP2012129367A/en
Application granted granted Critical
Publication of JP5673064B2 publication Critical patent/JP5673064B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、コイル内蔵基板の製造方法に関し、詳しくは、積層されたセラミック基材層の間にコイル要素を備えるコイル内蔵基板の製造方法に関する。   The present invention relates to a method for manufacturing a coil built-in substrate, and more particularly, to a method for manufacturing a coil built-in substrate having a coil element between laminated ceramic base layers.

従来、未焼成のセラミック基材層を積層、圧着した未焼成の積層体を焼成して製造されたセラミック多層基板について、種々提案されている。   Conventionally, various ceramic multilayer substrates manufactured by firing unfired laminates obtained by laminating and press-bonding unfired ceramic base layers have been proposed.

例えば、特許文献1には、未焼成のセラミック基材層を未焼成のセラミック補助層で挟み込んだ未焼成の積層体を同時に焼成してセラミック多層基板を製造する場合に、焼結後のセラミック基材層の線膨張係数α1と、焼結後のセラミック補助層の線膨張係数α2との差α1−α2を0.2〜5ppm/℃となるようにしておくことで、焼結したセラミック多層基板の機械的強度が増すことが開示されている。   For example, Patent Document 1 discloses that a sintered ceramic base layer is produced by simultaneously firing an unfired laminate in which an unfired ceramic base layer is sandwiched between unfired ceramic auxiliary layers to produce a ceramic multilayer substrate. Sintered ceramic multilayer substrate by setting the difference α1-α2 between the linear expansion coefficient α1 of the material layer and the linear expansion coefficient α2 of the sintered ceramic auxiliary layer to be 0.2 to 5 ppm / ° C. It is disclosed that the mechanical strength of the is increased.

特許文献2には、積層されたセラミック基材層の間に内部電極を備えるセラミック多層基板において、内部電極となる導電体ペーストに接する収縮抑制用グリーン層を設けた未焼成の積層体を焼成し、焼成の際に導電性ペーストの面方向の収縮を収縮抑制用グリーン層によって抑制し、導電性ペーストの厚み方向の収縮を、周囲のセラミックグリーンシートの厚み方向の収縮度より大きくすることにより、基板表面のうねりを低減することが開示されている。   In Patent Document 2, in a ceramic multilayer substrate having internal electrodes between laminated ceramic base layers, an unfired laminated body provided with a shrinkage-suppressing green layer in contact with a conductive paste serving as an internal electrode is fired. By suppressing the shrinkage in the surface direction of the conductive paste during firing by the green layer for shrinkage suppression, by making the shrinkage in the thickness direction of the conductive paste larger than the shrinkage degree in the thickness direction of the surrounding ceramic green sheet, It is disclosed to reduce the waviness of the substrate surface.

特許文献3には、フェライト基板用の未焼成の積層体を焼成する際に、炉内温度を段階的に昇温し、脱バインダ過程後に本焼過程を行うことが開示されている。   Patent Document 3 discloses that when firing an unfired laminated body for a ferrite substrate, the furnace temperature is raised stepwise and the firing process is performed after the binder removal process.

国際公開2007/145189号International Publication No. 2007/145189 特開2001−257473号公報JP 2001-257473 A 特開2010−245088号公報JP 2010-245088 A

セラミック基材層の間にコイル要素を備えているコイル内蔵基板は、積層方向から透視するとコイル要素が互いに重なり合うように配置されている。このようなコイル内蔵基板を製造する場合、未焼成のコイル要素が形成されたセラミックグリーンシートを積層すると、未焼成のコイル要素が重なり合う部分が他の部分よりも隆起する。この状態で圧下し、セラミックグリーンシートを圧着して、表面を平らにした未焼成の積層体を形成し、焼成すると、焼成後の積層体、すなわちコイル内蔵基板の表面にうねりが発生する。   The coil-embedded substrate provided with the coil elements between the ceramic base layers is arranged so that the coil elements overlap each other when seen through from the stacking direction. When manufacturing such a coil-embedded substrate, when the ceramic green sheets on which the unfired coil elements are formed are laminated, the portion where the unfired coil elements overlap is raised more than the other portions. In this state, the ceramic green sheet is pressed to form an unfired laminate with a flat surface, and when fired, undulation occurs on the surface of the fired laminate, that is, the coil-embedded substrate.

コイル内蔵基板には、コイル内蔵基板をマザーボード等の他の回路基板に実装するための端子電極が形成されている。また、コイル内蔵基板自体に電子部品が実装される場合、コイル内蔵基板には、ランド電極が形成されている。コイル内蔵基板の表面がうねっていると、コイル内蔵基板を他の回路基板に実装する場合や、コイル内蔵基板に電子部品を実装する場合に、不都合が生じる。   A terminal electrode for mounting the coil built-in substrate on another circuit board such as a mother board is formed on the coil built-in substrate. Further, when an electronic component is mounted on the coil built-in substrate itself, land electrodes are formed on the coil built-in substrate. If the surface of the coil built-in substrate is wavy, inconvenience occurs when the coil built-in substrate is mounted on another circuit board or when an electronic component is mounted on the coil built-in substrate.

本発明は、かかる実情に鑑み、コイル内蔵基板の表面のうねりを抑制することができるコイル内蔵基板の製造方法を提供しようとするものである。   In view of such circumstances, the present invention intends to provide a method for manufacturing a coil-embedded substrate that can suppress the undulation of the surface of the coil-embedded substrate.

本発明は、上記課題を解決するために、以下のように構成したコイル内蔵基板の製造方法を提供する。   In order to solve the above problems, the present invention provides a method for manufacturing a coil-embedded substrate configured as follows.

コイル内蔵基板の製造方法は、第1乃至第3の工程を備える。前記第1の工程において、(a)互いに積層された複数の未焼成セラミック基材層と、(b)互いに隣接する前記未焼成セラミック基材層の異なる組の当該未焼成セラミック基材層間において、前記未焼成セラミック基材層が積層された積層方向に延在する仮想中心軸のまわりに形成され、前記積層方向から透視すると互いに重なり合う複数の未焼成コイル要素と、(c)前記未焼成セラミック基材層を貫通して前記未焼成コイル要素同士を接続する未焼成層間接続導体と、(d)前記未焼成セラミック基材層と少なくとも一つの前記未焼成コイル要素との間に、前記未焼成セラミック基材層が焼結する焼結温度では消失する空隙部形成用材料を用いて形成された少なくとも一つの消失層とを備えた未焼成積層体を形成する。前記第2の工程において、前記未焼成積層体を焼成して、前記未焼成セラミック基材層と前記未焼成コイル要素と前記未焼成層間接続導体とを焼結させるとともに、前記消失層の前記空隙部形成用材料を消失させて空隙部を形成する。前記第3の工程において、前記未焼成積層体の焼成により形成された焼結済み積層体を分割して、1個又は2個以上のコイル内蔵基板を取り出す。前記第2の工程において、前記消失層の前記空隙部形成用材料は、前記未焼成セラミック基材層が収縮を開始しない第1の温度で熱処理することにより、前記未焼成セラミック基材層が収縮を開始するときには一部が残るようにし、次いで、前記未焼成セラミック基材層が収縮を開始する第2の温度で熱処理することにより、該一部を、前記未焼成セラミック基材層の収縮に伴って徐々に消失させて、前記空隙部を形成する。 The method for manufacturing a coil-embedded substrate includes first to third steps. In the first step, between (a) a plurality of unfired ceramic substrate layers laminated together, and (b) a different set of the unfired ceramic substrate layers adjacent to each other, A plurality of unfired coil elements formed around an imaginary central axis extending in the laminating direction in which the unfired ceramic base material layers are laminated and overlapping each other when seen through from the laminating direction; and (c) the unfired ceramic substrate An unsintered interlayer connecting conductor that connects the unsintered coil elements through a material layer; and (d) the unsintered ceramic between the unsintered ceramic base layer and at least one unsintered coil element. An unsintered laminated body including at least one disappearing layer formed using a void forming material that disappears at a sintering temperature at which the base material layer is sintered is formed. In the second step, the unfired laminate is fired to sinter the unfired ceramic base layer, the unfired coil element, and the unfired interlayer connection conductor, and the voids in the vanishing layer The gap forming material is formed by eliminating the part forming material. In the third step, the sintered laminated body formed by firing the unfired laminated body is divided, and one or more coil-embedded substrates are taken out. In the second step, the material for forming voids of the disappearing layer is heat-treated at a first temperature at which the unfired ceramic base material layer does not start shrinking, whereby the unfired ceramic base material layer shrinks. A portion of the green ceramic base layer is left to shrink , and then the green ceramic base layer is subjected to heat treatment at a second temperature at which the green ceramic base layer starts to shrink, thereby reducing the portion of the green ceramic base layer to shrink. Along with this, the gap is formed by gradually disappearing.

上記方法によれば、積層方向にコイル要素が重なり合う部分に空隙部が形成された未焼成積層体を焼成することにより、焼結済み積層体の表面のうねりを抑制し、焼結済み積層体から形成されるコイル内蔵基板の表面のうねりを抑制できる。また、空隙部により、焼結後のコイル要素の残留応力が抑制され、コイルのインダクタンス値の増加、効率の向上が得られる。   According to the above method, by firing the unsintered laminated body in which the void portion is formed in the portion where the coil elements overlap in the laminating direction, the undulation of the surface of the sintered laminated body is suppressed, and from the sintered laminated body, Swelling of the surface of the formed coil-embedded substrate can be suppressed. Moreover, the residual stress of the coil element after sintering is suppressed by the gap, and the inductance value of the coil is increased and the efficiency is improved.

好ましくは、前記未焼成積層体は、前記未焼成コイル要素の一方の主面と前記未焼成セラミック基材層との間に前記消失層が形成され、当該未焼成コイル要素の他方の主面は他の前記未焼成セラミック基材層と接している。   Preferably, in the green laminate, the vanishing layer is formed between one main surface of the green coil element and the green ceramic base layer, and the other main surface of the green coil element is It is in contact with the other unfired ceramic substrate layer.

この場合、コイル要素の片側のみに空隙部が形成される。コイル要素の両側に空隙部が形成される場合と比べると、基板強度の低下を抑制することができ、焼結済み積層体を分割するとき、基板にクラックが発生しにくい。   In this case, a gap is formed only on one side of the coil element. Compared with the case where gaps are formed on both sides of the coil element, it is possible to suppress a decrease in the substrate strength, and when the sintered laminate is divided, the substrate is unlikely to crack.

好ましくは、前記空隙部の前記積層方向の厚さは25μm以下である。   Preferably, the gap portion has a thickness in the stacking direction of 25 μm or less.

この場合、基板の強度を確保しながら、基板のうねりを抑制することができる。   In this case, the waviness of the substrate can be suppressed while ensuring the strength of the substrate.

好ましくは、前記未焼成コイル要素の焼結後の前記積層方向の厚さは1μm以上、25μm以下である。   Preferably, the thickness in the laminating direction after sintering of the green coil element is not less than 1 μm and not more than 25 μm.

この場合、コイルの特性を確保しながら、基板のうねりを抑制することができる。   In this case, it is possible to suppress the undulation of the substrate while ensuring the characteristics of the coil.

本発明によれば、コイル内蔵基板の表面のうねりを抑制することができる。   According to the present invention, the undulation of the surface of the coil-embedded substrate can be suppressed.

コイル内蔵基板の断面図である。(実施例1)It is sectional drawing of a coil built-in board | substrate. Example 1 コイル内蔵基板の断面図である。(実施例2)It is sectional drawing of a coil built-in board | substrate. (Example 2) コイル内蔵基板の断面図である。(実施例3)It is sectional drawing of a coil built-in board | substrate. (Example 3) コイル内蔵基板の断面図である。(実施例4)It is sectional drawing of a coil built-in board | substrate. Example 4 コイル内蔵基板の断面図である。(実施例5)It is sectional drawing of a coil built-in board | substrate. (Example 5) コイル内蔵基板の断面図である。(実施例6)It is sectional drawing of a coil built-in board | substrate. (Example 6) セラミックグリーンシートの焼成収縮を示すグラフである。(実施例1)It is a graph which shows the baking shrinkage of a ceramic green sheet. Example 1 カーボンペーストのTG曲線及びDTA曲線を示すグラフである。(実施例1)It is a graph which shows the TG curve and DTA curve of a carbon paste. Example 1 コイル内蔵基板の断面図である。(説明例)It is sectional drawing of a coil built-in board | substrate. (Example)

以下、本発明の実施の形態について、図1〜図9を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS.

<実施例1> 実施例1のコイル内蔵基板について、図1、図6及び図7を参照しながら説明する。   <Example 1> A coil-embedded substrate of Example 1 will be described with reference to FIGS. 1, 6, and 7. FIG.

図1は、コイル内蔵基板10の主要な構成部分のみを模式的に図示した断面図である。図1に示すように、コイル内蔵基板10は、鎖線11で示すように、複数個分の基板本体12となる部分を含む集合基板がブレイク溝12x,12yに沿って切断され分割された個片である。   FIG. 1 is a cross-sectional view schematically showing only main components of the coil-embedded substrate 10. As shown in FIG. 1, the coil-embedded substrate 10, as indicated by a chain line 11, is a piece obtained by dividing and dividing a collective substrate including a plurality of substrate main body 12 portions along the break grooves 12 x and 12 y. It is.

基板本体12は、図1において上から順に、第1の非磁性体フェライト層16a、第1の磁性体フェライト層14a、中間非磁性体フェライト層16c、第2の磁性体フェライト層14b、第2の非磁性体フェライト層16bが積層されている。第1及び第2の磁性体フェライト層14a,14bは、磁性体セラミック材料、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性体フェライトとセラミック材料を含む。第1及び第2の非磁性体フェライト層16a,16bと中間非磁性体フェライト層16cとは、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性体フェライトとセラミック材料を含む。基板本体12の各層14a,14b,16a,16b,16cは、1層又は積層された2層以上のセラミック材料を含むセラミック基材層からなる。   The substrate body 12 includes a first non-magnetic ferrite layer 16a, a first magnetic ferrite layer 14a, an intermediate non-magnetic ferrite layer 16c, a second magnetic ferrite layer 14b, The non-magnetic ferrite layer 16b is laminated. The first and second magnetic ferrite layers 14a and 14b include a magnetic ceramic material, for example, a magnetic ferrite mainly composed of iron oxide, zinc oxide, nickel oxide, and copper oxide, and a ceramic material. The first and second non-magnetic ferrite layers 16a and 16b and the intermediate non-magnetic ferrite layer 16c include, for example, non-magnetic ferrite and ceramic materials mainly composed of iron oxide, zinc oxide, and copper oxide. Each layer 14a, 14b, 16a, 16b, 16c of the substrate body 12 is made of a ceramic base layer including one layer or two or more layers of laminated ceramic materials.

図示していないが、基板本体12の下面12tには、コイル内蔵基板10をマザーボード等の他の回路基板に実装するための端子電極が形成されている。基板本体12の上面12sに、コイル内蔵基板10に電子部品を実装するためのランド電極を形成してもよい。   Although not shown, terminal electrodes for mounting the coil built-in substrate 10 on another circuit board such as a mother board are formed on the lower surface 12t of the substrate body 12. Land electrodes for mounting electronic components on the coil-embedded substrate 10 may be formed on the upper surface 12 s of the substrate body 12.

基板本体12の内部には、コイル30と、不図示の層間接続導体及び面内接続導体が形成されている。層間接続導体は、セラミック基材層を貫通する導体である。面内接続導体は隣接するセラミック基材層の間に形成された導体である。層間接続導体及び面内接続導体は、コイル30と、基板本体12の表面12s,12tに形成された端子電極やランド電極とを接続したり、基板本体12の内部に抵抗やコンデンサなどの回路素子を形成したりする。   Inside the substrate body 12, a coil 30, an interlayer connection conductor and an in-plane connection conductor (not shown) are formed. The interlayer connection conductor is a conductor that penetrates the ceramic base layer. The in-plane connection conductor is a conductor formed between adjacent ceramic base layers. The interlayer connection conductor and the in-plane connection conductor connect the coil 30 to terminal electrodes and land electrodes formed on the surfaces 12 s and 12 t of the substrate body 12, and circuit elements such as resistors and capacitors inside the substrate body 12. Or form.

コイル30は、第1及び第2の磁性体フェライト層14a,14bと中間非磁性体フェライト層16cの内部に形成されているコイル要素32を含む。コイル要素32は、互いに隣接するセラミック基材層の異なる組の当該セラミック基材層間に形成されている。コイル要素32は、基板本体12の各層14a,14b,16a,16b,16cが積層された積層方向(図1において上下方向)から基板本体12を透視すると、積層方向に延在する仮想中心軸31のまわりに略C字形状にそれぞれ形成され、環状の領域内において互いに重なり合っている。鎖線32sは、積層方向から透視したときにコイル要素32が互いに重なり合う領域の内周の位置を示している。鎖線32tは、積層方向から透視したときにコイル要素32が互いに重なり合う領域の外周の位置を示している。   The coil 30 includes a coil element 32 formed inside the first and second magnetic ferrite layers 14a and 14b and the intermediate nonmagnetic ferrite layer 16c. The coil element 32 is formed between different ceramic substrate layers of adjacent ceramic substrate layers. The coil element 32 has a virtual central axis 31 extending in the stacking direction when seen through the substrate body 12 from the stacking direction (vertical direction in FIG. 1) in which the layers 14a, 14b, 16a, 16b, and 16c of the substrate body 12 are stacked. Are formed in a substantially C shape around each other and overlap each other in an annular region. The chain line 32s indicates the position of the inner periphery of the region where the coil elements 32 overlap each other when seen through from the stacking direction. The chain line 32t indicates the position of the outer periphery of the region where the coil elements 32 overlap each other when seen through from the stacking direction.

コイル30は、積層方向に隣接するコイル要素32の端部同士が不図示の層間接続導体を介して互いに接続されている。   In the coil 30, the ends of the coil elements 32 adjacent to each other in the stacking direction are connected to each other via an interlayer connection conductor (not shown).

基板本体12の内部には、一つのコイル要素32xに接する空隙部40が形成されている。空隙部40内には、コイル要素32xの上面32yが露出しており、コイル要素32xの下面32zはセラミック基材層に接している。積層方向から透視すると、空隙部40は、コイル要素32が互いに重なり合う環状の領域に重なるように形成され、コイル要素32が互いに重なり合う環状の領域からはみ出ないように形成されている。例えば、空隙部40は、積層方向から透視すると、環状に形成され、コイル要素32xと重なり合う。   A gap 40 is formed in the substrate body 12 in contact with one coil element 32x. The upper surface 32y of the coil element 32x is exposed in the gap 40, and the lower surface 32z of the coil element 32x is in contact with the ceramic base layer. When seen through from the stacking direction, the gap 40 is formed so as to overlap the annular region where the coil elements 32 overlap each other, and is formed so as not to protrude from the annular region where the coil elements 32 overlap each other. For example, when viewed from the stacking direction, the gap 40 is formed in an annular shape and overlaps with the coil element 32x.

コイル要素32が互いに重なり合う環状の領域の内周より内側や、外周より外側は磁束が通るため、空隙部が形成されていると、そこを通る磁束が減り、インダクタのL値が低下する。また、コイル要素32が互いに重なり合う環状の領域の外周より外側に空隙部が形成されていると、ブレイク溝12x,12yと空隙部との間のギャップが狭くなり、集合基板から基板本体12を分割するときに、空隙部を起点とするクラックが発生しやすい。これらの不都合を防ぐため、空隙部40は、積層方向から透視すると、コイル要素32が互いに重なり合う環状の領域からはみ出ないように形成する。すなわち、空隙部40は、積層方向から透視すると、コイル要素32が互いに重なり合う環状の領域の内周より内側にも、外周より外側にも形成しない。   Since the magnetic flux passes through the inner periphery of the annular region where the coil elements 32 overlap with each other and the outer periphery of the outer periphery, the magnetic flux passing therethrough decreases and the L value of the inductor decreases. Further, if a gap is formed outside the outer periphery of the annular region where the coil elements 32 overlap with each other, the gap between the break grooves 12x and 12y and the gap is narrowed, and the substrate body 12 is divided from the collective substrate. When cracking, cracks starting from the voids are likely to occur. In order to prevent these disadvantages, the gap 40 is formed so as not to protrude from the annular region where the coil elements 32 overlap each other when seen through from the stacking direction. In other words, the void 40 is not formed inside or outside the outer periphery of the annular region where the coil elements 32 overlap each other as seen through from the stacking direction.

空隙部40は、コイル要素32xの片側のみに形成されるため、コイル要素32xの両側に空隙部が形成される場合と比べると、基板本体12の強度の低下を抑制することができ、焼結済み積層体を分割するとき基板本体12にクラックが発生しにくい。   Since the gap 40 is formed only on one side of the coil element 32x, compared to the case where the gap is formed on both sides of the coil element 32x, a decrease in strength of the substrate body 12 can be suppressed, and sintering is performed. Cracks are unlikely to occur in the substrate body 12 when the used laminate is divided.

空隙部40を形成すると、焼結後のコイル要素32の残留応力が抑制され、コイル30のインダクタンス値の増加、効率の向上が得られる。   When the gap 40 is formed, the residual stress of the coil element 32 after sintering is suppressed, and the inductance value of the coil 30 is increased and the efficiency is improved.

空隙部40は、基板本体12を形成するための未焼成積層体の内部に配置されたカーボンペースト等の空隙部形成用材料が、焼成の際に消失することによって形成される。   The void portion 40 is formed by disappearance of a void portion forming material such as a carbon paste disposed inside the unfired laminate for forming the substrate body 12 during firing.

空隙部40は、積層方向の厚さを大きくし過ぎると、基板本体12の強度が低下する。そのため、空隙部40の積層方向の厚さは25μm以下として、基板本体12の強度を確保しながら、基板のうねりを抑制することが好ましい。   If the gap 40 is too thick in the stacking direction, the strength of the substrate body 12 decreases. Therefore, it is preferable that the thickness of the gap portion 40 in the stacking direction is 25 μm or less to suppress the undulation of the substrate while ensuring the strength of the substrate body 12.

コイル要素32の積層方向の厚さは、コイル要素32の積層方向の厚さや層数と、空隙部40の積層方向の厚さや層数とに応じて、1μm以上、25μm以下の範囲で選択し、コイルの特性を確保しながら、基板のうねりを抑制することが好ましい。   The thickness of the coil element 32 in the stacking direction is selected in the range of 1 μm or more and 25 μm or less depending on the thickness and the number of layers of the coil element 32 in the stacking direction and the thickness and the number of layers of the gap 40 in the stacking direction. It is preferable to suppress the undulation of the substrate while ensuring the characteristics of the coil.

次に、コイル内蔵基板10を、集合基板状態で作製する場合の製造工程について説明する。   Next, a manufacturing process when the coil-embedded substrate 10 is manufactured in a collective substrate state will be described.

(1)まず、基板本体12の各層を形成するため、セラミック材料粉末を含み、シート状に成形された未焼結のセラミックグリーンシートを準備する。   (1) First, in order to form each layer of the substrate body 12, an unsintered ceramic green sheet containing a ceramic material powder and formed into a sheet shape is prepared.

第1及び第2の磁性体フェライト層14a,14bを形成するためのセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性体フェライトを用いる。第1及び第2の非磁性体フェライト層16a,16bと中間非磁性体フェライト層16cを形成するためのセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性体フェライトを用いる。   For the ceramic green sheets for forming the first and second magnetic ferrite layers 14a and 14b, for example, magnetic ferrite mainly composed of iron oxide, zinc oxide, nickel oxide and copper oxide is used. The ceramic green sheet for forming the first and second non-magnetic ferrite layers 16a and 16b and the intermediate non-magnetic ferrite layer 16c is, for example, non-magnetic mainly composed of iron oxide, zinc oxide and copper oxide. Body ferrite is used.

図7のグラフは、セラミックグリーンシートの焼成時の収縮挙動を示すグラフである。セラミックグリーンシートを一定速度で温度を上げて焼成し、焼成前後の寸法L、Lから求めた収縮率(L−L)/Lを縦軸に示し、横軸に温度(℃)を示している。実線は、第1及び第2の磁性体フェライト層14a,14bを形成するためのセラミックグリーンシートを示す。破線は、第1及び第2の非磁性体フェライト層16a,16bと中間非磁性体フェライト層16cを形成するためのセラミックグリーンシートを示す。図7から、セラミックグリーンシートが収縮を開始する温度は、約600℃であることが分かる。 The graph of FIG. 7 is a graph which shows the shrinkage | contraction behavior at the time of baking of a ceramic green sheet. The ceramic green sheet was fired at a constant speed, the shrinkage (L 0 -L 1 ) / L 0 obtained from the dimensions L 0 and L 1 before and after firing was shown on the vertical axis, and the temperature (° C. on the horizontal axis. ). A solid line indicates a ceramic green sheet for forming the first and second magnetic ferrite layers 14a and 14b. A broken line indicates a ceramic green sheet for forming the first and second nonmagnetic ferrite layers 16a and 16b and the intermediate nonmagnetic ferrite layer 16c. From FIG. 7, it can be seen that the temperature at which the ceramic green sheet starts to shrink is about 600 ° C.

セラミックグリーンシートの適宜位置にレーザー加工やパンチング加工等により貫通孔を加工し、この貫通孔に導体ペーストを印刷等により埋め込むことによって、未焼成層間接続導体を形成する。   An unfired interlayer connection conductor is formed by processing a through hole at an appropriate position of the ceramic green sheet by laser processing, punching processing or the like, and embedding a conductor paste in the through hole by printing or the like.

また、セラミックグリーンシートの一方主面に、導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷して、コイル要素、面内配線導体、ランド電極、端子電極の導体パターンを形成する。   Further, a conductor paste is printed on one main surface of the ceramic green sheet by a screen printing method, a gravure printing method, or the like to form a conductor pattern of coil elements, in-plane wiring conductors, land electrodes, and terminal electrodes.

さらに、コイル要素32xが形成されるセラミックグリーンシートについては、空隙部形成用材料として、溶媒にカーボン粒子が混合しているカーボンペーストを未焼成のコイル要素32xに塗布しておく。カーボンペースト中のカーボンのD50は、0.1〜5.0μmとする。D50とは、レーザー回折散乱法で測定された粒度分布における累積50体積%径である。   Furthermore, for the ceramic green sheet on which the coil element 32x is formed, a carbon paste in which carbon particles are mixed in a solvent is applied to the unfired coil element 32x as a gap forming material. The D50 of carbon in the carbon paste is 0.1 to 5.0 μm. D50 is a cumulative 50 volume% diameter in the particle size distribution measured by the laser diffraction scattering method.

図8のグラフに、コイル要素32xに塗布したカーボンペーストのTG曲線と、DTA曲線を示す。TG曲線は、雰囲気温度の上昇によるサンプルの重量変化を温度に対して記録したものである。DTA曲線は、サンプルホルダーに設けられた熱電対の起電力により、リファレンスとサンプルとの温度差を検出したものである。図8のTG曲線から、カーボンペーストは、昇温に伴い徐々に消失することが分かる。   The graph of FIG. 8 shows a TG curve and a DTA curve of the carbon paste applied to the coil element 32x. The TG curve is a record of the change in weight of the sample with increasing ambient temperature versus temperature. The DTA curve is obtained by detecting the temperature difference between the reference and the sample by the electromotive force of the thermocouple provided in the sample holder. It can be seen from the TG curve in FIG. 8 that the carbon paste gradually disappears as the temperature rises.

(2)次いで、基板本体12の各層を形成する未焼結のセラミックグリーンシートを積層して、未焼成積層体を形成する。このとき、台板上にセラミックグリーンシートを重ねると、コイル要素が重なり合う部分は他の部分より隆起するが、平面で圧下してセラミックグリーンシートを圧着することにより、表面が平らな未焼成積層体を形成する。   (2) Next, an unsintered ceramic green sheet for forming each layer of the substrate body 12 is laminated to form an unfired laminate. At this time, when the ceramic green sheet is overlaid on the base plate, the overlapping part of the coil elements is raised from the other part, but by pressing down on the plane and crimping the ceramic green sheet, the unfired laminate with a flat surface Form.

(3)次いで、未焼成積層体を焼成する。   (3) Next, the green laminate is fired.

まず、室温から、セラミックグリーンシートが収縮を開始する温度を越えない温度まで、例えば400℃まで、焼成炉の温度を上げる(第1の温度で熱処理する)。焼成炉内の酸素濃度は、5〜25%とする。このとき、セラミックグリーンシートや消失層のカーボンペーストに含まれる溶媒が加熱に伴って気化したり、有機材料が熱分解して気化したりして、未焼成積層体内から消失するが、消失層にはカーボンペースト中のカーボンが残る。 First, the temperature of the firing furnace is raised from room temperature to a temperature that does not exceed the temperature at which the ceramic green sheet starts to shrink, for example, 400 ° C. (heat treatment is performed at the first temperature) . The oxygen concentration in the firing furnace is 5 to 25%. At this time, the solvent contained in the ceramic green sheet or the carbon paste of the vanishing layer is vaporized with heating, or the organic material is thermally decomposed and vaporized, and disappears from the unsintered laminated body. The carbon in the carbon paste remains.

次いで、セラミックグリーンシートや導電ペーストが焼結する温度まで、例えば約900℃まで焼成炉の温度を上げる(第2の温度で熱処理する)。焼成炉内の酸素濃度は、0.1〜10.0%とする。温度の上昇に伴ってセラミックグリーンシートが収縮し、焼結する。消失層に残っているカーボンペースト中のカーボンは、セラミックグリーンシートが収縮するときに、徐々に消失させることできる。これによって、基板のうねりを抑制しながら、焼結済み積層体の内部に空隙部40を形成できる。カーボンの消失速度は、カーボンの粒径を大きくすると遅くすることでき、小さくすると速くすることができる。 Next, the temperature of the firing furnace is increased to a temperature at which the ceramic green sheet and the conductive paste are sintered, for example, to about 900 ° C. (heat treatment is performed at the second temperature) . The oxygen concentration in the firing furnace is 0.1 to 10.0%. As the temperature rises, the ceramic green sheet shrinks and sinters. The carbon in the carbon paste remaining in the disappearing layer can be gradually disappeared when the ceramic green sheet contracts. Thereby, the space | gap part 40 can be formed in the inside of a sintered laminated body, suppressing the wave | undulation of a board | substrate. The disappearance rate of carbon can be reduced when the particle size of carbon is increased, and can be increased when it is decreased.

(4)次いで、室温まで冷却した後、焼結済み積層体、すなわちコイル内蔵基板10の集合基板に、レーザー加工やダイシング加工によりブレイク溝12x,12yを形成する。必要に応じて、基板本体12の上面12sに形成されたランド電極と、下面12tに形成された端子電極にメッキを行い、ランド電極に表面実装部品やICチップなどの電子部品を実装する。   (4) Next, after cooling to room temperature, the break grooves 12x and 12y are formed on the sintered laminate, that is, the collective substrate of the coil-embedded substrate 10 by laser processing or dicing. If necessary, the land electrodes formed on the upper surface 12s of the substrate body 12 and the terminal electrodes formed on the lower surface 12t are plated, and electronic components such as surface mount components and IC chips are mounted on the land electrodes.

(5)以上の工程により完成したコイル内蔵基板10の集合基板をブレイク溝12x,12y溝に沿って切断し、コイル内蔵基板10の個片に分割する。   (5) The collective substrate of the coil built-in substrate 10 completed by the above steps is cut along the break grooves 12x and 12y, and divided into individual pieces of the coil built-in substrate 10.

空隙部形成用材料(例えば、カーボンペースト中のカーボンの粒径)や焼成条件(例えば、酸素濃度、温度プロファイル)を調整し、焼成の際に空隙部形成用材料の消失速度と積層体の収縮速度を制御することにより、基板のうねり、すなわち基板本体12の表面12s,12tのうねりを抑制することができる。   The void formation material (for example, the particle size of carbon in the carbon paste) and the firing conditions (for example, oxygen concentration, temperature profile) are adjusted, and the disappearance rate of the void formation material and the shrinkage of the laminate during firing By controlling the speed, the undulation of the substrate, that is, the undulations of the surfaces 12s and 12t of the substrate body 12 can be suppressed.

<実施例2> 実施例2のコイル内蔵基板10aについて、図2を参照しながら説明する。   Example 2 A coil built-in substrate 10a of Example 2 will be described with reference to FIG.

図2は、コイル内蔵基板10aの主要な構成部分のみを模式的に図示した断面図である。図2に示すように、コイル内蔵基板10aは、実施例1のコイル内蔵基板10と略同様に構成されている。以下では、実施例1と同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。   FIG. 2 is a cross-sectional view schematically showing only main components of the coil-embedded substrate 10a. As shown in FIG. 2, the coil built-in substrate 10a is configured in substantially the same manner as the coil built-in substrate 10 of the first embodiment. In the following, the same reference numerals are used for the same components as in the first embodiment, and differences from the first embodiment will be mainly described.

図2に示すように、コイル内蔵基板10aの基板本体12の内部には、コイル要素32aを含むコイル30aが形成されている。実施例1と同じく、コイル要素32aに接する空隙部40aが形成されることにより、基板本体12の表面12s,12tのうねりが抑制されている。   As shown in FIG. 2, a coil 30a including a coil element 32a is formed inside the substrate body 12 of the coil built-in substrate 10a. As in the first embodiment, the swell of the surfaces 12s and 12t of the substrate body 12 is suppressed by forming the gap 40a in contact with the coil element 32a.

各コイル要素32aは、実施例1と同様に仮想中心軸31のまわりに略C字形状にそれぞれ形成されているが、実施例1のコイル要素32よりも厚く、層数も多い。空隙部40aは、すべてのコイル要素32aに対して形成されている。コイル要素が厚いほど、コイル要素の層数が多いほど、コイル要素が積層方向に重なり合っているコイル部分の隆起量が大きくなるため、基板表面のうねり抑制効果を高めるように、空隙部の層数を増やしている。   Each coil element 32a is formed in a substantially C shape around the virtual central axis 31 as in the first embodiment, but is thicker and has a larger number of layers than the coil element 32 in the first embodiment. The gap 40a is formed for all the coil elements 32a. The thicker the coil element and the greater the number of coil element layers, the greater the amount of bulging of the coil part where the coil elements overlap in the stacking direction. Is increasing.

ただし、コイル要素の膜厚や層数に対して、空隙部の層数が多過ぎると、焼結するとコイル部分が陥没するため、基板本体の各層の厚みやコイル要素の厚みに応じて、適切な層数の空隙部を形成する必要がある。   However, if the number of voids is too large relative to the thickness and number of layers of the coil element, the coil part will sink when sintered, so depending on the thickness of each layer of the substrate body and the thickness of the coil element It is necessary to form a gap with a sufficient number of layers.

<実施例3> 実施例3のコイル内蔵基板10bについて、図3を参照しながら説明する。   <Example 3> The coil built-in substrate 10b of Example 3 will be described with reference to FIG.

図3は、コイル内蔵基板10bの主要な構成部分のみを模式的に図示した断面図である。図3に示すように、基板本体12の内部に形成されたコイル30bは、第1のコイル要素32bと第2のコイル要素34bとを含んでいる。   FIG. 3 is a cross-sectional view schematically showing only main components of the coil-embedded substrate 10b. As shown in FIG. 3, the coil 30b formed inside the substrate body 12 includes a first coil element 32b and a second coil element 34b.

基板本体12を積層方向から透視すると、第1のコイル要素32bは、仮想中心軸31のまわりに略C字形状に形成され、互いに重なり合っている。   When the substrate body 12 is seen through from the stacking direction, the first coil elements 32b are formed in a substantially C shape around the virtual central axis 31 and overlap each other.

基板本体12を積層方向から透視すると、第2のコイル要素34bは、仮想中心軸31のまわりに略C字形状に形成され、第1のコイル要素32bが互いに重なり合っている領域より内側において、互いに重なり合っている。   When the substrate body 12 is seen through from the stacking direction, the second coil elements 34b are formed in a substantially C shape around the imaginary central axis 31, and inside the region where the first coil elements 32b overlap each other, They are overlapping.

積層方向に隣接する第1のコイル要素32bと第2のコイル要素34bとが層間接続導体を介して直列に接続されてコイル30bが構成されている。   A first coil element 32b and a second coil element 34b adjacent in the stacking direction are connected in series via an interlayer connection conductor to constitute a coil 30b.

空隙部40bは、第1のコイル要素32bに接するように形成され、空隙部40b内には、第1のコイル要素32bの上面が露出しており、コイル要素32bの下面はセラミック基材層に接している。空隙部40は、積層方向から透視すると、第1のコイル要素32bが重なり合う環状の領域のみに重なるように、環状に形成され、第1のコイル要素32bが重なり合う環状の領域の内周より内側にも、外周より外側にも形成されていない。   The gap 40b is formed so as to be in contact with the first coil element 32b, and the upper surface of the first coil element 32b is exposed in the gap 40b, and the lower surface of the coil element 32b is formed on the ceramic base layer. It touches. The void portion 40 is formed in an annular shape so as to overlap only the annular region where the first coil elements 32b overlap when seen through from the stacking direction, and inside the inner periphery of the annular region where the first coil elements 32b overlap. Is not formed outside the outer periphery.

<実施例4> 実施例4のコイル内蔵基板10cについて、図4を参照しながら説明する。   Example 4 A coil built-in substrate 10c of Example 4 will be described with reference to FIG.

図4は、コイル内蔵基板10cの主要な構成部分のみを模式的に図示した断面図である。図4に示すように、基板本体12の内部に形成されたコイル30cは、実施例3と同様に、第1のコイル要素32bと第2のコイル要素34bとを含んでいる。   FIG. 4 is a cross-sectional view schematically showing only main components of the coil-embedded substrate 10c. As shown in FIG. 4, the coil 30c formed inside the substrate body 12 includes a first coil element 32b and a second coil element 34b, as in the third embodiment.

実施例3と異なり、第2のコイル要素34bに接する空隙部40cが形成され、空隙部40c内には、コイル要素34bの上面が露出しており、コイル要素34bの下面はセラミック基材層に接している。空隙部40cは、積層方向から透視すると、第2のコイル要素34bが重なり合う環状の領域のみに重なるように、環状に形成され、第2のコイル要素34bが重なり合う環状の領域の内周より内側にも、外周より外側にも形成されていない。   Unlike Example 3, a gap 40c in contact with the second coil element 34b is formed, and the upper surface of the coil element 34b is exposed in the gap 40c, and the lower surface of the coil element 34b is formed on the ceramic base layer. It touches. The void portion 40c is formed in an annular shape so as to overlap only the annular region where the second coil element 34b overlaps when seen through from the stacking direction, and is located inside the inner periphery of the annular region where the second coil element 34b overlaps. Is not formed outside the outer periphery.

<実施例5> 実施例5のコイル内蔵基板10dについて、図5を参照しながら説明する。   Example 5 A coil built-in substrate 10d of Example 5 will be described with reference to FIG.

図5は、コイル内蔵基板10dの主要な構成部分のみを模式的に図示した断面図である。図5に示すように、基板本体12の内部に形成されたコイル30dは、実施例3及び実施例4と同様に、第1のコイル要素32bと第2のコイル要素34bとを含んでいる。   FIG. 5 is a cross-sectional view schematically showing only main components of the coil-embedded substrate 10d. As shown in FIG. 5, the coil 30 d formed inside the substrate body 12 includes a first coil element 32 b and a second coil element 34 b as in the third and fourth embodiments.

実施例3及び実施例4と異なり、第1のコイル要素32bに接する空隙部40bと、第2のコイル要素34bに接する空隙部40cの両方が形成されている。   Unlike Example 3 and Example 4, both the gap 40b in contact with the first coil element 32b and the gap 40c in contact with the second coil element 34b are formed.

上述した実施例3〜5のように、コイル要素30b〜30dが第1及び第2のコイル要素32b,34bを含む場合には、第1のコイル要素32bに接する空隙部40bと第2のコイル要素34bに接する空隙部40cとの少なくとも一方を形成すれば、基板本体12の表面12s,12tのうねりを抑制することができる。   When the coil elements 30b to 30d include the first and second coil elements 32b and 34b as in the third to fifth embodiments described above, the gap 40b and the second coil in contact with the first coil element 32b are used. If at least one of the gaps 40c in contact with the element 34b is formed, the undulation of the surfaces 12s and 12t of the substrate body 12 can be suppressed.

<実施例6> 実施例6のコイル内蔵基板10eについて、図6を参照しながら説明する。   <Example 6> The coil built-in substrate 10e of Example 6 will be described with reference to FIG.

図6は、コイル内蔵基板10eの主要な構成部分のみを模式的に図示した断面図である。図6に示すように、コイル内蔵基板10eの基板本体12の内部には、9層のコイル要素32eを含むコイル30eが形成されている。コイル要素30eは、仮想中心軸31のまわりに形成されている。   FIG. 6 is a cross-sectional view schematically showing only main components of the coil-embedded substrate 10e. As shown in FIG. 6, a coil 30e including nine layers of coil elements 32e is formed inside the substrate body 12 of the coil-embedded substrate 10e. The coil element 30 e is formed around the virtual center axis 31.

9層のコイル要素30eのうち3層に接する空隙部40eが形成されている。空隙部40eの内周40qは、基板本体12を積層方向から透視したときに、コイル要素30eが重なり合う領域の内周に接している。   A gap 40e is formed in contact with three layers of the nine layers of coil elements 30e. The inner circumference 40q of the gap 40e is in contact with the inner circumference of the region where the coil elements 30e overlap when the substrate body 12 is seen through from the stacking direction.

一方、空隙部40eの外周40pは、コイル要素30eが重なり合う領域の外周との間に間隔を設けて該外周より内側に延在している。これにより、ブレイク溝12x,12yと空隙部40eとの間のギャップが広くなるため、集合基板から基板本体12を分割するときに、空隙部40eを起点とするクラックが発生しにくくなる。   On the other hand, the outer periphery 40p of the gap 40e extends inward from the outer periphery with a space between the outer periphery of the region where the coil elements 30e overlap. As a result, the gap between the break grooves 12x and 12y and the gap 40e is widened, so that when the substrate body 12 is divided from the aggregate substrate, cracks starting from the gap 40e are less likely to occur.

空隙部40eを設けることにより、基板のうねりを抑制することができる。例えば、コイル要素32eの厚さが10〜12μm、コイル要素32eが9層、基板本体12の厚さが0.600mmの試作品において、空隙部40eを全く形成しない比較例では、基板本体12の表面12s,12tのうねり量(厚みの最大値と最小値の差)が50μmであったが、実施例6のように空隙部40eを3層形成することにより基板本体12の表面12s,12tのうねり量を15μmまで低減することができた。   By providing the gap 40e, the undulation of the substrate can be suppressed. For example, in a prototype in which the thickness of the coil element 32e is 10 to 12 μm, the coil element 32e is 9 layers, and the thickness of the substrate body 12 is 0.600 mm, The waviness amount (difference between the maximum value and the minimum value) of the surfaces 12s and 12t was 50 μm, but by forming three gap portions 40e as in Example 6, the surfaces 12s and 12t of the substrate body 12 were formed. The amount of waviness could be reduced to 15 μm.

<まとめ> 以上に説明した製造方法により、コイル要素に接する空隙部を形成すると、コイル内蔵基板の表面のうねりを抑制することができる。   <Summary> When the gap portion in contact with the coil element is formed by the manufacturing method described above, undulation of the surface of the coil-embedded substrate can be suppressed.

すなわち、図9(a)の断面図に模式的に示すように、基板本体2xの内部に空隙部を形成しない場合には、コイル要素4が積層方向に重なり合う領域4xが焼成により隆起して、表面2sにうねりが発生する。図9(b)の断面図に模式的に示すように、基板本体2の内部に、コイル要素4に接する空隙部6を形成すると、焼成による隆起を抑制し、表面2tのうねりを抑制できる。   That is, as schematically shown in the cross-sectional view of FIG. 9A, in the case where no gap is formed inside the substrate body 2x, the region 4x where the coil elements 4 overlap in the stacking direction is raised by firing, Waviness occurs on the surface 2s. As schematically shown in the cross-sectional view of FIG. 9B, when the gap 6 in contact with the coil element 4 is formed inside the substrate body 2, the bulge due to firing can be suppressed and the undulation of the surface 2t can be suppressed.

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

2,2x 基板本体
2s,2t 表面
4 コイル要素
6 空隙部
10,10a〜10e コイル内蔵基板
12 基板本体
12s 上面(表面)
12t 下面(表面)
12x,12y ブレイク溝
14a 第1の磁性体フェライト層
14b 第2の磁性体フェライト層
16a 第1の非磁性体フェライト層
16b 第2の非磁性体フェライト層
16c 中間非磁性体フェライト層
30,30a〜30e コイル
31 仮想中心軸
32 コイル要素
32b 第1のコイル要素
32e,32x コイル要素
34b 第2のコイル要素
40,40a〜40c,40e 空隙部
2,2x Substrate body 2s, 2t Surface 4 Coil element 6 Air gap 10, 10a to 10e Coil built-in substrate 12 Substrate body 12s Upper surface (surface)
12t bottom surface (surface)
12x, 12y Break groove 14a First magnetic ferrite layer 14b Second magnetic ferrite layer 16a First nonmagnetic ferrite layer 16b Second nonmagnetic ferrite layer 16c Intermediate nonmagnetic ferrite layer 30, 30a 30e coil 31 virtual central axis 32 coil element 32b first coil element 32e, 32x coil element 34b second coil element 40, 40a to 40c, 40e gap

Claims (4)

互いに積層された複数の未焼成セラミック基材層と、
互いに隣接する前記未焼成セラミック基材層の異なる組の当該未焼成セラミック基材層間において、前記未焼成セラミック基材層が積層された積層方向に延在する仮想中心軸のまわりに形成され、前記積層方向から透視すると互いに重なり合う複数の未焼成コイル要素と、
前記未焼成セラミック基材層を貫通して前記未焼成コイル要素同士を接続する未焼成層間接続導体と、
前記未焼成セラミック基材層と少なくとも一つの前記未焼成コイル要素との間に、前記未焼成セラミック基材層が焼結する焼結温度では消失する空隙部形成用材料を用いて形成された少なくとも一つの消失層と、
を備えた未焼成積層体を形成する第1の工程と、
前記未焼成積層体を焼成して、前記未焼成セラミック基材層と前記未焼成コイル要素と前記未焼成層間接続導体とを焼結させるとともに、前記消失層の前記空隙部形成用材料を消失させて空隙部を形成する第2の工程と、
前記未焼成積層体の焼成により形成された焼結済み積層体を分割して、1個又は2個以上のコイル内蔵基板を取り出す第3の工程と、
を備え、
前記第2の工程において、前記消失層の前記空隙部形成用材料は、前記未焼成セラミック基材層が収縮を開始しない第1の温度で熱処理することにより、前記未焼成セラミック基材層が収縮を開始するときには一部が残るようにし、次いで、前記未焼成セラミック基材層が収縮を開始する第2の温度で熱処理することにより、該一部を、前記未焼成セラミック基材層の収縮に伴って徐々に消失させて、前記空隙部を形成することを特徴とする、コイル内蔵基板の製造方法。
A plurality of unfired ceramic substrate layers laminated together;
The green ceramic base layers between different sets of the green ceramic base layers adjacent to each other are formed around a virtual central axis extending in the stacking direction in which the green ceramic base layers are stacked, A plurality of unfired coil elements that overlap each other when seen through from the stacking direction;
An unfired interlayer connection conductor that connects the unfired coil elements through the unfired ceramic substrate layer;
At least formed between the green ceramic base layer and at least one green coil element using a void forming material that disappears at a sintering temperature at which the green ceramic base layer is sintered. One vanishing layer,
A first step of forming an unfired laminate comprising:
The unfired laminate is fired to sinter the unfired ceramic base layer, the unfired coil element, and the unfired interlayer connection conductor, and to eliminate the void forming material of the disappearing layer. A second step of forming a void portion;
A third step of dividing the sintered laminate formed by firing the unfired laminate and taking out one or more coil-embedded substrates;
With
In the second step, the material for forming voids of the disappearing layer is heat-treated at a first temperature at which the unfired ceramic base material layer does not start shrinking, whereby the unfired ceramic base material layer shrinks. A portion of the green ceramic base layer is left to shrink, and then the green ceramic base layer is subjected to heat treatment at a second temperature at which the green ceramic base layer starts to shrink, thereby reducing the portion of the green ceramic base layer to shrink. A method for manufacturing a coil-embedded substrate, wherein the gap is formed by gradually disappearing.
前記未焼成積層体は、
前記未焼成コイル要素の一方の主面と前記未焼成セラミック基材層との間に前記消失層が形成され、当該未焼成コイル要素の他方の主面は他の前記未焼成セラミック基材層と接していることを特徴とする、請求項1に記載のコイル内蔵基板の製造方法。
The green laminate is
The vanishing layer is formed between one main surface of the unfired coil element and the unfired ceramic base layer, and the other main surface of the unfired coil element is the other unfired ceramic base layer. The method for manufacturing a coil-embedded substrate according to claim 1, wherein the substrate is in contact.
前記空隙部の前記積層方向の厚さは25μm以下であることを特徴とする、請求項1又は2に記載のコイル内蔵基板の製造方法。   3. The method for manufacturing a coil-embedded substrate according to claim 1, wherein the gap portion has a thickness in the stacking direction of 25 μm or less. 前記未焼成コイル要素の焼結後の前記積層方向の厚さは1μm以上、25μm以下であることを特徴とする、請求項1乃至3のいずれか一つに記載のコイル内蔵基板の製造方法。   The method for manufacturing a coil-embedded substrate according to any one of claims 1 to 3, wherein a thickness of the green coil element after sintering is not less than 1 µm and not more than 25 µm.
JP2010279695A 2010-12-15 2010-12-15 Method for manufacturing a coil-embedded substrate Active JP5673064B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010279695A JP5673064B2 (en) 2010-12-15 2010-12-15 Method for manufacturing a coil-embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010279695A JP5673064B2 (en) 2010-12-15 2010-12-15 Method for manufacturing a coil-embedded substrate

Publications (2)

Publication Number Publication Date
JP2012129367A JP2012129367A (en) 2012-07-05
JP5673064B2 true JP5673064B2 (en) 2015-02-18

Family

ID=46646095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279695A Active JP5673064B2 (en) 2010-12-15 2010-12-15 Method for manufacturing a coil-embedded substrate

Country Status (1)

Country Link
JP (1) JP5673064B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6070900B2 (en) 2014-05-15 2017-02-01 株式会社村田製作所 Multilayer coil component and manufacturing method thereof
CN110876012B (en) * 2018-08-31 2021-06-15 恒劲科技股份有限公司 Integrated drive module with energy conversion function and manufacturing method thereof
JP7184030B2 (en) * 2019-12-27 2022-12-06 株式会社村田製作所 Laminated coil parts
JP7215447B2 (en) * 2020-02-25 2023-01-31 株式会社村田製作所 coil parts

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123091B2 (en) * 1991-05-30 1995-12-25 太陽誘電株式会社 Manufacturing method of multilayer chip inductor
JP3551876B2 (en) * 2000-01-12 2004-08-11 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP2006066763A (en) * 2004-08-30 2006-03-09 Tdk Corp Method of manufacturing laminated inductor
DE602007011058D1 (en) * 2006-05-29 2011-01-20 Murata Manufacturing Co METHOD FOR PRODUCING A CERAMIC, MULTILAYER SUBSTRATE

Also Published As

Publication number Publication date
JP2012129367A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5196038B2 (en) Coil built-in board
JP5621573B2 (en) Coil built-in board
CN103250217B (en) Laminated ceramic electronic components
JP5012899B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP5921074B2 (en) Manufacturing method of laminated substrate
US20150028988A1 (en) Laminated coil
JP6058584B2 (en) Multilayer electronic component and manufacturing method thereof
JP5682548B2 (en) Multilayer inductor element and manufacturing method thereof
US20210304951A1 (en) Method of manufacturing coil component
CN101040354B (en) Method for producing laminated ceramic electronic component and composite laminated body
JP5673064B2 (en) Method for manufacturing a coil-embedded substrate
KR101434103B1 (en) Multilayered ceramic electronic component and board for mounting the same
WO2015104868A1 (en) Temperature sensor
JP5382225B2 (en) Ceramic multilayer substrate and manufacturing method thereof
WO2011148678A1 (en) Lc co-sintered substrate and method for producing same
JP2001118728A (en) Multilayer inductor array
JP5720791B2 (en) Inductor element and manufacturing method thereof
WO2013099297A1 (en) Laminate inductor
JP7688514B2 (en) Ceramic electronic components and mounting boards
JP7579067B2 (en) Coil parts
CN202014413U (en) Multilayer Ceramic Substrate
JP7484853B2 (en) Inductor Components
WO2011135899A1 (en) Coil device
JP2005109206A (en) Ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5673064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150