JP5674587B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

特開２００９−１９２８２２号公報 特開平９−１６００４１号公報

本実施形態の目的は、製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
直線的に延出した第１電極と、前記第１電極を覆う第１配向膜と、を備えた第１基板と、前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、前記第２電極を覆う第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、前記第１電極及び前記第２電極の少なくとも一方は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のいずれかの金属材料またはいずれかを含む合金によって形成されたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板の内側において第１方向に沿って延出した第１配線と、前記第１配線を覆う層間絶縁膜と、前記層間絶縁膜上において第１方向に略直交する第２方向に沿って延出した第２配線と、前記層間絶縁膜上において第２方向に沿って延出し前記第２配線から離間した第１電極と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側において前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、備え、前記第１電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のいずれかの金属材料またはいずれかを含む合金によって形成されたことを特徴とする液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。 図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。 図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。 図４は、図２に示した液晶表示パネルをＢ−Ｂ線で切断したときの断面構造を概略的に示す断面図である。 図５は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。 図６は、図２に示した液晶表示パネルＬＰＮをＢ−Ｂ線で切断したときの他の断面構造を概略的に示す断面図である。 図７は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。 図８は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出した第１配線に相当する。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出した第２配線に相当する。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。また、ゲート配線Ｇ及び補助容量線Ｃが第２方向Ｙに沿って略直線的に延出した第２配線に相当し、ソース配線Ｓが第１方向Ｘに沿って略直線的に延出した第１配線に相当する場合もありうる。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥの少なくとも一方は、不透明な導電材料、あるいは、遮光性あるいは反射性を有する導電材料によって形成されている。一例として、画素電極ＰＥ及び共通電極ＣＥの少なくとも一方は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）のいずれかの金属材料またはいずれかを含む合金によって形成されている。なお、画素電極ＰＥ及び共通電極ＣＥのうちの一方が上記の導電材料によって形成されている場合、他方は他の導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されていても良い。また、画素電極ＰＥ及び共通電極ＣＥの両方が上記の導電材料によって形成されている場合、両者が異なる導電材料によって形成されていても良い。

アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。

図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。対向基板ＣＴは、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

図示した例では、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて隣接し、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて隣接し、第２方向Ｙに沿って延出している。

図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、例えば、画素ＰＸの略中央部に配置されている。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。

スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域で画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。

画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、スイッチング素子ＳＷと電気的に接続されている。この副画素電極ＰＢは、主画素電極ＰＡよりも幅広に形成されている。

このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。換言すると、ソース配線Ｓ１及びソース配線Ｓ２は、画素電極ＰＥを挟んだ両側に位置している。ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。

共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡの延出方向と略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡの延出方向と略平行な方向に沿って延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。

画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。

画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、Ｘ−Ｙ平面内において、両者が互いに重なることなく、両者の間に光が透過可能な透過領域を形成し、画素電極ＰＥと共通電極ＣＥとは、第１方向Ｘに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが配置されている。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った電極間距離は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った電極間距離と略同一である。

図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。図４は、図２に示した液晶表示パネルＬＰＮをＢ−Ｂ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側においてソース配線Ｓ１、ソース配線Ｓ２、主画素電極ＰＡを含む画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。

スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁基板１０の内面に形成され、第１絶縁膜１１によって覆われている。ゲート配線Ｇ１、ゲート配線Ｇ２、及び、補助容量線Ｃ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。つまり、第２絶縁膜１２は、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１と、ソース配線Ｓ１、ソース配線Ｓ２との間の層間絶縁膜に相当する。第３絶縁膜１３には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨが形成されている。スイッチング素子ＳＷのドレイン電極ＷＤは、第２絶縁膜１２の上に形成され、半導体層ＳＣにコンタクトしており、第３絶縁膜１３によって覆われている。

主画素電極ＰＡ及び副画素電極ＰＢを備えた画素電極ＰＥは、第３絶縁膜１３の上に形成されている。主画素電極ＰＡは、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。副画素電極ＰＢは、第３絶縁膜１３に形成されたコンタクトホールＣＨを介してドレイン電極ＷＤにコンタクトしている。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、主画素電極ＰＡなどを覆っており、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側においてブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、主共通電極ＣＡＬ及び主共通電極ＣＡＲを含む共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、各画素ＰＸを区画し、主画素電極ＰＡと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。

共通電極ＣＥの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。主共通電極ＣＡＬは、ソース配線Ｓ１の直上に位置し、ブラックマトリクスＢＭの直下に位置している。主共通電極ＣＡＲは、ソース配線Ｓ２の直上に位置し、ブラックマトリクスＢＭの直下に位置している。主共通電極ＣＡＬ及び主共通電極ＣＡＲの第１方向Ｘに沿った幅は、これらの直上に位置するブラックマトリクスＢＭの幅と略同等である。開口部ＡＰにおいて、主共通電極ＣＡＬ及び主共通電極ＣＡＲと主画素電極ＰＡとの間の領域は、光が透過可能な透過領域に相当する。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、主共通電極ＣＡＬ、主共通電極ＣＡＲ、オーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、Ｘ−Ｙ平面内において、第２方向Ｙと略平行であって、同じ向きである。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。

対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。

第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極ＰＡあるいは主共通電極ＣＡの延出方向と略平行または略直交するように配置されている。つまり、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向が第２方向Ｙである場合、一方の偏光板の吸収軸は、第２方向Ｙと略平行である（つまり、第１方向Ｘと略直交する）、あるいは、第２方向Ｙと略直交する（つまり、第１方向Ｘと略平行である）。

あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。

図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が主画素電極ＰＡの延出方向あるいは液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図４を参照しながら説明する。

すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、主画素電極ＰＡあるいは主共通電極ＣＡの延出方向である第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。

ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。

なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。

バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって変化するが、ＯＦＦ時においては、液晶層ＬＱを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。

図２に示した例では、画素ＰＸの左下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向する。画素ＰＸの左上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素ＰＸの右下の領域内では、液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向する。画素ＰＸの右上の領域内では、液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。

このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。例えば、第１方向Ｘに平行な直線偏光が液晶表示パネルＬＰＮに入射すると、液晶層ＬＱを通過する際に第１方向Ｘに対して４５°−２２５°方位あるいは１３５°−３１５°方位に配向した液晶分子ＬＭによりλ／２の位相差の影響を受ける（但し、λは液晶層ＬＱを透過する光の波長である）。これにより、液晶層ＬＱを通過した光の偏光状態は、第２方向Ｙに平行な直線偏光となる。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

このような本実施形態によれば、画素電極ＰＥ及び共通電極ＣＥの少なくとも一方は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）のいずれかの金属材料またはいずれかを含む合金によって形成されている。このため、画素電極ＰＥ及び共通電極ＣＥの双方をＩＴＯやＩＺＯによって形成した場合と比較して、インジウム（Ｉｎ）の使用量を低減することが可能となる。また、画素電極ＰＥ及び共通電極ＣＥの双方が上記の導電材料によって形成された場合には、インジウムフリーを実現することが可能となる。

また、画素電極ＰＥ上あるいは共通電極ＣＥ上では、ＯＦＦ時は勿論のこと、ＯＮ時においても、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、ＯＮ時において、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていたとしても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。つまり、本実施形態のように、画素電極ＰＥ及び共通電極ＣＥが不透明な導電材料によって形成されていても、画素電極ＰＥ及び共通電極ＣＥが透明な導電材料によって形成された場合と比較して、ＯＮ時における透過率の低減、あるいは、開口部ＡＰの面積の低減を抑制することが可能となる。

また、画素電極ＰＥ及び共通電極ＣＥの少なくとも一方が上記の不透明な導電材料によって形成された本実施形態において、液晶表示パネルＬＰＮに入射した直線偏光は、画素電極ＰＥや共通電極ＣＥのエッジの延出方向と略平行であるあるいは略直交する。このため、画素電極ＰＥや共通電極ＣＥのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第１偏光板ＰＬ１を透過した際の偏光面Ｐを維持することができる。したがって、ＯＦＦ時において、液晶表示パネルＬＰＮを透過した直線偏光は、検光子である第２偏光板ＰＬ２で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極ＰＥや共通電極ＣＥの周辺での光漏れ対策のためにブラックマトリクスＢＭの幅を拡張する必要がなく、開口部ＡＰの面積の低減、ＯＮ時の透過率の低減を抑制することが可能となる。したがって、表示品位の劣化を抑制することが可能となる。

また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（例えば、画素ＰＸの略中央に配置された主画素電極ＰＡに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。

また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下する。これは、ソース配線Ｓの直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子ＬＭがＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＡとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタＣＦの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。

また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。

なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

次に、本実施形態の他の構造例について説明する。

図５は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの他の断面構造を概略的に示す断面図である。図６は、図２に示した液晶表示パネルＬＰＮをＢ−Ｂ線で切断したときの他の断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

ここに示した構造例は、図３などに示した構造例と比較して、画素電極ＰＥがソース配線Ｓ１及びソース配線Ｓ２と同一層に形成され、第３絶縁膜１３を省略した点で相違している。

すなわち、ゲート配線Ｇ１、ゲート配線Ｇ２、補助容量線Ｃ１を覆う第２絶縁膜１２の上には、ソース配線Ｓ１、ソース配線Ｓ２、及び、画素電極ＰＥが形成されている。これらのソース配線Ｓ１、ソース配線Ｓ２、及び、画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。画素電極ＰＥの副画素電極ＰＢは、第１絶縁膜１１及び第２絶縁膜１２に形成された比較的浅いコンタクトホールＣＨを介して半導体層ＳＣにコンタクトしている。

このような構造例によれば、画素電極ＰＥは、同一層に形成されるソース配線Ｓと同一材料によって形成可能である。このため、ソース配線Ｓを形成する工程で、画素電極ＰＥも同時に形成することができ、図３などに示した構造例と比較して、画素電極ＰＥを別途形成する工程を省略することが可能となる。また、ここに示した例では、第３絶縁膜１３を形成する工程も省略することが可能となる。したがって、製造コストの削減が可能となる。

図３などに示した構造例では、画素電極ＰＥとドレイン電極ＷＤとを電気的に接続するために、比較的膜厚が厚い第３絶縁膜１３に深いコンタクトホールＣＨを形成する必要がある。この第３絶縁膜１３は、アレイ基板ＡＲの表面を平坦化するため、有機材料を用いて比較的厚い膜厚を持って形成される。このため、第３絶縁膜１３の表面に形成された画素電極ＰＥからドレイン電極ＷＤに至るコンタクトホールＣＨは、深く、且つ、大口径となる傾向にある。このようなコンタクトホールＣＨの周辺では、コンタクトホールＣＨの凹凸などに起因して、液晶分子ＬＭの配向が乱れやすく、ＯＦＦ時において光漏れを発生しやすい。このような光漏れは、補助容量線Ｃ１の第２方向Ｙに沿った幅を拡大するなどして遮光する必要がある。

一方、図５及び図６に示した構造例では、画素電極ＰＥは、比較的浅いコンタクトホールＣＨを介してスイッチング素子ＳＷの半導体層ＳＣと電気的に接続されている。このような第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールＣＨは、第３絶縁膜１３に形成するコンタクトホールよりも小口径であり、その凹凸が液晶分子ＬＭの配向に与える影響も少ない。このため、ＯＦＦ時における光漏れを抑制することが可能となり、コントラスト比を向上することが可能となる。また、光漏れを遮光するために、必要以上に補助容量線Ｃ１の第２方向Ｙに沿った幅を拡大する必要がなく、開口部ＡＰの面積の低減を抑制することが可能となる。

また、この構造例では、第１配向膜ＡＬ１において第１配向処理方向ＰＤ１は、略長方形状の画素において長辺方向（例えば第２方向Ｙ）に平行である。したがって、１画素内において第１配向処理方向ＰＤ１に交差するのは一部の配線（例えば、第１方向Ｘに延出したゲート配線や補助容量線）と、画素電極の短辺である。すなわち、第１配向処理方向ＰＤ１は、他の配線（例えば、第２方向Ｙに延出したソース配線）や画素電極の長辺とは交差しない。したがって、仮に配線や電極の凹凸により配向処理が十分になされない領域があったとしても、他の方向つまり画素の長辺方向に交差する方向に第１配向膜ＡＬ１を配向処理する場合と比較して、配向処理が十分になされない領域は小さく抑えられる。つまり、配向処理が十分になされない領域は、第１配向処理方向ＰＤ１と交差する配線あるいは画素電極の短辺に沿って生じるため、第１配向処理方向ＰＤ１と交差する辺の長さを小さくすることにより配向処理が十分になされない領域を小さく抑えることが可能となる。画素の長辺方向が第１方向Ｘと平行な場合についても第１配向処理方向ＰＤ１が第１方向Ｘと平行であれば、同様のことが言える。

本実施形態において、画素ＰＸの構造は、図２に示した例に限定されるものではない。

図７は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図２に示した構造例と比較して、画素電極ＰＥが第１方向Ｘに間隔をおいて略平行に並んだ複数の主画素電極ＰＡを備えている点、及び、共通電極ＣＥが画素ＰＸの左側端部の主共通電極ＣＡＬ、画素ＰＸの右側端部の主画素電極ＣＡＲに加えて、隣接する主画素電極ＰＡの間に主共通電極ＣＡＣを備えている点で相違している。

すなわち、画素電極ＰＥは、主画素電極ＰＡ１、主画素電極ＰＡ２、及び、副画素電極ＰＢを備えている。これらの主画素電極ＰＡ１、主画素電極ＰＡ２、及び、副画素電極ＰＢは互いに電気的に接続されている。主画素電極ＰＡ１及び主画素電極ＰＡ２は、第１方向Ｘに間隔をおいて略平行に並んでいる。これらの主画素電極ＰＡ１及び主画素電極ＰＡ２は、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。副画素電極ＰＢは、第１方向Ｘに沿って延出している。この副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、図示しないスイッチング素子と電気的に接続されている。

共通電極ＣＥは、主共通電極ＣＡＬ、主共通電極ＣＡＲ、及び、主共通電極ＣＡＣを備えている。これらの主共通電極ＣＡＬ、主共通電極ＣＡＲ、及び、主共通電極ＣＡＣは、互いに電気的に接続されている。主共通電極ＣＡＬ、主共通電極ＣＡＲ、及び、主共通電極ＣＡＣは、第１方向Ｘに間隔をおいて略平行に並び、それぞれ第２方向Ｙに沿って延出している。主共通電極ＣＡＬは主画素電極ＰＡ１の左側に位置し、主共通電極ＣＡＲは主画素電極ＰＡ２の右側に位置し、主共通電極ＣＡＣは主画素電極ＰＡ１と主画素電極ＰＡ２との間に位置している。

このような構造例においても、上記の構造例と同様の効果が得られる。

図８は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

この構造例は、図２に示した構造例と比較して、画素電極ＰＥ及び共通電極ＣＥが第２方向Ｙに対して屈曲している点で相違している。

すなわち、画素電極ＰＥは、画素ＰＸの上側半分に主画素電極ＰＡ１１及び主画素電極ＰＡ１２を備え、画素ＰＸの下側半分に主画素電極ＰＡ２１及び主画素電極ＰＡ２２を備えている。主画素電極ＰＡ１１及び主画素電極ＰＡ１２は、第１方向Ｘに間隔をおいて略平行に並んでおり、第２方向Ｙに対して右回りに５°〜３０°程度傾いている。主画素電極ＰＡ２１及び主画素電極ＰＡ２２は、第１方向Ｘに間隔をおいて略平行に並んでおり、第２方向Ｙに対して左回りに５°〜３０°程度傾いている。主画素電極ＰＡ１１及び主画素電極ＰＡ２１は副画素電極ＰＢを挟んで繋がっており、また、主画素電極ＰＡ１２及び主画素電極ＰＡ２２も同様に、副画素電極ＰＢを挟んで繋がっており、互いに電気的に接続されている。

共通電極ＣＥは、画素ＰＸの上側半分に、主共通電極ＣＡＬ１、主共通電極ＣＡＣ１、及び、主共通電極ＣＡＲ１を備え、画素ＰＸの下側半分に、主共通電極ＣＡＬ２、主共通電極ＣＡＣ２、及び、主共通電極ＣＡＲ２を備えている。主共通電極ＣＡＬ１、主共通電極ＣＡＣ１、及び、主共通電極ＣＡＲ１は、第１方向Ｘに間隔をおいて略平行に並んでおり、主画素電極ＰＡ１１及び主画素電極ＰＡ１２と略平行な方向に延出している。主共通電極ＣＡＬ２、主共通電極ＣＡＣ２、及び、主共通電極ＣＡＲ２は、第１方向Ｘに間隔をおいて略平行に並んでおり、主画素電極ＰＡ２１及び主画素電極ＰＡ２２と略平行な方向に延出している。主共通電極ＣＡＬ１は主共通電極ＣＡＬ２と繋がり、主共通電極ＣＡＣ１は主共通電極ＣＡＣ２と繋がり、主共通電極ＣＡＲ１は主共通電極ＣＡＲ２と繋がっており、互いに電気的に接続されている。

主共通電極ＣＡＬ１と主画素電極ＰＡ１１との電極間距離、主共通電極ＣＡＣ１と主画素電極ＰＡ１１との電極間距離、主共通電極ＣＡＣ１と主画素電極ＰＡ１２との電極間距離、及び、主共通電極ＣＡＲ１と主画素電極ＰＡ１２との電極間距離はいずれも略同等である。主共通電極ＣＡＬ２と主画素電極ＰＡ２１との電極間距離、主共通電極ＣＡＣ２と主画素電極ＰＡ２１との電極間距離、主共通電極ＣＡＣ２と主画素電極ＰＡ２２との電極間距離、及び、主共通電極ＣＡＲ２と主画素電極ＰＡ２２との電極間距離はいずれも略同等である。

尚、図７、図８に示した構造例において、１画素における主画素電極ＰＡ１と主画素電極ＰＡ２との間隔、あるいは、主画素電極ＰＡ１１と主画素電極ＰＡ１２との間隔は、１０μｍ〜３０μｍである。また、画素電極の幅は、２〜３μｍである。

このような構造例においても、上記の構造例と同様の効果が得られる。

また、図７、図８の構造例においては、アレイ基板上に画素電極と共通電極をもつＩＰＳあるいはＦＦＳ等の液晶表示装置と比較して、電極間の間隔は、少なくとも２倍以上の間隔をもつ。言い換えれば、本実施形態においては、液晶分子を駆動するための共通電極ＣＥは対向基板上にあるため、アレイ基板上の電極間隔は必然的に画素電極と画素電極の間隔になる。したがって、本実施形態の場合、アレイ基板上の電極間の間隔（画素電極間の間隔）は、画素電極と共通電極との間隔の２倍以上の間隔になる。すなわち、アレイ基板上に画素電極と共通電極をもつＩＰＳ、ＦＦＳ等の液晶表示装置と比較して、１画素内において画素電極、共通電極による凹凸の領域は小さく平坦な領域は大きくなる。このように凹凸の領域が小さく平坦な領域が大きくなるので、配向処理の際に配向処理が十分になされない領域は、ＩＰＳやＦＦＳのような構造と比較して小さくなる。

また、図５、図６の構造例と同様に配向処理方向は、長方形の１画素において配線、画素電極の短辺と交差するため、仮に配向処理が十分になされない部分が生じるとしても他の配向処理方向の場合と比較してその領域は小さく抑えられる。

なお、本実施形態において、画素ＰＸの構造は、上記の例に限定されるものではない。

上記の例では、副画素電極ＰＢの直下に補助容量線が配置された構成について説明したが、副画素電極ＰＢの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の略中央でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。

上記の例では、画素電極ＰＥが主画素電極ＰＡ及び副画素電極ＰＢを備えた場合について説明したが、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続可能であれば、副画素電極ＰＢを備えていなくても良い。

上記の例では、主画素電極ＰＡの延出方向が第２方向Ｙである場合について説明したが、主画素電極ＰＡは第１方向Ｘに沿って延出していても良い。この場合には、主共通電極ＣＡの延出方向は第１方向Ｘとなる。また、この場合、上記の例と同様に第１方向Ｘに沿った第１配線がゲート配線Ｇであれば、主共通電極ＣＡはゲート配線Ｇと対向するが、第１方向Ｘに沿った第１配線がソース配線Ｓであり第２方向Ｙに沿った第２配線がゲート配線Ｇであれば、主共通電極ＣＡはソース配線Ｓと対向する。

上記の例では、第１電極として主画素電極ＰＡを含む画素電極ＰＥに対して、この第１電極の両側に位置する第２電極として主共通電極ＣＡを含む共通電極ＣＥを設けた場合について説明したが、第１電極として主共通電極ＣＡを含む共通電極ＣＥに対して、この第１電極の両側に位置する第２電極として主画素電極ＰＡを含む画素電極ＰＥを設けても良い。

上記の例では、共通電極ＣＥは対向基板に主共通電極ＣＡを備えた構成について説明したが、この例に限らない。例えば、共通電極ＣＥは、上記の主共通電極ＣＡに加えて、対向基板ＣＴに備えられゲート配線Ｇや補助容量線Ｃと対向する副共通電極を備えていても良い。この副共通電極は、第１方向Ｘに沿って延出し、主共通電極ＣＡと一体的あるいは連続的に形成される。

また、共通電極ＣＥは、上記の主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられソース配線Ｓと対向する第２主共通電極を備えていても良い。この第２主共通電極は、第２方向Ｙに沿って延出し、アクティブエリア内あるいはアクティブエリア外において主共通電極ＣＡと電気的に接続される。このような第２主共通電極を設けたことにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。

また、共通電極ＣＥは、上記の主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、第１方向Ｘに沿って延出し、アクティブエリア内あるいはアクティブエリア外において主共通電極ＣＡと電気的に接続される。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。

以上説明したように、本実施形態によれば、製造コストの削減が可能であるとともに、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＰＡ…主画素電極 ＰＢ…副画素電極
ＣＥ…共通電極 ＣＡ…主共通電極

Claims (6)

1. 第１絶縁基板と、前記第１絶縁基板の内側に形成された半導体層を含むスイッチング素子と、前記半導体層を覆う第１層間絶縁膜と、前記第１層間絶縁膜上において第１方向に沿って延出した第１配線と、前記第１配線を覆う第２層間絶縁膜と、前記第２層間絶縁膜上において第１方向に略直交する第２方向に沿って延出した第２配線と、前記第２層間絶縁膜上において第２方向に沿って延出し前記第１層間絶縁膜及び前記第２層間絶縁膜を貫通するコンタクトホールを介して前記半導体層にコンタクトし前記第２配線から離間して配置された帯状の第１電極と、前記第２配線及び前記第１電極を直接覆う第１配向膜と、を備えた第１基板と、
   第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側において前記第２配線と対向するとともに前記第１電極を挟んだ両側で前記第１電極の延出方向と略平行な方向に沿って延出した第２電極と、前記第２電極を覆う第２配向膜と、を備えた第２基板と、
   前記第１配向膜と前記第２配向膜との間に配置された液晶分子を含む液晶層と、を備え、
   前記第１配線と前記第２配線によって区画される画素を長方形状に形成し、前記第１電極を前記画素の長手方向に沿って延出させるとともに、前記第１電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のいずれかの金属材料またはいずれかを含む合金によって形成され、前記第１配向膜は前記画素の長手方向と平行となるように配向処理がなされていることを特徴とする液晶表示装置。
2. 前記第２配線は、前記第１電極と同一材料によって形成されたことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第２電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のいずれかの金属材料またはいずれかを含む合金によって形成されたことを特徴とする請求項１または２に記載の液晶表示装置。
4. さらに、前記第１絶縁基板の外面に配置され第１吸収軸を有する第１偏光板と、
   前記第２絶縁基板の外面に配置され前記第１吸収軸とクロスニコルの位置関係にある第２吸収軸を有する第２偏光板と、を備え、
   前記第１吸収軸は、第１方向または第２方向に略平行であることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 前記第１電極と前記第２電極との間に電界が形成されていない状態で、前記液晶層の液晶分子の初期配向方向は、前記第１電極の延出方向と略平行であることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
6. 前記液晶分子は、前記第１電極と前記第２電極との間に電界が形成されていない状態で、前記第１基板と前記第２基板との間においてスプレイ配向またはホモジニアス配向していることを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。

Images