Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5674707B2 - 表示装置 - Google Patents
[go: Go Back, main page]

JP5674707B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5674707B2
JP5674707B2 JP2012116835A JP2012116835A JP5674707B2 JP 5674707 B2 JP5674707 B2 JP 5674707B2 JP 2012116835 A JP2012116835 A JP 2012116835A JP 2012116835 A JP2012116835 A JP 2012116835A JP 5674707 B2 JP5674707 B2 JP 5674707B2
Authority
JP
Japan
Prior art keywords
film
sealing
sealing film
display device
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012116835A
Other languages
English (en)
Other versions
JP2013243094A (ja
Inventor
慎太郎 中野
慎太郎 中野
上田 知正
知正 上田
健太郎 三浦
健太郎 三浦
信美 斉藤
信美 斉藤
竜則 坂野
竜則 坂野
山口 一
一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012116835A priority Critical patent/JP5674707B2/ja
Priority to US13/729,495 priority patent/US8916858B2/en
Priority to TW102104892A priority patent/TWI518893B/zh
Priority to EP13154362.1A priority patent/EP2667427A2/en
Priority to CN2013100527392A priority patent/CN103426899A/zh
Priority to KR1020130022093A priority patent/KR101470725B1/ko
Publication of JP2013243094A publication Critical patent/JP2013243094A/ja
Application granted granted Critical
Publication of JP5674707B2 publication Critical patent/JP5674707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施形態は、表示装置に関する。
有機EL(Electro-Luminescence)素子に流れる電流を、薄膜トランジスタによって制御するアクティブマトリクス方式の表示装置がある。この表示装置において、画質の向上が望まれる。
特開2004−103957号公報
本発明の実施形態は、高画質の表示装置を提供する。
本発明の実施形態によれば、基板と、薄膜トランジスタと、共通電極と、有機発光層と、対向電極と、封止部と、を備えた表示装置が提供される。前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、半導体膜と、第1導電部と、第2導電部と、を含む。前記ゲート電極は、前記基板の上に設けられる。前記ゲート絶縁膜は、前記ゲート電極の上に設けられる。前記半導体膜は、前記ゲート絶縁膜の上に設けられ、In、Ga及びZnの少なくともいずれかの酸化物半導体を含む。前記第1導電部は、前記半導体膜と電気的に接続される。前記第2導電部は、前記半導体膜と電気的に接続され、前記第1導電部と離間する。前記共通電極は、前記第1導電部及び前記第2導電部のいずれか一方に電気的に接続される。前記有機発光層は、前記共通電極の上に設けられる。前記対向電極は、前記有機発光層の上に設けられる。前記封止部は、前記対向電極の上に設けられる。前記封止部は、第1封止膜と、第2封止膜と、を含む。前記第1封止膜の水素の濃度は、1020atm/cm以下である。前記第2封止膜は、前記第1封止膜に積層される。前記第2封止膜の水素の濃度は、1020atm/cm以下である。前記第2封止膜の屈折率は、前記第1封止膜の屈折率と異なる。
第1の実施形態に係る表示装置を示す模式的断面図である。 図2(a)及び図2(b)は、参考例の表示装置の特性を示すグラフ図である。 図3(a)及び図3(b)は、第1の実施形態に係る表示装置の特性を示すグラフ図である。 第1の実施形態に係る表示装置の特性を示すグラフ図である。 図5(a)〜図5(f)は、第1の実施形態に係る表示装置の製造方法を示す模式的断面図である。 第1の実施形態に係る表示装置の製造方法を示すフローチャートである。 第1の実施形態に係る別の表示装置を示す模式的断面図である。 第2の実施形態に係る表示装置を示す模式的模式図である。 図9(a)及び図9(b)は、第2の実施形態に係る表示装置の特性を示すグラフ図である。 図10(a)〜図10(c)は、第2の実施形態に係る表示装置の製造方法を示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る表示装置の構成を例示する模式的断面図である。
図1に表したように、本実施形態に係る表示装置110は、基板10と、薄膜トランジスタ12と、共通電極16と、有機発光層18と、対向電極20と、封止部22と、を備える。
共通電極16と、有機発光層18と、対向電極20と、により、有機EL型の発光素子部24が形成される。発光素子部24が、薄膜トランジスタ12によって制御され、駆動される。表示装置110において、複数の薄膜トランジスタ12と複数の発光素子部24との組み合わせが、マトリクス状に並べて配置される。複数の薄膜トランジスタ12の駆動、及び、それにともなう複数の発光素子部24の発光を制御することにより、画像の表示を行う。表示装置110は、有機ELを用いたアクティブマトリクス型の表示装置である。
基板10は、主面10aを有する。基板10は、本体部4と、バリア層5と、を含む。本体部4には、例えば、光透過性を有する材料が用いられる。本体部4には、例えば、ガラス材料や樹脂材料が用いられる。本体部4には、可撓性をさらに有する材料を用いることができる。本体部4には、例えば、ポリイミドなどの樹脂材料が用いられる。バリア層5は、不純物や水分の透過など抑制し、基板10の上に設けられる薄膜トランジスタ12や発光素子部24を保護する。バリア層5には、例えば、光透過性と可撓性とを有する材料が用いられる。
薄膜トランジスタ12は、基板10の主面10aの上に設けられる。
薄膜トランジスタ12は、第1導電部31と、第2導電部32と、ゲート電極33と、ゲート絶縁膜34と、半導体膜35と、チャネル保護膜36と、を含む。
ゲート電極33は、基板10の主面10aの上に設けられる。ゲート電極33には、例えば、モリブデンタングステン(MoW)、モリブデンタンタル(MoTa)及びタングステン(W)などの高融点金属が用いられる。
ゲート絶縁膜34は、ゲート電極33の上に設けられる。この例においては、ゲート絶縁膜34は、ゲート電極33を覆うように主面10aの全体に設けられる。ゲート絶縁膜34には、例えば、絶縁性と光透過性とを有する材料が用いられる。ゲート絶縁膜34には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
半導体膜35は、ゲート絶縁膜34の上に設けられる。ゲート絶縁膜34は、ゲート電極33と半導体膜35との間に設けられ、ゲート電極33と半導体膜35とを絶縁する。半導体膜35には、例えば、In、Ga及びZnの少なくともいずれかを含むアモルファス酸化物半導体が用いられる。すなわち、半導体膜35には、例えば、In−Ga−Zn−O酸化物半導体、In−Ga−O酸化物半導体、及び、In−Zn−O酸化物半導体のいずれかが用いられる。半導体膜35の膜厚は、例えば、5nm程度である。これにより、半導体膜35の電気的特性が、良好になる。半導体膜35の膜厚は、より具体的には、例えば、5nm以上50nm以下である。
アモルファス酸化物半導体を含む半導体膜35においては、例えば、透過電子顕微鏡(TEM)やX線回折(XRD)で観察しても、結晶性を示す回折パターンなどが観察されない。半導体膜35の膜質及び形状は、走査型電子顕微鏡(SEM)やTEMなどで観察できる。
半導体膜35は、上記のアモルファス酸化物半導体中に、上記の酸化物半導体の微結晶が分散された材料を用いても良い。
第1導電部31は、ゲート絶縁膜34の上に設けられる。第1導電部31の一部は、半導体膜35の上に設けられ、半導体膜35と接触している。これにより、第1導電部31は、半導体膜35と電気的に接続されている。第2導電部32は、ゲート絶縁膜34の上に設けられる。第2導電部32は、第1導電部31と離間して配置されている。第2導電部32の一部は、半導体膜35の上に設けられ、半導体膜35と接触している。これにより、第2導電部32は、半導体膜35と電気的に接続されている。第1導電部31及び第2導電部32には、例えば、Ti、Al及びMoなどが用いられる。第1導電部31及び第2導電部32は、例えば、Ti、Al及びMoの少なくともいずれかを含む積層体でもよい。第1導電部31は、薄膜トランジスタ12のソース電極及びドレイン電極の一方である。第2導電部32は、薄膜トランジスタ12のソース電極及びドレイン電極の他方である。
チャネル保護膜36は、半導体膜35の上に設けられている。チャネル保護膜36は、半導体膜35を保護する。チャネル保護膜36には、例えば、シリコン酸化膜が用いられる。
第1導電部31は、チャネル保護膜36の第1部分36aを覆う。第2導電部32は、チャネル保護膜36の第2部分36bを覆う。第1導電部31は、半導体膜35の第1領域35aを覆う。第2導電部32は、半導体膜35の第2領域35bを覆う。半導体膜35は、第1導電部31及び第2導電部32に覆われない第3領域35cを有する。ゲート電極33は、半導体膜35の膜面35pに対して垂直な方向(以下、Z軸方向と称す)にみたときに、第1導電部31と第2導電部32との間の部分33aを有する。すなわち、ゲート電極33は、ゲート絶縁膜34を挟んで、半導体膜35の第3領域35cと対向する。これにより、ゲート電極33に電圧を印加することで、半導体膜35にチャネルが発生し、第1導電部31と第2導電部32との間で電流が流れる。
薄膜トランジスタ12と共通電極16との間には、パッシベーション膜40が設けられる。パッシベーション膜40には、例えば、絶縁性と光透過性とを有する材料が用いられる。パッシベーション膜40には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
この例では、共通電極16とパッシベーション膜40との間には、カラーフィルタ44が設けられる。カラーフィルタ44は、画素ごとに異なる色を有する。カラーフィルタ44の透過率は、光の波長によって異なる。カラーフィルタ44は、例えば、赤色、緑色及び青色のいずれかのカラー樹脂膜(例えばカラーレジスト)が用いられる。カラーフィルタ44は、必要に応じて設けられる。カラーフィルタ44は、省略可能である。
共通電極16は、第1導電部31及び第2導電部32のいずれか一方に電気的に接続される。この例では、共通電極16は、第1導電部31(例えばソース)と電気的に接続される。
共通電極16は、カラーフィルタ44の上に設けられる。共通電極16は、Z軸方向において薄膜トランジスタ12と対向する対向領域16aと、対向しない非対向領域16bとを有する。共通電極16には、例えば、導電性と光透過性とを有する材料が用いられる。共通電極16には、例えば、ITO(Indium Tin Oxide)などが用いられる。共通電極16は、例えば、画素電極とも呼ばれる。
パッシベーション膜40及びカラーフィルタ44には、第1導電部31の一部を露呈させる開口40a及び開口44aが、それぞれ設けられている。共通電極16の対向領域16aの一部16cは、開口40a及び開口44aにおいて、第1導電部31に接触している。これにより、共通電極16は、第1導電部31と電気的に接続される。
共通電極16及びカラーフィルタ44の上には、平坦化膜42が設けられる。平坦化膜42には、例えば、絶縁性を有する材料が用いられる。平坦化膜42には、例えば、有機樹脂材料が用いられる。平坦化膜42には、共通電極16の非対向領域16bの一部を露呈させる開口42aが設けられている。
有機発光層18は、平坦化膜42の上に設けられる。有機発光層18は、開口42aにおいて、共通電極16の非対向領域16bと接触する。平坦化膜42は、対向領域16aと有機発光層18との接触を防ぐ。有機発光層18には、例えば、正孔輸送層と、発光層と、電子輸送層と、を積層させた積層体が用いられる。
対向電極20は、有機発光層18の上に設けられる。対向電極20は、半導体膜35の上に延在する部分20aを有する。対向電極20には、導電性を有する材料が用いられる。対向電極20には、例えば、Alが用いられる。対向電極20の膜厚は、例えば、200nm(例えば100nm以上300nm以下)である。
例えば、非対向領域16bにおいて、発光素子部24が形成される。発光素子部24では、共通電極16と対向電極20とに電圧を印加することにより、有機発光層18から光が放出される。有機発光層18から放出した光は、カラーフィルタ44、パッシベーション膜40、ゲート絶縁膜34及び基板10を透過して、外部に出射する。表示装置110は、下面発光型の表示装置である。
封止部22は、対向電極20の上に設けられる。封止部22は、第1封止膜51と第2封止膜52とを含む。第1封止膜51は、対向電極20の上に設けられる。第2封止膜52は、第1封止膜51に積層される。この例において、第2封止膜52は、第1封止膜51の上に設けられる。封止部22は、第1封止膜51及び第2封止膜52によって有機発光層18及び対向電極20を覆う。封止部22は、有機発光層18及び対向電極20を保護する。第1封止膜51の水素の濃度は、1020atm/cm以下である。第2封止膜52の水素の濃度は、1020atm/cm以下である。第1封止膜51と第2封止膜52には、例えば、無機材料が用いられる。第1封止膜51及び第2封止膜52には、例えば、シリコン酸化物、シリコン酸窒化物、シリコン窒化物、アルミニウム酸化物(アルミナ)及びタンタル酸化物の少なくともいずれかが用いられる。
第1封止膜51は圧縮応力を有し、第2封止膜52は、引張応力を有する。または、第1封止膜51は引張応力を有し、第2封止膜52は、圧縮応力を有する。すなわち、第1封止膜51は、圧縮応力及び引張応力の一方を有する。第2封止膜52は、圧縮応力及び引張応力の他方を有する。
第2封止膜52に用いられる組成物(例えば化合物)が、第1封止膜51に用いられる組成物(例えば化合物)と実質的に同じである。このとき、これらの膜に加わる応力が異なると、これらの膜の屈折率は、互いに異なる。
第2封止膜52の屈折率は、第1封止膜51の屈折率とは異なる。例えば、第2封止膜52の屈折率は、第1封止膜51の屈折率よりも低い。第2封止膜52の屈折率が第1封止膜51の屈折率よりも低いとき、第2封止膜52は引張応力を有し、第1封止膜51は、圧縮応力を有する。または、第2封止膜52の屈折率は、第1封止膜51の屈折率よりも高い。第2封止膜52の屈折率が第1封止膜51の屈折率よりも高いとき、第2封止膜52は圧縮応力を有し、第1封止膜51は、引張応力を有する。以下では、第2封止膜52の屈折率が、第1封止膜51の屈折率よりも低い場合として説明する。第1封止膜51及び第2封止膜52は、Siを含む酸化物である。このとき、第1封止膜51の屈折率は、例えば、1.46である。第2封止膜52の屈折率は、例えば、1.42である。第1封止膜51及び第2封止膜52の屈折率は、例えば、エリプソメトリによって測定することができる。第1封止膜51及び第2封止膜52の屈折率の違い(圧縮応力か引張応力かの違い)は、例えば、成膜条件を変化させることによって実現できる。
第1封止膜51及び第2封止膜52の積層順は、上記に限ることなく、対向電極20の上に第2封止膜52を設け、第2封止膜52の上に第1封止膜51を積層してもよい。また、後述するように、複数の圧縮応力膜と複数の引張応力膜とを交互に積層しても良い。
図2(a)及び図2(b)は、参考例の表示装置の特性を例示するグラフ図である。
図2(a)及び図2(b)は、対向電極20の上に、水素の濃度が1020atm/cmよりも高い封止膜を設けた参考例の表示装置の特性を例示する。この表示装置の構成は、封止膜に含まれる水素の濃度を除いて、表示装置110と同様である。
図2(a)及び図2(b)の横軸は、薄膜トランジスタ12のゲート電極33に印加するゲート電圧Vg(V)である。縦軸は、薄膜トランジスタ12の第1導電部31と第2導電部32との間(ドレイン−ソース間)に流れる電流Id(A)である。図2(a)は、封止膜を形成する前の電圧−電流特性を表す。図2(b)は、封止膜を形成した後の電圧−電流特性を表す。
図2(a)に表したように、封止膜を形成する初期特性においては、良好なトランジスタ特性が得られる。しかしながら、図2(b)に表したように、水素の濃度が1020atm/cmよりも高い封止膜を形成すると、薄膜トランジスタ12の閾値電圧が低下する。このため、参考例においては、所望の制御を行うことができず、表示装置の画質は低い。
図3(a)及び図3(b)は、第1の実施形態に係る表示装置の特性を例示するグラフ図である。
図3(a)及び図3(b)の横軸は、ゲート電圧Vgであり、縦軸は、電流Idである。図3(a)及び図3(b)は、封止部22を形成する前、及び、後の電圧−電流特性をそれぞれ表す。
図3(a)及び図3(b)に表したように、本実施形態に係る表示装置110においては、封止部22の形成後においても、薄膜トランジスタ12の閾値電圧に変動は見られなかった。表示装置110では、従来の表示装置に比べて高い画質を得ることができる。
図4は、第1の実施形態に係る表示装置の特性を例示するグラフ図である。
図4の横軸は、封止部22の水素の濃度Hcである。図4の縦軸は、封止部22の形成前と形成後とにおける薄膜トランジスタ12の閾値電圧の変動量Vs(ボルト:V)である。
図4に表したように、濃度Hcが約7×1019atm/cm程度である場合、変動量Vsは、+1V程度である。濃度Hcが1.5×1021atm/cmのとき、変動量Vsは、約−9Vであり、濃度Hcが0.6×1022atm/cmのとき、変動量Vsは、約−22Vである。濃度Hcが高いと、変動量Vsはマイナス側にシフトし、変動量Vsの絶対値は大きくなる。濃度Hcが1×1020atm/cmのときに、変動量Vsは、実質的に0となる。
本願発明者は、種々の構成の薄膜トランジスタを作製し、閾値電圧の変動を評価した。その結果、水素の濃度が約1×1020atm/cm以下の封止膜を用いる構成において、閾値電圧の変動が小さいことを見出した。本願発明者は、この結果から、薄膜トランジスタ12の閾値電圧の変動が、封止部22に含まれる水素に起因していると推定した。
水素の濃度が1×1020atm/cm以下の第1封止膜51及び第2封止膜52を含む封止部22を設けることで、薄膜トランジスタ12の閾値電圧の変動を小さくできる。第1封止膜51及び第2封止膜52の水素の濃度は、7×1019atm/cm以下であることが好ましい。これにより、例えば製造工程における種々の条件の変動がある場合においても、封止膜における水素の濃度を低く抑えることができ、薄膜トランジスタ12の閾値電圧の変動を安定して抑えることができる。
封止膜として、安定性に優れる、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ及びタンタル酸化膜の少なくともいずれかを用い、これらの膜において、水素の濃度を1020atm/cm以下とすることで、薄膜トランジスタの特性が安定化することが判明した。
このような構成の封止膜を用いることで、良好な特性が得られる。しかしながら、例えば、上記の封止膜として、1層(1種類)を形成した場合には、対向電極/封止膜の界面、または、共通電極/対向電極の界面などに剥離が生じる。この剥がれは、封止膜に生じる応力に起因すると考えられる。
封止膜を形成する際のプロセス条件により、封止膜に圧縮応力または引張応力が残留する。このとき、例えば、一方の応力のみを有する封止膜を形成する構成においては、上記の剥離が生じる。
本実施形態においては、複数の封止膜を、敢えて作製する。そして、これらの複数の封止膜における応力の種類を異ならせることで、この問題を解決できることが判明した。このように、圧縮応力及び引張応力のいずれか一方を有する第1封止膜51と、圧縮応力及び引張応力のいずれか他方を有する第2封止膜52と、を含む積層構造を、封止部22として用いることで、封止部22に生じる応力が、有機発光層18に悪影響を与えることを抑えることができる。
第1封止膜51及び第2封止膜52の応力は、例えば、封止膜の成膜時のガスの圧力、分圧比、入力パワー、基板温度、及び、ターゲットと基板との距離などの少なくともいずれかを制御することで制御できる。
なお、1つの封止膜において応力を小さくすることは、製造条件のばらつきを考えると非常に難しい。これに対して、互いに異なる種類の応力を有する複数の封止膜を用いることで、ばらつきを実用的に小さくでき、応力を制御し易くなる。
図5(a)〜図5(f)は、第1の実施形態に係る表示装置の製造方法を例示する模式的断面図である。
図5(a)に表したように、表示装置110の製造においては、基板10の主面10aの上に、薄膜トランジスタ12を形成する。薄膜トランジスタ12の形成においては、主面10aの上にゲート電極33を形成する。主面10a及びゲート電極33の上にゲート絶縁膜34を形成する。ゲート絶縁膜34の上に半導体膜35を形成する。半導体膜35の上にチャネル保護膜36を形成する。ゲート絶縁膜34と半導体膜35とチャネル保護膜36との上に、第1導電部31及び第2導電部32を形成する。
図5(b)に表したように、薄膜トランジスタ12の上に、パッシベーション膜40を形成する。例えば、パッシベーション膜40となるSiO膜をPE−CVD法により形成する。SiO膜に開口40aを形成する。これにより、パッシベーション膜40が得られる。パッシベーション膜40の厚さは、例えば200nm(100nm以上300nm以下)である。
パッシベーション膜40の上にカラーフィルタ44を形成する。例えば、赤色、緑色及び青色のいずれかのカラー樹脂膜(例えばカラーレジスト)を塗布する。カラー樹脂膜をパターニングし、開口44aを形成する。これにより、カラーフィルタ44が得られる。カラーフィルタ44の膜厚は、例えば、2μm(例えば、1μm以上3μm以下)である。
カラーフィルタ44の上に共通電極16を形成する。例えば、共通電極16となるITO膜をスパッタ法などにより形成し、所定の形状に加工して共通電極16が得られる。共通電極16の厚さは、例えば60nm(30nm以上200nm以下)である。
図5(c)に表したように、共通電極16及びカラーフィルタ44の上に、平坦化膜42を形成する。例えば、平坦化膜42となる有機樹脂を塗布し、パターニングすることにより、平坦化膜42が得られる。平坦化膜42、及び、共通電極16の非対向領域16bの上に、有機発光層18を形成する。有機発光層18は、例えば、蒸着法によって形成する。
図5(d)に表したように、有機発光層18の上に、対向電極20を形成する。例えば、LiF膜とAl膜とを積層させることで、対向電極20が得られる。対向電極20の形成には、例えば、蒸着法を用いる。
図5(e)に表したように、対向電極20の上に、第1封止膜51を形成する。例えば、第1封止膜51となるシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ及びタンタル酸化膜の少なくともいずれかを、例えばスパッタリング法で形成することにより、第1封止膜51が得られる。第1封止膜51の成膜時のガス圧は、例えば約0.5Pa(例えば0.1Pa以上2.0Pa未満)とする。
図5(f)に表したように、第1封止膜51の上に、第2封止膜52を形成する。例えば、第2封止膜52となるシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ及びタンタル酸化膜の少なくともいずれかを、例えばスパッタリング法で形成することにより、第2封止膜52が得られる。第2封止膜52の成膜時のガス圧は、例えば約3.0Pa(例えば2.0Pa以上10.0Pa以下)とする。これにより、対向電極20の上に封止部22が形成される。以上により、表示装置110が完成する。このように、第2封止膜52の成膜時のガス圧を、第1封止膜51の成膜時のガス圧よりも高くすることで、第2封止膜52に引張応力を生じさせることができる。
図6は、第1の実施形態に係る表示装置の製造方法を例示するフローチャートである。 図6に表したように、表示装置110の製造方法は、薄膜トランジスタ12を形成するステップS110と、共通電極16を形成するステップS120と、有機発光層18を形成するステップS130と、対向電極20を形成するステップS140と、封止部22を形成するステップS150と、を備える。
ステップS110では、例えば、図5(a)に関して説明した処理を実施する。ステップS120では、例えば、図5(b)に関して説明した処理を実施する。ステップS130では、例えば、図5(c)に関して説明した処理を実施する。ステップS140では、例えば、図5(d)に関して説明した処理を実施する。ステップS150では、例えば、図5(e)及び図5(f)に関して説明した処理を実施する。
図7は、第1の実施形態に係る別の表示装置の構成を例示する模式的断面図である。
図7に表したように、表示装置112の封止部22は、積層膜54を含む。
積層膜54は、複数の第1封止膜51と複数の第2封止膜52とを含む。複数の第1封止膜51と複数の第2封止膜52とは、Z軸方向に沿って交互に積層されている。
封止部22に積層膜54を含む表示装置112においても、第1封止膜51及び第2封止膜52の水素の濃度を1020atm/cm以下とすることで、薄膜トランジスタ12の閾値電圧の変動が抑制され、表示装置112の画質を高めることができる。
封止部22として、積層膜54を用いることで、封止部22の有機発光層18に対するバリア性を高めることができる。積層膜54では、第1封止膜51に含まれる圧縮応力と、第2封止膜52に含まれる引張応力と、のバランスがより均一になる。これにより、封止部22に含まれる応力の有機発光層18への悪影響を、より適切に抑えることができる。
(第2実施形態)
図8は、第2の実施形態に係る表示装置の構成を例示する模式的模式図である。
図8に表したように、表示装置210は、対向電極20と封止部22との間に、有機バリア層46を備える。有機バリア層46は、例えば、少なくともポリパラキシレンを含む有機膜である。表示装置210の構成は、有機バリア層46の有無を除いて、表示装置110の構成と同様である。
有機バリア層46は、例えば、無機膜である第1封止膜51及び第2封止膜52を成膜するときに使用する酸素プラズマから有機発光層18を保護する。これにより、有機発光層18に加わるダメージを軽減することができる。また、有機バリア層46を形成することにより、封止部22において、コンフォーマルな膜を形成することが可能となる。例えば、有機バリア層46は、ピンホールなどの欠陥を埋める。これにより、封止部22及び有機バリア層46によるバリア性能を向上させることができる。また、有機バリア層46のカバレッジは、第1封止膜51及び第2封止膜52よりも高くすることができる。これにより、より高いバリア性能を得ることができる。
図9(a)及び図9(b)は、第2の実施形態に係る表示装置の特性を例示するグラフ図である。
図9(a)及び図9(b)の横軸は、ゲート電圧Vgであり、縦軸は、電流Idである。図9(a)及び図9(b)は、封止部22及び有機バリア層46を形成する前、及び、後の電圧−電流特性をそれぞれ表す。
図9(a)及び図9(b)に表したように、本実施形態に係る表示装置210においては、封止部22及び有機バリア層46の形成後において、薄膜トランジスタ12の閾値電圧に変動は見られない。このように、有機バリア層46を設けた表示装置210においても、薄膜トランジスタ12の閾値電圧の変動を抑え、画質を向上させることができる。
図10(a)〜図10(c)は、第2の実施形態に係る表示装置の製造方法を例示する模式的断面図である。
表示装置210の製造方法において、対向電極20を形成するまでの手順は、表示装置110の手順と実質的に同じであるから、説明を省略する。
図10(a)に表したように、対向電極20の上に、有機バリア層46を形成する。有機バリア層46は、例えば、熱CVD法によって形成する。
図10(b)に表したように、有機バリア層46の上に、第1封止膜51を形成する。第1封止膜51は、表示装置110において説明したように、スパッタリング法で形成する。第1封止膜51の成膜時のガス圧は、例えば約0.5Pa(例えば0.1Pa以上2.0Pa未満)とする。
図10(c)に表したように、第1封止膜51の上に、第2封止膜52を形成する。第2封止膜52は、表示装置110において説明したように、スパッタリング法で形成する。第2封止膜52の成膜時のガス圧は、約3.0Pa(例えば2.0Pa以上10.0Pa未満)とする。これにより、有機バリア層46の上に封止部22が形成される。以上により、表示装置210が完成する。
上記実施形態では、下面発光型の表示装置について説明したが、実施形態において、表示装置は、上面発光型でもよい。
実施形態によれば、高画質の表示装置が提供される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。
しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、表示装置に含まれる、基板、薄膜トランジスタ、共通電極、有機発光層、対向電極、封止部、第1封止膜、第2封止膜、有機バリア層及び積層膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
4…本体部、 5…バリア層、 10…基板、 10a…主面、 12…薄膜トランジスタ、 16…共通電極、 16a…対向領域、 16b…非対向領域、 16c…一部、 18…有機発光層、 20…対向電極、 20a…部分、 22…封止部、 24…発光素子部、 31…第1導電部、 32…第2導電部、 33…ゲート電極、 33a…部分、 34…ゲート絶縁膜、 35…半導体膜、 35a…第1領域、 35b…第2領域、 35c…第3領域、 35p…膜面、 36…チャネル保護膜、 36a…第1部分、 36b…第2部分、 40…パッシベーション膜、 40a…開口、 42…平坦化膜、 42a…開口、 44…カラーフィルタ、 44a…開口、 46…有機バリア層、 51…第1封止膜、 52…第2封止膜、 54…積層膜、 110、112、210…表示装置、 Id…電流、 Vg…ゲート電圧、 Vs…変動量

Claims (5)

  1. 基板と、
    前記基板の上に設けられた薄膜トランジスタであって、
    前記基板の上に設けられたゲート電極と、
    前記ゲート電極の上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられ、In、Ga及びZnの少なくともいずれかの酸化物半導体を含む半導体膜と、
    前記半導体膜と電気的に接続された第1導電部と、
    前記半導体膜と電気的に接続され、前記第1導電部と離間する第2導電部と、
    を含む薄膜トランジスタと、
    前記第1導電部及び前記第2導電部のいずれか一方に電気的に接続された共通電極と、
    前記共通電極の上に設けられた有機発光層と、
    前記有機発光層の上に設けられた対向電極と、
    前記対向電極の上に設けられた封止部であって、水素の濃度が1020atm/cm以下である第1封止膜と、前記第1封止膜に積層され水素の濃度が1020atm/cm以下である第2封止膜と、を含み、前記第2封止膜の屈折率が前記第1封止膜の屈折率とは異なる封止部と、
    を備えた表示装置。
  2. 前記第1封止膜は、圧縮応力及び引張応力の一方を有し、
    前記第2封止膜は、圧縮応力及び引張応力の他方を有する請求項1記載の表示装置。
  3. 前記対向電極と前記封止部との間に設けられ、少なくともポリパラキシレンを含む有機バリア層を、さらに備えた請求項1または2に記載の表示装置。
  4. 前記封止部は、複数の前記第1封止膜と複数の前記第2封止膜とを含み、
    前記複数の第1封止膜と前記複数の第2封止膜とは、交互に積層されている請求項1〜3のいずれか1つに記載の表示装置。
  5. 前記第1封止膜及び前記第2封止膜は、シリコン酸化物、シリコン酸窒化物、シリコン窒化物、アルミニウム酸化物及びタンタル酸化物の少なくともいずれかを含む請求項1〜4のいずれか1つに記載の表示装置。
JP2012116835A 2012-05-22 2012-05-22 表示装置 Expired - Fee Related JP5674707B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012116835A JP5674707B2 (ja) 2012-05-22 2012-05-22 表示装置
US13/729,495 US8916858B2 (en) 2012-05-22 2012-12-28 Display device
TW102104892A TWI518893B (zh) 2012-05-22 2013-02-07 顯示裝置
EP13154362.1A EP2667427A2 (en) 2012-05-22 2013-02-07 Display device
CN2013100527392A CN103426899A (zh) 2012-05-22 2013-02-18 显示装置
KR1020130022093A KR101470725B1 (ko) 2012-05-22 2013-02-28 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012116835A JP5674707B2 (ja) 2012-05-22 2012-05-22 表示装置

Publications (2)

Publication Number Publication Date
JP2013243094A JP2013243094A (ja) 2013-12-05
JP5674707B2 true JP5674707B2 (ja) 2015-02-25

Family

ID=47877742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012116835A Expired - Fee Related JP5674707B2 (ja) 2012-05-22 2012-05-22 表示装置

Country Status (6)

Country Link
US (1) US8916858B2 (ja)
EP (1) EP2667427A2 (ja)
JP (1) JP5674707B2 (ja)
KR (1) KR101470725B1 (ja)
CN (1) CN103426899A (ja)
TW (1) TWI518893B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115275A1 (ja) * 2012-01-30 2013-08-08 京セラ株式会社 光電変換素子の製造方法および光電変換素子
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
JP6040140B2 (ja) * 2013-12-06 2016-12-07 双葉電子工業株式会社 有機エレクトロルミネッセンスデバイス
KR20150137214A (ko) 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102350896B1 (ko) * 2014-11-27 2022-01-12 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2016195000A (ja) * 2015-03-31 2016-11-17 セイコーエプソン株式会社 有機発光装置および電子機器
CN104867944B (zh) * 2015-05-08 2018-07-10 深圳市华星光电技术有限公司 阵列基板结构及其制作方法
JP6684564B2 (ja) 2015-10-14 2020-04-22 株式会社ジャパンディスプレイ 有機el表示装置
JP2017152252A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置
JP6887230B2 (ja) * 2016-08-22 2021-06-16 株式会社アルバック 成膜方法
US11751426B2 (en) * 2016-10-18 2023-09-05 Universal Display Corporation Hybrid thin film permeation barrier and method of making the same
US10756156B2 (en) 2017-10-30 2020-08-25 Samsung Display Co., Ltd. Display device having enhanced UV light blocking and method for fabricating the same
JP2020042261A (ja) * 2018-09-06 2020-03-19 シャープ株式会社 エレクトロウェッティング装置
JP2020113437A (ja) 2019-01-11 2020-07-27 株式会社ジャパンディスプレイ 表示装置
JP2020113435A (ja) 2019-01-11 2020-07-27 株式会社ジャパンディスプレイ 表示装置
CN109904347B (zh) * 2019-03-15 2020-07-31 京东方科技集团股份有限公司 发光器件及其制造方法、显示装置
CN112349861A (zh) * 2019-12-27 2021-02-09 广东聚华印刷显示技术有限公司 发光器件及其封装结构与制作方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335345A (ja) * 1992-05-29 1993-12-17 Sharp Corp 半導体素子の表面保護膜
JPH0936369A (ja) 1995-07-19 1997-02-07 Sony Corp 薄膜半導体装置の製造方法
US6111361A (en) * 1998-09-11 2000-08-29 Motorola, Inc. Light emitting apparatus and method of fabrication
JP4556282B2 (ja) * 2000-03-31 2010-10-06 株式会社デンソー 有機el素子およびその製造方法
JP4324718B2 (ja) * 2000-05-30 2009-09-02 カシオ計算機株式会社 電界発光素子
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4451054B2 (ja) 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4493905B2 (ja) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 発光装置及びその作製方法
SG126714A1 (en) * 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TWI277363B (en) * 2002-08-30 2007-03-21 Semiconductor Energy Lab Fabrication system, light-emitting device and fabricating method of organic compound-containing layer
KR100917766B1 (ko) 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7575965B2 (en) * 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
JP2005222778A (ja) * 2004-02-04 2005-08-18 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4906033B2 (ja) * 2004-05-20 2012-03-28 株式会社半導体エネルギー研究所 発光装置
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP4792717B2 (ja) * 2004-07-07 2011-10-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
TWI275863B (en) * 2005-02-22 2007-03-11 Fujitsu Ltd Flexible substrate being able to prevent plastic deformation and flexible image display
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
US7675078B2 (en) * 2005-09-14 2010-03-09 Chunghwa Picture Tubes, Ltd. Pixel structure
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP4533392B2 (ja) * 2006-03-22 2010-09-01 キヤノン株式会社 有機発光装置
WO2007144995A1 (ja) * 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 表示装置及びその製造方法
JP2008004362A (ja) * 2006-06-22 2008-01-10 Casio Comput Co Ltd 表示装置及びその製造方法
TWI426531B (zh) * 2006-10-12 2014-02-11 坎畢歐科技公司 以奈米線為主之透明導體及其應用
KR100873082B1 (ko) 2007-05-30 2008-12-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2008305557A (ja) * 2007-06-05 2008-12-18 Fujifilm Corp 有機el発光装置及びその製造方法
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5196928B2 (ja) * 2007-09-18 2013-05-15 キヤノン株式会社 有機発光素子及び表示装置
CN101911158B (zh) * 2008-03-06 2015-04-01 夏普株式会社 显示装置、液晶显示装置、有机el显示装置、薄膜基板以及显示装置的制造方法
JP2010030295A (ja) 2008-07-04 2010-02-12 Fujifilm Corp バリア性積層体、ガスバリアフィルム、デバイスおよび光学部材
JP5042163B2 (ja) * 2008-08-20 2012-10-03 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101516415B1 (ko) * 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120050145A1 (en) * 2009-04-30 2012-03-01 Sharp Kabushiki Kaisha Method for manufacturing a display device, and display device manufactured using said method
JP4637253B2 (ja) * 2009-06-30 2011-02-23 キヤノン株式会社 新規有機化合物および有機発光素子および画像表示装置
JP5627209B2 (ja) * 2009-09-14 2014-11-19 キヤノン株式会社 新規ピレン化合物およびそれを有する有機el素子
WO2011125307A1 (ja) * 2010-04-09 2011-10-13 シャープ株式会社 表示装置
JP5578934B2 (ja) * 2010-05-19 2014-08-27 キヤノン株式会社 新規有機化合物
JP5618647B2 (ja) * 2010-06-18 2014-11-05 キヤノン株式会社 新規有機化合物およびそれを有する有機発光素子
JP5713686B2 (ja) * 2011-01-07 2015-05-07 キヤノン株式会社 有機化合物、有機発光素子及び画像表示装置
JP5713699B2 (ja) * 2011-01-20 2015-05-07 キヤノン株式会社 有機化合物、有機発光素子及び画像表示装置
JP5704940B2 (ja) * 2011-01-31 2015-04-22 キヤノン株式会社 有機化合物、有機発光素子及び表示装置
JP5687638B2 (ja) * 2012-01-26 2015-03-18 株式会社東芝 表示装置の製造方法

Also Published As

Publication number Publication date
KR101470725B1 (ko) 2014-12-08
US8916858B2 (en) 2014-12-23
TW201349481A (zh) 2013-12-01
KR20130130624A (ko) 2013-12-02
CN103426899A (zh) 2013-12-04
JP2013243094A (ja) 2013-12-05
TWI518893B (zh) 2016-01-21
EP2667427A2 (en) 2013-11-27
US20130313547A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5674707B2 (ja) 表示装置
JP5636392B2 (ja) 表示装置
US8841666B2 (en) Display device
KR102416742B1 (ko) 투명 표시 장치
JP5685558B2 (ja) 表示装置
JP5687638B2 (ja) 表示装置の製造方法
CN111081734B (zh) 薄膜晶体管元件基板及其制造方法、和有机el显示装置
US10804404B2 (en) Thin film transistor array panel and manufacturing method thereof
WO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
KR20150012503A (ko) 유기 발광 표시 장치 및 그 제조방법
TW201334176A (zh) 有機發光二極體顯示器
KR102434908B1 (ko) 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP7060367B2 (ja) 薄膜デバイス
JP5693479B2 (ja) 表示装置の製造方法
JP6500202B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2015186349A1 (ja) 薄膜トランジスタ基板の製造方法
KR20150033529A (ko) 반도체 소자, 표시 장치, 반도체 소자의 제조 방법, 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

LAPS Cancellation because of no payment of annual fees