JP5690469B2 - 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 - Google Patents

Description

本発明は、差動増幅器、それを用いた基準電圧発生回路、差動増幅方法及びそれを用いた基準電圧発生方法に関し、特に入力オフセットを低減する回路を備えた差動増幅器、それを用いた基準電圧発生回路、入力オフセットを低減する差動増幅方法及びそれを用いた基準電圧発生方法に関する。

近年、アナログ回路で用いられる電源電圧は、消費電力低減、高速化などを目的として低下する傾向がある。このようなアナログ回路に適用することを目的とした差動増幅器に関する技術が開示されている（例えば、特許文献１から特許文献３参照）。
また、差動増幅器を用いた基準電圧発生回路に関する技術が、非特許文献１に開示されている。
特開２００６−０２３９２０号公報 特開２００７−３００６２３号公報 特開平０５−０７５４３１号公報 H. Banba et al.,"A CMOS Bandgap Reference Circuit with Sub-1-V Operation" in IEEE Journal of Solid-State Circuits, Vol.34, No.5, May 1999, p.670-673

しかしながら、上述した非特許文献１に記載の基準電圧発生回路において、電源電圧を低下していくと、出力される基準電圧の精度が低くなり、その精度は用いられる差動増幅器の特性が影響していることを本願発明者は明らかにした。
図９は、非特許文献１で示される基準電圧発生回路に基づいて本願発明者が追記した回路を示し、その問題について説明する。この図に示される基準電圧発生回路を低電圧で動作させると、バンドギャップ回路を用いた基準電圧発生回路における基準電圧出力Vrefは、電源電圧を低下していくと、電源電圧依存性が大きくなるという問題がある。これは、出力段の定電流源ＭＯＳ（Metal Oxide Semiconductor）の出力抵抗が十分高くないことも要因の一つであるが、この回路に用いられている差動増幅器の有限のゲインによって入力オフセット電圧が生じることの方が主要因となっている。
すなわち、このような基準電圧発生回路から出力される基準電圧の精度の低下の要因となる差動増幅器の入力オフセット電圧について、図１８を用いて説明する。図１８はＮＭＯＳ（Ｎ型ＭＯＳ）トランジスタの差動対に、ＰＭＯＳ（Ｐ型ＭＯＳ）トランジスタのカレントミラー型負荷回路で構成した差動増幅器を示す。そして、その差動増幅器の出力を負入力端子に接続したボルテージフォロワ回路が、構成されている。差動増幅器の増幅率が十分高ければ、正入力端子と出力端子の電位が等しくなるように動作する。しかしながら、差動増幅器の増幅率が有限であるために、正入力電圧と出力電圧の間には幾らかの差電位が残ってしまう。これが入力オフセット電圧である。
差動対をなすＮＭＯＳトランジスタの相互コンダクタンスをgmとし、負荷となるＰＭＯＳトランジスタのカレントミラー型負荷回路のドレイン抵抗をrdsとする。ＰＭＯＳトランジスタのカレントミラー型負荷回路における共通接続されたゲートの電位をVOUTb、その出力の電位をVOUTとする。一方のダイオード接続されたＰＭＯＳトランジスタのドレイン・ソース間電圧は（VDD -VOUTb）であるが、他方の出力側のＰＭＯＳトランジスタのドレイン・ソース間電圧は（VDD -VOUT）である。したがって、両者のＰＭＯＳトランジスタのドレイン電圧の差ΔVDSpは、次式（１）に示される。

ΔVDSp=( VDD - VOUTb) - (VDD - VOUT) = VOUT -VOUTb ・・・(１)

これによる、カレントミラー負荷回路の電流誤差ΔIpは、次式（２）に示される。

ΔIp = ΔVDSp / rds = (VOUT - VOUTb) / rsd ・・・(２)

一方、入力オフセット電圧ΔVINは、次式（３）に示される。

ΔVIN = VIN - VOUT ・・・(３)

これによるＮＭＯＳトランジスタの差動対での電流差ΔInは、次式（４）に示される。

ΔIn = gm・ΔVIN = gm・(VIN - VOUT) ・・・(４)

式（３）と式（４）において、ΔIpとΔInは等しいので、入力オフセット電圧ΔVINは、次式（５）のように示すことができる。

ΔVIN = (VOUT - VOUTb) / (gm・rsd) ・・・(５)

式（５）に示されるように、入力オフセット電圧ΔVINを低減するための方法は、次の２通りの手段があることがわかる。

１） 差動増幅回路の電圧増幅率Av=gm・rds を大きくする。

２）ＰＭＯＳトランジスタのカレントミラー型負荷回路における共通接続されたゲートの電位VOUTbと、その出力の電位VOUTとを等しくする（VOUT=VOUTb）。

上記の１番目の方法では、カレントミラー型負荷回路をカスコード型負荷回路にすることなどによってドレイン抵抗rdsを大きくすることが可能である。しかし、電源電圧の動作範囲がカスコード型負荷回路に必要とされる電圧分だけ悪化するという問題があり、特に低電圧用回路には適さないものとなる。
２番目の方法では、ＰＭＯＳトランジスタのカレントミラー型負荷回路における共通接続されたゲートの電位VOUTbは、そのＰＭＯＳトランジスタのスレッショルド電圧でほぼ決定される。一方、ＰＭＯＳトランジスタのカレントミラー型負荷回路の出力の電位VOUTは回路の構成によって決まるものであり、どのような状態でもこれを等しくすることは一般的には困難である。
また、特許文献１から特許文献３の技術を参照しても、低電圧で動作させる基準電圧発生回路に関するものであっても、入力オフセット電圧が出力電圧精度に影響を与えることについて示唆されていない。
したがって、開示されている技術を参照しても、入力オフセット電圧に影響されることなく低電圧で利用できる差動増幅器並びに基準電圧発生回路について示唆されるものがないという問題がある。

上記問題を解決するために、本発明は、一対の入力信号を受けこれら入力信号の差分に基づいて一対の出力信号を出力するメイン差動増幅回路と、前記一対の出力信号を受けこれら出力信号に含まれるオフセット電圧に基づいて前記メイン差動増幅回路を構成する電流制限用トランジスタの制御端子を制御し、前記オフセット電圧を低減するバイアス制御差動増幅回路と、を備えることを特徴とする差動増幅器である。
これにより、差動増幅器におけるメイン差動増幅回路の有限のゲインによって生じる入力オフセット電圧を、メイン差動増幅回路の一対の出力信号間に生じる電位差をバイアス制御差動増幅回路によって検出可能となる。バイアス制御差動増幅回路は、検出した出力信号間に生じる電位差に基づいて、メイン差動増幅回路のバイアス電流を制御する制御信号をメイン差動増幅回路に入力する。メイン差動増幅回路は、入力された制御信号によりバイアス電流が制御され、メイン差動増幅回路の一対の出力信号間に生じる電位差を低減することが可能となる。
また、本発明は、差動増幅部からなるメイン差動増幅回路と、該メイン差動増幅回路が出力する信号を増幅しオープンドレイン出力回路で増幅された出力信号を出力する差動増幅器であって、前記差動増幅部の差動出力信号に含まれるオフセット電圧を検出し、該オフセット電圧に基づいて前記差動増幅部の動作点を制御して該出力信号に含まれるオフセット電圧を低減することを特徴とする差動増幅器である。
これにより、差動増幅器におけるメイン差動増幅回路の有限のゲインによって生じる入力オフセット電圧を、メイン差動増幅回路の相補の対となる出力端子間の電位差をバイアス制御差動増幅回路によって検出可能となる。バイアス制御差動増幅回路は、検出した出力端子間の電位差に基づいて、メイン差動増幅回路のバイアス電流を制御する制御信号をメイン差動増幅回路に入力する。メイン差動増幅回路は、入力された制御信号によりバイアス電流が制御され、メイン差動増幅回路の相補の出力端子間に生じる電位差を低減することが可能となる。
また、本発明は、差動増幅器を備えるバンドギャップ回路による基準電圧発生回路であって、前記差動増幅器は、上記に記載の差動増幅器であることを特徴とする基準電圧発生回路である。
これにより、２つの電流経路に設けられた半導体素子の順方向電圧の電位差を検出する差動増幅器において、検出する電位差に対して誤差となるオフセット電圧を低減することができ、出力精度の高い基準電圧発生回路を提供することができる。

また、より具体的に例示すると本発明は、上記に記載の差動増幅器において、前記メイン差動増幅回路は、ゲートが前記負入力端子に接続された第１の第１導電型トランジスタと、ゲートが前記正入力端子に接続され、ソースが前記第１の第１導電型トランジスタのソースに接続された第２の第１導電型トランジスタと、ソースが第１の電源に、ドレインが前記第１の第１導電型トランジスタのソースに接続された第３の第１導電型トランジスタと、ソースが前記第１の電源と異なる第２の電源に、ドレインが前記第１の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第１の前記第１導電型と異なる第２導電型トランジスタと、ソースが第２の電源に、ドレインが前記第２の第１導電型トランジスタのドレインに、ゲートが前記第１の第２導電型トランジスタのゲートに接続された第２の第２導電型トランジスタと、を備え、前記オープンドレイン出力回路は、ソースが第２の電源、ゲートが前記第２の第２導電型トランジスタのドレインに、ドレインが出力端子に接続された第３の第２導電型トランジスタを備え、前記バイアス制御差動増幅回路は、ソースが第２の電源に、ゲートが前記第１の第２導電型トランジスタのドレインに接続された第４の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第２の第２導電型トランジスタのドレインに、ドレインが前記第３の第１導電型トランジスタのゲートに接続された第５の第２導電型トランジスタと、ソースが第１の電源、ドレインが前記第４の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第４の第１導電型トランジスタと、ソースが第１の電源、ドレインが前記第５の第２導電型トランジスタのドレインに、ゲートが前記第４の第１導電型トランジスタのゲートに接続された第５の第１導電型トランジスタと、を備えることとする。
上記の第１導電型トランジスタ、第２導電型トランジスタ、第１の電源、第２の電源は、Ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）、Ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）、接地電位ＶＳＳ及び電源ＶＤＤ、又は、Ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）、Ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）、電源ＶＤＤ及び接地電位ＶＳＳのいずれかである。

また、本発明は、上記に記載の差動増幅器において、前記メイン差動増幅回路は、ゲートが前記負入力端子に接続された第１の第１導電型トランジスタと、ゲートが前記正入力端子に接続され、ソースが前記第１の第１導電型トランジスタのソースに接続された第２の第１導電型トランジスタと、ソースが第１の電源に、ドレインが前記第１の第１導電型トランジスタのソースに接続された第３の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第１の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第１の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第１の第２導電型トランジスタのゲートに接続された第６の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第６の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第６の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第６の第１導電型トランジスタのゲートに接続された第８の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第２の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第２の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第２の第２導電型トランジスタのゲートに接続された第７の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第７の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第７の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第７の第１導電型トランジスタのゲートに接続された第９の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第８の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第８の第２導電型トランジスタと、ソースが第２の電源に、ドレインが前記第９の第１導電型トランジスタのドレインに、ゲートが前記第８の第２導電型トランジスタのゲートに接続された第９の第２導電型トランジスタと、を備え、前記オープンドレイン出力回路は、ソースが第２の電源、ゲートが前記第９の第２導電型トランジスタのドレインに、ドレインが出力端子に接続された第３の第２導電型トランジスタを備え、前記バイアス制御差動増幅回路は、ソースが第２の電源に、ゲートが前記第８の第２導電型トランジスタのドレインに接続された第４の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第９の第２導電型トランジスタのドレインに、ドレインが前記第３の第１導電型トランジスタのゲートに接続された第５の第２導電型トランジスタと、ソースが第１の電源、ドレインが前記第４の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第４の第１導電型トランジスタと、ソースが第１の電源、ドレインが前記第５の第２導電型トランジスタのドレインに、ゲートが前記第４の第１導電型トランジスタのゲートに接続された第５の第１導電型トランジスタと、を備えることとする。

また、本発明は、上記に記載の差動増幅器において、前記メイン差動増幅回路は、ゲートが前記負入力端子に接続された第１の第１導電型トランジスタと、ゲートが前記正入力端子に接続され、ソースが前記第１の第１導電型トランジスタのソースに接続された第２の第１導電型トランジスタと、ソースが第１の電源に、ドレインが前記第１の第１導電型トランジスタのソースに接続された第３の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第１の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第１の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第１の第２導電型トランジスタのゲートに接続された第６の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第６の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第６の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第６の第１導電型トランジスタのゲートに接続された第８の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第２の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第２の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第２の第２導電型トランジスタのゲートに接続された第７の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第７の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第７の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第７の第１導電型トランジスタのゲートに接続された第９の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第８の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第８の第２導電型トランジスタと、ソースが第２の電源に、ドレインが前記第９の第１導電型トランジスタのドレインに、ゲートが前記第８の第２導電型トランジスタのゲートに接続された第９の第２導電型トランジスタと、を備え、前記オープンドレイン出力回路は、ソースが第２の電源、ゲートが前記第９の第２導電型トランジスタのドレインに、ドレインが出力端子に接続された第３の第２導電型トランジスタを備え、前記バイアス制御差動増幅回路は、ソースが第２の電源に、ゲートが前記第９の第２導電型トランジスタのドレインに、ドレインが前記第３の第１導電型トランジスタのゲートに接続された第５の第２導電型トランジスタと、ソースが第１の電源、ドレインが前記第５の第２導電型トランジスタのドレインに、ゲートが前記第６の第１導電型トランジスタのゲートに接続された第５の第１導電型トランジスタと、を備えることとする。

また、本発明は、上記に記載の差動増幅器において、前記メイン差動増幅回路は、ゲートが前記負入力端子に接続された第１の第１導電型トランジスタと、ゲートが前記正入力端子に接続され、ソースが前記第１の第１導電型トランジスタのソースに接続された第２の第１導電型トランジスタと、ソースが第１の電源に、ドレインが前記第１の第１導電型トランジスタのソースに接続された第３の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第１の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第１の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第１の第２導電型トランジスタのゲートに接続された第６の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第６の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第６の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第６の第１導電型トランジスタのゲートに接続された第８の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第２の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第２の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第２の第２導電型トランジスタのゲートに接続された第７の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第７の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第７の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第７の第１導電型トランジスタのゲートに接続された第９の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第８の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第８の第２導電型トランジスタと、ソースが第２の電源に、ドレインが前記第９の第１導電型トランジスタのドレインに、ゲートが前記第８の第２導電型トランジスタのゲートに接続された第９の第２導電型トランジスタと、を備え、前記オープンドレイン出力回路は、ソースが第２の電源、ゲートが前記第９の第２導電型トランジスタのドレインに、ドレインが出力端子に接続された第３の第２導電型トランジスタを備え、前記バイアス制御差動増幅回路は、ソースが第２の電源に、ゲートが前記第９の第２導電型トランジスタのドレインに、ドレインが前記第３の第１導電型トランジスタのゲートに接続された第５の第２導電型トランジスタと、ソースが第１の電源、ドレインが前記第５の第２導電型トランジスタのドレインに、ゲートが前記第７の第１導電型トランジスタのゲートに接続された第５の第１導電型トランジスタと、を備えることとする。

また、本発明は、上記に記載の差動増幅器において、前記メイン差動増幅回路は、ゲートが前記負入力端子に接続された第１の第１導電型トランジスタと、ゲートが前記正入力端子に接続され、ソースが前記第１の第１導電型トランジスタのソースに接続された第２の第１導電型トランジスタと、ソースが第１の電源に、ドレインが前記第１の第１導電型トランジスタのソースに接続された第３の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第１の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第１の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第１の第２導電型トランジスタのゲートに接続された第６の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第６の第２導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第６の第１導電型トランジスタと、ソースが第２の電源に、ドレインが前記第２の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第２の第２導電型トランジスタと、ソースが第２の電源に、ゲートが前記第２の第２導電型トランジスタのゲートに接続された第７の第２導電型トランジスタと、ソースが第１の電源に、ドレインが前記第７の第２導電型トランジスタのドレインに、ゲートが前記第６の第１導電型トランジスタのゲートに接続された第７の第１導電型トランジスタと、前記オープンドレイン出力回路は、ソースが第１の電源、ゲートが前記第７の第１導電型トランジスタのドレインに、ドレインが出力端子に接続された第１４の第１導電型トランジスタを備え、前記バイアス制御差動増幅回路は、ソースが第１の電源に、ゲートが前記第６の第１導電型トランジスタのゲートに接続された第４の第１導電型トランジスタと、ソースが第１の電源に、ゲートが前記第７の第１導電型トランジスタのドレインに接続された第５の第１導電型トランジスタと、を備え、ソースが第２の電源に、ドレインが前記第４の第１導電型トランジスタのドレインに、ゲートが自身のドレインに接続された第４の第２導電型トランジスタと、ソースが第２の電源に、ドレインが前記第５の第１導電型トランジスタのドレインに、ゲートが前記第４の第２導電型トランジスタのゲートに接続された第５の第２導電型トランジスタと、を備えることとする。

また、本発明は、差動増幅器を備えるバンドギャップ回路による基準電圧発生回路であって、前記差動増幅器は、上記に記載の差動増幅器とすることとする基準電圧発生回路である。

また、本発明は、正入力端子及び負入力端子からなる１対の相補の入力端子に入力される入力信号を、制御端子に入力されるバイアス電流を定める制御信号に基づいて増幅し、相補の対となる出力端子に出力するメイン差動増幅過程と、前記メイン差動増幅回路の相補の対となる出力端子の一方に出力される信号が入力されるＭＯＳトランジスタのドレインに接続される出力端子から出力するオープンドレイン出力過程と、前記メイン差動増幅回路の相補の対となる出力端子に出力される出力信号を増幅し、増幅された信号を前記メイン差動増幅回路の制御端子に入力するバイアス制御差動増幅過程とを備えた差動増幅方法である。

また、本発明は、温度と電流に依存した順方向電圧を有する複数の半導体素子と受動素子からなるバンドギャップ電源のコア部と差動増幅器からなる基準電圧発生回路での基準電圧発生方法であって、前記差動増幅部が正入力端子及び負入力端子からなる１対の相補の入力端子に入力される入力信号を、制御端子に入力されるバイアス電流を定める制御信号に基づいて増幅し、相補の対となる出力端子に出力するメイン差動増幅過程と、前記差動増幅部が前記メイン差動増幅回路の相補の対となる出力端子の一方に出力される信号が入力されるＭＯＳトランジスタのドレインに接続される出力端子から出力するオープンドレイン出力過程と、前記差動増幅部が前記メイン差動増幅回路の相補の対となる出力端子に出力される出力信号を増幅し、増幅された信号を前記メイン差動増幅回路の制御端子に入力するバイアス制御差動増幅過程と、前記バンドギャップ電源のコア部が前記ＭＯＳトランジスタとカレントミラー接続される第１１と第１２のＭＯＳトランジスタが定電流を出力する定電流出力過程と、前記バンドギャップ電源のコア部が前記第１１のＭＯＳトランジスタの負荷として順方向接続される第１の半導体素子によって第１の順方向電圧を出力し、前記正入力端子に入力する第１の順方向電圧出力過程と、前記バンドギャップ電源のコア部が前記第１２のＭＯＳトランジスタの負荷として抵抗と直列に順方向接続される第２の半導体素子によって第２の順方向電圧を出力し、前記負入力端子に入力する第２の順方向電圧出力過程と、を有することを特徴とする基準電圧発生方法である。

本発明により、メイン差動増幅回路の相補の出力端子に接続されるオープンドレイン出力回路から出力される出力信号電圧における電源電圧変動の影響を低減可能とすることにより、電源電圧変動に対する安定性の高い差動増幅器とすることができる。また、この差動増幅器を、基準電圧発生回路に用いることで、安定性の高い基準電圧発生回路とすることが可能となる。

以下、本発明の一実施形態による差動増幅器及び基準電圧発生回路について図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態による差動増幅器１００を示す概略ブロック図である。
差動増幅器１００は、本発明の実施形態で示される差動増幅器の概略構成を代表的な回路の単位にまとめて示したものである。
差動増幅器１００は、メイン差動増幅回路１０（Main Diff Amp）、バイアス制御差動増幅回路２０及び（Bias Ctrl Amp）オープンドレイン出力回路３０（Open Drain Buff）を備える。

差動増幅器１００におけるメイン差動増幅回路１０は、正入力端子IN(+)と負入力端子IN(-)の対となる差動入力端子（１対の相補入力端子）、及び正出力端子ＤＯＰと負出力端子ＤＯＮの対となる差動出力端子（相補の対となる出力端子）を有する全差動増幅回路（全差動増幅部）である。メイン差動増幅回路１０は、正入力端子IN(+)と負入力端子IN(-)の対となる差動入力端子において、正入力端子IN(+)の電圧が高い場合に正出力端子ＤＯＰには高い電圧を出力し、負出力端子ＤＯＮには低い電圧を出力する。メイン差動増幅回路１０は、バイアス電流を定める制御信号が入力される制御端子ＢＣＯＮＴが設けられる。メイン差動増幅回路１０は、その制御端子ＢＣＯＮＴに入力されるバイアス電流制御信号によって定められる動作点における動作特性によって、差動入力端子に入力される入力信号を増幅して、差動出力端子に出力する。
バイアス制御差動増幅回路２０は、正入力端子ＤＩＰと負入力端子ＤＩＮの対となる差動入力端子（１対の相補の入力端子）とシングルエンドの出力端子ＳＯを有する差動増幅回路である。オープンドレイン出力回路３０は、少なくとも１つのＭＯＳ（Metal Oxide Semiconductor）トランジスタからなるオープンドレイン出力回路である。

メイン差動増幅回路１０の差動出力端子（ＤＯＰ、ＤＯＮ）には、バイアス制御差動増幅回路２０の差動入力端子(ＤＩＰ、ＤＩＮ)が接続される。メイン差動増幅回路１０の対となる差動出力端子の正出力端子ＤＯＰと負出力端子ＤＯＮは、バイアス制御差動増幅回路２０の対となる正入力端子ＤＩＰと負入力端子ＤＩＮの差動入力端子それぞれに接続される、バイアス制御差動増幅回路２０の出力ＳＯには、メイン差動増幅回路１０の制御端子ＢＣＯＮＴが接続される。
メイン差動増幅回路１０の差動出力端子の一方の出力端子（ＤＯＮ）には、オープンドレイン出力回路３０のＭＯＳトランジスタ３１のゲートが接続され、ＭＯＳトランジスタ３１のドレインが出力端子に接続される。

差動増幅器１００は、メイン差動増幅回路１０が、正入力端子IN(+)と負入力端子IN(-)の対となる差動入力端子に入力される信号を増幅し、増幅された信号を差動出力端子（ＤＯＰ、ＤＯＮ）に出力する。メイン差動増幅回路１０は、その一方の出力端子である出力端子ＤＯＮに接続されているオープンドレイン出力回路３０に、出力した信号を入力する。オープンドレイン出力回路３０は、入力された信号を増幅して、増幅された信号を出力端子に出力する。バイアス制御差動増幅回路２０は、メイン差動増幅回路１０の差動出力端子の正出力端子ＤＯＰと負出力端子ＤＯＮ間の電位差を検出し、検出した電位差に応じてメイン差動増幅回路１０の動作点を制御するために、メイン差動増幅回路１０のバイアス電流を制御する信号をメイン差動増幅回路１０に入力する。
すなわち、本実施形態による差動増幅回路１００は、入力される入力信号を定められる動作点における特性で増幅するメイン差動増幅回路１０と、メイン差動増幅回路１０の差動出力端子間の電位差を増幅しメイン差動増幅回路１０の動作点を制御するバイアス制御差動増幅回路２０と、メイン差動増幅回路１０の出力信号を増幅して出力するオープンドレイン出力回路３０とを有して構成される。

図を参照して差動増幅器１００の具体的な構成例を差動増幅器１１０として示し、その構成について説明する。
図２は、差動増幅器１１０を示すブロック図である。
差動増幅器１１０は、メイン差動増幅回路１１、バイアス制御差動増幅回路２１及びオープンドレイン出力回路３１を備える。
差動増幅器１１０におけるメイン差動増幅回路１１は、Ｎ型ＭＯＳ電界効果トランジスタ（以下、「ＮＭＯＳ」と示す。）ＮＭＯＳ ＭＮ１、ＮＭＯＳ ＭＮ２、ＮＭＯＳ ＭＮ３、Ｐ型ＭＯＳ電界効果トランジスタ（以下、「ＰＭＯＳ」と示す。）ＰＭＯＳ ＭＰ１、ＰＭＯＳ ＭＰ２を備える。
メイン差動増幅回路１１においてＮＭＯＳ ＭＮ１は、ゲートが負入力端子IN(-)に接続される。ＮＭＯＳ ＭＮ２は、ゲートが正入力端子IN(+)に接続され、ソースがＮＭＯＳ ＭＮ１のソースに接続される。ＮＭＯＳ ＭＮ３は、ソースが接地電位ＶＳＳに、ドレインがＮＭＯＳ ＭＮ１のソースに接続され、ゲートを回路点ＢＣＯＮＴ１とする。ＰＭＯＳ ＭＰ１は、ソースが電源ＶＤＤに、回路点ＤＯＰ１を示すドレインがＮＭＯＳ ＭＮ１のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ２は、ソースが電源ＶＤＤに、回路点ＤＯＮ１を示すドレインがＮＭＯＳ ＭＮ２のドレインに、ゲートがＰＭＯＳ ＭＰ１のゲートに接続される。

バイアス制御差動増幅回路２１は、ＮＭＯＳ ＭＮ４、ＮＭＯＳ ＭＮ５、ＰＭＯＳ ＭＰ４、ＰＭＯＳ ＭＰ５を備える。
バイアス制御差動増幅回路２１においてＰＭＯＳ ＭＰ４は、ソースが電源ＶＤＤに、回路点ＤＩＰ１を示すゲートがＰＭＯＳ ＭＰ１のドレイン（回路点ＤＯＰ１）に接続される。ＰＭＯＳ ＭＰ５は、ソースが電源ＶＤＤに、回路点ＤＩＮ１を示すゲートがＰＭＯＳ ＭＰ２のドレイン（回路点ＤＯＮ１）に、回路点ＳＯ１を示すドレインがＮＭＯＳ ＭＮ３のゲートに接続される。ＮＭＯＳ ＭＮ４は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ４のドレインに、ゲートが自身のドレインに接続される。ＮＭＯＳ ＮＭ５は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ５のドレインに、ゲートがＮＭＯＳ ＭＮ４のゲートに接続される。

オープンドレイン出力回路３１は、ＰＭＯＳ ＭＰ３を備える。
オープンドレイン出力回路３１においてＰＭＯＳ ＭＰ３は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ２のドレイン（回路点ＤＯＮ１）に、ドレインが出力端子ＯＵＴに接続される。
各構成間の接続を整理すると、メイン差動増幅回路１１の差動出力端子（ＤＯＰ１、ＤＯＮ１）には、バイアス制御差動増幅回路２１の差動入力端子(ＤＩＰ１、ＤＩＮ１)が接続される。メイン差動増幅回路１１の対となる差動出力端子の正出力端子ＤＯＰ１と負出力端子ＤＯＮ１は、バイアス制御差動増幅回路２１の対となる正入力端子ＤＩＰ１と負入力端子ＤＩＮ１の差動入力端子それぞれに接続される、バイアス制御差動増幅回路２１の出力ＳＯ１には、メイン差動増幅回路１１の制御端子ＢＣＯＮＴ１が接続される。
メイン差動増幅回路１１の差動出力端子の一方の出力端子（ＤＯＮ１）には、オープンドレイン出力回路３０のＭＯＳトランジスタ３１のゲートが接続され、ＭＯＳトランジスタ３１のドレインが出力端子に接続される。

図を参照し前述の図２に示した差動増幅器１１０における動作について説明する。
図３は、差動増幅器１１０の構成を簡略化して示したブロック図である。
図に示される差動増幅器１１０において、図２に示された構成と同じ構成とするものには同じ符号を付し、異なる点について説明する。
差動増幅器１１０におけるメインの差動増幅回路１１は、ＮＭＯＳ ＭＮ１とＮＭＯＳ ＭＮ２とからなる差動回路１１ａと、差動回路１１ａの負荷となりＰＭＯＳ ＭＰ１とＰＭＯＳ ＭＰ２からなるカレントミラー回路１１ｂと、差動回路１１ａの動作点を設定するＮＭＯＳ ＭＮ３を有する定電流回路１１ｃによって構成される。
なお、バイアス制御差動増幅回路２１は、１つの増幅器としてまとめて示す。

メインの差動増幅回路１１において、入力オフセット電圧ΔVinが０とする制御での動作について説明する。メインの差動増幅回路１１のＰＭＯＳ ＭＰ１とＰＭＯＳ ＭＰ２のドレイン、すなわち回路点ＤＯＰ１と回路点ＤＯＮ１の電位をVa とVb とする。この時、この差動増幅回路１１ の入力オフセット電圧ΔVin は、次式（６）のように表すことができる。

ΔVin = (Va - Vb) / (gm・rds) ・・・(６)

式（６）において、gmはＮＭＯＳ ＭＮ１とＮＭＯＳ ＭＮ２の相互コンダクタンス、rdsはＰＭＯＳ ＭＰ１とＰＭＯＳ ＭＰ２のドレイン抵抗である。
バイアス制御差動増幅回路２１は、回路点ＤＯＰ１と回路点ＤＯＮ１の電位Va とVbが等しくなるように、回路点ＢＣＯＮＴ１に与えるバイアス電圧を制御してＮＭＯＳ ＭＮ３に流れるテール電流Ｉ０を制御する。バイアス制御差動増幅回路２１によって制御された結果、回路点ＤＯＰ１と回路点ＤＯＮ１の電位Va とVbは、ほぼ等しくなる（Va≒Vb）。すなわち、メインの差動増幅回路１１におけるゲインが有限のゲイン（Av=gm・rds）であっても、式（６）に示されるように入力オフセット電圧ΔVinは、ほぼ０Ｖ(ボルト)となる（ΔVin≒0）。

（第２実施形態）
図を参照して差動増幅器１００の第２実施形態による構成例を差動増幅器１２０として示し、その構成について説明する。
図４は、差動増幅器１２０を示すブロック図である。
差動増幅器１２０は、メイン差動増幅回路１２、バイアス制御差動増幅回路２１及びオープンドレイン出力回路３１を備える。この図に示される構成で、図２に示した構成と同じ構成には、同じ符号を付し、異なる構成のメイン差動増幅回路１２について説明する。
差動増幅器１２０におけるメイン差動増幅回路１２は、ＮＭＯＳ ＭＮ１、ＮＭＯＳ ＭＮ２、ＮＭＯＳ ＭＮ３、ＮＭＯＳ ＭＮ６、ＮＭＯＳ ＭＮ７、ＮＭＯＳ ＭＮ８、ＮＭＯＳ ＭＮ９、ＰＭＯＳ ＭＰ１、ＰＭＯＳ ＭＰ２、ＰＭＯＳ ＭＰ６、ＰＭＯＳ ＭＰ７、ＰＭＯＳ ＭＰ８、ＰＭＯＳ ＭＰ９を備える。

メイン差動増幅回路１２におけるＮＭＯＳ ＭＮ１は、ゲートが負入力端子IN(-)に接続される。ＮＭＯＳ ＭＮ２は、ゲートが正入力端子IN(+)に接続され、ソースがＮＭＯＳ ＭＮ１のソースに接続される。ＮＭＯＳ ＭＮ３は、ゲートが回路点ＢＣＯＮＴ２を示し、ソースが接地電位ＶＳＳに、ドレインがＮＭＯＳ ＭＮ１のソースに接続される。ＰＭＯＳ ＭＰ１は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ１のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ６は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ１のゲートに接続される。ＮＭＯＳ ＭＮ６は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ６ のドレインに、ゲートが自身のドレインに接続される。ＮＭＯＳ ＭＮ８は、ソースが接地電位ＶＳＳに、ゲートがＮＭＯＳ ＭＮ６のゲートに接続される。

ＰＭＯＳ ＭＰ２は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ２のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ７は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ２のゲートに接続される。ＮＭＯＳ ＭＮ７は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ７のドレインに、ゲートが自身のドレインに接続される。ＮＭＯＳ ＭＮ９は、ソースが接地電位ＶＳＳに、ゲートがＮＭＯＳ ＭＮ７ のゲートに接続される。ＰＭＯＳ ＭＰ８は、ソースが電源ＶＤＤに、回路点ＤＯＰ２を示すドレインがＮＭＯＳ ＭＮ８のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ９は、ソースが電源ＶＤＤに、回路点ＤＯＮ２を示すドレインがＮＭＯＳ ＭＮ９のドレインに、ゲートがＰＭＯＳ ＭＰ８のゲートに接続される。

また、メイン差動増幅回路１２と、バイアス制御差動増幅回路２１及びオープンドレイン出力回路３１との接続を示す。バイアス制御差動増幅回路２１における回路点ＤＩＰ１は、回路点ＤＯＰ２を示すＰＭＯＳ ＭＰ８のドレインに接続される。バイアス制御差動増幅回路２１における回路点ＤＩＮ１は、回路点ＤＯＮ２を示すＰＭＯＳ ＭＰ９のドレインに接続される。バイアス制御差動増幅回路２１における回路点ＳＯ１は、回路点ＢＣＯＮＴ２を示すＮＭＯＳ ＭＮ３のゲートに接続される。オープンドレイン出力回路３１の入力を示すゲートは、回路点ＤＯＮ２を示すＰＭＯＳ ＭＰ９のドレインに接続する。

差動増幅器１２０は、接続される負荷が重い場合や、メイン差動増幅回路１２の出力振幅範囲（ダイナミックレンジ）をほぼ電源電圧範囲に広げたい場合などに適した回路である。
前述のメイン差動増幅回路１１に対して、メイン差動増幅回路１２ではＰＭＯＳ ＭＰ６、ＭＰ７、ＭＰ８及びＭＰ９とＮＭＯＳ ＭＮ６、ＭＮ７、ＭＮ８及びＭＮ９から構成されたカレントミラー構成の増幅回路を追加したことで、ＰＭＯＳ ＭＰ９のドレインとＮＭＯＳ ＭＮ９ のドレイン（回路点ＤＯＮ２）でのメイン差動増幅回路の出力振幅範囲（ダイナミックレンジ）をほぼ電源電圧範囲に広げることができる。

例えば、出力端子ＯＵＴに接続される負荷電流値が大きく、ＰＭＯＳ ＭＰ３のゲート・ソース間電圧VGS(MP3)が大きくなる場合には、前述のメイン差動増幅回路１１では、出力端子間のオフセット電圧がゼロになるまでＰＭＯＳ ＭＰ１、ＭＰ２のゲート・ソース間電圧VGSを大きくできない場合がある。これはＮＭＯＳ ＭＮ１とＭＮ２の共通接続されたソースの電位の変動範囲によって、ダイナミックレンジが制限されるためである。
一方、メイン差動増幅回路１２では、ＮＭＯＳ ＭＮ１とＭＮ２の共通接続されたソースの電位の変動範囲に影響されることなくＰＭＯＳ ＭＰ３のゲート・ソース間電圧VGS(MP3)を大きくすることができる。そして、ダイナミックレンジをほぼ電源電圧範囲とすることができるため、大きな出力負荷電流に対しても、出力端子間のオフセット電圧をゼロとすることができる。

ところで、図４に追加されているＰＭＯＳ ＭＰ６、ＭＰ７、ＭＰ８及びＭＰ９とＮＭＯＳ ＭＮ６、ＭＮ７、ＭＮ８及びＭＮ９から構成されたカレントミラー構成の増幅回路の構成は、単にダイナミックレンジを広げるという意味では冗長な構成になっている。これは次の理由に依る。
ＰＭＯＳ ＭＰ８及びＭＰ９、ＮＭＯＳ ＭＮ８及びＭＮ９の各トランジスタを削除して、ＮＭＯＳ ＭＮ６のゲート・ドレインをＮＭＯＳ ＭＮ７のゲートに接続したカレントミラー構成の増幅回路として、バイアス制御作動増幅回路の入力を、ＰＭＯＳ ＭＰ６とＰＭＯＳ ＭＰ７のドレインからそれぞれ取り出すという構成にした場合について考えてみる。この場合、出力端子間のオフセット電圧がゼロになる条件は、ＰＭＯＳ ＭＰ６とＰＭＯＳ ＭＰ７のドレイン電位が等しくなることである。ところが、ＰＭＯＳ ＭＰ６のドレインは、ＰＭＯＳ ＭＰ６のゲート・ソース間電圧VGSによって電位が決まるので、バイアス制御作動増幅回路によってＮＭＯＳ ＭＮ３に流れる電流を変化させても出力端子間のオフセット電圧がゼロとなる条件を満足できない場合がある。このような問題を回避するために、ＰＭＯＳ ＭＰ８及びＭＰ９、ＮＭＯＳ ＭＮ８及びＭＮ９を含む一見冗長な構成の増幅回路となっている。

上記で示したように図４の回路においてＮＭＯＳ ＭＮ５に流れる電流Ｉ５を考えてみると、ＮＭＯＳ ＭＮ１に流れる電流Ｉ１とカレントミラーの関係にある。即ち、ＰＭＯＳ ＭＰ１とＰＭＯＳ ＭＰ６のカレントミラー接続、ＮＭＯＳ ＭＮ６とＮＭＯＳ ＭＮ８のカレントミラー接続、ＰＭＯＳ ＭＰ８とＰＭＯＳ ＭＰ４のカレントミラー接続を経由して、ＮＭＯＳ ＭＮ４とＮＭＯＳ ＭＮ５のカレントミラー接続にＮＭＯＳ ＭＮ１に流れる電流と同じ値の電流が流れる。つまり、ＰＭＯＳ ＭＰ６とＮＭＯＳ ＭＮ６に流れる電流Ｉ６、ＮＭＯＳ ＭＮ８とＰＭＯＳ ＭＰ８に流れる電流Ｉ８、ＰＭＯＳ ＭＰ４とＮＭＯＳ ＭＮ４に流れる電流Ｉ４及び電流Ｉ５は、電流Ｉ１と同じ値の電流が流れることになる。
また、図４の回路では、メイン差動増幅回路１２が多段構成となり、その電圧増幅率自体が高くなる。電圧増幅率が高いということは、式（５）の分母（gm・rds） が大きくなるということと同じ意味をもつので、図３の第１実施形態よりも更にオフセット低減の効果が期待できる。

（第３実施形態）
図を参照して差動増幅器１００の第３実施形態による構成例を差動増幅器１３０として示し、その構成について説明する。
図５は、差動増幅器１３０を示すブロック図である。
差動増幅器１３０は、メイン差動増幅回路１３、バイアス制御差動増幅回路２２及びオープンドレイン出力回路３１を備える。この図に示される構成で、図２に示した構成と同じ構成には、同じ符号を付し、異なる構成のメイン差動増幅回路１３とバイアス制御差動増幅回路２２について説明する。
差動増幅器１３０におけるメイン差動増幅回路１３は、ＮＭＯＳ ＭＮ１、ＮＭＯＳ ＭＮ２、ＮＭＯＳ ＭＮ３、ＮＭＯＳ ＭＮ６、ＮＭＯＳ ＭＮ７、ＮＭＯＳ ＭＮ８、ＮＭＯＳ ＭＮ９、ＰＭＯＳ ＭＰ１、ＰＭＯＳ ＭＰ２、ＰＭＯＳ ＭＰ６、ＰＭＯＳ ＭＰ７、ＰＭＯＳ ＭＰ８、ＰＭＯＳ ＭＰ９を備える。

メイン差動増幅回路１３におけるＮＭＯＳ ＭＮ１は、ゲートが負入力端子IN(-)に接続される。
ＮＭＯＳ ＭＮ２は、ゲートが正入力端子IN(+)に接続され、ソースがＮＭＯＳ ＭＮ１のソースに接続される。ＮＭＯＳ ＭＮ３は、ゲートが回路点ＢＣＯＮＴ３を示し、ソースが接地電位ＶＳＳに、ドレインがＮＭＯＳ ＭＮ１のソースに接続される。ＰＭＯＳ ＭＰ１は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ１のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ６は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ１のゲートに接続される。ＮＭＯＳ ＭＮ６は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ６のドレインに、回路点ＤＯＰ３を示すゲートが自身のドレインに接続される。ＮＭＯＳ ＭＮ８は、ソースが接地電位ＶＳＳに、ゲートがＮＭＯＳ ＭＮ６のゲートに接続される。

ＰＭＯＳ ＭＰ２は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ２のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ７は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ２のゲートに接続される。ＮＭＯＳ ＭＮ７は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ７のドレインに、ゲートが自身のドレインに接続される。ＮＭＯＳ ＭＮ９は、ソースが接地電位ＶＳＳに、ゲートがＮＭＯＳ ＭＮ７のゲートに接続される。ＰＭＯＳ ＭＰ８は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ８のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ９は、ソースが電源ＶＤＤに、回路点ＤＯＮ３を示すドレインがＮＭＯＳ ＭＮ９のドレインに、ゲートがＰＭＯＳ ＭＰ８のゲートに接続される。

差動増幅器１３０におけるバイアス制御差動増幅回路２２は、ＮＭＯＳ ＭＮ５、ＰＭＯＳ ＭＰ５を備える。
バイアス制御差動増幅回路２２においてＰＭＯＳ ＭＰ５は、ソースが電源ＶＤＤに、回路点ＤＩＮ２を示すゲートがＰＭＯＳ ＭＰ９のドレイン（回路点ＤＯＮ３）に、回路点ＳＯ２を示すドレインがＮＭＯＳ ＭＮ３のゲートに接続される。ＮＭＯＳ ＮＭ５は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ５のドレインに、回路点ＤＩＰ２を示すゲートがＮＭＯＳ ＭＮ６のゲート（回路点ＤＯＰ３）に接続される。
また、オープンドレイン出力回路３１の入力を示すゲートは、回路点ＤＯＮ３を示すＰＭＯＳ ＭＰ９のドレインに接続する。

バイアス制御差動増幅回路２２は、前述のバイアス制御差動増幅回路２１の構成を簡略化した例である。
バイアス制御差動増幅回路２２は、対となるＰＭＯＳ ＭＰ５とＮＭＯＳ ＭＮ５からなる。そのＮＭＯＳ ＭＮ５のゲートがＮＭＯＳ ＭＮ６のゲートに接続されている。前述のバイアス制御差動増幅回路２１と比べると、バイアス制御差動増幅回路２１は、ＰＭＯＳ ＭＰ４及びＭＰ５とＮＭＯＳ ＭＮ４及びＮＭＯＳ ＭＮ５で構成されているが、バイアス制御差動増幅回路２２は、ＰＭＯＳ ＭＰ４とＮＭＯＳ ＭＮ４が省略されている。これは、差動増幅回路１３の出力端子間のオフセット電圧がゼロの平衡状態になった時には、ＮＭＯＳ ＭＮ１とＮＭＯＳ ＭＮ２に流れる電流Ｉ１とＩ２は等しく、結果としてＮＭＯＳ ＭＮ５に流れる電流Ｉ５は、前述の図４の場合と等しくなるので、このような構成も可能となる。

すなわち、図４に示した差動増幅器１２０においてＭＮ５に流れる電流Ｉ５を考えてみると、ＭＮ１に流れた電流Ｉ１とカレントミラーの関係にある。具体的には、ＰＭＯＳ ＭＰ１とＰＭＯＳ ＭＰ６のカレントミラー接続、ＮＭＯＳ ＭＮ６とＮＭＯＳ ＭＮ８のカレントミラー接続、ＰＭＯＳ ＭＰ８とＰＭＯＳ ＭＰ４のカレントミラー接続を経由して、ＮＭＯＳ ＭＮ４とＮＭＯＳ ＭＮ５のカレントミラー接続に、ＮＭＯＳ ＭＮ１に流れる電流値と同じ電流がそれぞれ流れる。したがって、ＮＭＯＳ ＭＮ５のゲートをＮＭＯＳ ＭＮ６のゲートに接続すると、ＰＭＯＳ ＭＰ４とＮＭＯＳ ＭＮ４は省略可能である。
本実施形態で示したメイン差動増幅回路１３は、前述のメイン差動増幅回路１２と基本的な動作が同じであり、バイアス制御差動増幅回路２２との接続が異なる。

（第４実施形態）
図を参照して差動増幅器１００の第４実施形態による構成例を差動増幅器１４０を示し、その構成について説明する。
図６は、差動増幅器１４０を示すブロック図である。
差動増幅器１４０は、メイン差動増幅回路１４、バイアス制御差動増幅回路２２及びオープンドレイン出力回路３１を備える。この図に示される構成で、図２及び図５に示した構成と同じ構成には、同じ符号を付し、異なる構成のメイン差動増幅回路１４について説明する。
差動増幅器１２０におけるメイン差動増幅回路１４は、ＮＭＯＳ ＭＮ１、ＮＭＯＳ ＭＮ２、ＮＭＯＳ ＭＮ３、ＮＭＯＳ ＭＮ６、ＮＭＯＳ ＭＮ７、ＮＭＯＳ ＭＮ８、ＮＭＯＳ ＭＮ９、ＰＭＯＳ ＭＰ１、ＰＭＯＳ ＭＰ２、ＰＭＯＳ ＭＰ６、ＰＭＯＳ ＭＰ７、ＰＭＯＳ ＭＰ８、ＰＭＯＳ ＭＰ９を備える。

メイン差動増幅回路１４におけるＮＭＯＳ ＭＮ１は、ゲートが負入力端子IN(-)に接続される。ＮＭＯＳ ＭＮ２は、ゲートが正入力端子IN(+)に接続され、ソースがＮＭＯＳ ＭＮ１のソースに接続される。ＮＭＯＳ ＭＮ３は、ゲートが回路点ＢＣＯＮＴ４を示し、ソースが接地電位ＶＳＳに、ドレインがＮＭＯＳ ＭＮ１のソースに接続される。ＰＭＯＳ ＭＰ１は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ１のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ６は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ１のゲートに接続される。ＮＭＯＳ ＭＮ６は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ６のドレインに、ゲートが自身のドレインに接続される。ＮＭＯＳ ＭＮ８は、ソースが接地電位ＶＳＳに、ゲートがＮＭＯＳ ＭＮ６のゲートに接続される。

ＰＭＯＳ ＭＰ２は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ２のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ７は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ２のゲートに接続される。ＮＭＯＳ ＭＮ７は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ７のドレインに、ゲートが自身のドレインに接続される。ＮＭＯＳ ＭＮ９は、ソースが接地電位ＶＳＳに、回路点ＤＯＰ４を示すゲートがＮＭＯＳ ＭＮ７のゲートに接続される。ＰＭＯＳ ＭＰ８は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ８のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ９は、ソースが電源ＶＤＤに、回路点ＤＯＮ４を示すドレインがＮＭＯＳ ＭＮ９のドレインに、ゲートがＰＭＯＳ ＭＰ８のゲートに接続される。

また、バイアス制御差動増幅回路２２及びオープンドレイン出力回路３１との接続を示す。バイアス制御差動増幅回路２２における回路点ＤＩＮ１は、回路点ＤＯＮ４を示すＰＭＯＳ ＭＰ９のドレインに接続される。バイアス制御差動増幅回路２２における回路点ＤＩＰ１は、回路点ＤＯＰ４を示すＮＭＯＳ ＭＮ９のゲートに接続される。バイアス制御差動増幅回路２２における回路点ＳＯ１は、回路点ＢＣＯＮＴ４を示すＮＭＯＳ ＭＮ３のゲートに接続される。
オープンドレイン出力回路３１の入力を示すゲートは、回路点ＤＯＮ４を示すＰＭＯＳ ＭＰ９のドレインに接続する。

バイアス制御差動増幅回路２２は、対となるＰＭＯＳ ＭＰ５とＮＭＯＳ ＭＮ５からなる。そのＮＭＯＳ ＭＮ５のゲートがＮＭＯＳ ＭＮ９のゲートに接続されている。前述のバイアス制御差動増幅回路２１と比べると、バイアス制御差動増幅回路２１は、ＰＭＯＳ ＭＰ４及びＭＰ５とＮＭＯＳ ＭＮ４及びＮＭＯＳ ＭＮ５で構成されているが、バイアス制御差動増幅回路２２は、ＰＭＯＳ ＭＰ４とＮＭＯＳ ＭＮ４が省略されている。これは、差動増幅回路１３の出力端子間のオフセット電圧がゼロの平衡状態になった時には、ＮＭＯＳ ＭＮ１とＮＭＯＳ ＭＮ２に流れる電流Ｉ１とＩ２は等しく、結果としてＮＭＯＳ ＭＮ５に流れる電流Ｉ５は、前述の図４の場合と等しくなるので、このような構成も可能となる。

すなわち、図４に示した差動増幅器１２０においてＭＮ５に流れる電流Ｉ５を考えてみると、ＭＮ１に流れた電流Ｉ１とカレントミラーの関係にある。具体的には、ＰＭＯＳ ＭＰ１とＰＭＯＳ ＭＰ６のカレントミラー接続、ＮＭＯＳ ＭＮ６とＮＭＯＳ ＭＮ８のカレントミラー接続、ＰＭＯＳ ＭＰ８とＰＭＯＳ ＭＰ４のカレントミラー接続を経由して、ＮＭＯＳ ＭＮ４とＮＭＯＳ ＭＮ５のカレントミラー接続に、ＮＭＯＳ ＭＮ１に流れる電流値と同じ電流がそれぞれ流れる。したがって、ＮＭＯＳ ＭＮ５のゲートをＮＭＯＳ ＭＮ６のゲートに接続すると、ＰＭＯＳ ＭＰ４とＮＭＯＳ ＭＮ４は省略可能である。
本実施形態で示したメイン差動増幅回路１４は、前述のメイン差動増幅回路１２及びメイン差動増幅回路１３と基本的な動作が同じであり、バイアス制御差動増幅回路２２との接続点が異なる。

（第５実施形態）
図を参照して差動増幅器１００の第５実施形態による構成例を差動増幅器１５０として示し、その構成について説明する。
図７は、差動増幅器１５０を示すブロック図である。
差動増幅器１５０は、メイン差動増幅回路１５、バイアス制御差動増幅回路２３及びオープンドレイン出力回路３２を備える。
差動増幅器１５０におけるメイン差動増幅回路１５は、ＮＭＯＳ ＭＮ１、ＮＭＯＳ ＭＮ２、ＮＭＯＳ ＭＮ３、ＮＭＯＳ ＭＮ６、ＮＭＯＳ ＭＮ７、ＰＭＯＳ ＭＰ１、ＰＭＯＳ ＭＰ２、ＰＭＯＳ ＭＰ６、ＰＭＯＳ ＭＰ７を備える。

メイン差動増幅回路１５におけるＮＭＯＳ ＭＮ１は、ゲートが正入力端子IN(+)に接続される。ＮＭＯＳ ＭＮ２は、ゲートが負入力端子IN(-)に接続され、ソースがＮＭＯＳ ＭＮ１のソースに接続される。ＮＭＯＳ ＭＮ３は、ゲートが回路点ＢＣＯＮＴ５を示し、ソースが接地電位ＶＳＳに、ドレインがＮＭＯＳ ＭＮ１のソースに接続される。ＰＭＯＳ ＭＰ１は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ１のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ６は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ１のゲートに接続される。ＮＭＯＳ ＭＮ６は、ソースが接地電位ＶＳＳに、ドレインがＰＭＯＳ ＭＰ６のドレインに、回路点ＤＯＰ５を示すゲートが自身のドレインに接続される。

ＰＭＯＳ ＭＰ２は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ２のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ７は、ソースが電源ＶＤＤに、ゲートがＰＭＯＳ ＭＰ２のゲートに接続される。ＮＭＯＳ ＭＮ７は、ソースが接地電位ＶＳＳに、回路点ＤＯＮ５を示すドレインがＰＭＯＳ ＭＰ７のドレインに、ゲートがＮＭＯＳ ＭＮ６のゲートに接続される。

オープンドレイン出力回路３２は、ＮＭＯＳ ＭＮ１４を備える。
オープンドレイン出力回路３２におけるＮＭＯＳ ＭＮ１４は、ソースが接地電位ＶＳＳ、ゲートがＮＭＯＳ ＭＮ７のドレインに、ドレインが出力端子ＯＵＴに接続される。

バイアス制御差動増幅回路２３は、ＮＭＯＳ ＭＮ４、ＮＭＯＳ ＭＮ５、ＰＭＯＳ ＭＰ４、ＰＭＯＳ ＭＰ５を備える。
バイアス制御差動増幅回路２３におけるＮＭＯＳ ＭＮ４は、ソースが接地電位ＶＳＳに、回路点ＤＩＰ３を示すゲートがＮＭＯＳ ＭＮ６のゲートに接続される。ＮＭＯＳ ＭＮ５は、ソースが接地電位ＶＳＳに、回路点ＤＩＮ３を示すゲートがＮＭＯＳ ＭＮ７のドレインに接続される。
ＰＭＯＳ ＭＰ４は、ソースが電源ＶＤＤに、ドレインがＮＭＯＳ ＭＮ４のドレインに、ゲートが自身のドレインに接続される。ＰＭＯＳ ＭＰ５は、ソースが電源ＶＤＤに、回路点ＳＯ３を示すドレインがＮＭＯＮ ＭＮ３のゲートおよびＮＭＯＳ ＭＮ５のドレインに、ゲートがＰＭＯＳ ＭＰ４のゲートに接続される。

負荷回路の種類によっては、ＰＭＯＳオープンドレイン出力よりもＮＭＯＳオープンドレイン出力のほうが適している場合がある。そのような場合に、この実施形態は適している。メイン差動増幅回路１５におけるＮＭＯＳ ＭＮ６とＮＭＯＳ ＭＮ７のドレイン電位が等しくなるように、バイアス制御差動増幅回路２３におけるＰＭＯＳ ＭＰ４、ＭＰ５、ＮＭＯＳ ＭＮ４、ＮＭＯＳ ＭＮ５が、メイン差動増幅回路１５のバイアスを制御する動作を行う。

（第６実施形態）
図を参照して差動増幅器１００を用いた基準電圧発生回路２００について説明する。
図８は、基準電圧発生回路２００を示すブロック図である。
基準電圧発生回路２００は、メイン差動増幅回路１０、バイアス制御差動増幅回路２０及びオープンドレイン出力回路３１からなる差動増幅器１００と、基準電源回路４１とを備える。
この図に示される構成で、図１に示した構成と同じ構成には、同じ符号を付し、異なる構成の基準電源回路４１について説明する。

基準電圧発生回路２１０における基準電源回路４１は、「非特許文献１」に報告されている低電圧バンドギャップ電源回路である。
その構成を説明する。
ＰＮＯＳ ＭＰ１１とＰＮＯＳ ＭＰ１２は、ソースが電源ＶＤＤに接続され、ゲートが差動増幅器のオープンドレイン出力回路３１のＭＯＳトランジスタのゲートにカレントミラー接続される。ダイオードＤ１は、抵抗Ｒ１と並列接続され、アノードがＰＭＯＳ ＭＰ１１のドレインに、カソードが接地電位ＶＳＳに接続される。ダイオードＤ２は、アノードが抵抗Ｒ３を介してＰＭＯＳ ＭＰ１２のドレインに、カソードが接地電位ＶＳＳに接続される。抵抗Ｒ２は、ＰＭＯＳ ＭＰ１２のドレインと、接地電位ＶＳＳに接続される。ＮＭＯＳ ＭＮ１３は、ゲートが入力端子ＰｗｒＵＰに、ドレインがオープンドレイン出力回路３１のＭＯＳトランジスタのゲートに、ソースが接地電位ＶＳＳに接続される。また、ＰＮＯＳ ＭＰ１１のドレインは、回路点ＢＧＸ１を示し、差動増幅器の正入力端子ＩＮ（＋）に接続される。ＰＮＯＳ ＭＰ１２のドレインは、回路点ＢＧＸＮを示し、差動増幅器の正入力端子ＩＮ（−）に接続される。

差動増幅器１００は、前述の本実施形態に示した各差動増幅器が適用できる。差動増幅器の具体的な構成を適用した基準電圧発生回路の例を示す。
図１０は、基準電圧発生回路２１０を示すブロック図である。
基準電圧発生回路２１０は、メイン差動増幅回路１１、バイアス制御差動増幅回路２１及びオープンドレイン出力回路３１からなる差動増幅器１１０と、基準電源回路４１とを備える。差動増幅器１１０の負入力端子IN(-)、正入力端子IN(+)及び回路点ＤＯＮ１には、基準電源回路４１の回路点ＢＧＸＮ、ＢＧＸ１及びＢＧＢがそれぞれ接続される。

また、図１１は、基準電圧発生回路２２０を示すブロック図である。
基準電圧発生回路２２０は、メイン差動増幅回路１２、バイアス制御差動増幅回路２１及びオープンドレイン出力回路３１からなる差動増幅器１２０と、基準電源回路４１とを備える。差動増幅器１２０の負入力端子IN(-)、正入力端子IN(+)及び回路点ＤＯＮ２には、基準電源回路４１の回路点ＢＧＸＮ、ＢＧＸ１及びＢＧＢがそれぞれ接続される。

また、図１２は、基準電圧発生回路２３０を示すブロック図である。
基準電圧発生回路２３０は、メイン差動増幅回路１４、バイアス制御差動増幅回路２２及びオープンドレイン出力回路３１からなる差動増幅器１４０と、基準電源回路４１とを備える。差動増幅器１４０の負入力端子IN(-)、正入力端子IN(+)及び回路点ＤＯＮ４には、基準電源回路４１の回路点ＢＧＸＮ、ＢＧＸ１及びＢＧＢがそれぞれ接続される。

これらの図に示される構成で、前述の各図に示した構成と同じ構成には、同じ符号を付し、異なる構成の基準電源回路４１について説明する。

図９を参照して、低電圧バンドギャップ電源の動作について簡単に説明する。
ダイオードＤ１とダイオードＤ２の接合面積の比は１：Ｎとする。また、簡単のために抵抗Ｒ１と抵抗Ｒ２は等しい値で、ＰＭＯＳ ＭＰ１１、ＭＰ１２及びＭＰ３のＰ型チャネルのゲート幅とゲート長は等しいと仮定する。
ＮＭＯＳ ＭＮ１、ＭＮ２及びＭＮ３並びにＰＭＯＳ ＭＰ１及びＭＰ２から構成される差動増幅器によって、差動増幅回路の相補入力電圧Vx1 とVxNの電位が等しくなるように、電流Ｉ１１，Ｉ１２，及びＩ３が制御される。すなわち、次式（７）が成り立つと仮定する。

I11 = I12 = I3 ・・・(７)

Vx1 = Vf1、Vx1 = Vx2、かつR1 = R2 であるから、抵抗Ｒ１とＲ２に流れる電流I11b, I12b は次式（８）の通りである。

I11b = I12b = Vf1 / R1 ・・・(８)

ダイオードＤ１に流れる電流I11aとダイオードＤ２に流れる電流I12aは次のように表すことができる。

I11a = Is・A・exp{Vf1 / (kT/q)} ・・・(９)

I12a = Is・NA・exp{Vf2 / (kT/q)} ・・・(１０)

式（９）と式（１０）において、Isは単位面積あたりの接合の逆方向飽和電流、ＡとＮＡはダイオードＤ１とダイオードＤ２の接合面積である。
ＰＭＯＳ ＭＰ１１とＭＰ１２は、チャネルサイズの等しいＰＭＯＳトランジスタによるカレントミラー回路なので、ダイオードＤ１とＤ２に流れる電流は等しく（I11a=I12a）なることから、式（９）と式（１０）の比を取り、Vf1とVf2の差を求めると次式（１１）のようになる。

Vf1 - Vf2 = (kT/q)・ln(N) ・・・(１１)

差動増幅回路の相補入力電圧は仮想ショートされて等しい（Vx1=VxN）ので、式（１１）は、抵抗Ｒ３に掛かる電圧dVf と等しいから、次の通りである。

dVf = Vf1 - Vf2 = (kT/q)・ln(N) ・・・(１２)

式（７）と式（８）より、I11a=I12a であり、式（１２）から抵抗Ｒ３に流れる電流I12a が次式（１３）として示される。

I11a=I12a = dVf / R3 = (1 / R3)・(kT/q)・ln(N) ・・・(１３)

以上より、ＰＭＯＳ ＭＰ３の電流I3 が次式（１４）として示される。

I3 = I12 = I12a + I12b = (1 / R3)・(kT/q)・ln(N) + Vf1 / R1 ・・・(１４)

これより、出力される基準電圧Vref が次式（１５）として示される。

Vref = R4・I3 = (R4 / R1)・｛Vf1 + (R1 / R3)・(kT/q)・ln(N)｝ ・・・(１５)

式（１５）の{ }内は、通常のバンドギャップ電源と同じ形である。{ }内第１項のVf1 が負の温度係数を持ち、{ }内第２項の（(kT/q)・ln(N)）は正の温度係数を持つので、R1/R3の値を適切に調整すると温度係数を相殺することができる。詳細は省略するが、{ }内で示される電圧が１．２Ｖ（ボルト）程度で温度係数がゼロになることが知られている。式に示すと式（１６）となる。

Vf1 + (R1 / R3)・(kT/q)・ln(N) = 1.2（V） ・・・（１６）

したがって、抵抗Ｒ１に対する抵抗Ｒ４の比を０．５〜０．６程度（R4/R1=0.5〜0.6） に設定すると、基準電圧として０．６〜０．７２Ｖ（ボルト）（Vref = 0.6〜0.72V）の電圧を得ることができる。このようにして、電源電圧が１．２Ｖ（ボルト）程度の低電圧半導体装置向けのバンドギャップ電源として適切な基準電圧を得ることができる。
以上の動作の説明の中では、差動増幅回路の入力オフセット電圧の影響はゼロであることを仮定していた。

実際の回路では、入力オフセット電圧の影響をゼロにすることは、図９の差動増幅回路の構成では困難であることを以下に説明する。
説明を簡単にするために、ＰＭＯＳ ＭＰ１、ＭＰ２、ＭＰ１１、ＭＰ１２及びＭＰ３のゲート長とゲート幅は等しいと仮定する。

まず、差動増幅回路のテール電流Ｉ０が、ダイオードＤ１とＤ２に流れる電流Ｉ１１、Ｉ１２の２倍よりも小さい場合を考えてみる。式で示すと式（１７）で示される。

I0 < 2・I11 又は I0 < 2・I12 ・・・（１７）

仮に、入力オフセット電圧が生じていない場合では、Vx1=VxN であれば、I１=I２となり、Va=Vb となるはずである。ところが、Va=Vb であるということは、ＰＭＯＳ ＭＰ１１とＰＭＯＳ ＭＰ１２は、カレントミラーと同じなので、I11=I12=I１=I２でなければならないこととなる。
これは上記の式（１７）で示した仮定と矛盾してしまう。したがって、少なくともVb>Va となって、ＰＭＯＳ ＭＰ１１とＭＰ１２に式（１４）に示す電流が流せるように、差動増幅回路のI１とI２はI１>I２となる。この電流の差（I１ - I２）は、ＮＭＯＳ ＭＮ１とＭＮ２の入力オフセット電圧の発生原因そのものである。すなわち、入力オフセット電圧ΔVos = Vx1 - VxN とすると、ＮＭＯＳ ＭＮ１とＭＮ２の相互コンダクタンスgm として、次式（１８）のように表すことができる。

ΔVos = (I1 - I2) / gm ・・・(１８)

さらに、テール電流Ｉ０をダイオードＤ１とＤ２に流れる電流Ｉ１１、Ｉ１２の２倍よりも大きくする場合（I0 > 2・I11 又は I0 > 2・I12）も同様である。
すなわち、ΔVos をゼロにするには、テール電流Ｉ０は、ダイオードＤ１とＤ２に流れる電流Ｉ１１、Ｉ１２の２倍（I0=2・I11 又はI0=2・I12）を満足させる必要がある。図９の場合、ＰＭＯＳ ＭＰ１１のゲート幅をＰＭＯＳ ＭＰ１１、ＭＰ１２の２倍程度にして、I0=2・I11 又はI0=2・I12 を満足させようとする場合には、ＮＭＯＳ ＭＮ３とＭＮ１０のミラー比が一定にならないとそのような設計はできない。ところが、ＮＭＯＳ ＭＮ３のドレイン電圧となるコモンソースのノード電位Vcs は、次式（１９）のようになる。

Vcs = Vf1 - VGS(MN2) ・・・(１９)

これは、ＮＭＯＳ ＭＮ１０のドレイン電圧であるVGS(MN10)よりは相当に低く、ＮＭＯＳ ＭＮ３が飽和領域で動作することは非常に難しいことは容易に想像できる。例えば、

Vf1=600mV、VGS(MN2)=500mV、VGS(MN10)=600mV

とすれば、Vcs=100mV しかなく、ＮＭＯＳ ＭＮ３は明らかに線形領域で動作することになる。つまり、ＮＭＯＳ ＭＮ３に流れる電流値Ｉ０をある特定の条件でI0=2・I11 又はI0=2・I12 となるように設計したとしても、温度や電源電圧の変動でいくらでも変化してしまうことになる。これを軽減するために、ＮＭＯＳ ＭＮ１とＭＮ２のスレッショルド電圧VT をディプレッション側に低くすることも対策手段の一つであるが、スレッショルド電圧VTの異なる複数のトランジスタを用意する必要が生じる。
そこで、上記の問題を解決するために、本発明の第１実施形態である図２の差動増幅回路を適用した図１０の回路では、特別なトランジスタを用いること無く、かつ温度や電源電圧が変動しても、ΔVos=0 にすることができる。
図１０の回路では、ＮＭＯＳ ＭＮ３に流れる電流を、ＰＭＯＳ ＭＰ１とＭＰ２のドレイン電圧が等しくなるように制御するので、図９のＩ１〜Ｉ３、Ｉ１１、Ｉ１２に相当する電流は全て等しくなり、式（１３）の右辺は常にゼロに保たれることになる。

図を参照し、本実施形態による基準電圧発生回路の特性について説明する。
図１３は、基準電圧発生回路の基準電圧出力特性を示すグラフである。このグラフの横軸は電源電圧ＶＤＤ（Ｖ（ボルト））を示し、縦軸は基準電圧出力の電圧Ｖｒｅｆ（Ｖ（ボルト））を示す。
この図に示されるグラフ１１は、基準電圧発生回路２１０が出力する基準電圧出力の電源電圧変化に対する依存性を示す。グラフ１２は、基準電圧発生回路２２０が出力する基準電圧出力の電源電圧変化に対する依存性を示す。グラフ１３は、基準電圧発生回路２３０が出力する基準電圧出力の電源電圧変化に対する依存性を示す。また、グラフ１４は、図９に示した従来方式における基準電圧発生回路２９０が出力する基準電圧出力の電源電圧変化に対する依存性を比較のためにあわせて示す。この図に示されたグラフから、従来方式によるグラフ１４に比べ、グラフ１１、１２及び１３の傾きが平坦となっていることが示されている。すなわち、グラフ１１、１２及び１３では、電源電圧変化があっても出力される電圧の変化量が少なくなり、安定に動作していることが示されている。

図１４は、基準電圧発生回路の入力オフセット電圧特性を示すグラフである。このグラフの横軸は電源電圧ＶＤＤ（Ｖ（ボルト））を示し、縦軸は入力オフセット電圧ΔＶｏｓ（Ｖ（ボルト））を示す。
この図に示されるグラフ２１は、基準電圧発生回路２１０における入力オフセット電圧の電源電圧変化に対する依存性を示す。グラフ２２は、基準電圧発生回路２２０における入力オフセット電圧の電源電圧変化に対する依存性を示す。グラフ２３は、基準電圧発生回路２３０における入力オフセット電圧の電源電圧変化に対する依存性を示す。また、グラフ２４は、図９に示した従来方式における基準電圧発生回路２９０における入力オフセット電圧の電源電圧変化に対する依存性を比較のためにあわせて示す。この図に示されたグラフから、従来方式によるグラフ２４に比べ、グラフ２１、２２及び２３の値が小さくなっていることが示されている。また、グラフ２１、２２及び２３では、電源電圧変化があっても入力オフセット電圧の変化も少なくなり、安定に動作していることが示されている。

（第７実施形態）
図を参照し、本発明の差動増幅器を適用するのに好適な他の実施形態について説明する。その実施形態の例として、定倍回路について示す。
図１５は、定倍回路３１０を示すブロック図である。
図に示される定倍回路３１０は、差動増幅器１１０と、抵抗Ｒ５、抵抗Ｒ６を備える。
抵抗６は、一端が差動増幅器１１０の出力端子に接続され、他端が抵抗Ｒ５を介して接地電位ＶＳＳに接続され、また差動増幅器１１０の負入力端子ＩＮ（−）（反転入力端子）に接続される。抵抗Ｒ５と抵抗Ｒ６は、差動増幅器１１０の出力電圧VOUTを分圧し、分圧された電圧をフィードバック量とする負帰還回路を構成している定倍回路である。
定倍回路３１０の出力電圧VOUTは、次式（２０）で表される。

VOUT = ( 1 + R6 / R5)・Vin ・・・（２０）

図１６は、比較のために示した従来技術の定倍回路３９０を示す。
定倍回路３９０に用いられる差動増幅器１９０では、差動入力のテール電流を制御するＮＭＯＳ ＭＮ３は、ＮＭＯＳ ＭＮ１２とカレントミラー接続されている。そのため、抵抗Ｒ７とＮＭＯＳ ＭＮ１２とで定められる電流に応じた電流が、ＮＭＯＳ ＭＮ３に流れるテール電流となる。

図を参照し、定倍回路３１０の出力電圧特性について説明する。
図１７は、定倍回路の出力電圧を負荷電流がゼロの時に１Ｖ（ボルト）になるように設定したときの、出力電圧と負荷電流の関係を示すグラフである。このグラフの横軸は、負荷電流Ｉｏｕｔ（μＡ（マイクロ アンペア））を示し、縦軸は入力オフセット電圧ΔＶｏｓ（Ｖ（ボルト））を示す。
この図に示されるグラフ３１は、定倍回路３１０の出力電圧特性を示すグラフである。
グラフ３２は、従来回路の差動増幅器１９０を用いた定倍回路３９０の出力電圧特性を示すグラフである。
本発明の差動増幅回路によるグラフ３１では、負荷電流Ｉｏｕｔが増加すると、出力電圧が低下する傾向を示しているが、その電圧の変化は大きな変化ではない。それに対し、従来回路によるグラフ３２では、負荷電流の増加に伴い出力電圧が大きく変動してしまう。
それぞれのグラフを比較を行うと、本発明を適用することで改善されていることが示されている。

このような特性を得ることができる定倍回路の動作について説明する。
説明を簡単にするため、図１５に示される差動増幅器１１０及び図１６に示される差動増幅器１９０のＰＭＯＳ ＭＰ１、ＭＰ２及びＭＰ３のサイズは等しく、同じ特性を有しているものと仮定する。
この仮定に基づき図１６に示される定倍回路３９０において、負荷電流Ｉoutがゼロの時に所定の出力電圧が得られるような回路定数の最適化について説明する。前述の入力オフセット電圧について示したことからも明らかなように、図１６のＮＭＯＳ ＭＮ３に流れるテール電流Ｉ０を、フィードバック路をなす抵抗Ｒ５とＲ６に流れる帰還電流の２倍に設定したときに、誤差の無い出力が得られることになる。

このような定倍回路３９０では、消費電流を抑えるために、抵抗Ｒ５とＲ６の抵抗値が十分高い抵抗値に設定され、ＮＭＯＳ ＭＮ３に流すテール電流Ｉ０も少なく設定されることが多い。そのような場合、抵抗Ｒ５とＲ６に流れる帰還電流が少なくなる。さらに、負荷電流Ｉoutが無い場合において、このテール電流Ｉ０を多く流すとオフセット誤差を発生してしまうことになる。

また、負荷電流Ｉoutを増加させていくと、入力オフセット電圧が極端に悪化する。その原因は、負荷電流Ｉｏｕｔの増加に応じてＰＭＯＳ ＭＰ３のゲート電位を下げることが必要になり、テール電流Ｉ０を少なく設定しているために、ＮＭＯＳ ＭＮ１とＭＮ２に流れる電流Ｉ１とＩ２のバランスを崩して、それぞれの電流の比を大きくすることが必要となるためである。そのため、入力オフセットは極端に悪化してしまう。

一方、図１５に示す回路では、ＮＭＯＳ ＭＮ３に流れる電流Ｉ０は、負荷電流Ｉoutと抵抗Ｒ５，Ｒ６に流れる帰還電流の和（すなわちＭＰ３に流れる電流）の２倍になるようにバイアス制御差動増幅回路２１によって制御されることになる。そのため、負荷電流Ｉｏｕｔが増加しても入力オフセット電圧を最小となる条件となるようにバイアス制御差動増幅回路２１が制御するので、出力電圧の変動幅を小さくすることができる。

差動増幅器を適用する回路において、入力信号の電圧レベルが小さい場合、或いは出力電流が変動する場合などの要因によって、その差動増幅器のバイアス設定を最適化させることが困難となることがある。そのような条件の場合に、本発明の差動増幅器を適用することによって、入力オフセット電圧を抑制することができ、誤差の少ない基準電圧を提供することが可能となる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の差動増幅器並びに基準電圧発生回路における、構成要素には、類似の機能を有する素子を適用することができ、構成数や接続形態についても特に限定されるものではない。
また、本実施形態で示した回路構成について、電源の極性と回路素子の極性をそろえて代えることにより、極性の異なる導電型の回路素子を適用することができる。
また、オープンドレイン出力回路３０、オープンドレイン出力回路３１及びオープンドレイン出力回路３２は、１つのＭＯＳトランジスタを備えることとして説明したが、複数のＭＯＳトランジスタを用いた回路とすることもできる。

本発明の差動増幅器は、差動増幅器１００、差動増幅器１１０、差動増幅器１２０、差動増幅器１３０、差動増幅器１４０、差動増幅器１５０である。また、本発明のメイン差動増幅回路は、メイン差動増幅回路１０、メイン差動増幅回路１１、メイン差動増幅回路１２、メイン差動増幅回路１３、メイン差動増幅回路１４、メイン差動増幅回路１５である。また、本発明のバイアス制御差動増幅回路は、バイアス制御差動増幅回路２０、バイアス制御差動増幅回路２１、バイアス制御差動増幅回路２２、バイアス制御差動増幅回路２３である。また、本発明のオープンドレイン出力回路は、オープンドレイン出力回路３０、オープンドレイン出力回路３１、オープンドレイン出力回路３２である。また、本発明の第１のオープンドレイン出力回路は、オープンドレイン出力回路３１である。また、本発明の第２のオープンドレイン出力回路は、オープンドレイン出力回路３２である。
また、本発明の基準電圧発生回路は、基準電圧発生回路２００、基準電圧発生回路２１０、基準電圧発生回路２２０、基準電圧発生回路２３０である。

また、本発明の１対の差動増幅回路は、Ｎ型ＭＯＳトランジスタ（ＮＭＯＳ） ＮＭ１とＰ型ＭＯＳトランジスタ（ＰＭＯＳ）とで構成される差動回路１１ａである。また、本発明の電流制御回路は、定電流回路１１ｃ（Ｎ型ＭＯＳトランジスタ（ＮＭＯＳ） ＭＮ３）である。また、本発明のカレントミラー回路は、例えばカレントミラー回路１１ｂである。また、本発明の差動増幅部は、メイン差動増幅回路１０、メイン差動増幅回路１１、メイン差動増幅回路１２、メイン差動増幅回路１３、メイン差動増幅回路１４、メイン差動増幅回路１５である。

本発明の第１実施形態による差動増幅器を示す概略ブロック図である。 第１実施形態による差動増幅器を示すブロック図（その１）である。 第１実施形態による差動増幅器を示すブロック図（その２）である。 第２実施形態による差動増幅器を示すブロック図である。 第３実施形態による差動増幅器を示すブロック図である。 第４実施形態による差動増幅器を示すブロック図である。 第５実施形態による差動増幅器を示すブロック図である。 第６実施形態による基準電圧発生回路を示す概略ブロック図である。 従来技術による基準電圧発生回路を示すブロック図である。 第６実施形態による基準電圧発生回路を示すブロック図（その１）である。 第６実施形態による基準電圧発生回路を示すブロック図（その２）である。 第６実施形態による基準電圧発生回路を示すブロック図（その３）である。 第６実施形態による基準電圧発生回路の特性を示すグラフ（その１）である。 第６実施形態による基準電圧発生回路の特性を示すグラフ（その２）である。 第７実施形態による定倍回路を示すブロック図である。 従来技術による定倍回路を示すブロック図である。 第７実施形態による低倍回路の特性を示すグラフである。 従来技術によるボルテージフォロア回路を示すブロック図である。

符号の説明

１００ 差動増幅器
１１ メイン差動増幅回路
２１ バイアス制御差動増幅回路
３１ オープンドレイン出力回路
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５ Ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５ Ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）

Claims (8)

1. 一対の入力信号を受ける第１および第２の入力端子、ならびに、前記一対の入力信号の間の差分に基づいて一対の出力信号を出力する第１および第２の出力端子を備えたメイン差動増幅回路と、
   前記一対の出力信号を受け前記一対の出力信号に含まれるオフセット電圧を低減するバイアス制御差動増幅回路と、を備え、
   前記メイン差動増幅回路は、
   共通節点と前記第１の出力端子との間に接続されるとともにその制御端子が前記第１の入力端子と接続された第１のトランジスタと、
   前記共通節点と前記第２の出力端子との間に接続されるとともにその制御端子が前記第２の入力端子と接続された第２のトランジスタと、
   前記共通節点と第１の電源ラインとの間に接続されるとともにその制御端子が前記バイアス制御差動増幅回路の出力を受ける電流制限用トランジスタと、
   を備え、
   前記バイアス制御差動増幅回路は、
   第２の電源ラインと第１の節点との間に接続されるとともにその制御端子が前記第１の出力端子と接続された第３のトランジスタと、
   前記第１の節点と前記第１の電源ラインとの間に接続されるとともにその制御端子が前記第１の節点と接続された第４のトランジスタと、
   前記第２の電源ラインと前記電流制限用トランジスタの制御端子との間に接続されるとともにその制御端子が前記第２の出力端子と接続された第５のトランジスタと、
   前記電流制限用トランジスタの制御端子と前記第１の電源ラインとの間に接続されるとともにその制御端子が前記第１の節点と接続された第６のトランジスタと、
   を備え、
   前記バイアス制御差動増幅回路は、前記一対の出力信号に含まれる前記オフセット電圧に基づいて前記電流制限用トランジスタの制御端子を制御することを特徴とする差動増幅器。
2. 一対の入力信号を受け、前記一対の入力信号の間の差分に基づいて一対の出力信号を出力するメイン差動増幅回路と、
   前記一対の出力信号を受け、前記一対の出力信号に含まれるオフセット電圧を低減するバイアス制御差動増幅回路と、
   制御端子を備えたオープンドレイン出力回路と、を備え、
   前記メイン差動増幅回路は、
   制御端子を備えた電流制限用トランジスタと、
   前記一対の入力信号を受ける第１および第２の入力端子と、
   前記バイアス制御差動増幅回路からの出力を、前記メイン差動増幅回路を流れるバイアス電流を定める前記電流制限用トランジスタの制御端子へ供給する制御端子と、
   前記一対の出力信号を出力する第１および第２の出力端子と、
   を備え、
   前記バイアス制御差動増幅回路は、
   前記一対の出力信号を受ける第３および第４の入力端子と、
   前記メイン差動増幅回路の制御端子に接続された出力端子と、
   を備え、
   前記バイアス制御差動増幅回路は、前記一対の出力信号に含まれる前記オフセット電圧に基づいて前記電流制限用トランジスタの制御端子を制御し、
   前記オープンドレイン出力回路の制御端子は、前記第２の出力端子と接続されていることを特徴とする差動増幅器。
3. 一対の入力信号を受ける第１および第２の入力端子、ならびに、前記一対の入力信号の間の差分に基づいて一対の出力信号を出力する第１および第２の出力端子を備えたメイン差動増幅回路と、
   前記一対の出力信号を受け前記一対の出力信号に含まれるオフセット電圧を低減するバイアス制御差動増幅回路と、を備え、
   前記メイン差動増幅回路は、
   制御端子を備えた電流制限用トランジスタと、
   一対の差動増幅回路と、
   当該差動増幅回路と接続された電流制御回路と、
   を備え、
   前記バイアス制御差動増幅回路は、前記一対の出力信号に含まれる前記オフセット電圧に基づいて前記電流制限用トランジスタの制御端子を制御し、
   該差動増幅回路は、少なくとも一つのカレントミラー回路を備え、１段または多段で構成される増幅部による信号増幅を行う、ことを特徴とする差動増幅器。
4. 一対の入力信号を受けて前記一対の入力信号の間の差分に基づいて一対の出力信号を出力するメイン差動増幅回路であって、前記一対の入力信号を受けて前記一対の出力信号を供する差動増幅部を備える、前記メイン差動増幅回路と、
   前記メイン差動増幅回路から供された前記一対の出力信号に応じて信号を増幅するオープンドレイン出力回路と、を備え、
   前記差動増幅部の差動出力信号に含まれるオフセット電圧を検出した場合には、該オフセット電圧に基づいて前記差動増幅部の動作点を制御して前記オフセット電圧を低減する、ことを特徴とする差動増幅器。
5. さらに、正入力端子および負入力端子を備える一対の相補の入力端子と、
   バイアス電流を定める制御信号が入力される制御端子と、
   相補の対となる出力端子を備えるメイン差動増幅回路と、
   ゲートならびに第１および第２の端子を備えたＭＯＳトランジスタを備えたオープンドレイン出力回路であって、前記ＭＯＳトランジスタのゲートが、前記メイン差動増幅回路の相補の対となる出力端子の一方に接続され、前記ＭＯＳトランジスタの第１の端子が、前記オープンドレイン出力回路の出力端子と接続されている、前記オープンドレイン出力回路と、
   一対の相補の入力端子と出力を備えたバイアス制御差動増幅回路であって、該一対の相補の入力端子が、前記メイン差動増幅回路の総補の出力端子と接続され、該出力が、前記メイン差動増幅回路の制御端子と接続されている、前記バイアス制御差動増幅回路と、を備えることを特徴とする請求項４に記載の差動増幅器。
6. 前記差動増幅部は、
   一対の差動増幅回路と、
   該差動増幅回路と接続された電流制御回路と、
   少なくとも１つのカレントミラー回路と、
   を備え、
   前記メイン差動増幅回路の一段または多段で構成される増幅部が信号増幅を行うことを特徴とする請求項４に記載の差動増幅器。
7. 入力信号を、メイン差動増幅回路の一対の相補の入力端子へ受け入れるステップと、
   前記入力信号を、前記メイン差動増幅回路の制御端子へ供給されてバイアス電流を定める制御信号に基づいて増幅することにより、相補の対となる信号を取得するステップと、
   前記相補の対となる信号を、前記メイン差動増幅回路の相補の対となる出力端子から出力するステップと、
   前記相補の対となる信号の一方のみを、ＭＯＳトランジスタへ供給するステップと、
   ＭＯＳトランジスタのドレインから信号を出力するステップと、
   前記相補の対となる信号を差動増幅することにより、前記制御信号を取得するステップと、
   前記制御信号を、前記制御端子へ供給するステップと、を有する差動増幅方法。
8. バンドギャップ電源と、差動増幅部と、を備え、前記差動増幅部が、全差動増幅を行うメイン差動増幅回路と該メイン差動増幅回路から供給される差動出力信号を増幅するオープンドレイン出力回路とを備え、前記差動増幅部が、増幅された信号を前記オープンドレイン回路へ出力する、基準電圧発生回路による、基準電圧発生方法であって、
   前記バンドギャップ電源から出力される信号を、前記メイン差動増幅回路へ供給するステップと、
   前記差動増幅部から出力される差動出力信号に含まれるオフセット電圧を検出するステップと、
   前記オフセット電圧に基づいて前記差動増幅部の動作点を制御することにより、前記差動出力信号に含まれる前記オフセット電圧を低減するステップと、を有することを特徴とする基準電圧発生方法。

Images