Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5690882B2 - 炭素質ハードマスクによる二重露光パターニング - Google Patents
[go: Go Back, main page]

JP5690882B2 - 炭素質ハードマスクによる二重露光パターニング - Google Patents

炭素質ハードマスクによる二重露光パターニング Download PDF

Info

Publication number
JP5690882B2
JP5690882B2 JP2013147646A JP2013147646A JP5690882B2 JP 5690882 B2 JP5690882 B2 JP 5690882B2 JP 2013147646 A JP2013147646 A JP 2013147646A JP 2013147646 A JP2013147646 A JP 2013147646A JP 5690882 B2 JP5690882 B2 JP 5690882B2
Authority
JP
Japan
Prior art keywords
layer
photoresist
barc
lines
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013147646A
Other languages
English (en)
Other versions
JP2013243384A (ja
Inventor
ダブリュー． チェン フイ
ダブリュー． チェン フイ
チャング チョーン−ピン
チャング チョーン−ピン
チェン ヨンメイ
チェン ヨンメイ
ダイ フイキショング
ダイ フイキショング
ユー ジャフア
ユー ジャフア
エックス． ヤン スージー
エックス． ヤン スージー
シュー シュモウ
シュー シュモウ
ディー． ベンチャー クリストファー
ディー． ベンチャー クリストファー
ホイマン ハン レイモンド
ホイマン ハン レイモンド
ピー． デュアン マイケル
ピー． デュアン マイケル
スー ウィング ガイ クリストファー
スー ウィング ガイ クリストファー
シュー ジェン
シュー ジェン
マックウィリアムズ ケネス
マックウィリアムズ ケネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2013243384A publication Critical patent/JP2013243384A/ja
Application granted granted Critical
Publication of JP5690882B2 publication Critical patent/JP5690882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

１．分野
[0001]本発明の実施形態は、エレクトロニクス製造業、より具体的には、ハーフピッチ削減を可能にするパターニングプロセスに関する。
２．関連技術の説明
[0002]リソグラフィは集積回路（ＩＣ）の製造に使用される。図１Ａ〜図１Ｃは、従来の半導体リソグラフィックプロセスの断面図を図示している。図１Ａを参照すると、フォトレジスト層１０４が半導体スタック１０２上に与えられている。マスクつまりレチクル１０６がフォトレジスト層１０４上に位置決めされている。リソグラフィックプロセスは、図１Ａに矢印で示されているように、具体的な波長（λ）を有する放射（ｈｖ）にフォトレジスト層１０４を露光することを含んでいる。図１Ｂを参照すると、フォトレジスト層１０４は引き続き現像されて、光に露光されたフォトレジスト層１０４の部分を除去することによって、半導体スタック１０２上にパターニング済みフォトレジスト層１０８を与える。パターニング済みフォトレジスト層１０８の各部材の幅は、部材の幅「ｘ」と、各部材間の空間「ｙ」とによって描かれている。空間「ｙ」に付加された幅「ｘ」はピッチｐと称される。
[0003]図１Ｃを参照すると、部材のＣＤ、つまり幅「ｘ」は、半導体スタック１０２上にパターニング済みフォトレジスト層１１０を形成するために削減されてもよい。ＣＤは、図１Ａに描かれているリソグラフィックステップ時にフォトレジスト層１０４を過剰露光することによって、あるいは半導体スタック１０２をエッチングする前に等方性エッチングプロセスで、図１Ｂに提供されているパターニング済みフォトレジスト層１０８をトリミングすることによって、収縮または「バイアス」されることもある。しかしながら、部材ＣＤの、このような削減は、図１Ｃで間隔「ｙ」で描かれているように、部材間の間隔増大ゆえに生じる。つまり、パターニング済みフォトレジスト層１１０における部材の最小寸法と、これらの部材間の間隔との間にトレードオフがあるため、部材のバイアス化が採用される場合にピッチを一定にすることができる。
[0004]パターンをバイアスして部材寸法を削減することによりピッチを削減しないため、さらなるＩＣスケーリングの臨界経路は、リソグラフィックプロセスの解像度に左右される。具体的なリソグラフィックプロセスの解像度の限度は、図１Ｂに描かれているように部材間の空間に等しい臨界寸法（ＣＤ）、つまりｘ＝ｙを有する部材によって特徴付けられ、この場合ｘおよびｙの両方とも「ハーフピッチ」に等しい。例えば、具体的な従来の１９３ｎｍリソグラフィシステムは、１３０ｎｍの最小ピッチｐおよび６５ｎｍのハーフピッチを与える。
[0005]概して、最小ハーフピッチはレイリー解像度式から導出してもよく、またイメージングシステムの開口数（ＮＡ）およびイメージング光の波長（λ）の関数である。したがって、リソグラフィを向上させるための何らかの戦略は、「ハイパーＮＡ」液浸リソグラフィなどの高ＮＡリソグラフィに基づいており、この場合、イメージング光学部品を水に浸すことによって約１．３のＮＡが達成可能である。リソグラフィを向上させるための更なる別の戦略は、極紫外線（ＥＵＶ）などのより短い波長を採用する。これらの分野における進展は、しかしながら、ゆっくりであり、必要とされる相当の開発および設備一新によって阻まれていた。
[0006]結果として、従来のＩＣ製作において４５ｎｍのハーフピッチノード、およびさらには３２ｎｍのハーフピッチノードに達する必要性は、高屈折率またはＥＵＶ技術のいずれかを採用した生産価値のあるリソグラフィシステムが使用可能である以前にあった。フラッシュメモリおよびダイナミックＲＡＭ（ＤＲＡＭ）などの密度感応性製品ラインはしたがって、基板に形成されたパターンの有効ハーフピッチを削減するための第３の戦略として、二重パターニングリソグラフィ（ＤＰＬ）を追求している。概して、ＤＰＬ技術は相次いで基板を２回パターニングし、各パターニング動作は、異なるマスクおよび緩和されたハーフピッチによって実施される。２つの結果的に得られるパターンは組み合わされて、いずれかの個別パターンのハーフピッチよりも小さいハーフピッチを有する基板上に部材を構成する。この２つのパターンの構成は次に基板に転送されて、採用されている具体的なリソグラフィによってリソグラフィック的に達成可能なもの未満のハーフピッチ、つまり「サブ最小ハーフピッチ」を有する基板においてパターンを画成する。
[0007]ＤＰＬ方法は、採用されているリソグラフィック技術とは相対的に無関係であるため、サブ最小ハーフピッチを提供するために、既存の１９３ｎｍリソグラフィならびに次世代高ＮＡまたはＥＵＶリソグラフィによって実践可能である。したがって、ＤＰＬは、早晩、各リソグラフィ世代の性能を拡張する手段として業界の中心となるであろう。しかしながら、ＤＰＬは、特に生産サイクル時間の結果として潜在的にコストがかかり、これは、シングル層に１つのパターンを形成するために複数のフォトマスク、複数のレジストコーティングおよび複数のエッチングが必要とされるために増大する。ＤＰＬもまた、複数のマスキング動作ゆえにオーバーレイペナルティを招く。したがって、このような大きなオーバーヘッドを招くことなく部材ピッチを削減するための方法は好都合である。
[0008]以下、１層のフォトレジストの複数の露光について説明する。説明されている一実施形態では、シングルレチクルが、該レチクルのハーフピッチを削減するために、連続露光の間に具現化されるオーバーレイオフセットによって２回以上露光されてもよい。具体的な実施形態では、これらの方法は、６５ｎｍ世代リソグラフィ機器によってプリントされた部材の該ハーフピッチを削減して、４５ｎｍのＣＤおよびピッチ性能を達成するために採用されてもよい。
[0009]本発明の一定の実施形態では、該ハーフピッチが削減された部材は炭素質マスク層にパターニングされて、線縁粗さ（ＬＥＲ）を削減する。ＬＥＲは、最小ＣＤの部材をイメージングするためにリソグラフィツールが押される場合に、重大な問題となる。該炭素質マスク層は、ナノメートルＣＤおよびハーフピッチで部材の輪郭を描くことができる機械的に安定したマスク材料を提供する。一実施形態では、該炭素質マスク層は、例えばおよそ２５０℃より高い高温での後続処理に耐性のあるＣＶＤ炭素層である。
[0010]実施形態において、第１のフォトレジスト露光が、緩和されたハーフピッチで削減された部材サイズに最適化されたリソグラフィ機器によって実施される。緩和されたハーフピッチによって、リソグラフィ世代用の最小ＣＤの第１の部材（例えば、第１の空間）が達成されてもよい。該最小部材ＣＤは、最小ハーフピッチよりも大きなハーフピッチで達成される。次いで、同レチクルの第２の露光が、整列オフセットが該リソグラフィ機器に入力された後に実行される。この第２の露光は、これもまた最小ＣＤの第２の部材（例えば、第２の空間）をプリントする。該整列オフセットが入力されたため、該最小ＣＤの第２の部材は該第１の部材からオフセットされて、該緩和されたハーフピッチ部材に、削減されたハーフピッチで最小ＣＤ部材をインタレースおよび形成させる。
[0011]一実施形態は、レチクルによって基板層上にフォトレジストを露光して、第１の対のフォトレジストラインを、これらの間に第１の空間を設けて形成する方法であって、該第１の対のフォトレジストラインが該基板層に対する第１の整列を有する方法を提供する。該方法は、該リソグラフィ機器によって、該レチクルと該基板層間の該第１の整列をオフセットして第２の整列を有し、次いで該レチクルによって該フォトレジストを２回目の再露光して、該第１の対のフォトレジストラインの少なくとも一方を第２の空間によって分岐させて、少なくとも２つのフォトレジストラインおよび２つの空間を備える、ピッチおよびＣＤが削減された二重パターンを形成するステップに続く。このピッチおよびＣＤが削減された二重パターンは次いで該基板層にエッチングされる。具体的な実施形態では、該空間はＸのＣＤを有しており、該第１の対のフォトレジストラインの各々はおよそ３ＸのＣＤを有している。該フォトレジストの再露光は次いで、およそＸのＣＤのラインおよびおよそＸのＣＤの空間による二重パターンを形成する。
[0012]該空間がＸのＣＤを有しており、かつ該第１の対のラインの各々がＸより大きく約３Ｘより小さいＣＤを有するさらに別の実施形態では、基板層は、底部反射防止コーティング（ＢＡＲＣ）および該ＢＡＲＣ上のフォトレジストによってカバーされている。該フォトレジストは、該基板層に対する第１の整列を有するレチクルによって露光されて、第１の対のフォトレジストラインを、これらの間に第１の空間を設けて形成する。該対の各ラインは、例えば、該空間の第２のＣＤの２〜３倍の第１のＣＤを有している。該方法は、該レチクルおよび該基板層間の該第１の整列を第２の整列にオフセットして、次いで該レチクルによって該フォトレジストを再露光して、第２の空間によって該第１の対のフォトレジストラインの一方を分岐させて、少なくとも２つのフォトレジストラインおよび２つの空間を備える二重パターンを形成するステップに続き、この場合該２つのフォトレジストラインの各々は、該空間の該第２のＣＤより小さな第３のＣＤを有している。該ＢＡＲＣは次いで重合プラズマエッチングプロセスによってエッチングされて、少なくとも２つのＢＡＲＣラインおよび２つの空間を形成し、この場合、該ＢＡＲＣラインおよび空間は、該第２のＣＤより小さいが該第３のＣＤより大きな第４のＣＤにほぼ等しい。該基板層は次いでエッチングされて、少なくとも２つのラインおよび２つの空間を備える二重パターンを形成し、この場合該ラインおよび空間のＣＤは該第４のＣＤにほぼ等しい。
[0013]本発明の実施形態は、添付の図面において、制限的ではなく例証として図示されている。
臨界寸法を削減するために部材をバイアスする従来の手段を図示している。 図臨界寸法を削減するために部材をバイアスする従来の手段を図示している。 臨界寸法を削減するために部材をバイアスする従来の手段を図示している。 本発明の具体的な実施形態に従った、基板層において二重パターンをエッチングする二重露光方法のフローチャートを図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、それぞれ図７Ａおよび８Ａに描かれている動作中のワークピースの平面図を図示している。 本発明の一実施形態に従った、それぞれ図７Ａおよび８Ａに描かれている動作中のワークピースの平面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、それぞれ図７Ａおよび８Ａに描かれている動作中のワークピースの平面図を図示している。 本発明の一実施形態に従った、それぞれ図７Ａおよび８Ａに描かれている動作中のワークピースの平面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。 本発明の一実施形態に従った、基板層において二重パターンをエッチングする二重露光方法の代表的動作中のワークピースの断面図を図示している。
[0019]二重露光方法が図面を参照して本明細書に説明されている。しかしながら、具体的な実施形態は、これらの具体的詳細なしで、あるいは他の公知の方法、材料および装置と組み合わせて実践可能である。以下の説明において、本発明に関する徹底した理解を提供するために、具体的な材料、寸法およびプロセスパラメータなどの多数の具体的詳細が説明されている。他の例では、公知の半導体プロセスおよび製造技術は、本発明を不必要に分かりにくくするのを回避するために、特に詳細には説明されていない。本明細書全体における「実施形態」の言及は、実施形態と関連して説明された具体的な特徴部、構造、材料または特性が本発明の少なくとも１つの実施形態に含まれていることを意味している。したがって、本明細書を通して種々の場所で「実施形態において」という文言が現れることは、本発明の同一実施形態を必ずしも参照しておらず、このような参照は「少なくとも１つ」を意味している。さらに、具体的な特徴部、構造、材料または特性は１つ以上の実施形態で適切に組み合わせられてもよい。
[0020]本書で使用されている用語「上方」、「下方」、「間」および「上」は、一方の層のもう一方の層に対する相対的位置を表している。したがって、例えば、一方の層の上方または下方に堆積または配置されたもう一方の層は、他の層と直接接触してもよく、あるいは１つ以上の介在層を有してもよい。さらに、層間に堆積または配置された１つの層は、他の層と直接接触してもよく、あるいは１つ以上の介在層を有してもよい。対照的に、第２の層「上」の第１の層はこの第２の層と接触している。加えて、一方の層のもう一方の層に対する相対的位置は、基板の絶対的配向を考慮することなく、動作が開始基板に対して膜を堆積、修正および除去すると仮定して提供される。
[0021]図２は、シングルレチクルを使用して、フォトレジスト層と、炭素質マスク層などの任意の数の中間層とにおいて二重パターンを形成してから、このパターンを基板層に転送する二重露光方法２００のフローチャートを図示している。図３〜図１１は、具体的な二重露光実施形態の断面図を図示しており、ここで、ＸのＣＤの空間およびおよそ３ＸのＣＤのフォトレジストラインを形成するレチクルの各露光は、削減されたピッチおよびラインＣＤによって二重パターンにインタレースされる。
[0022]図２を参照すると、炭素質マスク層はまず動作２１０で堆積されてから、フォトレジスト層、および誘電反射防止コーティング（ＤＡＲＣ）や底部反射防止コーティング（ＢＡＲＣ）などの任意の中間層が動作２１５において炭素質マスク層上に堆積される。多層マスクを形成した後、この多層マスクはパターニングされる。レチクルはまず、動作２２５において基板層に整列される。この第１の整列によって、フォトレジストは動作２３０において第１回目の露光をされ、第１の対のフォトレジストラインを、これらの間に空間を設けて形成する。描かれている実施形態では、空間は、この対のラインの各々のＣＤよりもＣＤが小さい。露光動作２３０に続いて、整列オフセットがリソグラフィ機器に入力されて、動作２３５において、基板層とレチクル間の整列を公知の量だけオフセットする。整列オフセットの入力に続いて、フォトレジストは動作２４０で２回目の露光がされて、第１の露光によってフォトレジストにプリントされたフォトレジストラインの少なくとも１つを空間によって分岐させる。２度目に露光されたフォトレジストは次いで、動作２４５において現像される。フォトレジスト層に形成された二重パターンによって、炭素質マスク層ならびに任意の他の非感光性中間層が次いで、動作２５０においてパターニングされる。方法２００を実質的に完了させると、基板層は動作２５５においてエッチングされて、ピッチおよびＣＤが削減された二重パターンを有する。二重パターニング方法２００のさらなる図示として、特定の実施形態が、残りの図面を参照してより詳細に後述されている。
[0023]図３を参照すると、基板層３０５は概して、部材が最終的に所望され、かつサポート基板３０１に提供される層を備えている。一実施形態では、サポート基板３０１は、シリコン、ゲルマニウム、または公知のIII−V族化合物の半導体材料などの半導体ウェーハであるが、これらに制限されない。別の実施形態では、サポート基板３０１は、ディスプレイ用の薄膜トランジスタの製造で使用されるようなガラスである。さらに別の実施形態では、サポート基板３０１は、石英、サファイア、または他の絶縁性材料である。基板層３０５は、マスク層が、リソグラフィック的に画成されたパターンを基板層３０５に転送するために採用されている一時層である点で、マスク層とは区別される。
[0024]基板層３０５はそれ自体、製作されたデバイスの永久部材とはならない犠牲構造を形成することもあるが、具体的な実施形態では、基板層３０５にエッチングされた部材は永久的である。例示的実施形態では、基板層３０５は、ドープ多結晶シリコンや、アルミニウム、タンタル、チタン、タングステン、コバルト、ニッケルおよびこれらの窒化物のような一般的に用いられる金属などのトランジスタ電極用の導体である。具体的な実施形態について、基板層３０５は、３００℃〜４５０℃のプロセスで７５ｎｍ〜１２０ｎｍの厚さに形成されたドープ多結晶シリコンである。５００℃未満の低温成長プロセスは、線縁粗さ（ＬＥＲ）に影響する粒子サイズが削減可能であるため、好都合である。
[0025]代替実施形態では、基板層３０５は、窒化層、二酸化シリコン層、あるいは炭素ドープ酸化物などの一般的に公知の低ｋ材料（つまり、二酸化シリコンより低い誘電率を有する材料）の層などの誘電体である。さらに別の実施形態では、基板層３０５は、軽ドープシリコン、一般的に公知のゲルマニウムまたは他の公知の材料などの半導体を備えている。さらに別の実施形態では、基板層はさらに、当業界で一般的に公知であるように、誘電体および／または半導体および／または導電性材料の複数の層を備えてもよい。
[0026]描かれている実施形態では、図４の炭素質マスク層４２５が、多層マスクの第１の層として基板層３０５上に形成される。ここで使用されているように、「炭素質」は、５０原子％より高い炭素を有する材料のことである。炭素質マスク層４２５は感光性ではなく、被覆感光層のパターンを再生するために、エッチングによって画成されている。炭素質マスク層４２５は、基板層３０５に対して高い選択率で容易にエッチング可能であるため、好都合である。炭素質マスク層４２５はまた、エッチングされる場合に、リソグラフィック的に画成されたフォトレジストラインに対してＬＥＲを削減可能であるため、好都合である。炭素質マスク層４２５はまた、例えば酸化剤および／または還元剤を備えるプラズマによって感光層を除去するために使用されるのと同じ方法で好都合に除去してもよい。追加のマスク除去動作が必要とされないため、伝統的なハードマスクプロセスに対するプロセスの複雑さは削減される。
[0027]具体的な実施形態では、炭素質マスク層４２５はＣＶＤ炭素である。ＣＶＤ炭素は、熱プロセスまたはプラズマプロセス（ＰＥＣＶＤ）であってもよい化学気相堆積（ＣＶＤ）によって形成された炭素を備える。概して、ＣＶＤ炭素材料は、熱分解性、黒鉛状またはダイアモンド状炭素に典型的な膜特性のハイブリッドである膜特性を付与する、ｓｐ１、ｓｐ２およびｓｐ３結合状態の炭素を備えている。ＣＶＤ炭素材料は種々の比率で複数の結合状態を含有してもよいため、長距離秩序が欠落しており、そのため「アモルファス炭素」と一般的に称される。アモルファス炭素材料は、Ａｄｖａｎｃｅｄ Ｐａｔｔｅｒｎｉｎｇ Ｆｉｌｍ（商標）（ＡＰＦ）という商標名で、アメリカ、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている。
[0028]炭素質マスク層４２５は、基板層３０５をパターニングするために使用されたプロセスに対する材料の抵抗と、（アスペクト比を制限する）炭素質材料の構造的一体性とに応じた厚さで形成される。一実施形態では、ＣＶＤ炭素材料は、アスペクト比５：１の部材寸法よりおよそ５倍大きい厚さに堆積される。さらなる実施形態では、ＣＶＤ炭素層の厚さ対部材寸法の比は１：１〜５：１である。このような広範な比率は適切な構造的一体性を提供するため、パターニング済み部材は後続の処理中に崩壊しない。部材寸法が３２ｎｍ〜４７ｎｍ（４５ｎｍ技術ノード）である上記実施形態では、ＣＶＤ炭素層の厚さはおよそ５０ｎｍ〜およそ１００ｎｍである。
[0029]図２の二重露光方法２００は、図４および図５に描かれているような任意の中間反射防止コーティング（ＡＲＣ）層およびフォトレジストの堆積によって進行する。具体的な実施形態では、誘電ＡＲＣ（ＤＲＡＣ）層４３０がまず炭素質マスク層４２５上に堆積される。ＤＡＲＣ層４３０は、炭素質マスク層４２５と被覆層間の接着を改良する。ＤＡＲＣ層４３０はまた、被覆層と炭素質マスク層４２５間のエッチングストップとして作用してもよい。一定の実施形態では、ＤＡＲＣ層４３０は、ＤＡＲＣ材料組成の光学的特性およびフォトリソグラフィに採用される波長に応じた厚さを有する、窒化シリコン、酸化シリコンまたは酸窒化シリコン（ＳｉＯＮ）を含む無機材料である。通常、ＤＡＲＣ層４３０は１０ｎｍ〜３０ｎｍであり、具体的な実施形態では、およそ２０ｎｍのＳｉＯＮ ＤＡＲＣが採用されている。さらなる実施形態では、ＤＡＲＣ層４３０は、炭素質マスク層４２５としてのＣＶＤ炭素の堆積と関連してシングル堆積システムで実行されるレシピステップとして堆積される。具体的な実施形態では、ＤＡＲＣ層４３０は、多結晶シリコン基板層３０５における粒子成長を防止するために、２５０℃より高い、好ましくは３００℃より高いが５００℃未満の温度で、ＳｉＨ４前駆体を用いてＰＥＣＶＤによって堆積される。
[0030]図５に示されているように、ＢＡＲＣ層５３５は炭素質マスク層４２５の上方に（またはＤＡＲＣ層４３０上に）塗布される。ＢＡＲＣ層５３５は、通常はスピンオンされるポリイミド類およびポリスルホン類などの有機材料であるが、これらに制限されない。ＢＡＲＣ層５３５は、下地基板層３０５のエッチング中のエッチング抵抗を改良するために多層マスクの全厚を増大させるため、感光層のパターニング中の光の反射を削減し、またより厚いフォトレジストコーティングに有用である。概して、ＢＡＲＣ層５３５は、露光に使用される光を消滅させるのに十分な厚さを有しているはずであり、通常は１０ｎｍ〜９０ｎｍ以上に及ぶ。１９３ｎｍのリソグラフィの実施形態については、ＢＡＲＣ層５３５の厚さはおよそ８０ｎｍである。
[0031]次に、図６に示されているように、フォトレジスト層６４０が塗布される。概して、当業界で公知の任意のフォトレジスト構築が採用されてもよい。具体的な実施形態では、フォトレジスト層６４０が、６５ｎｍ世代リソグラフィに一般的な組成で形成される。フォトレジスト層６４０は、必要とされている下地膜に対する選択率に応じて、広範な厚さに形成されてもよい。フォトレジスト層６４０の厚さは、最小サイズの部材が引き続き現像される場合に存在する機械的ストレスを削減するために、好都合に最小化される。３２ｎｍ〜４７ｎｍの最小幅寸法を有するフォトレジスト部材を生み出すように設計された具体的な実施形態では、フォトレジスト層６４０は、ＢＡＲＣ層５３５の２倍未満、例えば１００ｎｍ〜１５０ｎｍの厚さに形成される。
[0032]二重露光方法２００は次いで、フォトレジスト層６４０の第１の整列およびリソグラフィック露光によって、それぞれ動作２２５および２３０に進む。整列動作２２５は、基板層３０５または基板３０１における部材にレチクル６４１を整列させる任意の従来の手段によって実施されてもよい。例えば、ステップまたはスキャンされる個別フィールドのグローバル整列ならびにローカル整列が、当業界で公知であるように実行されてもよい。第１の整列動作２２５の後、フォトレジスト層６４０は次いで、１９３ｎｍ波長を用いるなどの従来のリソグラフィプロセスによって動作２３０において１回目のパターニングがなされ、フォトレジストラインおよび空間の第１のパターンを画成する。
[0033]露光動作２３０は、少なくとも第１の対のフォトレジストラインを、この間に空間を設けてプリントする。フォトレジストラインのプリント幅は空間のプリント幅より大きい。図７Ａに描かれている具体的な実施形態では、フォトレジストラインＬ１のプリント幅は、空間のプリント幅Ｓ（Ｘ）よりおよそ３倍（３Ｘ）大きい。より大きなラインサイズで、空間Ｓのプリント幅は、所与のリソグラフィツールによって可能な絶対的最小サイズにされてもよい。したがって、空間のＣＤは、フォトレジストラインＬ１のプリント幅の増大によって削減される。例えば、具体的な実施形態では、６５ｎｍのハーフピッチを提供可能な６５ｎｍ世代リソグラフィツールが、約３２ｎｍ〜約４７ｎｍで空間Ｓのｘ次元をプリントするようにされ、フォトレジストラインＬ１の幅は約９６ｎｍ〜約１４０ｎｍに緩和されている。
[0034]次に、二重露光方法２００は、実施された第１の整列に対する整列オフセットの追加によって、動作２２５に進む。概して、整列オフセットは、当業界で公知の任意の方法で、リソグラフィ機器に入力または提供されてもよい。例えば、整列オフセットは、レチクル、光学経路または基板ホルダー（つまり、ステージ）のうちの少なくとも１つが第１の露光動作２３０に対する位置的オフセットを有するように、スキャナーコントローラーに入力されてもよい。図８Ａに描かれているように、レチクル６４１は、空間Ｓの幅のおよそ２倍の量、つまり２Ｘだけ、図７Ａに描かれている位置からオフセットされる。２Ｘオフセットの追加は、第１の露光動作２３０によってプリントされたフォトレジストラインＬ１に、レチクル６４１の開口を重ね合わせる。
[0035]図７Ａに描かれているオフセットによって、動作２４０時に実行された第２の露光は、ピッチおよびＣＤが削減された二重パターンを形成するために、フォトレジスト層６４０を再露光する。２ｘの具体的なオフセットは、第１のフォトレジストラインＬ１を、２ｘの結合幅を有する２つのフォトレジストラインＬ１およびＬ２に分岐させる。完全整列を想定すると、３ｘの幅を具備する第１のフォトレジストラインＬ１は２つのフォトレジストラインＬ１およびＬ２に分岐されて、各々はＸの幅を有しており、１：１のライン：空間ピッチ比を提供する。したがって、空間Ｓの幅が６５ｎｍ世代リソグラフィツールによって３２ｎｍ〜４７ｎｍにプリントされる具体的な具現化について、二重露光方法は、３２ｎｍ〜４７ｎｍのハーフピッチの二重パターンをプリントする。
[0036]このように、緩和されたピッチ要件で操作されたリソグラフィツールによって可能なＣＤの削減は、精密整列を実行して、従来のシングル露光方法によって可能なハーフピッチ未満で二重露光パターンを生成するリソグラフィツールの性能を組み込む方法と組み合わせて利用されてもよい。したがって、このようなプロセスは任意の具体的な世代のリソグラフィ機器の寿命を好都合に延長することもある。例えば、４５ｎｍ世代機器の３〜４倍未満のコストがかかる６５ｎｍ世代リソグラフィ機器が、匹敵するハーフピッチの部材を生成するためのフォトレジスト二重露光方法と併せて採用されてもよい。
[0037]概して、グローバル（例えば、ウェーハレベル）および／またはローカル（例えば、フィールドレベル）整列は、リソグラフィ機器構成に応じた整列オフセットの追加の前および／または後に実施されてもよい。同様に、第１の露光動作２３０および第２の露光動作２４０は、各フィールドの２回のスキャンとして連続して実施されてもよく、この１対のスキャンは次いで、基板３０１全体の各フィールドにわたってペアワイズで実施される。代替的に、第１の露光が基板３０１全体に実施されてから、第２の露光が基板３０１の全フィールドに実施されてもよい。好ましい具現化では、シングルグローバル整列プロセスが動作２２５で採用されてから、シングルローカル整列プロセスがフィールドごとに実行されて、第１および第２の露光動作２３０および２４０が続く。したがって、両露光動作に対する１つのローカル整列によって、整列オフセットは、動作２３５でオリジナル整列値に付加される。代替的に、第１のスキャンは、第１の露光動作２３０時に、実質的に基板３０１全体に実施されてもよく、次いで整列オフセットは動作２３５で付加されて、続いて第２の露光動作２４０時に、第２のスキャンが実質的に基板３０１全体に実施される。このような具現化では、第１のローカル整列は第１のスキャンの一部としてフィールドごとに実施され、次いで第２のローカル整列が第２のスキャンの一部としてフィールドごとに実施され、整列オフセットは第２のローカル整列後に入力される。
[0038]動作２３５で付加された整列オフセットは図７Ｂおよび図８Ｂでさらに描かれており、これらは、ａ−ａ’線で表されているように、それぞれ図７Ａおよび図８Ａの断面図の平面図である。図７Ｂの平面図から分かるように、描かれている具体的な実施形態では、整列オフセットは一次元、例えばｘ方向である。ボックスインボックス整列構造は、内側ボックス７４６が動作２２５で整列されて、外側ボックス７４５の内縁から距離２ｘで外側ボックス７４５内の中心に置かれることを描いている。図８Ｂに描かれているように、およそ２ｘに等しい整列オフセットは、外側ボックス７４５の外縁に一致させて内側ボックス８４６の外縁を配置する。図８Ａおよび図８Ｂに描かれているような一次元整列オフセットを組み込む実施形態は好都合なことに一次元のピッチ削減を提供するが、ｙ方向の部材のレイアウトは、シングル露光プロセスのレイアウトからはそれほど修正されていない。したがって、一実施形態では、ゲート長寸法におけるピッチの削減は、二重露光パターンによってゲート幅寸法を複雑にすることなく、多結晶シリコンゲート電極に提供されてもよい。他の実施形態では、しかしながら、整列オフセットは、従来のマンハッタンレイアウト（直交ライン）によってレチクルのｘ次元および直交ｙ次元の両方において同様に提供されてもよい。
[0039]本明細書に開示されている二重露光方法によって達成されたピッチ削減は、実質的にフィールド全体またはこの一部のみに適用されてもよい。一実施形態では、図７Ｃおよび図８Ｃにさらに示されているように、レチクルレイアウトが、本明細書に説明されている二重露光方法を考慮して具現化されて、最小アーチファクトおよび正確な次元性を与える。図７Ｃに描かれているように、部材はレチクルにおいて設計され、ｘおよびｙ次元の長さ間のラインＣＤの差分によって、ライントレース７５０などの部材を第１の露光動作２３０時にプリントする。第２の露光の第２の整列は次いでオフセットの寸法で部材をトリミングして、適切な次元性の最終部材を提供する。ライントレース７５０は、例えば、ｙ次元の第１の幅Ｗ１およびｘ次元の第２の幅Ｗ２を含んでいる。Ｗ１がＷ２より小さいサイズでプリントされる場合、ｘ次元の整列オフセットはフィールドの一部において動作２４０でピッチ削減をもたらし、幅Ｗ２をＷ１にほぼ等しくなるようにトリミングする。これは、ｘ次元およびｙ次元両方のほぼ均一な幅を具備するライントレース８５０を提供可能である。したがって、ラインおよび空間のＣＤをコントロールすることによって、レイアウトは、フィールドの一部分においてのみピッチ削減（ラインスプリット）をもたらすように二重露光に対して設計されてもよく、一方で、フィールドの他の部分ではＣＤ削減（フォトレジストライントリミング）のみをもたらす。
[0040]別の実施形態では、フィールドの一部のみが第２の露光動作２４０時に露光される。このような実施形態では、レチクルの一部が、動作２３０におけるフォトレジスト層６４０の第１の露光の後、および動作２４０におけるフォトレジスト層６４０の再露光の前にブレードオフされる。別の実施形態では、再露光動作２４０時にスキャンされたフィールドの部分は、露光動作２３０時にスキャンされたフィールドの部分より小さくなるように制限される。
[0041]さらにまた、描かれている実施形態は、フォトレジスト層６４０におけるシングルレチクル６４１の二重画像を提供するが、第１の露光動作２３０は第１のレチクル６４１を採用してもよいのに対して、第２の露光動作２４０は第２のレチクル（図示せず）を採用してもよい点が認識されるべきである。シングルレチクルによる具現化は、第１の露光動作２３０について実行された整列は第２の露光動作２４０で利用されてもよいため、整列要件を好都合に削減してもよい。しかしながら、二重イメージングはレイアウトを複雑にすることもある。第１のレチクルを露光してから、この第１のレチクルとは異なる第２のレチクルを露光する具現化はより大きな柔軟性を、例えば、ピッチ削減されるフィールドの部分の選択において可能にする。しかしながら、個別のレチクル取り扱いは、第１の露光動作２３０の前に実施されるのとは異なる、第２の露光動作２４０の前の整列プロセスを必要とすることがある。複数の整列が、シングルレチクルのデュアル露光実施形態で回避可能なオーバーレイペナルティを招くことが当業者によって認識される。
[0042]方法２００に戻ると、２回目の露光がなされたフォトレジスト層６４０は、任意の従来の現像プロセスによって、図９に描かれているように動作２４５で現像される。現像に続いて、炭素質マスク層４２５は次いで、図１０に描かれているように、ＢＡＲＣ層５３５およびＤＡＲＣ層４３０などの任意の中間層に伴ってエッチングプロセスで画成される。１：１のピッチ比が第１および第２の露光動作で達成される実施形態について、炭素質マスク層４２５、ＤＡＲＣ層４３０およびＢＡＲＣ層５３５のパターンエッチングは、リソグラフィック動作によって達成された線と空間のピッチ比を維持するために、異方性エッチングプロセスによって実行される。特定の実施形態では、炭素質マスク層４２５がＣＶＤ炭素膜から構成される場合、異方性プラズマエッチングは、酸素（Ｏ２）およびＮ２などのガスと、他の窒素酸化物およびＣＨ４を採用する。これらのエッチング化学物質は良好なパターン精度を提供し、また、フォトレジスト層をマスクする場合よりも小さいＬＥＲのＣＶＤ炭素において側壁を生成することが分かっている。ＢＡＲＣ層５３５がフォトレジスト層６４０の少なくとも半分の厚さであり（例えば、ＢＡＲＣ層５３５はおよそ７５ｎｍでありフォトレジスト層６４０はおよそ１４０ｎｍであり）、かつ炭素質マスク層４２５はＢＡＲＣ層５３５の少なくとも半分の厚さである（例えば、ＣＶＤ炭素層はおよそ５０ｎｍである）例示的実施形態において、炭素質マスク層４２５のエッチングは、フォトレジスト層６４０の実質的すべてを除去する。さらなる実施形態では、ＤＡＲＣ層４３０およびＢＡＲＣ層５３５に対する従来のエッチングプロセスがＣＶＤ炭素エッチングと結合されて、ピッチおよびＣＤが削減された二重パターンを基板層３０５上に提供する。従来の異方性エッチングプロセスは次いで、図１１に示されているように、基板層３０５においてピッチおよびＣＤが削減された二重パターンを形成するために採用されてもよい。
[0043]１：１のピッチ比が第１および第２の露光動作によって達成されない代替実施形態では、炭素質マスク層４２５、ＤＡＲＣ層４３０またはＢＡＲＣ層５３５のうちのいずれかのパターンエッチングは、リソグラフィック動作によって達成された線および空間のピッチ比を修正するのに十分な負または正のエッチングバイアスを有するエッチングプロセスによって実行されてもよい。一部の例示的実施形態では、第１の露光動作２３０時にプリントされたフォトレジストラインのＣＤは空間のＣＤの少なくとも３倍ではなく、空間のＣＤの約１．５〜２．５倍である。図１２に描かれているように、ラインＬ１は空間Ｓ１の幅のおよそ２倍である。そして、およそ１．２５Ｘの整列オフセットは、図１３および図１４に描かれている二重露光パターンをもたらし、この場合、空間Ｓ１およびＳ２のＣＤはラインＬ１およびＬ２のＣＤより大きい。このような実施形態は、最小整列オフセットが最小のプリント可能空間の倍数未満の場合に可能である。実施形態では、重合エッチングプロセスは、ＢＡＲＣ層５３５をパターニングして、炭素質層のラインＣＤを増大させ、および／または炭素質層における空間のＣＤを削減する（つまり、ＣＤ収縮）ために採用されてもよい。
[0044]一実施形態では、ＢＡＲＣエッチングプロセス条件は、フォトレジスト層６４０の側壁上にポリマー１５７５を堆積して、リソグラフィック的に画成された空間Ｓ２ｌｉｔｈｏを所望のＣＤ、Ｓ２、ｅｔｃｈに収縮させるように選択される。ΔＳ２、ｌｉｔｈｏ−Ｓ２、ｅｔｃｈはエッチングバイアスと称され、したがって、空間Ｓ２、ｅｔｃｈのＣＤはＳ２、ｌｉｔｈｏより小さい場合に負数である。具体的な実施形態では、ＢＡＲＣ層５３５は比較的薄く、通常１０００Å未満であるため、高重合化プロセス条件が、ＢＡＲＣエッチング時のかなりのエッチングバイアスを達成するために利用される。同じ理由で、比較的多量の側壁ポリマーが、引き続きエッチングされる下地層に相当量の側壁のテーパをもたらすことなく、ＢＡＲＣエッチング時に堆積されてもよい。加えて、ＢＡＲＣエッチング中、アスペクト比は依然として比較的低く、エッチングストップなどのプロセス関連事項を軽減する。実施形態では、図２のＢＡＲＣエッチング動作２５０で採用されたプラズマエッチングプロセスは、ＣＦ２種、およびＣＦ４などの非重合プロセスガスを生成可能な、ＣＨＦ３などの重合プロセスガスを備えている。５ｓｃｃｍ〜５０ｓｃｃｍの流量でＣＨＦ３を採用する例示的具現化において、ＣＦ４は、０．３：１〜１．５：１のＣＦ４：ＣＨＦ３比を提供するのに十分な流量でエッチングチャンバに導入される。ＢＡＲＣエッチングは付加的にキャリアガスを含んでもよく、これはさらに、側壁ポリマー形成において役割を果たしてもよい。実施形態では、キャリアガスは、０．３〜１．０の重合プロセスガスに対する流量を有する窒素（Ｎ２）である。実施形態では、ＢＡＲＣエッチング動作２５０は、エッチングバイアスの大きさを増大させるために低いプロセス圧力で実施される。実施形態では、プロセス圧力は２５ミリトール（ｍＴ）未満である。具体的な実施形態では、圧力はおよそ１０ｍＴである。実施形態では、高周波数ソースが、直径およそ３００ｎｍの電極を有するエッチングチャンバ（例えば、３００ｎｍの半導体ウェーハに適合されたエッチングツール）に正規化された２００〜４００ワット（Ｗ）の電力を送出する。さらなる実施形態では、２〜６０ＭＨｚの周波数で動作する低周波数バイアス電力は１００Ｗ〜４００Ｗの追加電力をプラズマに提供する。重合ＢＡＲＣエッチングからのＣＤ収縮の実質的にすべてを保持するために、図１５の炭素質マスク層４２５は、アルカン、アルケンまたはアルキンを備える一般的に公知のアモルファス炭素エッチングプロセスによってエッチングされる。このような実施形態では、エッチャントは、Ｃ２Ｈ６などの少なくとも２つの炭素を有する炭化水素を含んでいる。特定の実施形態では、炭素質マスク層４２５がＣＶＤ炭素膜から構成される場合、異方性プラズマエッチングは、酸素（Ｏ２）およびＮ２などのガスと、他の窒素酸化物およびＣＨ４を用いる。
[0045]エッチングバイアスが具現化されると、上記のＢＡＲＣ層エッチングまたは代替手段のいずれかによって、ピッチおよびＣＤが削減された二重パターンが次いで、図１６に描かれているように、基板層３０５にエッチングされる。このような実施形態では、図２の動作２５０で提供されたエッチングバイアスは、本明細書に説明されている二重露光方法を実行する６５ｎｍ世代リソグラフィから、３２ｎｍ〜４７ｎｍのハーフピッチによるおよそ１：１のライン：空間比で二重パターンを提供する。したがって、二重露光方法は、最小処理オーバーヘッドによってハーフピッチおよび臨界寸法を削減した高精度パターンの形成を容易にする。
[0046]本発明の実施形態では、動作２２５、２３０、２３５および２４０で採用されたリソグラフィックイメージング機器は、基板整列に対するレチクル、ならびに他のプロセスパラメータをコントロールするようにコンピュータコントロールされている。コンピュータコントローラーは、種々のサブプロセッサおよびサブコントローラーをコントロールするための工業設定で使用可能な任意の形態の汎用データ処理システムのうちの１つであってもよい。概して、コンピュータコントローラーは、特に共通のコンポーネントのうち、メモリおよび入力／出力（Ｉ／Ｏ）回路と連通した中央演算処理装置（ＣＰＵ）を含んでいる。ＣＰＵによって実行されるソフトウェアコマンドによって、システムは、フォトレジストの下に基板を提供するステップと、フォトレジストを露光して、第１の対のラインを、これらの間に第１の空間を設けて形成するステップであって、この第１の対のラインが基板層に対する第１の整列を有するステップと、第２の整列を有するように第１の整列をオフセットして、フォトレジストを再露光して、第１の対のフォトレジストラインのうちの少なくとも１つを第２の空間によって分岐させて、少なくとも２つのフォトレジストラインおよび２つの空間を備える、ピッチおよびＣＤが削減された二重パターンを形成するステップとを備える方法を実行する。
[0047]本発明の一部はまた、命令を記憶しているコンピュータ読み取り可能な媒体を含んでもよいコンピュータプログラム製品として提供されてもよく、これは、コンピュータ（または他の電子デバイス）によって実行される場合に、ハードウェアシステムに、フォトレジストの下に基板層を提供するステップと、フォトレジストを露光して、第１の対のラインをこれらの間に第１の空間を設けて形成するステップであって、第１の対のラインは基板層に対する第１の整列を有するステップと、第２の整列を有するように第１の整列をオフセットし、フォトレジストを再露光し、第１の対のフォトレジストラインのうちの少なくとも１つを第２の空間によって分岐して、少なくとも２つのフォトレジストラインおよび２つの空間を備える、ピッチおよびＣＤが削減された二重パターンを形成するステップと、を備える方法を実行させる。コンピュータ読み取り可能な媒体は、フロッピーディスケット、光学ディスク、ＣＤ−ＲＯＭ（コンパクトディスクリードオンリーメモリ）および光磁気ディスク、ＲＯＭ（リードオンリーメモリ）、ＲＡＭ（ランダムアクセスメモリ）、ＥＰＲＯＭ（消去可能なプログラマブルリードオンリーメモリ）、ＥＥＰＲＯＭ（電気的消去可能なプログラマブルリードオンリーメモリ）、磁気または光学カード、フラッシュメモリ、あるいは、電子命令の記憶に適した他の一般的に公知のタイプのコンピュータ読み取り可能な媒体を含んでもよいが、これらに制限されない。さらに、本発明はまたコンピュータプログラム製品としてダウンロード可能であり、この場合プログラムはリモートコンピュータから要求中のコンピュータに有線で転送されてもよい。
[0048]本発明は、構造的特徴部および／または方法的作用に固有の言語で説明されてきたが、添付の請求項に画成されている発明は、説明されている特定の特徴や態様に必ずしも制限されないことが理解されるべきである。開示されている特定の特徴部および作用は、本発明を制限するのではなく図示するという試みにおいて、請求された本発明の特に優れた具現化として理解されるべきである。
１０２…半導体スタック、１０４…フォトレジスト層、１０６…レチクル、１０８…フォトレジスト層、１１０…フォトレジスト層、３０１…サポート基板、３０５…基板層、４２５…炭素質マスク層、４３０…ＤＡＲＣ層、５３５…ＢＡＲＣ層、６４０…フォトレジスト層、６４１…レチクル、７４５…外側ボックス、７４６…内側ボックス、７５０…ライントレース

Claims (4)

  1. ＣＶＤ炭素層の下に基板層を提供するステップであって、前記ＣＶＤ炭素層が底部反射防止コーティング（ＢＡＲＣ）層および前記ＢＡＲＣ層上のフォトレジスト層によってカバーされる前記ステップと、
    前記基板層に対する第１の整列を有するレチクルによって前記フォトレジスト層を露光して、第１の対のフォトレジストラインを、これらの間に第１の空間を設けて形成するステップであって、各ラインが、前記空間の第２のＣＤの３倍未満の第１のＣＤを具備する前記ステップと、
    前記レチクルと前記基板層間の前記第１の整列を、第２の整列にオフセットするステップと、
    前記フォトレジスト層を前記レチクルによって再露光し、前記第１の対のフォトレジストラインのそれぞれを第２の空間によって分岐させて、少なくとも２つのフォトレジストラインおよび２つの空間を備える二重パターンを形成するステップであって、該２つのフォトレジストラインのそれぞれが、前記空間の前記第２のＣＤより小さい第３のＣＤを有する前記ステップと、
    重合プラズマエッチングプロセスによって前記ＢＡＲＣ層をエッチングして少なくとも２つのＢＡＲＣラインおよび２つの空間を形成するステップであって、前記ＢＡＲＣラインおよび空間が、前記第２のＣＤより小さいが前記第３のＣＤより大きい第４のＣＤにほぼ等しいステップと、
    前記ＣＶＤ炭素層をエッチングして、少なくとも２つのＣＶＤ炭素ラインおよび２つの空間を備える二重パターンを形成するステップと、
    前記基板層をエッチングして、少なくとも２つのラインおよび２つの空間を備える二重パターンを形成するステップであって、前記ラインおよび空間のＣＤが前記第４のＣＤにほぼ等しい前記ステップと、
    を備える二重露光パターニング方法。
  2. 前記ＢＡＲＣ層が前記フォトレジスト層の少なくとも半分の厚さであり、前記ＣＶＤ炭素層が前記ＢＡＲＣ層の少なくとも半分の厚さであり、前記ＣＶＤ炭素層のエッチングが前記フォトレジストの実質的にすべてを除去する、請求項１に記載の方法。
  3. 前記ＣＶＤ炭素層と前記ＢＡＲＣ層間に誘電反射防止コーティング（ＤＡＲＣ）層があり、前記ＤＡＲＣ層の厚さが１０ｎｍ〜３０ｎｍであり、前記ＢＡＲＣ層の厚さが５０ｎｍ〜１００ｎｍであり、前記フォトレジスト層の厚さが１１０ｎｍ〜１５０ｎｍであり、前記ＣＶＤ炭素層の厚さが３０ｎｍ〜７５ｎｍである、請求項１に記載の方法。
  4. 前記基板層が多結晶シリコンである、請求項１に記載の方法。
JP2013147646A 2008-06-16 2013-07-16 炭素質ハードマスクによる二重露光パターニング Expired - Fee Related JP5690882B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US6196108P 2008-06-16 2008-06-16
US61/061,961 2008-06-16
US12/339,836 2008-12-19
US12/339,836 US8293460B2 (en) 2008-06-16 2008-12-19 Double exposure patterning with carbonaceous hardmask

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009143126A Division JP5798286B2 (ja) 2008-06-16 2009-06-16 炭素質ハードマスクによる二重露光パターニング

Publications (2)

Publication Number Publication Date
JP2013243384A JP2013243384A (ja) 2013-12-05
JP5690882B2 true JP5690882B2 (ja) 2015-03-25

Family

ID=41415118

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009143126A Expired - Fee Related JP5798286B2 (ja) 2008-06-16 2009-06-16 炭素質ハードマスクによる二重露光パターニング
JP2013147646A Expired - Fee Related JP5690882B2 (ja) 2008-06-16 2013-07-16 炭素質ハードマスクによる二重露光パターニング

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009143126A Expired - Fee Related JP5798286B2 (ja) 2008-06-16 2009-06-16 炭素質ハードマスクによる二重露光パターニング

Country Status (4)

Country Link
US (1) US8293460B2 (ja)
JP (2) JP5798286B2 (ja)
KR (1) KR101391863B1 (ja)
TW (1) TWI406105B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102135728B (zh) * 2011-02-23 2012-07-25 大连理工大学 基于一维软模板纳米压印制作三维纳米网格结构的方法
US8735283B2 (en) 2011-06-23 2014-05-27 International Business Machines Corporation Method for forming small dimension openings in the organic masking layer of tri-layer lithography
CN103187247B (zh) * 2011-12-31 2015-11-25 中国科学院微电子研究所 一种混合线条的制造方法
WO2014029603A1 (en) 2012-08-20 2014-02-27 Asml Netherlands B.V. Method of preparing a pattern, method of forming a mask set, device manufacturing method and computer program
TWI460534B (zh) * 2013-06-25 2014-11-11 Rexchip Electronics Corp Double exposure mask structure and exposure development method
US9012330B2 (en) * 2013-08-22 2015-04-21 Nanya Technology Corp. Method for semiconductor cross pitch doubled patterning process
WO2015035088A1 (en) * 2013-09-05 2015-03-12 Applied Materials, Inc Methods and apparatus for forming a resist array using chemical mechanical planarization
JP6207412B2 (ja) * 2014-01-28 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102366801B1 (ko) * 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US9829790B2 (en) * 2015-06-08 2017-11-28 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process
US10359699B2 (en) * 2017-08-24 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US20230317452A1 (en) * 2022-03-31 2023-10-05 Nanya Technology Corporation Hard mask structure
CN114879454A (zh) * 2022-06-07 2022-08-09 致真存储(北京)科技有限公司 一种晶圆曝光方法
US12306540B2 (en) * 2022-12-13 2025-05-20 Google Llc Two-dimensional (2D) patterns using multiple exposures of one-dimensional (1D) photolithography masks or holographic interference lithography
CN115903401B (zh) * 2022-12-22 2024-03-12 上海铭锟半导体有限公司 基于刻蚀与双重光刻的超分辨率图案实现方法及装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739898A (en) * 1993-02-03 1998-04-14 Nikon Corporation Exposure method and apparatus
US6528238B1 (en) * 2000-09-22 2003-03-04 David Seniuk Methods for making patterns in radiation sensitive polymers
US20020182549A1 (en) * 2001-05-31 2002-12-05 Ya-Hui Chang Alternate exposure method for improving photolithography resolution
US6660456B2 (en) 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips
US6777143B2 (en) 2002-01-28 2004-08-17 Taiwan Semiconductor Manufacturing Company Multiple mask step and scan aligner
JP2004029461A (ja) * 2002-06-26 2004-01-29 Toshiba Corp フォトマスク、露光方法及び半導体装置の製造方法
JP2005093720A (ja) * 2003-09-17 2005-04-07 Sony Corp 露光装置及び露光方法
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
US7256873B2 (en) * 2004-01-28 2007-08-14 Asml Netherlands B.V. Enhanced lithographic resolution through double exposure
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP4722550B2 (ja) * 2004-06-16 2011-07-13 東京エレクトロン株式会社 半導体装置の製造方法
US20050287483A1 (en) 2004-06-23 2005-12-29 International Business Machines Corporation Contact hole printing method and apparatus with single mask, multiple exposures, and optimized pupil filtering
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
JP4913336B2 (ja) 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7981595B2 (en) * 2005-03-23 2011-07-19 Asml Netherlands B.V. Reduced pitch multiple exposure process
US7361588B2 (en) * 2005-04-04 2008-04-22 Advanced Micro Devices, Inc. Etch process for CD reduction of arc material
US7378289B1 (en) * 2005-04-05 2008-05-27 Integrated Device Technology, Inc. Method for forming photomask having test patterns in blading areas
KR100674967B1 (ko) 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US20060292876A1 (en) * 2005-06-21 2006-12-28 Tokyo Electron Limited Plasma etching method and apparatus, control program and computer-readable storage medium
US20070018286A1 (en) * 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
KR100687883B1 (ko) 2005-09-03 2007-02-27 주식회사 하이닉스반도체 이중 노광용 포토마스크 및 이를 이용한 이중 노광 방법
US7824842B2 (en) * 2005-10-05 2010-11-02 Asml Netherlands B.V. Method of patterning a positive tone resist layer overlaying a lithographic substrate
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20080102192A (ko) 2006-02-16 2008-11-24 가부시키가이샤 니콘 노광 장치, 노광 방법 및 디바이스 제조 방법
US20070212649A1 (en) 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7687209B2 (en) * 2006-03-21 2010-03-30 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method with double exposure overlay control
JP2008004917A (ja) 2006-05-24 2008-01-10 Fujitsu Ltd パターン形成方法及び半導体装置の製造方法
KR100746619B1 (ko) 2006-06-28 2007-08-08 주식회사 하이닉스반도체 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
KR100876808B1 (ko) 2006-07-10 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100843948B1 (ko) 2006-07-10 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP2008098231A (ja) * 2006-10-06 2008-04-24 Tokyo Ohka Kogyo Co Ltd レジストパターン形成方法
US8298931B2 (en) * 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application

Also Published As

Publication number Publication date
KR20090130832A (ko) 2009-12-24
TW201011475A (en) 2010-03-16
TWI406105B (zh) 2013-08-21
KR101391863B1 (ko) 2014-05-07
JP5798286B2 (ja) 2015-10-21
US20090311635A1 (en) 2009-12-17
US8293460B2 (en) 2012-10-23
JP2010010676A (ja) 2010-01-14
JP2013243384A (ja) 2013-12-05

Similar Documents

Publication Publication Date Title
JP5690882B2 (ja) 炭素質ハードマスクによる二重露光パターニング
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
KR100479600B1 (ko) 콘택 형성 방법
US8309463B2 (en) Method for forming fine pattern in semiconductor device
KR100761857B1 (ko) 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
CN101299408B (zh) 形成半导体器件的精细图案的方法
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
US7105442B2 (en) Ashable layers for reducing critical dimensions of integrated circuit features
US7550384B2 (en) Semiconductor device and method for forming pattern in the same
KR20070035976A (ko) 포토마스크 제조용으로 적합한 카본 하드마스크를 통한크롬 층의 플라즈마 에칭 방법
JP2009135462A (ja) リソグラフィによるダブルパターンニング方法
JP2003051443A (ja) 半導体素子の微細パターン形成方法
US20150325441A1 (en) Semiconductor fabrication method
US8003540B2 (en) Method for manufacturing semiconductor device
KR100870264B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN101046626B (zh) 适于制造光掩模的蚀刻钼层方法
KR20090011933A (ko) 반도체 소자의 제조방법
US20020168838A1 (en) Method for performing lithographic process to a multi-layered photoresist layer
TW511151B (en) Dry development having bilayer resist
KR20090011970A (ko) 반도체 소자의 제조방법
Montgomery et al. Driving contact hole resolution to 45nm using novel process enhancement techniques
US20090269935A1 (en) Method of Forming Pattern of Semiconductor Device
KR20100074519A (ko) 반도체 소자의 제조 방법
KR20080009581A (ko) 반도체 장치의 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5690882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees