JP5696540B2 - AD converter, dial input device, and resistance-voltage conversion circuit - Google Patents
AD converter, dial input device, and resistance-voltage conversion circuit Download PDFInfo
- Publication number
- JP5696540B2 JP5696540B2 JP2011058177A JP2011058177A JP5696540B2 JP 5696540 B2 JP5696540 B2 JP 5696540B2 JP 2011058177 A JP2011058177 A JP 2011058177A JP 2011058177 A JP2011058177 A JP 2011058177A JP 5696540 B2 JP5696540 B2 JP 5696540B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integration
- integrated
- variable resistor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は、2重積分型ADコンバータを有するAD変換器、ダイヤル式入力装置、及び抵抗−電圧変換回路に関する。 The present invention relates to an AD converter having a double integration AD converter, a dial input device, and a resistance-voltage conversion circuit.
図3は一般的な2重積分型ADコンバータ10の構成を示した図である。2重積分型ADコンバータ10は、スイッチ11、積分器12、コンパレータ13及びLOGICブロック14を備える。スイッチ11は、LOGICブロック14からの指示にしたがい、入力される被第1積分電圧Vinと被第2積分電圧−Vrefとのうちの一方を選択的に出力する。積分器12は、オペアンプ12aと、抵抗12bと、コンデンサ12cとを有する。オペアンプ12aは、−端子に抵抗12bを介してスイッチ11からの出力が入力され、+端子が接地されている。オペアンプ12aは、抵抗12bの抵抗値Rとコンデンサ12cの容量Cとで定まる時定数にしたがって、−端子に入力された電圧と+端子に入力された電圧との差分を積分し、積分結果に応じた電圧を出力する。コンパレータ13は、積分器12の出力電圧が−端子に入力され、+端子が接地され、積分器12の出力電圧が接地電位と等しいときに信号を出力する。LOGICブロック14は、コンパレータ13の出力とクロックを入力する。LOGICブロック14は、入力したクロックをカウントし、カウント値(以下、適宜「積分時間」という)に基づいてスイッチ11を制御する。LOGICブロック14は、コンパレータ13からの信号を受信したときに、そのときのカウント値(積分時間)をデジタル値で出力する。
FIG. 3 is a diagram showing a configuration of a general double
図4を参照して2重積分型ADコンバータ10による積分動作を説明する。図4は2重積分型ADコンバータ10の積分器12の出力の時間変化を示す図である。この2重積分型ADコンバータ10ではAD変換動作を開始する際、まずLOGICブロック14は、スイッチ11を被第1積分電圧Vinが入力されるように切替え、この切替と同時に積分時間のカウントを開始する。スイッチ11が被第1積分電圧Vin側に切替えられると、積分器12は、カウント値(積分時間)が第1カウント値T0(以下、適宜「第1積分時間T0」という)となるまでの間、第1の積分(以下、「第1積分」という)を行う。第1積分中、積分器12の出力は図4に示すように一定の傾き−Vin/RCで低下する。カウント値(積分時間)が第1カウント値T0(第1積分時間T0)となると、LOGICブロック14はスイッチ11を被第2積分電圧−Vrefが入力されるように切替え、この切替と同時に新たに積分時間のカウントを開始する。また、この切替と同時に、積分器12による第2の積分(以下、「第2積分」という)が開始する。被第2積分電圧−Vrefは被第1積分電圧Vinとは極性が逆である。そのため、第2積分中、積分器12の出力は一定の傾きVref/RCで上昇する。積分器12の出力が0に戻ると、コンパレータ13は、LOGICブロック14に対して積分器12の出力が0に戻ったことを示す信号を出力する。LOGICブロック14は、この信号を受信したときに、そのときのカウント値T(以下、適宜「第2積分時間T」という)をADコンバータ10の出力としてデジタル値で出力する。被第2積分電圧−Vrefは一定であるため、第2積分時間Tは被第1積分電圧Vinに比例した値になる。
The integration operation by the double
上述の2重積分動作を数式で示すと数式1のようになる。数式1を解いて、第2積分時間Tについて整理すると、数式2のようになる。被第2積分電圧−Vref、カウント値T0は一定の値であるため、第2積分時間Tは被第1積分電圧Vinに比例した値になる。また、数式2から第2積分時間Tは抵抗R、容量Cに依存しないことが分かる。 The above-described double integration operation can be expressed by the following mathematical formula 1. When Formula 1 is solved and the second integration time T is arranged, Formula 2 is obtained. Since the second integrated voltage −Vref and the count value T0 are constant values, the second integration time T is a value proportional to the first integrated voltage Vin. Also, it can be seen from Equation 2 that the second integration time T does not depend on the resistance R and the capacitance C.
一般に2重積分型ADコンバータは、被第1積分電圧Vinの積分を行う第1積分と被第2積分電圧−Vrefの積分を行う第2積分との2回の積分動作を行うため変換速度が他タイプのADコンバータに比べて遅いが、高い精度で変換できるという特徴があり、デジタルマルチメータやデジタル温度センサ等の用途で使用されている。 In general, since the double integration type AD converter performs two integration operations of a first integration for integrating the first integrated voltage Vin and a second integration for integrating the second integrated voltage -Vref, the conversion speed is high. Although it is slower than other types of AD converters, it has a feature that it can be converted with high accuracy, and is used in applications such as digital multimeters and digital temperature sensors.
特許文献1には、2重積分型ADコンバータの積分器及びコンパレータの基準電圧として被第2積分電圧を分圧して入力することが開示されている。 Patent Document 1 discloses that a second integrated voltage is divided and input as a reference voltage for an integrator and a comparator of a double integration AD converter.
ダイヤル式チューニングラジオ等においては、受信周波数の切替えをダイヤルを操作することにより行う。ダイヤルは例えばポテンショメータにより構成される。ポテンショメータは例えば回転角度によって抵抗値が変化する可変抵抗で構成される。2重積分型ADコンバータを用いてポテンショメータのダイヤルの回転量をデジタル出力に変換するためには、ポテンショメータの可変抵抗の可変後の抵抗値を電圧に変換して2重積分型ADコンバータに入力する必要がある。 In a dial-type tuning radio or the like, the reception frequency is switched by operating the dial. The dial is composed of a potentiometer, for example. The potentiometer is composed of a variable resistor whose resistance value changes with the rotation angle, for example. In order to convert the rotation amount of the potentiometer dial into a digital output using a double integral AD converter, the resistance value after the variable resistance of the potentiometer is converted into a voltage and input to the double integral AD converter. There is a need.
図5に示すように単純にポテンショメータ21の可変抵抗23に電流源22から電流を流して被第1積分電圧Vinを得る方法を検討した。しかし、この方法では、ポテンショメータ21及び電流源22の製造バラツキや温度等の使用環境によって可変抵抗23の抵抗値Rvや可変抵抗23を流れる電流の電流値Iが変化すると、被第1積分電圧Vinが変化してしまう。そのため、図4に破線で示すように、第1積分の傾き−Vin/RCが変わって、第1積分時間T0経過時における第1積分の積分器12の出力が変化する。一方、被第2積分電圧−Vrefはほぼ一定であり、第2積分における傾きVref/RCの値は変化しないので、第2積分における積分器12の出力が0となるまでの時間、つまり第2積分時間がTから例えば図4に示すようにT′に変化する。つまり、ポテンショメータ21のダイヤルを同じだけ回転させた場合でも、製造バラツキや使用環境により第2積分時間が異なってくるという問題がある。
As shown in FIG. 5, a method for obtaining the first integrated voltage Vin by simply passing a current from the
これを数式で示すと数式3のようになる。つまり、ポテンショメータ21の可変抵抗23の抵抗値をRv、ポテンショメータ21の回転量(回転させた割合)をx、電流源22による電流をIとすると、被第1積分電圧Vinは数式3のようになる。数式3を数式1に代入すると数式4のようになる。つまり、数式3からもわかるように、xの値が一定であっても、ポテンショメータ21の可変抵抗23の抵抗値Rvや電流源22による電流Iが変化してしまうと第2積分時間T(デジタル出力)の値が変化してしまう。
This can be expressed as Equation 3 below. That is, assuming that the resistance value of the
本発明は、以上のような問題に鑑み、ポテンショメータの可変抵抗の抵抗値や電流源による電流が製造バラツキや使用環境等により変化した場合でも、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができるAD変換器、ダイヤル式入力装置、及び抵抗−電圧変換回路を提供することを目的とする。 In view of the above problems, the present invention provides a digital output that is not affected by manufacturing variations or usage environments, even when the resistance value of the potentiometer's variable resistance or the current from the current source changes due to manufacturing variations or usage environments. It is an object of the present invention to provide an AD converter, a dial-type input device, and a resistance-voltage conversion circuit that can obtain the above.
本発明の第1の態様として、AD変換器が提供される。AD変換器は、2重積分型ADコンバータと、可変抵抗と、抵抗−電圧変換回路とを備える。2重積分型ADコンバータは、被第1積分電圧が入力されているときに被第1積分電圧と基準電圧との差分の電圧を積分する第1積分を行い、第1積分の実行後、被第2積分電圧が入力されているときに被第2積分電圧と基準電圧との差分の電圧を積分する第2積分を行い、少なくとも第2積分に応じた積分電圧を出力する積分器と、積分器から出力される積分電圧と基準電圧とを入力し、第2積分を開始してから積分電圧と基準電圧とが等しくなるまでの時間を計測してデジタル値で出力する出力部と、を備える。抵抗−電圧変換回路は、可変抵抗の可変後の抵抗値と可変抵抗を流れる電流の値の積に比例して被第1積分電圧を変化させるとともに、可変抵抗の総抵抗値と可変抵抗を流れる電流の積に比例して被第2積分電圧及び基準電圧を変化させる As a first aspect of the present invention, an AD converter is provided. The AD converter includes a double integration AD converter, a variable resistor, and a resistance-voltage conversion circuit. The double integration type AD converter performs a first integration that integrates a difference voltage between the first integrated voltage and the reference voltage when the first integrated voltage is input, and after executing the first integration, An integrator for performing a second integration for integrating a difference voltage between the second integrated voltage and the reference voltage when the second integration voltage is input, and outputting an integration voltage corresponding to at least the second integration; An output unit that inputs an integration voltage and a reference voltage output from the measuring device, measures a time from when the second integration is started until the integration voltage becomes equal to the reference voltage, and outputs a digital value. . The resistance-voltage conversion circuit changes the first integrated voltage in proportion to the product of the variable resistance value of the variable resistance and the value of the current flowing through the variable resistance, and flows through the total resistance value of the variable resistance and the variable resistance. The second integrated voltage and the reference voltage are changed in proportion to the product of the current.
本発明の第2の態様として、第1の態様のAD変換器を用いたダイヤル式入力装置が提供される。 As a second aspect of the present invention, a dial input device using the AD converter of the first aspect is provided.
本発明の第3の態様として、抵抗−電圧変換回路が提供される。抵抗−電圧変換回路は、被第1積分電圧が入力されているときに被第1積分電圧と基準電圧との差分の電圧を積分する第1積分を行い、第1積分の実行後、被第2積分電圧が入力されているときに被第2積分電圧と基準電圧との差分の電圧を積分する第2積分を行い、少なくとも第2積分に応じた積分電圧を出力する積分器と、積分器から出力される積分電圧と基準電圧とを入力し、第2積分を開始してから積分電圧と基準電圧とが等しくなるまでの時間を計測してデジタル値で出力する出力部と、を備えた2重積分型ADコンバータに、可変抵抗の抵抗値に基づいて前記被第1積分電圧を生成して出力するとともに、被第2積分電圧及び基準電圧を生成して出力する。抵抗−電圧変換回路は、可変抵抗の可変後の抵抗値と可変抵抗を流れる電流の値の積に比例して被第1積分電圧を変化させるとともに、可変抵抗の総抵抗値と可変抵抗を流れる電流の積に比例して被第2積分電圧及び基準電圧を変化させる。 As a third aspect of the present invention, a resistance-voltage conversion circuit is provided. The resistance-voltage conversion circuit performs a first integration that integrates a difference voltage between the first integrated voltage and the reference voltage when the first integrated voltage is input, and after the first integration, An integrator for performing a second integration for integrating a difference voltage between the second integrated voltage and the reference voltage when two integration voltages are input, and outputting an integration voltage corresponding to at least the second integration; And an output unit that inputs the integration voltage and the reference voltage output from, measures the time from the start of the second integration until the integration voltage and the reference voltage become equal, and outputs a digital value. The double integration AD converter generates and outputs the first integrated voltage based on the resistance value of the variable resistor, and generates and outputs the second integrated voltage and the reference voltage. The resistance-voltage conversion circuit changes the first integrated voltage in proportion to the product of the variable resistance value of the variable resistance and the value of the current flowing through the variable resistance, and flows through the total resistance value of the variable resistance and the variable resistance. The second integrated voltage and the reference voltage are changed in proportion to the product of the current.
本発明によれば、可変抵抗の抵抗値や可変抵抗を流れる電流の値が製造バラツキや使用環境等の影響により変化したことにより、可変抵抗の可変後の抵抗値と可変抵抗を流れる電流の値の積である被第1積分電圧が変化した場合、被第1積分電圧とともに2重積分型ADコンバータに入力される被第2積分電圧及び基準電圧についても、可変抵抗の総抵抗値と可変抵抗を流れる電流の積に比例して変化する。これにより、可変抵抗の抵抗値や可変抵抗を流れる電流の値が製造バラツキや使用環境等により変化した場合でも、第2積分を開始してから積分電圧と基準電圧とが等しくなるまでの時間に関するデジタル値の出力(以下、適宜「デジタル出力」という)に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。 According to the present invention, since the resistance value of the variable resistor and the value of the current flowing through the variable resistor have changed due to the influence of manufacturing variation, the use environment, etc., the resistance value after the variable resistor is varied and the value of the current flowing through the variable resistor When the first integrated voltage that is the product of the first and second integrated voltages changes, the total resistance value of the variable resistor and the variable resistance are also obtained for the second integrated voltage and the reference voltage that are input to the double integration AD converter together with the first integrated voltage. Changes in proportion to the product of the current flowing through As a result, even when the resistance value of the variable resistor and the value of the current flowing through the variable resistor change due to manufacturing variation, usage environment, etc., the time from the start of the second integration until the integration voltage becomes equal to the reference voltage The influence on the output of the digital value (hereinafter referred to as “digital output” where appropriate) is cancelled. Therefore, it is possible to obtain a digital output that is not affected by manufacturing variations and usage environments.
本発明の実施の形態を説明する。 An embodiment of the present invention will be described.
1.構成
図1は実施の形態に係るダイヤル式入力装置の構成図である。ダイヤル式入力装置は、ポテンショメータ41、2重積分型ADコンバータ10及び抵抗−電圧変換回路30を有するAD変換器を有して構成される。2重積分型ADコンバータ10の構成は、図3で説明したものと同一であり、説明を省略する。なお、2重積分型ADコンバータ10の積分器12及びコンパレータ13の+端子は接地されるのでなく、後述する基準電圧Vcomが入力される。
1. Configuration FIG. 1 is a configuration diagram of a dial type input device according to an embodiment. The dial type input device includes a
ポテンショメータ41は3端子タイプの可変抵抗42を利用して構成される。可変抵抗42は両端の固定端子と中間の調整端子とを備える。ポテンショメータ41としては、回転量を検出するロータリータイプのものが利用されている。ポテンショメータ41の回転軸には操作用のダイヤルが取り付けられ、このダイヤルを回転させることにより可変抵抗42の調整端子の位置を変更して、調整端子と両端の固定端子との間の抵抗値を変化させることができる。
The
抵抗−電圧変換回路30は、ポテンショメータ41の可変抵抗42の可変後の抵抗値を電圧に変換する回路であり、2つの電流源31、32、オペアンプ33、P型トランジスタ34、及び抵抗35、36、37、38、39を有する。抵抗35、36、37、38、39の抵抗値は、それぞれRc、Rc、Rs、Rr、Rrに設定されている。本実施形態ではRs=2Rrとしている。ADコンバータ10及び抵抗−電圧変換回路30は、一つの集積回路に集積されているが、集積回路化しなくてもよい。
The resistance-voltage conversion circuit 30 is a circuit that converts the variable resistance value of the
電流源31の出力は可変抵抗42の一方の固定端子に接続され、電流源33の出力は可変抵抗42の他方の固定端子に接続されている。2つの電流源31、32は、カレントミラー回路により構成され、同一の電流Iを発生する。
The output of the
抵抗35、36は、ポテンショメータ41の可変抵抗42の両固定端子間に直列に接続されている。
The
P型トランジスタ34は、ソースが電源に接続され、ゲートにオペアンプ33の出力が入力される。
The source of the P-
P型トランジスタ34のドレインと、グランドとの間に、P型トランジスタ34側から順に抵抗37、38、39が直列に接続されている。
オペアンプ33は、−端子が2個の抵抗35、36の接続部に接続され、+端子が抵抗37と抵抗38の接続部に接続されている。
The
2.動作
以下、本実施形態のダイヤル式入力装置の動作を説明する。
抵抗−電圧変換回路30は、可変抵抗42の一端子と電流源32の出力との接続部の電圧を2重積分型ADコンバータ10の被第1積分電圧Vinとして出力し、P型トランジスタ34のドレインと抵抗37との接続部の電圧を2重積分型ADコンバータ10の被第2積分電圧Vrefとして出力し、抵抗37と抵抗38との接続部の基準電圧Vcomを2重積分型ADコンバータ10の積分器12のオペアンプ12aの+端子及びコンパレータ13の+端子に出力する。これらの電圧がどのような電圧になるかについては、後述する。
2. Operation The operation of the dial type input device of this embodiment will be described below.
The resistance-voltage conversion circuit 30 outputs the voltage at the connection between one terminal of the
2重積分型ADコンバータ10は、抵抗−電圧変換回路30から被第1積分電圧Vin、被第2積分電圧Vref、及び基準電圧Vcomを受けると、以下のように動作する。すなわち、2重積分型ADコンバータ10の積分器12は、抵抗−電圧変換回路30から被第1積分電圧Vinが入力されているときに被第1積分電圧Vinと基準電圧Vcomとの差分の電圧を積分する第1積分を行い、第1積分の実行後、被第2積分電圧Vrefが入力されているときに被第2積分電圧Vrefと基準電圧Vcomとの差分の電圧を積分する第2積分を行い、積分値に応じた積分電圧を出力する。コンパレータ13は、積分器12から出力される積分電圧と基準電圧Vcomとを入力してこれらを比較し、これらが等しくなると、等しくなったことを示す信号をLOGICブロック14に出力する。LOGICブロック14は、等しくなったことを示す信号を受信したときに、そのときのカウント値T(第2積分時間T)をADコンバータ10の出力としてデジタル値で出力する。
When receiving the first integrated voltage Vin, the second integrated voltage Vref, and the reference voltage Vcom from the resistance-voltage conversion circuit 30, the double
このダイヤル式入力装置における各部の電圧等について数式を用いて説明する。まず、ポテンショメータ41のダイヤルの回転量をxとすると、被第1積分電圧Vinは前記数式3であらわされる。また、オペアンプ33の−端子に入力される電圧V−は数式5であらわされる。
The voltage etc. of each part in this dial type input device will be described using mathematical expressions. First, when the rotation amount of the dial of the
本実施形態では、抵抗35、36の抵抗値Rcはポテンショメータ41の可変抵抗42の抵抗値Rvよりも十分大きく設定されている。そのため、抵抗35、36の接続部の電圧、すなわちオペアンプ33の−端子に入力される電圧V−は数式6で近似できる。また、本実施形態の抵抗−電圧変換回路30では、オペアンプ33の−端子と+端子とがバーチャルショートするように構成されている。そのため、オペアンプ33の+端子に入力される電圧V+は数式7に示すように−端子の電圧V−と等しくなる。
In the present embodiment, the resistance value Rc of the
また、積分器12のオペアンプ12aの+端子、−端子、及びコンパレータ13の+端子の入力インピーダンスは高くなっている。そのため、基準電圧Vcomは数式8、被第2積分電圧Vrefは数式9のようになる。
Further, the input impedances of the + terminal and − terminal of the
ここで、従来の図3や図5の回路では積分器12の+端子及びコンパレータ13の+端子はそれぞれ接地されているが、本実施形態の図1の回路ではコンパレータ13の+端子には基準電圧Vcomが入力されている。そのため、被第1積分電圧は(Vcom−Vin)、被第2積分電圧は(Vref−Vcom)となる。数式2のVinをVcom−Vinで、VrefをVref−Vcomで置き換えることにより、本実施形態では、第2積分時間Tは数式10のようになる。
Here, in the conventional circuits of FIGS. 3 and 5, the + terminal of the
数式10に数式3、8、9を代入して整理すると数式11のようになる。数式11から明らかなように、第2積分時間Tはポテンショメータ41の可変抵抗42の抵抗値Rv及び電流源31、32の電流値Iには依存せず、ポテンショメータ41の回転の割合xにのみ依存することになる。つまり、可変抵抗42の抵抗値Rvや可変抵抗42を流れる電流の値Iが製造バラツキや使用環境により変化したとしても、第2積分時間T(デジタル出力)に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
Substituting Equations 3, 8, and 9 into
なお、被第1積分電圧Vinは、可変抵抗42の可変後の抵抗値と可変抵抗42を流れる電流の値Iの積に比例して変化するので、Vin=α・x・Rv・Iとあらわすことができる。αは定数である。一方、被第2積分電圧Vref及び基準電圧Vcomは可変抵抗42の総抵抗値(両端間の抵抗値)と可変抵抗42を流れる電流の値Iの積に比例して変化するので、Vref=β・Rv・I、及びVcom=γ・Rv・Iとあらわすことができる。β、γは定数である。これらの式を上記数式10に代入して整理すると、数式12となる。
The first integrated voltage Vin changes in proportion to the product of the variable resistance value of the
この数式からもわかるように、第2積分時間Tは可変抵抗42の抵抗値Rvや可変抵抗42を流れる電流の値Iに依存せず、定数α、β、γ、可変抵抗42の回転量x、及び第1積分時間T0にのみ依存することとなる。ここで、定数α、β、γ、及び第1積分時間T0は一定であるから、第2積分時間Tは回転量xにのみ基づいて変化する。つまり、可変抵抗42の抵抗値Rvや可変抵抗42を流れる電流の値Iが製造バラツキや使用環境により変化したとしても、第2積分時間Tに関するデジタル出力に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
As can be seen from this equation, the second integration time T does not depend on the resistance value Rv of the
なお、本実施の形態は、数式12においてα=1、β=2、γ=1の場合に該当し、これらの値を数式12に代入すると、上記数式11を得ることができる。
Note that this embodiment corresponds to the case where α = 1, β = 2, and γ = 1 in
図2は、積分器12の出力の変化を示す図である。積分器12の出力は、第1積分中(第1積分時間時間T0が経過するまでの間)一定の傾き(Vcom−Vin)/RCで上昇し、第1積分時間T0が経過して第2積分が開始すると、一定の傾き−(Vref−Vcom)/RCで低下する。ここで、仮に可変抵抗42及び電流源31、32の製造バラツキや使用環境により第1積分の傾きが実線から破線のように変わったとしても、第2積分の傾きも実線から破線のように変化して同じ第2積分時間Tになる。したがって、一定のデジタル出力を得ることができる。つまり、ポテンショメータ41のダイヤルを同じ角度だけ回転させた場合、製造バラツキや使用環境によらず、回転量xにのみ基づいた一定の第2積分時間T(デジタル出力)を得ることができる。
FIG. 2 is a diagram illustrating a change in the output of the
3.まとめ
以上説明したように、本実施形態のダイヤル式入力装置(ADコンバータ)では、被第1積分電圧Vinを可変抵抗42の可変後の抵抗値と可変抵抗42を流れる電流Iの値の積に比例して変化させ、被第2積分電圧Vref及び基準電圧Vcomを可変抵抗42の総抵抗値Rv(両端間の抵抗値)と可変抵抗42を流れる電流Iの積に比例して変化させる。これにより、第2積分時間Tは回転量xにのみ基づいて変化する。つまり、可変抵抗42の抵抗値Rvや可変抵抗42を流れる電流の値Iが製造バラツキや使用環境により変化したとしても、第2積分時間Tに関するデジタル出力に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
3. Summary As described above, in the dial type input device (AD converter) of this embodiment, the first integrated voltage Vin is set to the product of the resistance value after the
また、抵抗−電圧変換回路30及び2重積分型ADコンバータ10は一つの集積回路に集積されているので、外付け部品は可変抵抗のみでよい。そのため、コストを削減することができる。
Further, since the resistance-voltage conversion circuit 30 and the double
また、2つの電流源31、32はカレントミラー回路で構成されているので、単純な回路で同一の電流を流す2つの電流源を構成できる。
In addition, since the two
また、本実施形態のダイヤル式入力装置は、上記のような抵抗−電圧変換回路30を備えているので、ダイヤルの目盛りに対応する高精度のデジタル出力を得ることができる。 Moreover, since the dial type input device of the present embodiment includes the resistance-voltage conversion circuit 30 as described above, it is possible to obtain a high-precision digital output corresponding to the dial scale.
本実施形態では、ポテンショメータとして回転量を検出するロータリータイプのポテンショメータを利用した場合について説明したが、本発明は、直線的な移動量を検出するリニアタイプのポテンショメータを利用した場合にも適用できる。 In the present embodiment, the case where a rotary type potentiometer that detects the amount of rotation is used as the potentiometer has been described. However, the present invention can also be applied to the case where a linear type potentiometer that detects a linear movement amount is used.
また、本実施の形態では、数式12においてα=1、β=2、γ=1の場合について説明したが、これは一例であり、α、β、γは他の値であってもよい。
In the present embodiment, the case where α = 1, β = 2, and γ = 1 in
本発明にかかるAD変換器、ダイヤル式入力装置、及び抵抗−電圧変換回路によれば、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。本発明にかかるAD変換器は、2重積分型ADコンバータを利用したAD変換器において広く利用することができる。 According to the AD converter, the dial input device, and the resistance-voltage conversion circuit according to the present invention, it is possible to obtain a digital output that is not affected by manufacturing variations and usage environments. The AD converter according to the present invention can be widely used in an AD converter using a double integral AD converter.
10 2重積分型ADコンバータ
11 スイッチ
12 積分器
13 コンパレータ
14 LOGICブロック
30 抵抗−電圧変換回路
31 電流源
32 電流源
33 オペアンプ
34 P型トランジスタ
35 抵抗
36 抵抗
37 抵抗
38 抵抗
39 抵抗
41 ポテンショメータ
42 可変抵抗
DESCRIPTION OF
Claims (7)
可変抵抗と、
前記可変抵抗の可変後の抵抗値と前記可変抵抗を流れる電流の値の積に比例して前記被第1積分電圧を変化させるとともに、前記可変抵抗の総抵抗値と前記可変抵抗を流れる電流の積に比例して前記被第2積分電圧及び前記基準電圧を変化させる抵抗−電圧変換回路と、
を備え、
前記可変抵抗は、
両端の固定端子と、接地された調整端子とを備え、
前記抵抗−電圧変換回路は、
前記可変抵抗の両端の固定端子に電流を流すための二つの電流源と、
前記可変抵抗の両端の固定端子間に直列に接続された二つの抵抗と、
前記二つの抵抗同士の接続部に生じる電圧に比例する第1の電圧と第2の電圧とを生成する電圧生成部とを備え、
前記可変抵抗のうちの一方の固定端子の電圧を前記被第1積分電圧として出力し、
前記第1の電圧を前記被第2積分電圧として出力し、
前記第2の電圧を前記基準電圧として出力する、
ことを特徴とするAD変換器。 When a first integrated voltage is input, a first integration is performed to integrate a difference voltage between the first integrated voltage and a reference voltage. After the first integration is performed, a second integrated voltage is input. An integrator that performs a second integration that integrates a difference voltage between the second integrated voltage and a reference voltage and outputs an integration voltage corresponding to at least the second integration, and an output from the integrator. An integration voltage and the reference voltage to be input, an output unit that measures the time from the start of the second integration until the integration voltage and the reference voltage become equal and outputs a digital value; A double integral AD converter with
Variable resistance,
The first integrated voltage is changed in proportion to the product of the variable resistance value of the variable resistor and the value of the current flowing through the variable resistor, and the total resistance value of the variable resistor and the current flowing through the variable resistor are A resistance-voltage conversion circuit that changes the second integrated voltage and the reference voltage in proportion to a product;
Equipped with a,
The variable resistor is
It has a fixed terminal at both ends and a grounded adjustment terminal,
The resistance-voltage conversion circuit is:
Two current sources for flowing current to the fixed terminals at both ends of the variable resistor;
Two resistors connected in series between fixed terminals at both ends of the variable resistor;
A voltage generation unit that generates a first voltage and a second voltage proportional to a voltage generated at a connection portion between the two resistors;
A voltage at one fixed terminal of the variable resistor is output as the first integrated voltage;
Outputting the first voltage as the second integrated voltage;
Outputting the second voltage as the reference voltage;
An AD converter characterized by that.
前記可変抵抗の可変後の抵抗値と前記可変抵抗を流れる電流の値の積に比例して前記被第1積分電圧を変化させるとともに、前記可変抵抗の総抵抗値と前記可変抵抗を流れる電流の積に比例して前記被第2積分電圧及び前記基準電圧を変化させ、
前記可変抵抗は、
両端の固定端子と、接地された調整端子とを備え、
前記抵抗−電圧変換回路は、
前記可変抵抗の両端の固定端子に電流を流すための二つの電流源と、
前記可変抵抗の両端の固定端子間に直列に接続された二つの抵抗と、
前記二つの抵抗同士の接続部に生じる電圧に比例する第1の電圧と第2の電圧とを生成する電圧生成部とを備え、
前記可変抵抗のうちの一方の固定端子の電圧を前記被第1積分電圧として出力し、
前記第1の電圧を前記被第2積分電圧として出力し、
前記第2の電圧を前記基準電圧として出力する、
ことを特徴とする抵抗−電圧変換回路。 When a first integrated voltage is input, a first integration is performed to integrate a difference voltage between the first integrated voltage and a reference voltage. After the first integration is performed, a second integrated voltage is input. An integrator that performs a second integration that integrates a difference voltage between the second integrated voltage and a reference voltage and outputs an integration voltage corresponding to at least the second integration, and an output from the integrator. An integration voltage and the reference voltage to be input, an output unit that measures the time from the start of the second integration until the integration voltage and the reference voltage become equal and outputs a digital value; Resistor that generates and outputs the first integrated voltage based on the resistance value of the variable resistor and generates and outputs the second integrated voltage and the reference voltage to the double integral AD converter provided A voltage conversion circuit comprising:
The first integrated voltage is changed in proportion to the product of the variable resistance value of the variable resistor and the value of the current flowing through the variable resistor, and the total resistance value of the variable resistor and the current flowing through the variable resistor are Changing the second integrated voltage and the reference voltage in proportion to a product ;
The variable resistor is
It has a fixed terminal at both ends and a grounded adjustment terminal,
The resistance-voltage conversion circuit is:
Two current sources for flowing current to the fixed terminals at both ends of the variable resistor;
Two resistors connected in series between fixed terminals at both ends of the variable resistor;
A voltage generation unit that generates a first voltage and a second voltage proportional to a voltage generated at a connection portion between the two resistors;
A voltage at one fixed terminal of the variable resistor is output as the first integrated voltage;
Outputting the first voltage as the second integrated voltage;
Outputting the second voltage as the reference voltage;
Resistance wherein a call - voltage converter circuit.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011058177A JP5696540B2 (en) | 2011-03-16 | 2011-03-16 | AD converter, dial input device, and resistance-voltage conversion circuit |
| US13/418,864 US8525722B2 (en) | 2011-03-16 | 2012-03-13 | Ad converting device, dial-type input device, and resistance-voltage conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011058177A JP5696540B2 (en) | 2011-03-16 | 2011-03-16 | AD converter, dial input device, and resistance-voltage conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012195764A JP2012195764A (en) | 2012-10-11 |
| JP5696540B2 true JP5696540B2 (en) | 2015-04-08 |
Family
ID=46828015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011058177A Expired - Fee Related JP5696540B2 (en) | 2011-03-16 | 2011-03-16 | AD converter, dial input device, and resistance-voltage conversion circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8525722B2 (en) |
| JP (1) | JP5696540B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6270403B2 (en) * | 2013-10-18 | 2018-01-31 | ルネサスエレクトロニクス株式会社 | Semiconductor device and electronic control device |
| JP6553164B2 (en) * | 2017-12-26 | 2019-07-31 | ルネサスエレクトロニクス株式会社 | Analog-to-digital converter and electronic device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4342983A (en) * | 1980-08-11 | 1982-08-03 | Westinghouse Electric Corp. | Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein |
| JPS6018726A (en) * | 1983-07-11 | 1985-01-30 | Ishida Scales Mfg Co Ltd | Electronic scale |
| US4549165A (en) * | 1984-06-22 | 1985-10-22 | Rockwell International Corporation | Dynamic voltage reference apparatus for A/D converters |
| JPS61125601A (en) * | 1984-11-22 | 1986-06-13 | Hitachi Medical Corp | Controller with potentiometer |
| JPS61251235A (en) * | 1985-04-29 | 1986-11-08 | Ishida Scales Mfg Co Ltd | Double integration type analog-digital converter |
| US5247680A (en) * | 1989-10-10 | 1993-09-21 | U.S. Philips Corp. | Apparatus for digitizing the setting of a potentiometer |
| JPH0725607Y2 (en) * | 1990-08-30 | 1995-06-07 | 横河電機株式会社 | Slip resistor slider position measurement circuit |
| JPH0583135A (en) | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | Double integral type a/d converter |
| JP3428109B2 (en) * | 1993-12-28 | 2003-07-22 | 松下電器産業株式会社 | Position detection device |
-
2011
- 2011-03-16 JP JP2011058177A patent/JP5696540B2/en not_active Expired - Fee Related
-
2012
- 2012-03-13 US US13/418,864 patent/US8525722B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8525722B2 (en) | 2013-09-03 |
| US20120235845A1 (en) | 2012-09-20 |
| JP2012195764A (en) | 2012-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101384882B (en) | Physical quantity sensor | |
| EP2198313B1 (en) | Switched capacitor measurement circuit for measuring the capacitance of an input capacitor | |
| US20140035770A1 (en) | Analogue-to-digital converter | |
| CN101738544A (en) | Capacitance measuring circuit and capacitance measuring method thereof | |
| US9077357B2 (en) | Semiconductor device and electronic control device | |
| US6433713B1 (en) | Calibration of analog-to-digital converters | |
| CN107636958B (en) | Microcontroller with average current measurement circuit using voltage to current converter | |
| JP2004340916A (en) | Battery charge / discharge monitoring circuit and battery charge / discharge monitoring method | |
| JP5696540B2 (en) | AD converter, dial input device, and resistance-voltage conversion circuit | |
| JP2016042627A (en) | Fully differential switched capacitor circuit | |
| JP6484131B2 (en) | Flow measuring device | |
| JP5082952B2 (en) | Coulomb counter and dynamic range adjustment method | |
| JP2012107939A (en) | Magnetic sensor using magnetoresistive element | |
| JP2011040985A (en) | A-d converter | |
| JP2008298455A (en) | Temperature sensor | |
| JP2011193266A (en) | Oscillation circuit | |
| JP2019087988A (en) | Digital sensor | |
| JP5426992B2 (en) | A / D converter | |
| RU2017087C1 (en) | Temperature gauge with frequency output | |
| JP5315184B2 (en) | Temperature detection circuit | |
| JP2013187784A (en) | Analog-digital conversion device | |
| JP2000151358A (en) | Filtering device | |
| JP2009229165A (en) | Coulomb counter, and its internal power supply control method | |
| JP4650011B2 (en) | Comparator circuit | |
| Chothani et al. | Fully Digital, Low Energy Capacitive Sensor Interface with an Auto-calibration Unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150126 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5696540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |