JP5713658B2 - 電気光学装置の駆動回路及び駆動方法 - Google Patents

Description

本発明は、電気光学装置の駆動回路及び駆動方法に関する。

液晶表示素子からなるアクティブマトリクス型の電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容量）が設けられる。この画素容量を交流駆動するときに、データ線の電圧振幅を抑えるためにコモン電極を走査線毎に個別化するとともに、走査線を選択するときに当該選択走査線に対応するコモン電極を書込極性に応じた２値電圧のいずれかとする技術が知られている。

ゲートラインを駆動するためのゲート回路は、１走査期間において、ゲートラインに接続されているＴＦＴスイッチを順次選択すると共に、ソース電極を駆動するためのソース駆動回路から所望のデータ電圧を液晶容量に書き込む。データ電圧を書き込んだ後に、蓄積容量ラインを駆動するための蓄積容量駆動回路から所定の電圧を重畳することにより、液晶容量に書きこまれたデータは、液晶の光学特性に適した所望の電圧に変換され、次のフレームで再びデータ電圧が更新されるまでその電圧が維持される。このような電気光学装置の駆動方法は、蓄積容量を独立して駆動することから、独立容量結合駆動とも言われ、例えば特許文献１、２等に記述されている。この構成では、従来の一般的なコモン電極を反転する駆動方法と比較して、コモン電圧にある一定のＤＣ電圧を印加することができ、かつ、データ電圧の振幅も低減できるため、低消費電力化に有効な駆動方法として知られている。

特開２００２−１９６３５８号公報 特開２００９−２２３１７３号公報

しかし、従来の駆動方法では、ソースラインと蓄積容量ラインとの間に存在する寄生容量の影響で、ソースライン電圧信号の歪みが蓄積容量ラインに重畳されることになり、その結果、ソースライン電圧信号の歪みが蓄積容量ライン電圧の波形の歪みとなって現れる。通常、ソースラインは１走査期間ごとに反転され、さらに書き込むデータに応じてその電圧振幅も変化するので、蓄積容量ラインに発生する波形の歪みは表示データによって変化する。同様に、ゲートラインと蓄積容量ラインとの間にも寄生容量が存在するため、ゲートラインの立ち上がり、立ち下がりによっても、蓄積容量ライン電圧の波形の歪みとなって現れる。これら蓄積容量ラインの電圧変動は、蓄積容量を介して画素電圧へ影響することから、結果として所望の画素電圧が得られず、クロストーク（輝度ムラ）となって画質低下の原因となってしまうという問題があった。

このクロストークを低減させるための手段としては、例えば、上記寄生容量の低減及び配線の低抵抗化といったプロセス設計の改善や、蓄積容量ラインの電源供給能力の向上等があるが、いずれもプロセスの複雑化や、蓄積容量駆動回路のバッファサイズ大型化による表示領域以外（いわゆる額縁領域）のサイズアップを招くという問題があり、特に中・小型の電気光学装置においてはそのような対策を採ることが困難であるという問題があった。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、多大なサイズアップを要すること無く、表示品位を向上させると共に低消費電力化の実現が可能な、新規かつ改良された電気光学装置の駆動回路及び駆動方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、複数のゲート線と、複数のソース線と、前記複数のゲート線に対応して設けられた複数の蓄積容量線と、前記複数のゲート線と前記複数のソース線との交差に対応して設けられ、コモン電極と、一端が前記ソース線に接続されるとともに、前記ゲート線が選択されたときに前記一端と他端との間でオン状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端が前記コモン電極に接続された画素容量と、を含む複数の画素と、を有する電気光学装置の駆動回路であって、前記複数のゲート線を所定の順番で選択するとともに前記蓄積容量線に所定の電圧を供給するゲート回路と、当該一のソース線に対応する画素に対し、当該画素の階調および極性に応じた電圧のデータ信号を、前記ソース線を介して供給するソース駆動回路と、前記複数の画素からなる表示領域を挟んで前記ゲート回路の反対側に設けられ、前記蓄積容量線に所定の電圧を供給する蓄積容量駆動回路と、を備え、前記蓄積容量線は、前記ゲート回路及び前記蓄積容量駆動回路からそれぞれ所定の期間において所定の電圧が供給され、前記ゲート回路は、ｎ番目のゲート線が選択されてから、当該選択された期間の経過以後、ｎ＋１番目のゲート線が選択されるまでの期間においてのみ、ｎ番目の蓄積容量線に所定の電圧を供給することを特徴とする、電気光学装置の駆動回路が提供される。

前記ゲート回路は、ｎ番目のゲート線が選択されてから、該選択期間の経過後、ｎ＋１番目のゲート線が選択されるまでの期間においてのみ、ｎ番目の蓄積容量線に所定の電圧を供給する。

前記蓄積容量線は、前記画素を構成する前記画素容量の一端に接続される前記コモン電極と電気的に切り離されて独立的に駆動され、前記ゲート線が選択されている間所定のデータ電圧が前記画素に印加され、その後所定の期間だけ遅れたタイミングで、前記蓄積容量駆動回路によって前記画素の前記コモン電極の反対側の電位である画素電位が高電圧側又は低電圧側にシフトされることで最終的な前記画素電位が確定する。

前記ゲート回路及び前記蓄積容量駆動回路から前記蓄積容量線に印加される電圧は、前記蓄積容量駆動回路によって、前記画素電位をシフトさせる前の状態と等しい電圧である。

また、上記課題を解決するために、本発明の別の観点によれば、複数のゲート線と、複数のソース線と、前記複数のゲート線に対応して設けられた複数の蓄積容量線と、前記複数のゲート線と前記複数のソース線との交差に対応して設けられ、コモン電極と、一端が前記ソース線に接続されるとともに、前記ゲート線が選択されたときに前記一端と他端との間でオン状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端が前記コモン電極に接続された画素容量と、を含む画素と、を有する電気光学装置の駆動方法であって、前記複数のゲート線を所定の順番で選択するとともに前記蓄積容量線に所定の電圧を供給するゲート回路と、当該一のソース線に対応する画素に対し、当該画素の階調および極性に応じた電圧のデータ信号を、前記ソース線を介して供給するソース駆動回路と、前記複数の画素からなる表示領域を挟んで前記ゲート回路の反対側に設けられ、前記蓄積容量線に所定の電圧を供給する蓄積容量駆動回路と、を備える、電気光学装置の駆動回路によって、前記蓄積容量線は、前記ゲート回路及び前記蓄積容量駆動回路からそれぞれ所定の期間において所定の電圧が供給され、前記ゲート回路は、ｎ番目のゲート線が選択されてから、当該選択された期間の経過以後、ｎ＋１番目のゲート線が選択されるまでの期間においてのみ、ｎ番目の蓄積容量線に所定の電圧を供給することを特徴とする、電気光学装置の駆動方法が提供される。

以上説明したように本発明によれば、多大なサイズアップを要すること無く、表示品位を向上させると共に低消費電力化の実現が可能な、新規かつ改良された電気光学装置の駆動回路及び駆動方法を提供することができる。

本発明の第１の実施形態にかかる液晶表示素子を用いた電気光学装置１００の構成について示す説明図である。 本発明の第１の実施形態にかかる電気光学装置１００の画素１０６に着目した場合の駆動波形について示す説明図である。 本発明の第１の実施形態にかかる電気光学装置１００の電位の変化を示す説明図である。 本発明の第２の実施形態にかかる液晶表示素子を用いた電気光学装置２００の構成について示す説明図である。 本発明の第２の実施形態にかかる電気光学装置２００の電位の変化を示す説明図である。 従来の電気光学装置の駆動回路の構成について示す説明図である。 蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの波形の歪みを表す説明図である。 画素に寄生容量を反映させたものを回路図で示す説明図である。 従来の電気光学装置における輝度ムラの発生を示す説明図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

＜１．従来の電気光学装置の駆動方法及び問題点＞
まず、図面を参照しなから、従来の液晶表示素子を用いた電気光学装置の駆動方法及びその問題点について説明する。図６は、従来の電気光学装置の駆動回路の構成について示す説明図である。

図６に示したように、従来の電気光学装置３００は、ゲート回路３０１と、蓄積容量駆動回路３０２と、ソース駆動回路３０３と、コモン駆動回路３０４と、を含んで構成される。電気光学装置３００は、水平方向に複数の電極を配してなるゲートラインＧ１、Ｇ２、・・・Ｇｎと、垂直方向に複数の電極を配してなるソースラインＳ１、Ｓ２、・・・、Ｓｍと、水平方向に複数の電極を配してなる蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎと、を有する。そして、従来の電気光学装置３００は、表示領域３０５に、上記ゲートライン及び上記ソースラインの各交点に、マトリクス状に配置された複数の画素３０６を有し、それぞれの画素３０６は、ＴＦＴスイッチ３１１と、液晶容量Ｃｌｃと、蓄積容量Ｃｓｔと、を含んで構成される。

ゲート回路３０１は、ゲートラインＧ１、Ｇ２、・・・、Ｇｎを駆動するための回路であり、シフトレジスタ３０７を備えている。蓄積容量駆動回路３０２は、上記蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎを駆動するための回路である。ソース駆動回路３０３は、上記ソースラインＳ１、Ｓ２、・・・、Ｓｍを駆動する回路である。そして、コモン駆動回路３０４は、液晶容量Ｃｌｃの一端に共通して接続されるコモン電極ＣＯＭを駆動するためのものである。

ゲート回路３０１には、スタートパルスＳＴＶと、クロック信号ＣＫ１、ＣＫ２と、が入力されている。また、ゲート回路３０１には、ゲート回路３０１を駆動するためのロジック電圧としてＶＧＨとＶＧＬとが入力される。

蓄積容量駆動回路３０２は、ラッチ回路３２１と、出力バッファ３２２、３２３と、イネーブルＴＦＴ３２４と、インバータ３２５と、を含んで構成され、また、偶数行においては、ラッチ回路３２１とインバータ３２５との間にインバータ３２６が設けられている。蓄積容量駆動回路３０２には、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号と、蓄積容量駆動回路３０２を駆動するためのロジック電圧としてＶＧＨとＶＧＬとが入力される。

このような構成を有することで、電気光学装置３００は、従来の一般的なコモン電極を反転する駆動方法と比較して、コモン電極ＣＯＭに対し、ある一定のＤＣ電圧を印加することができ、かつデータ電圧の振幅も低減できるため、低消費電力化に有効な構成を有している。

しかし、上述したように、かかる構成を有する電気光学装置３００は、ソースラインＳ１、Ｓ２、・・・、Ｓｍと蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎとの間に存在する寄生容量の影響で、ソースライン電圧信号の歪みが蓄積容量ラインに重畳されることになり、その結果、ソースライン電圧信号の歪みが蓄積容量ライン電圧の波形の歪みとなって現れる。同様に、ゲートラインＧ１、Ｇ２、・・・、Ｇｎと蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎとの間にも寄生容量が存在するため、ゲートラインの立ち上がり、立ち下がりによっても、蓄積容量ライン電圧の波形の歪みとなって現れる。

図７は、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの波形の歪みを表す説明図であり、図８は、画素３０６に、ソースラインと蓄積容量ラインとの間に存在する寄生容量Ｃｓａ、及びゲートラインと蓄積容量ラインとの間に存在する寄生容量Ｃｇｃを反映させたものを回路図で示す説明図である。

図７に示したように、ゲートライン（ここではゲートラインＧｎ）の立ち上がり及び立ち下がりの際に、寄生容量Ｃｇｃの存在によって、蓄積容量ラインＣｎに歪みが生じてしまう。そして、ソースラインＳｎの選択期間においても、寄生容量Ｃｓａの存在によってソースライン電圧信号の歪みが蓄積容量ラインに重畳されてしまい、結果として所望の画素電圧が得られず、クロストークとなって画質低下の原因となってしまっていた。これは、特に１つのラインに異なる輝度を有する画像を表示する際に顕著になり、図９に示したように、画面の中央部分に白い画像を、その白い画像の周辺部分にグレーの画像を表示させたような場合に、グレー画像部分にムラが生じる原因となってしまっていた。

そこで、以下で説明する本発明の実施形態では、多大なサイズアップを要すること無く、表示品位を向上させると共に低消費電力化の実現が可能な電気光学装置の駆動回路及びその駆動方法について説明する。

＜２．本発明の第１の実施形態＞
まず、本発明の第１の実施形態にかかる液晶表示素子を用いた電気光学装置の構成について説明する。図１は、本発明の第１の実施形態にかかる液晶表示素子を用いた電気光学装置１００の構成について示す説明図である。以下、図１を用いて本発明の第１の実施形態にかかる電気光学装置１００の構成について説明する。

図１に示したように、本発明の第１の実施形態にかかる電気光学装置１００は、ゲート回路１０１と、蓄積容量駆動回路１０２と、ソース駆動回路１０３と、コモン駆動回路１０４と、を含んで構成される。また、本発明の第１の実施形態にかかる電気光学装置１００は、水平方向に複数の電極を配してなるゲートラインＧ１、Ｇ２、・・・Ｇｎと、垂直方向に複数の電極を配してなるソースラインＳ１、Ｓ２、・・・、Ｓｍと、水平方向に複数の電極を配してなる蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎと、を有する。

そして、本発明の第１の実施形態にかかる電気光学装置１００は、表示領域１０５に、上記ゲートライン及び上記ソースラインの各交点に、マトリクス状に配置された複数の画素１０６を有し、それぞれの画素１０６は、ＴＦＴスイッチ１１１と、液晶容量Ｃｌｃと、蓄積容量Ｃｓｔと、を含んで構成される。

ゲート回路１０１は、ゲートラインＧ１、Ｇ２、・・・、Ｇｎを駆動するための回路であり、シフトレジスタ１０７を備えている。蓄積容量駆動回路１０２は、上記蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎを駆動するための回路である。ソース駆動回路１０３は、上記ソースラインＳ１、Ｓ２、・・・、Ｓｍを駆動する回路である。そして、コモン駆動回路１０４は、液晶容量Ｃｌｃの一端に共通して接続されるコモン電極ＣＯＭを駆動するためのものである。

ゲート回路１０１には、スタートパルスＳＴＶと、クロック信号ＣＫ１、ＣＫ２と、蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎの駆動を制御するためのＦＲＭ信号とが入力されている。また、ゲート回路１０１には、ゲート回路１０１を駆動するためのロジック電圧としてＶＧＨとＶＧＬとが入力される。

ゲート回路１０１は、各ラインに対して、インバータ１３１と、ＴＦＴ１３２、１３３、１３４、１３５、１３６、１３７と、をそれぞれ有している。また、ゲート回路１０１は、偶数行については、さらにインバータ１３８を有している。ＴＦＴ１３２、１３３、１３４、１３５、１３６、１３７のオン・オフの切り替えにより、表示領域１０５には、電圧Ｖ１、Ｖ２のいずれかが蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎに印加される。ゲート回路１０１の動作については後に詳述する。

蓄積容量駆動回路１０２は、ラッチ回路１２１と、ＴＦＴ１２２、１２３と、イネーブルＴＦＴ１２４と、インバータ１２５と、を含んで構成され、また、偶数行においては、ラッチ回路１２１とインバータ１２５との間にインバータ１２６が設けられている。蓄積容量駆動回路１０２には、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号と、蓄積容量駆動回路１０２を駆動するためのロジック電圧としてＶＧＨとＶＧＬとが入力される。

図２は、本発明の第１の実施形態にかかる電気光学装置１００の画素１０６に着目した場合の駆動波形について示す説明図である。

図２に示した駆動波形において、ＶｇはゲートラインＧ１、Ｇ２、・・・、Ｇｎに印加されるゲート回路１０１の出力波形を、Ｖｃは蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎに印加される蓄積容量駆動回路１０２に出力波形を示している。また、ＶＣＯＭはコモン駆動回路１０４の出力波形であり、Ｖｓはソース駆動回路１０３の出力波形であり、ＶＰＩＸは画素１０６のＰＩＸ点の電圧波形（画素電圧の電圧波形）である。

Ｎフレームの期間において、ｔ１の時点でゲート電圧ＶｇがＶＧＨになると、ＴＦＴスイッチ１１１がオンとなり、ソース電圧Ｖｓｈが液晶容量Ｃｌｃと蓄積容量Ｃｓｔに書き込まれる。従って、画素電圧ＶＰＩＸはＶｓｈの電位まで変化する。

次に、ｔ２の時点でゲート電圧ＶｇがＶＧＬになると、ＴＦＴスイッチ１１１はオフ状態となり、画素電圧ＶＰＩＸはＴＦＴスイッチ１１１のゲート電極とＰＩＸ点との間に存在する寄生容量の影響でΔＶだけ低下した後保持される。

次に、ｔ５の時点で蓄積容量駆動回路１０２の出力ＶｃがＶ２からＶ１まで変化すると、蓄積容量Ｃｓｔを介して、画素電圧ＶＰＩＸはＶａ’だけ突き上げられ、次のフレームまで保持される。結果として、液晶駆動電圧はコモン電圧ＶＣＯＭと画素電圧ＶＰＩＸとの間の差分の電圧Ｖ＋となる。

通常、液晶材料は劣化防止のため反転駆動が必要であるため、次のフレームＮ＋１では、ｔ１の時点でＴＦＴスイッチ１１１がオンとなり、ソース電圧Ｖｓｌが書き込まれる。ｔ２の時点でゲート電圧ＶｇがＶＧＬとなると、ＴＦＴスイッチ１１１はオフとなり、同様に寄生容量によりΔＶだけ低下した後保持される。

次にＮ＋１フレームの期間において、ｔ５の時点で蓄積容量駆動回路１０２出力ＶｃがＶ１からＶ２まで変化すると蓄積容量Ｃｓｔを介して画素電圧ＶＰＩＸはＶｂ’だけ突き下げられ、次のフレームまで保持される。このとき液晶駆動電圧はＶ−となる。上述したような駆動方法は、独立容量駆動法とも呼ばれ、負荷の大きいコモン電極電圧を常に一定電圧（ＤＣ駆動）にしたまま、ソース電圧振幅を小さくすることができるため、パネルの低消費電力化に有効な駆動方法である。

以上、本発明の第１の実施形態にかかる電気光学装置１００の構成について説明した。次に、本発明の第１の実施形態にかかる電気光学装置１００の駆動の詳細について説明する。

図３は、本発明の第１の実施形態にかかる電気光学装置１００の電位の変化を示す説明図である。以下、図３を用いて本発明の第１の実施形態にかかる電気光学装置１００の駆動の詳細について説明する。

図３には、ゲートラインＧ１、Ｇ２と、蓄積容量ラインＣ１、Ｃ２と、図１に示した電気光学装置１００の構成におけるＰｏｉｎｔＡ、ＰｏｉｎｔＢ、ＰｏｉｎｔＣ、ＰｏｉｎｔＤの電位の変化が示されている。

ゲート回路１０１には、シフトレジスタ１０７を動作させるためのスタートパルスＳＴＶと、クロック信号ＣＫ１、ＣＫ２と、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号が入力されている。またゲート回路１０１には、ゲート回路１０１を駆動するためロジック電圧としてＶＧＨとＶＧＬが入力される。

上記ＶＧＨ、ＶＧＬ電圧はゲートラインＧ１、Ｇ２、・・・、Ｇｎの出力電圧ＶＧＨ、ＶＧＬと同じ電圧である。なお、本発明の第１の実施形態では、上記制御信号及び駆動電圧を定義したが、結果としてゲートラインＧ１、Ｇ２、・・・、Ｇｎが順次選択出力されるような回路構成であれば、別の構成を取っても、本発明の効果を得るには何ら問題はない。

ゲート回路１０１にスタートパルスＳＴＶが入力されると、クロック信号ＣＫ１、ＣＫ２に同期してシフトレジスタ１０７から、順次ゲートラインＧ１、Ｇ２、・・・、Ｇｎにパルスが出力される。

図３を参照しながら、ゲートラインＧ１に着目すると、ｔ１の時点でゲートラインＧ１がＨｉｇｈ（ＶＧＨ）になると、ＴＦＴ１３２、１３３がそれぞれオンし、ＦＲＭ信号が１３４、１３５のゲート電極に入力される。Ｎフレームの期間でＦＲＭはＨなので、ＴＦＴ１３４はオフ、ＴＦＴ１３５がオンとなり、蓄積容量ラインＣ１には電圧Ｖ２が供給される。

その後、ｔ２の時点でゲートラインＧ１がＬｏｗ（ＶＧＬ）になると、ＴＦＴ１３２、１３３はそれぞれオフとなり、代わりにインバータ１３１の出力がＨｉｇｈとなるので、ＴＦＴ１３７、１３８がオンとなる。またＴＦＴ１３２、１３３のゲート電極にはそれぞれ電圧Ｖ１、Ｖ２が印加されることから、ＴＦＴ１３４、１３５は共にオフとなり、蓄積容量ラインＣ１から電気的に切り離される（ハイインピーダンス状態となる）。

このようにＴＦＴ１３６、１３７はＴＦＴ１３２、１３３が共にオフ状態になった場合、及びＴＦＴ１３４、１３５のゲート入力がハイインピーダンス状態となった場合に、確実にオフとなる電圧を与え外部からのノイズ等の混入の要因で、ＴＦＴ１３４、１３５が誤動作することを防止する。

次に、Ｎ＋１フレームの期間において、ｔ１の時点でゲートラインＧ１がＨｉｇｈになると、ＴＦＴ１３２、１３３がオンとなり、ＦＲＭ信号はＴＦＴ１３４、１３５のゲートに入力される。Ｎ＋１フレームではＦＲＭ信号はＬなので、ＴＦＴ１３４はオン、ＴＦＴ１３５がオフとなり、蓄積容量ラインＣ１には電圧Ｖ１が印加される。

その後、ｔ２時点でゲートラインＧ１がＬｏｗになると、ＴＦＴ１３２、１３３はそれぞれオフとなり、代わりにインバータ１３１の出力がＨとなるので、ＴＦＴ１３６、１３７がオンとなる。このように、ゲートラインＧ１が選択された期間ではゲート回路１０１にある、ＴＦＴ１３４、１３５からなるバッファ回路から、電圧Ｖ１もしくはＶ２が供給され、それ以外の期間では、上記バッファ回路からの出力はハイインピーダンス状態となり、蓄積容量ラインＣ１から電気的に切り離される。

なお、Ｎフレーム、Ｎ＋１フレームのいずれにおいても、ゲートラインＧ１がＬｏｗになってから、ゲート回路１０１側にある、ＴＦＴ１３４、１３５からなるバッファ回路がオフするまでの期間については、ゲート回路１０１の各ＴＦＴのＷ／Ｌサイズを適正に選択することにより、図２のαに相当するディレイを発生されることが可能である。これはゲートラインＧ１がオフするタイミングにおいては、ゲートライン電圧がＶＧＨからＶＧＬに変動するため、この電圧変動によるノイズが、寄生容量（図示せず）等を介して、蓄積容量ラインＣ１へ重畳され、結果として表示品位を悪化させる要因となる。上記αのディレイを発生させることにより、ゲートラインＧ１が確実にオフしてから蓄積容量ラインＣ１を電気的に切り離すことが可能となるため、上述したような表示品位の悪化を防止することができる。従って、実際にゲート回路１０１にある、ＴＦＴ１３４、１３５からなるバッファ回路から蓄積容量ラインＣ１へ給電する期間は、Ｎフレーム及びＮ＋１フレーム共にｔ１〜ｔ２＋αの期間となる。

次に、蓄積容量駆動回路１０２の動作を説明する。蓄積容量駆動回路１０２は、ラッチ回路１２１、ＴＦＴ１２２、１２３、インバータ１２４、及びイネーブルＴＦＴ１２５で構成されている。ゲート回路１０１と同様に、蓄積容量駆動回路１０２には、ロジック電圧としてはＶＧＨ、ＶＧＬ電圧が入力されるとともに、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号が入力される。

イネーブルＴＦＴ１２５のゲートには、ゲート回路１０１からのゲート出力Ｇ３、Ｇ４、・・・、Ｇｎ＋２が入力される。例えば、蓄積容量ラインＣ１に該当するイネーブルＴＦＴ１２５のゲートには、ゲート出力Ｇ３が接続されている。同様に蓄積容量ラインＣｎにはゲート出力Ｇｎ＋２が接続されている。これは、図３に示すように、ｔ２時点でゲートラインＧ１がオフとなった所定の期間後のｔ５時点で、蓄積容量ラインＣ１のイネーブルＴＦＴ１２５がオンとなり、ＦＲＭ信号によりラッチ回路１２１が更新されて、その出力状態により、最終段の出力バッファであるＴＦＴ１２２、１２３のいずれかをオンさせる。

例えばＮフレームでＦＲＭ信号がＨｉｇｈの場合、ゲート出力Ｇ３がＨｉｇｈになると、蓄積容量ラインＣ１のイネーブルＴＦＴ１２５がオンとなり、ラッチ回路１２１が更新されて、その出力はＨｉｇｈとなる。この場合、バッファ回路１２２がオンとなり、Ｖ１電圧が選択されて蓄積容量ラインＣ１に出力され、次のフレームでラッチ回路１２１のデータが更新されるまでこの状態が保持される。

次のＮ＋１フレームにおいては、ＦＲＭ信号がＬとなるので、ｔ５時点でバッファ回路１２３がオンとなり、蓄積容量ラインＣ１にはＶ２電圧が供給される。このように、蓄積容量駆動回路１０２の出力はフレーム毎にＶ１もしくはＶ２の電圧を選択する動作を繰り返す。なお、蓄積容量ラインＣ１の駆動に関して、ゲート回路１０１と蓄積容量駆動回路１０２の関係について図３を用いて整理すると、ＮフレームではゲートラインＧ１が選択されている期間ｔ１からｔ２＋αにおいて、ゲート回路１０１側にあるＴＦＴ１３５がオンとなりＶ２電圧を供給すると共に、蓄積容量駆動回路１０２からも同様にＶ２電圧が供給される。ｔ２＋α以降の期間では、ゲート回路１０１側のＴＦＴ１３４、１３５からなるバッファ回路は、蓄積容量ラインＣ１から切り離されるが、蓄積容量駆動回路１０２からはＶ２電圧が印加され続ける。その後、ｔ５時点で蓄積容量駆動回路１０２の出力がＶ２からＶ１に変化する。次にＮ＋１フレームではゲートラインＧ１が選択されているｔ１からｔ２＋αの期間でゲート回路１０１側にあるＴＦＴ１３４がオンとなりＶ１電圧が供給されると共に、蓄積容量駆動回路１０２からも前のＮフレームで出力しているＶ１電圧が継続して供給される。その後、ｔ５時点で蓄積容量駆動回路１０２の出力は、Ｖ１からＶ２に変化する。

次に、ゲートラインＧ２および蓄積容量ラインＣ２に着目すると、図３に示すように、ゲート回路１０１のゲートラインＧ２に相当する回路にはＦＲＭ信号ラインにインバータ１３８が存在するため、ゲートラインＧ２がＨｉｇｈとなるｔ３からｔ４の期間において、ＴＦＴ１３４、１３５のゲート電極にはそれぞれＦＲＭの反転信号Ｌｏｗが入力される。すなわち、Ｎフレーム期間において蓄積容量ラインＣ１にはＶ２電圧が供給されたが、蓄積容量ラインＣ２にはＴＦＴ１３４がオンとなるため、Ｖ１電圧が供給される。同様に蓄積容量駆動回路１０２にもインバータ１２６が存在するため、結果として蓄積容量駆動回路１０２の出力信号は蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの１ライン毎に反転した信号が順次出力されることとなる。すなわち、蓄積容量ラインＣ２は、期間ｔ３からｔ４＋αにおいて、ゲート回路１０１側からもＶ１電圧が印加され、ｔ４＋α以降の期間では、ゲート回路１０１は蓄積容量ラインＣ２から切り離されるが、蓄積容量駆動回路１０２からはＶ１電圧が蓄積容量ラインＣ２に印加され続ける。そして、その後ｔ６時点で、蓄積容量ラインＣ２に印加されるのはＶ２電圧に変化する。

なおここで、図３中に示したｔ１、ｔ２、ｔ５の各期間は、図２のｔ１、ｔ２、ｔ５の期間と一致している。すなわち、あるゲートラインのゲート電圧が選択された期間に画素１０６のＴＦＴスイッチ１１１を順次選択すると共に、ソース駆動回路１０３から所望のデータ電圧を液晶容量Ｃｌｃに書き込む。データ電圧を液晶容量Ｃｌｃに書き込んだ後は、所定のタイミングで蓄積容量駆動回路１０２から所定の電圧（Ｖ１またはＶ２）を蓄積容量ラインへ重畳することにより、蓄積容量Ｃｓｔを介して画素１０６に書き込まれたデータ電圧を所望の液晶の光学特性に適した電圧に変換する。

また、コモン電極ＣＯＭには常に一定の電圧ＶＣＯＭがコモン駆動回路１０４から印加されており、上記の変換後の画素電圧ＶＰＩＸとコモン電圧ＶＣＯＭとの間で、最終的な液晶駆動電圧が決定される。

蓄積容量ラインＣ１に再度着目すると、上記ゲートラインＧ１が選択される期間（ｔ１からｔ２）において、対応する蓄積容量ラインＣ１は蓄積容量駆動回路１０２側から１フレーム前に更新された所定の電圧が供給される。図３の場合、この所定の電圧は、ＮフレームではＶ２電圧、Ｎ＋１フレームではＶ１電圧である。電気光学装置１００は、この所定の電圧の供給と共に、ゲート回路１０１側から蓄積容量ラインＣ１に対して、蓄積容量駆動回路１０２からの出力電圧と同じ電圧（ＮフレームではＶ２電圧、Ｎ＋１フレームではＶ１電圧）を、時間ｔ１からｔ２＋αの間、供給する構成となっている。

より具体的には、Ｎフレームにおいて、上記ゲート選択期間ｔ１からｔ２では、最終的な液晶印加電圧がＣＯＭ電圧に対して高電位側のデータ電圧を書き込むので、蓄積容量駆動回路１０２とゲート回路１０１に具備された双方のバッファ回路のうち、ＴＦＴ１３５とＴＦＴ１２３がオンとなり、低電圧Ｖ２を選択して蓄積容量ラインＣ１に印加する。次にＮ＋１フレームにおいて、ゲート選択期間ｔ１からｔ２においては、最終的な液晶印加電圧がＣＯＭ電圧に対して低電位側のデータ電圧を書き込むので、上記双方のバッファ回路のうちＴＦＴ１３４とＴＦＴ１２２がオンとなり、高電圧Ｖ１を選択して蓄積容量ラインＣ１に印加する。

このように、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎを、所定の期間のみ、蓄積容量駆動回路１０２とゲート回路１０１の双方に具備されたバッファ回路から駆動することにより、データ書き込み時に寄生容量Ｃｓａ及び寄生容量Ｃｇｄ、Ｃｇｃによる歪み波形の影響を抑制し、蓄積容量ラインの電圧変動を安定化させクロストークを低減させることが可能となる。

より具体的には、ある蓄積容量ラインのゲート電圧がオンになってから、ゲート電圧がオフになる以降その次の行の蓄積容量ラインのゲート電圧がオンになるまでの間（例えば、ある蓄積容量ラインのゲート選択期間＋αの期間だけ）、ゲート回路１０１側からも電圧を供給する。また、各蓄積容量ラインは蓄積容量駆動回路１０２によって、いずれの期間においても常にＶ１またはＶ２の電圧が選択され、常に安定した電圧が供給されている。蓄積容量駆動回路１０２によって常にＶ１またはＶ２の電圧が供給されている結果、外部からのノイズ等の影響もない。

また、コモン電圧は常に一定のＤＣ電圧を印加すれば良く、液晶のモードが変わっても、負荷の大きいコモン電極を反転駆動させる必要がないため、低消費電力化に有利となる。また、上記データ書き込みの期間で蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎは蓄積容量駆動回路１０２とゲート回路１０１の両側から給電されるため、電圧変動を安定化させるために蓄積容量駆動回路１０２のバッファの駆動能力を必要以上に大きくせずともクロストークの問題が発生しないので、バッファサイズを従来と比較して小さくすることが可能となり、結果として液晶表示装置の表示領域以外のサイズ（額縁）を小さくすることが可能となる。

＜３．本発明の第２の実施形態＞
次に、本発明の第２の実施形態にかかる液晶表示素子を用いた電気光学装置の構成について説明する。図４は、本発明の第２の実施形態にかかる液晶表示素子を用いた電気光学装置２００の構成について示す説明図である。以下、図４を用いて本発明の第２の実施形態にかかる電気光学装置２００の構成について説明する。

図４に示したように、本発明の第２の実施形態にかかる電気光学装置２００は、ゲート回路２０１と、蓄積容量駆動回路２０２と、ソース駆動回路２０３と、コモン駆動回路２０４と、を含んで構成される。また、本発明の第２の実施形態にかかる電気光学装置２００は、水平方向に複数の電極を配してなるゲートラインＧ１、Ｇ２、・・・Ｇｎと、垂直方向に複数の電極を配してなるソースラインＳ１、Ｓ２、・・・、Ｓｍと、水平方向に複数の電極を配してなる蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎと、を有する。

そして、本発明の第２の実施形態にかかる電気光学装置２００は、表示領域２０５に、上記ゲートライン及び上記ソースラインの各交点に、マトリクス状に配置された複数の画素２０６を有し、それぞれの画素２０６は、ＴＦＴスイッチ２１１と、液晶容量Ｃｌｃと、蓄積容量Ｃｓｔと、を含んで構成される。

ゲート回路２０１は、ゲートラインＧ１、Ｇ２、・・・、Ｇｎを駆動するための回路であり、シフトレジスタ２０７を備えている。蓄積容量駆動回路１０２は、上記蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎを駆動するための回路である。ソース駆動回路１０３は、上記ソースラインＳ１、Ｓ２、・・・、Ｓｍを駆動する回路である。そして、コモン駆動回路１０４は、液晶容量Ｃｌｃの一端に共通して接続されるコモン電極ＣＯＭを駆動するためのものである。

ゲート回路２０１には、スタートパルスＳＴＶと、クロック信号ＣＫ１、ＣＫ２と、蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎの駆動を制御するためのＦＲＭ信号とが入力されている。また、ゲート回路２０１には、ゲート回路２０１を駆動するためのロジック電圧としてＶＧＨとＶＧＬとが入力される。

ゲート回路２０１は、各ラインに対して、インバータ２３１と、ＴＦＴ２３２、２３３、２３４、２３５、２３６、２３７と、をそれぞれ有している。ＴＦＴ２３２、２３３、２３４、２３５、２３６、２３７のオン・オフの切り替えにより、表示領域２０５には、電圧Ｖ１、Ｖ２のいずれかが蓄積容量ラインＣ１、Ｃ２、・・・Ｃｎに印加される。ゲート回路１０１の動作については後に詳述する。

蓄積容量駆動回路２０２は、ラッチ回路２２１と、ＴＦＴ２２２、２２３と、イネーブルＴＦＴ２２４と、インバータ２２５と、を含んで構成され、蓄積容量駆動回路２０２には、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号と、蓄積容量駆動回路２０２を駆動するためのロジック電圧としてＶＧＨとＶＧＬとが入力される。

上述した本発明の第１の実施形態にかかる電気光学装置１００の構成との違いは、ゲート回路２０１及び蓄積容量駆動回路２０２において、偶数行にインバータが設けられていない点であり、その他の構成については上述した本発明の第１の実施形態にかかる電気光学装置１００の構成と変化は無い。

以上、本発明の第２の実施形態にかかる電気光学装置２００の構成について説明した。次に、本発明の第２の実施形態にかかる電気光学装置２００の駆動の詳細について説明する。

図５は、本発明の第２の実施形態にかかる電気光学装置２００の電位の変化を示す説明図である。以下、図５を用いて本発明の第２の実施形態にかかる電気光学装置２００の駆動の詳細について説明する。

図５には、ゲートラインＧ１、Ｇ２、Ｇ３、Ｇ４と、蓄積容量ラインＣ１、Ｃ２、Ｃ３、Ｃ４の電位の変化が示されている。

ゲート回路２０１には、シフトレジスタ２０７を動作させるためのスタートパルスＳＴＶと、クロック信号ＣＫ１、ＣＫ２と、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号とが入力されている。また、ゲート回路２０１を駆動するための電圧としてＶＧＨとＶＧＬがゲート回路２０１に入力される。スタートパルスＳＴＶがゲート回路２０１に入力されると、クロック信号ＣＫ１、ＣＫ２に同期してシフトレジスタ２０７が動作し、順次ゲートパルスＧ１、Ｇ２、・・・、Ｇｎが出力される。

図５を参照しながら、ゲートラインＧ１に着目すると、ｔ１の時点でゲートラインＧ１がＨｉｇｈ（ＶＧＨ）、ＴＦＴ２３２、２３３がそれぞれオンとなり、ＦＲＭ信号がＴＦＴ２３２とＴＦＴ２３３のゲートに入力される。Ｎフレーム期間において、ｔ１からｔ２でＦＲＭ信号はＨｉｇｈ（ＶＧＨ）であるので、ＴＦＴ２３４はオフ、ＴＦＴ２３５がオンとなり、結果的に蓄積容量ラインＣ１にはＶ２電圧が印加される。

ｔ２時点でゲートラインＧ１がＶＧＬになると、ＴＦＴ２３２、２３３はそれぞれオフとなり、代わりにインバータ２３１の出力がＨｉｇｈとなるので、ＴＦＴ２３６、ＴＦＴ２３７がオンとなる。ＴＦＴ２３４、２３５のゲート電極にはそれぞれＶ１、Ｖ２電圧が印加されることから、ＴＦＴ２３４、２３５は共にオフ状態（ハイインピーダンス）となり、蓄積容量ラインＣ１から切り離される。

ＴＦＴ２３６、２３７は、ＴＦＴ２３２、２３３が共にオフ状態になった場合に、ＴＦＴ２３４、２３５が誤動作することを防止する。すなわち、ＴＦＴ２３４、２３５のゲート入力がハイインピーダンス状態とならないように、オフ電圧を確実に与えることにより、外部からのノイズ等の混入の要因によるＴＦＴ２３４、２３５の誤動作を防止する役割を持っている。

次に、Ｎ＋１フレームの期間では、ｔ１の時点でゲートラインＧ１がＨｉｇｈ（ＶＧＨ）になると、ＴＦＴ２３２、２３３がオンとなり、ＦＲＭ信号がＴＦＴ２３４、２３５のゲートに入力される。Ｎ＋１フレームのｔ１からｔ２の期間でＦＲＭ信号はＬｏｗ（ＶＧＬ）状態であるので、ＴＦＴ２３４はオン、ＴＦＴ２３５がオフとなり、結果的に蓄積容量ラインＣ１にはＶ１電圧が印加される。

ｔ２の時点でゲートラインＧ１がＬｏｗ（ＶＧＬ）になると、ＴＦＴ２３２、２３３はそれぞれオフとなり、代わりにインバータ２３１の出力がＨｉｇｈとなるので、ＴＦＴ３６、２３７がオンとなる。このようなゲート回路２０１の回路構成から、ゲートラインＧ１が選択された期間ではゲート回路２０１側にある、ＴＦＴ２３４、２３５からなるバッファ回路から、Ｖ１もしくはＶ２の電圧が供給され、それ以外の期間では、ＴＦＴ２３４、２３５からなるバッファ回路の出力は、ハイインピーダンス状態となり蓄積容量ラインＣ１から切り離される。

なお、Ｎフレーム、Ｎ＋１フレームのいずれにおいても、ゲートラインＧ１がＬｏｗになってから、ゲート回路２０１側の、ＴＦＴ２３４、２３５からなるバッファ回路がオフするまでの期間については、ゲート回路２０１中の各ＴＦＴのＷ／Ｌサイズを適正に選択することにより、図５のαに相当するディレイを発生させることが可能である。これはゲートラインＧ１がオフするタイミングにおいては、ゲートライン電圧がＶＧＨからＶＧＬに変動するため、この電圧変動によるノイズが、寄生容量（図示せず）等を介して、蓄積容量ラインＣ１へ重畳され、結果として表示品位を悪化させる要因となる。上記αのディレイを発生させることにより、ゲートラインＧ１が確実にオフしてから蓄積容量ラインＣ１を電気的に切り離すことが可能となるため、上述したような表示品位の悪化を防止することができる。従って、実際にゲート回路２０１にある、ＴＦＴ２３４、２３５からなるバッファ回路から蓄積容量ラインＣ１へ給電する期間は、Ｎフレーム及びＮ＋１フレーム共にｔ１〜ｔ２＋αの期間となる。

次に、蓄積容量駆動回路２０２の動作を説明する。蓄積容量駆動回路２０２は、ラッチ回路２２１、ＴＦＴ２２２、２２３、インバータ２２４、及びイネーブルＴＦＴ２２５から構成されている。蓄積容量駆動回路２０２には、ゲート回路２０１と同様に、回路駆動電圧としてＶＧＨ、ＶＧＬ電圧が入力されるとともに、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの駆動を制御するためのＦＲＭ信号が入力される。

イネーブル用ＴＦＴ２２５のゲートには、ゲート回路２０１からのゲート出力Ｇ３、Ｇ４、・・・、Ｇｎ＋２が入力される。例えば蓄積容量ラインＣ１に該当するイネーブルＴＦＴ２２５のゲートには、ゲート出力Ｇ３が接続されている。同様に蓄積容量ラインＣｎにはゲート出力Ｇｎ＋２が接続されている。これは、図５に示すように、ｔ２時点でゲートラインＧ１がオフとなった所定の期間後のｔ５時点で、蓄積容量ラインＣ１のイネーブルＴＦＴ２２５がオンとなり、ＦＲＭ信号によりラッチ回路２２１が更新されてその出力状態により、最終段の出力バッファであるＴＦＴ２２２、２２３のいずれかのオン／オフを選択する。

例えばＮフレーム期間のｔ５時点でＦＲＭ信号がＨｉｇｈの場合、ゲート出力Ｇ３がＨｉｇｈになると、イネーブルＴＦＴ２２５がオンとなり、ラッチ回路２２１の出力はＨｉｇｈとなる。この場合、出力バッファのＴＦＴ２２２がオンとなり、Ｖ１電圧が選択されて、蓄積容量ラインＣ１に出力され、次のＮ＋１フレームでラッチ回路２２１のデータが更新されるまでこの状態が保持される。

次のＮ＋１フレームのｔ５時点においては、ＦＲＭ信号がＬとなるので、出力バッファのＴＦＴ２２３がオンとなり、Ｖ２電圧が選択されて蓄積容量ラインＣ１に供給される。上記の本発明の第１の実施形態と異なるのは、このＦＲＭ信号が１ＨＳ毎、さらにはフレーム毎に反転する信号であるという点であるが、ＦＲＭ信号が反転信号であっても基本的な動作に変わりはない。

次に、蓄積容量ラインＣ１の駆動に関して、ゲート回路２０１と蓄積容量駆動回路２０２の関係について、図５を用いて整理する。ＮフレームではゲートラインＧ１が選択されている期間ｔ１からｔ２＋αにおいて、ゲート回路２０１側にあるバッファ回路のＴＦＴ２３５がオンとなりＶ２電圧を供給すると共に、蓄積容量駆動回路２０２からも同様にＶ２電圧が供給される。ｔ２＋α以降の期間では、ゲート回路２０１側のＴＦＴ２３４、２３５からなるバッファ回路は、蓄積容量ラインＣ１から切り離されるが、蓄積容量駆動回路２０２の出力からはＶ２が蓄積容量ラインＣ１に印加され続ける。その後、ｔ５時点で蓄積容量駆動回路２０２の出力はＶ２からＶ１に変化する。次にＮ＋１フレームでは、ゲートラインＧ１が選択されているｔ１からｔ２＋αの期間で、ゲート回路２０１側にあるバッファ回路のＴＦＴ２３４がオンとなり、Ｖ１電圧が供給されると共に、蓄積容量駆動回路２０２からも、前のＮフレームで出力しているＶ１電圧が継続して供給される。その後、ｔ５時点で蓄積容量駆動回路２０２の出力はＶ１からＶ２に変化する。

次に、ゲートラインＧ２および蓄積容量ラインＣ２に着目すると、図５に示すように、ゲートラインＧ２がＨｉｇｈとなるｔ３からｔ４の期間において、ＦＲＭ信号はＬとなるため、バッファ回路のＴＦＴ２３４、２３５のゲート電極にはＶＧＬが入力される。すなわち、Ｎフレーム期間において、前述の蓄積容量ラインＣ１にはＶ２電圧が印加されたが、蓄積容量ラインＣ２にはバッファ回路のＴＦＴ２３４がオンとなるため、Ｖ１電圧が印加される。同様に、蓄積容量駆動回路２０２の出力はｔ７の時点において、ＬｏｗのＦＲＭ信号がラッチ回路２２１に取り込まれることで、Ｖ１からＶ２に変化する。結果として蓄積容量駆動回路２０２の出力信号は蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎの１ライン毎に反転した信号が順次出力されることとなる。

このように、本発明の第２の実施形態にかかる電気光学装置２００は、本発明の第１の実施形態にかかる電気光学装置１００のようにインバータ回路１２６、１３８がなくても、ＦＲＭ信号を１ＨＳ毎の反転信号に置き換えることで、本発明の第１の実施形態にかかる電気光学装置１００と同様の駆動が実現できる。

また、本発明の第２の実施形態にかかる電気光学装置２００においても、画素２０６の駆動は同じである。すなわち、あるゲートラインのゲート電圧が選択された期間に、画素２０６のＴＦＴスイッチ２１１を順次選択すると共に、ソース駆動回路２０３から所望のデータ電圧を液晶容量Ｃｌｃに書き込む。データ電圧を液晶容量Ｃｌｃに書き込んだ後は、１ＨＳ遅れたタイミングで蓄積容量駆動回路２０２から所定の電圧（Ｖ１またはＶ２）を蓄積容量ラインへ重畳することにより、蓄積容量Ｃｓｔを介して画素２０６に書き込まれたデータ電圧を所望の液晶の光学特性に適した電圧に変換する。

また、コモン電極ＣＯＭには常に一定の電圧ＶＣＯＭがコモン駆動回路２０４から印加されており、上記の変換後の画素電圧ＶＰＩＸとコモン電圧ＶＣＯＭとの間で、最終的な液晶駆動電圧が決定される。

蓄積容量ラインＣ１に再度着目すると、上記ゲートラインＧ１が選択される期間（ｔ１からｔ２）において、対応する蓄積容量ラインＣ１は蓄積容量駆動回路２０２側から１フレーム前に更新された所定の電圧が供給される。図５の場合、この所定の電圧は、ＮフレームではＶ２電圧、Ｎ＋１フレームではＶ１電圧である。電気光学装置２００は、この所定の電圧の供給と共に、ゲート回路２０１側から蓄積容量ラインＣ１に対して、ｔ１からｔ２＋αの期間だけ蓄積容量駆動回路２０２からの出力電圧と同じ電圧（ＮフレームではＶ２電圧、Ｎ＋１フレームではＶ１電圧）を供給する構成となっている。

より具体的には、Ｎフレームのゲート選択期間ｔ１からｔ２においては、最終的な液晶印加電圧がＣＯＭ電圧に対して高電位側のデータ電圧を書き込むので、蓄積容量駆動回路２０２とゲート回路２０１に具備された双方のバッファ回路のうち、ＴＦＴ２３５とＴＦＴ２２３がオン状態となり、低電圧Ｖ２を選択して蓄積容量ラインＣ１に印加する。Ｎ＋１フレームのゲート選択期間ｔ１からｔ２においては、最終的な液晶印加電圧がＣＯＭ電圧に対して低電位側のデータ電圧を書き込むので、上記双方のバッファ回路のうちＴＦＴ２３４とＴＦＴ２２２がオン状態となり、高電圧Ｖ１を選択して蓄積容量ラインＣ１に印加する。

このように、本発明の第２の実施形態にかかる電気光学装置２００では、１ライン置きにゲート回路２０１と蓄積容量駆動回路２０２の内部にインバータを持たなくても、ＦＲＭ信号を上述した反転信号に置き換えることで、本発明の第１の実施形態にかかる電気光学装置１００と同様の駆動を実現することが可能となる。

また、蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎを、所定の期間のみ、蓄積容量駆動回路２０２とゲート回路２０１の双方に具備されたバッファ回路から駆動することにより、データ書き込み時に寄生容量Ｃｓａ及び寄生容量Ｃｇｄ、Ｃｇｃによる歪み波形の影響を抑制し、蓄積容量ラインの電圧変動を安定化させクロストークを低減させることが可能となる。

より具体的には、ある蓄積容量ラインのゲート電圧がオンになってから、ゲート電圧がオフになる以降その次の行の蓄積容量ラインのゲート電圧がオンになるまでの間（例えば、ある蓄積容量ラインのゲート選択期間＋αの期間だけ）、ゲート回路２０１側からも電圧を供給する。また、各蓄積容量ラインは蓄積容量駆動回路２０２によって、いずれの期間においても常にＶ１またはＶ２の電圧が選択され、常に安定した電圧が供給されている。蓄積容量駆動回路２０２によって常にＶ１またはＶ２の電圧が供給されている結果、外部からのノイズ等の影響もない。

また、コモン電圧は常に一定のＤＣ電圧を印加すれば良く、液晶のモードが変わっても、負荷の大きいコモン電極を反転駆動させる必要がないため、低消費電力化に有利となる。また、上記データ書き込みの期間で蓄積容量ラインＣ１、Ｃ２、・・・、Ｃｎは蓄積容量駆動回路２０２とゲート回路２０１の両側から給電されるため、電圧変動を安定化させるための蓄積容量駆動回路２０２のバッファの駆動能力を必要以上に大きくせずともクロストークの問題は発生しないので、バッファサイズを従来と比較して小さくすることが可能となり、結果として液晶表示装置の表示領域以外のサイズ（額縁）を小さくすることが可能となる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１００、２００ 電気光学装置
１０１、２０１ ゲート回路
１０２、２０２ 蓄積容量駆動回路
１０３、２０３ ソース駆動回路
１０４、２０４ コモン駆動回路
１０５、２０５ 表示領域
１０６、２０６ 画素
１１１、２１１ ＴＦＴスイッチ

Claims (6)

1. 複数のゲート線と、
   複数のソース線と、
   前記複数のゲート線に対応して設けられた複数の蓄積容量線と、
   前記複数のゲート線と前記複数のソース線との交差に対応して設けられ、
   コモン電極と、
   一端が前記ソース線に接続されるとともに、前記ゲート線が選択されたときに前記一端と他端との間でオン状態となる画素スイッチング素子と、
   一端が前記画素スイッチング素子の他端に接続され、他端が前記コモン電極に接続された画素容量と、
   一端が前記画素スイッチング素子の他端に接続され、他端が前記蓄積容量線に接続された蓄積容量と
   を含む複数の画素と、
   を有する電気光学装置の駆動回路であって、
   前記複数のゲート線を所定の順番で選択し、第１期間の間に選択された前記ゲート線に対応する前記蓄積容量線に所定の電圧を供給し、前記第１期間の他には前記蓄積容量線と電気的に分離されるゲート回路と、
   当該一のソース線に対応する画素に対し、当該画素の階調および極性に応じた電圧のデータ信号を、前記ソース線を介して供給するソース駆動回路と、
   前記蓄積容量線に持続的に所定の電圧を供給する蓄積容量駆動回路と、
   を備えることを特徴とする、電気光学装置の駆動回路。
2. 前記ゲート回路は、ｎ番目のゲート線が選択されてから、該選択期間の経過後、ｎ＋１番目のゲート線が選択されるまでの期間においてのみ、ｎ番目の蓄積容量線に所定の電圧を供給することを特徴とする、請求項１に記載の電気光学装置の駆動回路。
3. 前記蓄積容量線は、前記画素を構成する前記画素容量の一端に接続される前記コモン電極と電気的に切り離されて独立的に駆動され、前記ゲート線が選択されている間所定のデータ電圧が前記画素に印加され、その後所定の期間だけ遅れたタイミングで、前記蓄積容量駆動回路によって前記画素の前記コモン電極の反対側の電位である画素電位が高電圧側又は低電圧側にシフトされることで最終的な前記画素電位が確定することを特徴とする、請求項１または２に記載の電気光学装置の駆動回路。
4. 前記第１期間は前記ゲート線が選択された期間及び遅延期間で構成されたことを特徴とする、請求項１に記載の電気光学装置の駆動回路。
5. 前記遅延期間は前記駆動回路を構成するトランジスタのＷ／Ｌサイズを選択することによって決定されることを特徴とする、請求項４に記載の電気光学装置の駆動回路。
6. 前記コモン電極にはＤＣ電圧が供給され、前記蓄積容量線には第１電圧または第２電圧が選択的に供給されることを特徴とする、請求項１に記載の電気光学装置の駆動回路。
   

Images