JP5716619B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

半導体装置の耐圧を高めるため、半導体基板に耐圧構造（例えば、ＦＬＲ（Field Limiting Ring）構造、リサーフ（REduced SURface Field）構造）が形成された半導体装置が提案されている。耐圧構造を備えた半導体装置では、半導体基板の表面の絶縁膜に可動イオンが付着することで耐圧が低下することがある。このため、可動イオンの付着による耐圧低下を防止するための技術が提案されている（特許文献１）。

特許文献１の半導体装置では、半導体基板の非セル領域に複数のフィールドリングが形成されている。半導体基板の非セル領域の表面上には絶縁膜が形成されている。絶縁膜の表面上には導電層が形成され、その導電層は複数本のフィールドリングの上方に位置している。導電層は、その表面が絶縁膜によって被覆されている。この半導体装置では、半導体基板の表面の絶縁膜に可動イオンが付着しても、その可動イオンはフィールドリングの上方に位置する導電層によってブロックされる。これによって、半導体装置の耐圧の低下が防止できるとされている。

特開平４−１２７５４０号公報

特許文献１の技術では、絶縁膜に付着した可動イオンを導電層によってある程度はブロックできるが、その全てをブロックすることはできない。このため、絶縁膜内には導電層によってブロックできなかった可動イオンが存在する。したがって、半導体装置が駆動されて半導体基板に電圧が印加されると、それによって絶縁膜内を可動イオンが移動し、絶縁膜内の特定の部分に偏る。絶縁膜内の特定の部分に偏在する可動イオンは、耐圧構造に影響を与え、半導体装置の耐圧を低下させてしまう。

本明細書は、絶縁膜内の可動イオンの動きを制御することで、半導体装置の耐圧の低下を抑制する技術を提供する。

本明細書で開示する半導体装置は、半導体基板と、絶縁膜と、少なくとも１つの電極と、電圧印加回路を有している。半導体基板は、セル領域と、そのセル領域に隣接する非セル領域とを備えている。絶縁膜は、半導体基板の非セル領域の表面上に配置される。電極は、絶縁膜の表面上に配置される。電圧印加回路は、電極に電圧を印加する。セル領域には、半導体素子が形成されている。非セル領域には、耐圧構造が形成されている。電極は、半導体基板から電気的に分離されている。電圧印加回路は、半導体素子に電圧が印加されていない期間の少なくとも一部において電極に電圧を印加する。

上記の半導体装置では、絶縁膜の表面に配置された電極が半導体基板から電気的に分離されているため、電圧印加回路は半導体基板から独立した電圧を電極に印加することができる。このため、電極に印加する電圧を調整することで、絶縁膜に所望の電圧を印加し、絶縁膜内の可動イオンの動きを制御することができる。したがって、絶縁膜内の特定の部分に可動イオンが偏っていたとしても、電極に電圧を印加することで可動イオンを絶縁膜内に分散させることができる。これによって、半導体装置の耐圧が低下することを抑制することができる。また、電圧印加回路は、半導体素子に電圧を印加していない期間（すなわち、半導体素子が駆動されていない期間）において、電極に電圧を印加する。このため、電極への電圧の印加により、半導体素子の特性が変化してしまうことを防止することができる。

上記の半導体装置では、耐圧構造として種々の耐圧構造を用いることができる。例えば、耐圧構造は、半導体基板の表面に露出する第１導電型の第１半導体領域と、その一部が半導体基板の表面に露出し、第１半導体領域の裏面及びセル領域から遠い側の側面に少なくとも接触する第２導電型の第２半導体領域を有していてもよい。この場合、絶縁膜が第１半導体領域と第２半導体領域の表面上に配置されていることが好ましい。ここで、「第１導電型」及び「第２導電型」とは、ｎ型またはｐ型のいずれかを意味する。すなわち、「第１導電型」がｎ型である場合には「第２導電型」がｐ型であり、「第１導電型」がｐ型である場合には「第２導電型」がｎ型となる。

この半導体装置では、半導体基板の非セル領域に電圧が印加されたときに、第１半導体領域と第２半導体領域の境界面から空乏層が広がり、これによって耐圧が確保される。絶縁膜は、第１半導体領域と第２半導体領域の表面上に配置され、この絶縁膜内の可動イオンの動きが電極により制御される。このため、第１半導体領域と第２半導体領域の境界面から広がる空乏層が可動イオンの影響を受けることを抑制し、半導体装置の耐圧の低下を抑制することができる。

なお、上記の耐圧構造を用いる場合、第１半導体領域では、半導体基板を平面視したときに、セル領域に近い側の端部における第１導電型の不純物濃度が、セル領域から遠い側の端部における第１導電型の不純物濃度よりも高いことが好ましい。

また、上記の電圧印加回路は、半導体素子に電圧が印加されている期間においては、電極に電圧を印加しないことが好ましい。このような構成によると、半導体素子に電圧が印加されている期間（すなわち、半導体素子が駆動され得る期間）において、電極に電圧が印加されない。このため、電極への電圧の印加によって、駆動時における半導体素子の特性が変化してしまうことを防止することができる。

なお、電圧印加回路による電極への電圧の印加は、種々のタイミングで行うことができる。例えば、電圧印加回路は、半導体装置の起動時であって、半導体素子に電圧が印加される前に、電極に電圧を印加してもよい。

実施例１に係る半導体装置５４の構成を模式的に示すと共に、その半導体装置５４に備えられたダイオード１０の断面（図２のＩ−Ｉ線に示す位置の断面）を示している。 ダイオード１０の平面図。 制御電極１６，１８への電圧を印加するタイミングの一例を示している。 図３に示すタイミングで制御電極１６，１８へ電圧を印加したときのダイオード１０の耐圧特性の経時変化を模式的に示している。 変形例に係る半導体装置の構成を示す図。

（実施例１） 以下、図面を参照して実施例を説明する。本実施例の半導体装置５４は、自動車などの車両に搭載され、入力する直流電力を交流電力に変換してモータに供給する電力変換装置（インバータ）である。図１に示すように、半導体装置５４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）４０と、ダイオード１０と、スイッチ４２と、駆動回路４４（請求項の電圧印加回路に相当）を備えている。なお、半導体装置５４は、ＩＧＢＴ４０とダイオード１０によって構成されるスイッチング回路を複数有しているが、図１では１組のＩＧＢＴ４０とダイオード１０のみを図示している。また、半導体装置５４を構成する各要素のうちＩＧＢＴ４０は、従来の電力変換装置（インバータ）に用いられているＩＧＢＴと同一であるため、その詳細な説明については省略する。

ＩＧＢＴ４０は、スイッチング素子であり、ゲート電極に印加される電圧に応じてオン状態とオフ状態とに切替えられる。ＩＧＢＴ４０がオン状態となると、ＩＧＢＴ４０のエミッタ電極とコレクタ電極の間を電流が流れ得る状態となる。ＩＧＢＴ４０がオフ状態となると、エミッタ電極とコレクタ電極の間を流れる電流が遮断される。ダイオード１０は、ＩＧＢＴ４０に逆並列に接続されている。すなわち、ダイオード１０の表面電極（アノード電極）１２はＩＧＢＴ４０のエミッタ電極に接続され、ダイオード１０の裏面電極（カソード電極）２８はＩＧＢＴ４０のコレクタ電極に接続されている。ダイオード１０の詳細な構成については、後で詳述する。スイッチ４２は、半導体装置５４と図示しない外部直流電源との間に配置されている。スイッチ４２がオンとなると、外部直流電源と半導体装置５４とが接続される。スイッチ４２がオフとなると、外部直流電源と半導体装置５４とが接続されていない状態となる。駆動回路４４は、ＩＧＢＴ４０、ダイオード１０及びスイッチ４２に接続されている。駆動回路４４は、スイッチ４２をオン／オフ制御すると共にＩＧＢＴ４０をオン／オフ制御し、さらに、ダイオード１０の制御電極１６，１８（請求項の電極に相当）に電圧を印加する。

次に、ダイオード１０の構成について詳述する。図２に示すように、ダイオード１０は、半導体素子（すなわち、ダイオード）が形成されている半導体素子領域１００（セル領域に相当）と、半導体素子領域１００の周囲を取り囲む周辺耐圧領域２００（非セル領域に相当）を備えている。半導体素子領域１００は、半導体基板５０の略中央部に形成されている。周辺耐圧領域２００は、半導体基板５０の外周端５２に沿って形成されている。周辺耐圧領域２００は、半導体基板５０の外周端５２と半導体素子領域１００との間の耐圧を確保するための領域である。

図１，２に示すように、ダイオード１０は、半導体基板５０と、絶縁膜２０と、表面電極１２と、外周電極１４と、制御電極１６，１８と、裏面電極２８を備えている。半導体基板５０は、シリコンにより構成されている。表面電極１２は、半導体基板５０の半導体素子領域１００の表面５０ａに形成されている。表面電極１２は、ダイオードのアノード電極である。裏面電極２８は、半導体基板５０の裏面５０ｂの全体（すなわち、半導体素子領域１００と周辺耐圧領域２００の両者）に形成されている。裏面電極２８は、ダイオードのカソード電極である。外周電極１４は、半導体基板５０の表面５０ａであって周辺耐圧領域２００内に形成されており、半導体基板５０の外周端５２に沿って伸びている。外周電極１４は、チャネルストップ電極である。絶縁膜２０は、半導体基板５０の表面５０ａであって周辺耐圧領域２００内に形成されており、表面電極１２と外周電極１４の間に形成されている。絶縁膜２０には、酸化シリコン（ＳｉＯ_２）やポリイミド等を用いることができる。制御電極１６，１８は、絶縁膜２０の表面２０ａに互いに間隔を空けて形成されている。図２に示すように、制御電極１６，１８は、半導体素子領域１００を取り囲むようにリング状に形成されている。表面電極１２と制御電極１６との間には間隔が設けられ、制御電極１８と外周電極１４の間にも間隔が設けられている。このため、制御電極１６，１８は、表面電極１２、半導体基板５０及び外周電極１４から電気的に分離されている。制御電極１６，１８は、配線４５によって駆動回路４４に接続されており、ダイオード１０の他の電極１２，１４，２８から独立した電圧を印加可能となっている。なお、絶縁膜２０及び制御電極１６，１８の表面は、ポリイミド等の保護膜でさらに被覆されていてもよい。

図１に示すように、半導体基板５０の内部には、アノード領域２２と、ドリフト領域２４と、カソード領域２６と、リサーフ領域３０と、外周電極コンタクト領域３２が形成されている。アノード領域２２は、半導体基板５０の略中央であって、半導体基板５０の表面５０ａに露出する範囲に形成されている。アノード領域２２は、高濃度にｐ型不純物を含有するｐ型領域である。アノード領域２２は、表面電極１２に対してオーミック接続されている。ドリフト領域２４は、アノード領域２２、リサーフ領域３０及び外周電極コンタクト領域３２の下方に形成されている。ドリフト領域２４は、低濃度にｎ型不純物を含有するｎ型領域である。ドリフト領域２４の一部は、リサーフ領域３０と外周電極コンタクト領域３２の間において、半導体基板５０の表面５０ａに露出している。このため、ドリフト領域２４は、リサーフ領域３０の外側の側面に接すると共に、外周電極コンタクト領域３２の内側の側面に接している。カソード領域２６は、ドリフト領域２４の下方に形成されている。カソード領域２６は、半導体基板５０の裏面５０ｂに露出する範囲に形成されている。カソード領域２６は、高濃度にｎ型不純物を含有するｎ型領域である。カソード領域２６のｎ型不純物濃度は、ドリフト領域２４のｎ型不純物濃度よりも高い。カソード領域２６は、裏面電極２８に対してオーミック接続されている。

外周電極コンタクト領域３２は、高濃度にｎ型不純物を含有するｎ型領域である。外周電極コンタクト領域３２は、半導体基板５０の表面５０ａに露出する範囲であって、周辺耐圧領域２００の最も外周側に形成されている。すなわち、外周電極コンタクト領域３２は、半導体基板５０の外周端５２に露出する位置に形成されている。外周電極コンタクト領域３２のｎ型不純物濃度は、ドリフト領域２４のｎ型不純物濃度よりも高い。外周電極コンタクト領域３２は、外周電極１４に対してオーミック接続されている。外周電極コンタクト領域３２は、チャネルストップ領域である。

リサーフ領域３０は、低濃度にｐ型不純物を含有するｐ型領域である。リサーフ領域３０は、半導体基板５０の表面５０ａに露出する範囲であって、周辺耐圧領域２００内に形成されている。リサーフ領域３０の一方の端部（半導体基板５０の中央側）は、アノード領域２２に接している。リサーフ領域３０の他方の端部（半導体基板５０の外周端５２側）は、ドリフト領域２４に接している。リサーフ領域３０のｐ型不純物濃度は、アノード領域２２のｐ型不純物濃度よりも低い。また、リサーフ領域３０のｐ型不純物濃度分布は、アノード領域２２側で高く、外周電極コンタクト領域３２側で低くなっている。外周電極コンタクト領域３２とリサーフ領域３０の間には、上述したドリフト領域２４が存在している。ドリフト領域２４によって、外周電極コンタクト領域３２はリサーフ領域３０から分離されている。なお、アノード領域２２とリサーフ領域３０の間には、両者を分離する分離領域が形成されていてもよい。

図１，２から明らかなように、本実施例では、半導体素子領域１００は、表面電極１２が半導体基板５０の表面５０ａと接触している領域である。半導体素子領域１００には、アノード領域２２とドリフト領域２４とカソード領域２６が形成され、これらによってダイオードが構成されている。周辺耐圧領域２００には、リサーフ領域３０とドリフト領域２４とカソード領域２６と外周電極コンタクト領域３２が形成され、リサーフ領域３０とドリフト領域２４によってリサーフ構造（耐圧構造）が構成されている。制御電極１６は、リサーフ領域３０の上方に配置され、制御電極１８は、リサーフ領域３０とドリフト領域２４の境界（リサーフ領域３０の外周端側の端部）の上方に配置されている。

次に、上述した半導体装置５４の動作について説明する。本実施例の半導体装置５４は、（１）半導体装置５４と外部直流電源とが接続された状態と、（２）半導体装置５４と外部直流電源とが接続されていない状態と、に切替えられる。以下、各状態について説明する。なお、上述したように、半導体装置５４を構成する各要素のうちＩＧＢＴ４０については、従来の電力変換装置（インバータ）に用いられているＩＧＢＴと同一であるため、ＩＧＢＴ４０の動作の詳細な説明は省略する。

（１）半導体装置５４と外部直流電源とが接続された状態
半導体装置５４と外部直流電源とが接続された状態とするためには、駆動回路４４がスイッチ４２をオンする。この状態において、駆動回路４４が複数のＩＧＢＴ４０をオン／オフ制御することで、半導体装置５４は、外部直流電源から供給される直流電力を交流電力に変換してモータに供給する。半導体装置５４と外部直流電源とが接続された状態では、（ａ）ＩＧＢＴ４０に電流が流れる状態と、（ｂ）ダイオード１０に還流電流が流れる状態と、（ｃ）ＩＧＢＴ４０及びダイオード１０に電流が流れない状態とに切替る。なお、半導体装置５４と外部直流電源とが接続された状態では、駆動回路４４は、制御電極１６，１８に電圧を印加しておらず、制御電極１６，１８の電圧は０Ｖとなっている。

（ａ）ＩＧＢＴ４０に電流が流れる状態
ＩＧＢＴ４０に電流を流すためには、ＩＧＢＴ４０のコレクタ電極に高電位が印加される一方でエミッタ電極に低電位が印加される状態とし、駆動回路４４がＩＧＢＴ４０のゲート電極にオン電位を印加する。これによって、ＩＧＢＴ４０が導通し（オン状態となり）、ＩＧＢＴ４０を電流が流れる。この際、ダイオード１０では、裏面電極（カソード電極）２８に高電位が印加され、表面電極（アノード電極）１２に低電位が印加されるため、ダイオード１０に電流は流れない。なお、ＩＧＢＴ４０に電流が流れる状態では、ダイオード１０の表面電極１２と裏面電極２８の間には高い電位差は生じない。なお、駆動回路４４がＩＧＢＴ４０のゲート電極へのオン電位の印加を停止すると、ＩＧＢＴ４０がオフ状態となり、ＩＧＢＴ４０を流れる電流が遮断される。

（ｂ）ダイオード１０に還流電流が流れる状態
上述したように、半導体装置５４はモータに接続されているため、モータに流れる電流が遮断されると、モータのインダクタンス成分によって高電圧が発生する。このような場合には、ＩＧＢＴ４０と逆並列に接続されているダイオード１０に還流電流が流れる。すなわち、ＩＧＢＴ４０のエミッタ電極の電位がコレクタ電極の電位に対して上昇すると、それと同時にダイオード１０の表面電極１２の電位が裏面電極２８の電位に対して上昇し、ダイオード１０がオンする。ダイオード１０がオンすると、ダイオード１０内を表面電極１２から裏面電極２８に向かって電流が流れる。これによって、ＩＧＢＴ４０に高電圧が作用することが防止され、ＩＧＢＴ４０の破壊が防止される。

（ｃ）ＩＧＢＴ４０及びダイオード１０に電流が流れない状態
この状態では、ダイオード１０の外周電極１４及び裏面電極２８の電位が、表面電極１２の電位に対して上昇する。すると、アノード領域２２からドリフト領域２４内に空乏層が伸びる。周辺耐圧領域２００内においては、空乏層は、アノード領域２２から外周側に向かって伸びる。このとき、リサーフ領域３０は、空乏層が外周側に向かって伸びるのを促進する。これによって、アノード領域２２の近傍で電界が集中することが抑制される。周辺耐圧領域２００の空乏層は、外周電極コンタクト領域３２に到達する。外周電極コンタクト領域３２はｎ型不純物濃度が高いので、空乏層は外周電極コンタクト領域３２の内部には伸展しない。したがって、空乏層は、外周電極コンタクト領域３２より外周側へは伸展せず、空乏層が半導体基板５０の外周端５２まで伸展することが防止される。このように、ＩＧＢＴ４０がオフしている状態で、ダイオード１０の表面電極１２と裏面電極２８の間に逆電圧が印加されると、アノード領域２２と外周電極コンタクト領域３２の間の領域（すなわち、リサーフ領域３０とドリフト領域２４）に空乏層が形成される。表面電極１２と外周電極１４の間の電圧の大部分は、この空乏化された領域が分担する。これによって、電界の集中が緩和され、高耐圧が実現される。

ここで、上述したように、本実施例では、リサーフ領域３０のｐ型不純物濃度は、アノード領域２２のｐ型不純物濃度よりも低い。このため、リサーフ領域３０によって空乏層が伸びやすくなっている。また、リサーフ領域３０のｐ型不純物濃度分布は、アノード領域２２側から外周電極コンタクト領域３２側に向かって徐々に減少している。このため、アノード領域２２とリサーフ領域３０における電界の傾きが急峻となることが抑制され、電界集中が防止されている。

なお、上記のようなｐ型不純物濃度分布を有するリサーフ領域３０は、種々の方法により形成することができる。例えば、ｐ型不純物注入時のレジストの開口径を、中央側から外周側に向けて徐々に小さくしていくことによって、上記のようなｐ型不純物濃度分布を有するリサーフ領域３０を形成することができる。あるいは、レジストの開口の間隔を中央側から外周側に向けて徐々に広くしていくことでも、上記のようなｐ型不純物濃度分布を有するリサーフ領域３０を形成することができる。

次に、可動イオンがダイオード１０の耐圧に与える影響について説明する。絶縁膜２０の表面に可動イオンが付着すると、その可動イオンは絶縁膜２０内を移動する。上述したように、半導体装置５４が外部直流電源に接続された状態（スイッチ４２がオンの状態）では、絶縁膜２０の半導体基板５０側が制御電極１６，１８側よりも高電位となる。すなわち、制御電極１６，１８の電圧は０Ｖとなっているため、半導体基板５０の電圧の方が制御電極１６，１８の電圧より高い状態となる。したがって、絶縁膜２０に付着した正電荷の可動イオンは、制御電極１６，１８側に移動し、絶縁膜２０に付着した負電荷の可動イオンは、半導体基板５０側に移動する。このため、時間の経過と共に絶縁膜２０に付着した可動イオンは、絶縁膜２０内の半導体基板５０側又は制御電極１６，１８側に偏在してゆくこととなる。その結果、半導体基板５０におけるキャリアの分布が乱され、それが空乏層の形成に影響を及ぼし、ダイオード１０の耐圧を低下させていくこととなる。

（２）半導体装置５４と外部直流電源とが接続されていない状態
上述したように、半導体装置５４と外部直流電源とが接続された状態では、絶縁膜２０に付着した可動イオンは、時間の経過に伴って絶縁膜２０内を移動し、絶縁膜２０内に偏在した状態となる。このため、本実施例では、半導体装置５４と外部直流電源とが接続されていない状態において、制御電極１６，１８に所定の電圧を所定の時間だけ印加する。すなわち、駆動回路４４は、制御電極１６，１８の電位が半導体基板５０の電位よりも高くなるように、制御電極１６，１８に電圧を印加する。具体的には、半導体装置５４と外部直流電源とが接続されていない状態では、半導体基板５０は接地されているため、制御電極１６，１８には正電圧（例えば、＋５Ｖ）が印加される。制御電極１６，１８に正電圧が印加されると、絶縁膜２０の制御電極１６，１８側が高電位となり、半導体基板５０側が低電位となる。すなわち、半導体装置５４と外部直流電源とが接続された状態とは、反対の状態となる。このため、絶縁膜２０内に偏在する可動イオンの移動方向は、半導体装置５４と外部直流電源とが接続された状態における可動イオンの移動方向に対して反対となる。例えば、絶縁膜２０内の制御電極１６，１８側に正電荷の可動イオンが偏在する場合は、その正電荷の可動イオンは半導体基板５０側に移動する。また、絶縁膜２０内の半導体基板５０側に負電荷の可動イオンが偏在する場合は、その負電荷の可動イオンは制御電極１６，１８側に移動する。したがって、制御電極１６，１８に正電圧が所定の時間だけ印加されると、それによって絶縁膜２０内の可動イオンの偏在が解消される。絶縁膜２０内の可動イオンの偏在が解消されると、半導体基板５０におけるキャリアの分布が正常となり、空乏層が正常に形成される。その結果、ダイオード１０の耐圧の低下も解消される。

ここで、本実施例では、絶縁膜２０の表面に複数の制御電極１６，１８が配置されている。したがって、絶縁膜２０の表面に１つの制御電極を設ける場合と比較して、絶縁膜２０に効果的に電圧を印加することができ、また、制御電極１６，１８へ印加する電圧を小さくすることができる。なお、制御電極１６，１８に正電圧を印加する時間（前記の所定時間）は、絶縁膜２０内の可動イオンの偏在を解消できる程度の時間とすればよい。例えば、制御電極１６，１８に正電圧を印加する時間は、数秒程度とすることができる。

また、駆動回路４４による制御電極１６，１８への正電圧の印加は、半導体装置５４と外部直流電源とが接続されていない状態に行われる。すなわち、半導体装置５４が駆動されていないときに行われる。このため、制御電極１６，１８への正電圧の印加がダイオード１０の特性に影響を与えることはない。

次に、制御電極１６，１８へ電圧を印加するタイミングについて、図３を参照して説明する。図３に示す例では、始動スイッチが操作される毎に、制御電極１６，１８へ電圧を印加し、その後に半導体装置５４と外部直流電源とを接続する。すなわち、時刻ｔ１で車両の始動スイッチがオンされると、駆動回路４４は、スイッチ４２をオフした状態（半導体装置５４と外部直流電源とが接続されていない状態）のまま、ダイオード１０の制御電極１６，１８に電圧を印加する。制御電極１６，１８へ電圧を印加してから所定時間が経過すると（時刻ｔ２）、駆動回路４４は、制御電極１６，１８への電圧の印加を停止する。次いで、駆動回路４４は、スイッチ４２をオンとし（時刻ｔ３）、半導体装置５４からモータへ交流電力を供給可能な状態とする。駆動回路４４は、始動スイッチがオフされるまで（時刻ｔ４）、スイッチ４２をオンの状態で維持する。時刻ｔ４で始動スイッチがオフされると、駆動回路４４はスイッチ４２をオフし、半導体装置５４と外部直流電源とを非接続の状態とする。その後は、始動スイッチの操作毎に同様の手順が繰り返される。

ここで、図３に示すタイミングで制御電極１６，１８に正電圧を印加した場合のダイオード１０の耐圧特性の経時変化を説明する。図４に示すように、時刻ｔ１で始動スイッチが操作されて制御電極１６，１８に電圧が印加されると、絶縁膜２０の可動イオンの偏在が解消されるため、ダイオード１０の耐圧特性は徐々に回復する（時刻ｔ１〜ｔ２）。そして、時刻ｔ３でスイッチ４２がオンされて半導体装置５４と外部直流電源が接続されると、時間の経過に伴って可動イオンの移動が進むため、ダイオード１０の耐圧特性は徐々に低下する。時刻ｔ４で始動スイッチがオフされてスイッチ４２がオフされると、ダイオード１０の耐圧特性の低下が停止する。次に、時刻ｔ５で始動スイッチが操作されると、時刻ｔ６まで制御電極１６，１８へ電圧が印加され、ダイオード１０の耐圧特性が回復する。以下、同様に変化する。したがって、始動スイッチを操作した時点でダイオード１０の耐圧特性が低下していても、制御電極１６，１８への電圧の印加によってダイオード１０の耐圧特性が回復し、その後にモータへの交流電力の供給が行われる。したがって、ダイオード１０が駆動される期間では、充分な耐圧特性を有することができる。

上述した説明から明らかなように、本実施例の半導体装置５４では、リサーフ領域３０の表面を被覆する絶縁膜２０の表面に制御電極１６，１８を配置し、この制御電極１６，１８に電圧を印加する。このため、絶縁膜２０内の可動イオンの偏在が解消され、可動イオンの偏在による耐圧の低下を抑制することができる。また、制御電極１６，１８への電圧の印加は、ダイオード１０が駆動されていないときに行われる。このため、制御電極１６，１８への電圧の印加が、ダイオードの特性に影響を与えることもない。

また、本実施例では、絶縁膜２０上に制御電極１６，１８を形成し、これら制御電極１６，１８に駆動回路４４により電圧を印加するだけでよい。このため、極めて簡易な構成によって、可動イオンによる耐圧低下を抑制することができる。また、制御電極１６，１８と表面電極１２は同一のプロセスで形成することができるため、制御電極１６，１８を形成するための新たな工程を追加する必要もない。

また、上述した耐圧低下抑制技術は、絶縁膜２０への可動イオンの付着を積極的に防止する技術ではなく、絶縁膜２０へ付着した可動イオンの動きを制御することで耐圧の低下を抑制する技術である。このため、絶縁膜２０への可動イオンの付着を防止するための複雑な構造を設ける必要はない。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。

例えば、上述した実施例では、半導体素子領域１００にダイオードが形成されている例であったが、半導体素子領域にはダイオード以外の半導体素子（例えば、ＩＧＢＴやＭＯＳＦＥＴ等の他のパワー半導体素子）が形成されていてもよい。さらには、１つの半導体基板の半導体素子領域に、ＩＧＢＴと還流ダイオードの両者が形成されていてもよい。

半導体素子領域にＩＧＢＴが形成されている例について、図５を参照して具体的に説明する。図５に示す例においても、周辺耐圧領域２００については実施例１と同様の構成を備えているため、実施例１と同様の構成については、同一の参照符号を付して詳細な説明を省略する。図５に示すように、半導体基板５０の半導体素子領域１１０には、裏面電極（コレクタ電極）８０にオーミック接続するｐ^＋型（第１導電型）のコレクタ領域７８と、コレクタ領域７８上に配置されたｎ⁻型（第２導電型）のドリフト領域７６と、ドリフト領域７６上に配置されたｐ型のボディ領域６９と、ボディ領域６９上に配置されたｎ^＋型のエミッタ領域６８及びｐ^＋型のボディコンタクト領域６２を備えている。半導体基板５０の表面にはトレンチ７０が形成されている。トレンチ７０は、エミッタ領域６８及びボディ領域６９を貫通して、その先端がドリフト領域７６に達している。トレンチ７０の内壁面には絶縁膜７４が形成され、絶縁膜７４の内部にゲート電極７２が形成されている。ゲート電極７２の上端面には絶縁膜６６が形成されている。ゲート電極７２は、エミッタ領域６８とドリフト領域７６を分離する範囲のボディ領域６９に絶縁膜７４を介して対向している。半導体基板５０の表面電極６４及び裏面電極８０は、ダイオード９４に逆並列に接続されている。図５に示す例においても、駆動回路４４は、ＩＧＢＴ素子に電圧が印加されていない状態（すなわち、表面電極６４と裏面電極８０の間に電圧が印加されていない状態）で、制御電極１６，１８に電圧を印加する。これによって、絶縁膜２０内の可動イオンの偏りが解消され、半導体装置の耐圧の低下を抑制することができる。なお、上述した説明から明らかなように、電力変換装置に備えられるＩＧＢＴとダイオードの両者に本発明の構成（絶縁膜上の制御電極に電圧を印加する構成）を適用してもよい。

また、上述した実施例では、耐圧構造としてリサーフ構造（リサーフ領域３０）を形成していたが、耐圧構造にはリサーフ構造以外の耐圧構造（例えば、ＦＬＲ構造等）を採用してもよい。この場合でも、耐圧構造の上方に位置する絶縁膜内の可動イオンの偏りを解消することができ、これによって半導体装置の耐圧の低下を抑制することができる。

また、上述した実施例では、自動車等の車両の始動スイッチを操作したときに制御電極１６，１８へ電圧を印加したが、制御電極へ電圧を印加するタイミングは、このような例に限られない。例えば、自動車の一時停止時に、半導体装置と外部直流電源との接続をオフし、その間に制御電極に電圧を印加してもよい。また、始動スイッチをオフした後に、所定の時間だけ制御電極に電圧を印加してもよい。

また、上述した実施例では、本発明を自動車に搭載される電力変換装置（インバータ）に適用した例であったが、本発明はこのような例に限られず、耐圧構造を備えた半導体装置に適用することができる。

また、上述した実施例では、半導体材料にシリコンが用いられた例であったが、半導体材料には、炭化シリコン、ガリウムヒ素、窒化ガリウム、ダイヤモンド等の他の半導体材料を用いてもよい。

また、上述した実施例では、制御電極１６，１８に正の電圧を印加したが、制御電極１６，１８に印加する電圧は、半導体装置を駆動する際に絶縁膜２０に印加される電圧に応じて適宜変更することができる。例えば、半導体装置を駆動する際に、絶縁膜２０の半導体基板側が低電位となり、制御電極１６，１８側が高電位となる場合は、制御電極１６，１８に負の電圧を印加すればよい。

上述した実施例では、絶縁膜２０の表面に２つの制御電極１６，１８を配置したが、絶縁膜２０の表面に配置する制御電極の数は任意の数を採ることができる。例えば、絶縁膜２０上に１つの制御電極のみを配置してもよいし、３つ以上の制御電極を配置してもよい。また、絶縁膜の表面に複数の制御電極を配置する場合は、各制御電極に異なる電圧を印加してもよい。

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：ダイオード
１２：表面電極
１６，１８：制御電極
２０：絶縁膜
２２：アノード領域
２４：ドリフト領域
２６：カソード領域
２８：裏面電極
３０：リサーフ領域
４０：ＩＧＢＴ
４２：スイッチ
４４：駆動回路
５４：半導体装置

Claims (5)

1. セル領域と、そのセル領域に隣接する非セル領域とを備える半導体基板と、
   前記半導体基板の非セル領域の表面上に配置される絶縁膜と、
   前記絶縁膜の表面上に配置される少なくとも１つの電極と、
   前記電極に電圧を印加する電圧印加回路と、を有しており、
   前記セル領域には、半導体素子が形成されており、
   前記非セル領域には、耐圧構造が形成されており、
   前記電極は、半導体基板から電気的に分離されており、
   前記半導体素子は、外部電源と接続した状態と接続していない状態とに切替え可能となっており、
   前記電圧印加回路は、前記半導体素子が前記外部電源に接続されていない状態のときに前記電極に電圧を印加する、半導体装置。
2. 前記耐圧構造は、
   前記半導体基板の表面に露出する第１導電型の第１半導体領域と、
   一部が前記半導体基板の表面に露出し、前記第１半導体領域の裏面及び前記セル領域から遠い側の側面に少なくとも接触する第２導電型の第２半導体領域と、を有しており、
   前記絶縁膜が前記第１半導体領域と前記第２半導体領域の表面上に配置されている、請求項１に記載の半導体装置。
3. 前記第１半導体領域では、前記半導体基板を平面視したときに、前記セル領域に近い側の端部における第１導電型の不純物濃度が、前記セル領域から遠い側の端部における第１導電型の不純物濃度よりも高い、請求項２に記載の半導体装置。
4. 前記電圧印加回路は、前記半導体素子が前記外部電源に接続されている期間においては、前記電極に電圧を印加しない、請求項１〜３のいずれかに記載の半導体装置。
5. 前記電圧印加回路は、半導体装置の起動時であって、前記半導体素子が前記外部電源に接続される前に、前記電極に電圧を印加する、請求項１〜４のいずれかに記載の半導体装置。

Images