JP5720106B2 - ミキサ回路及びミキサ回路のコモン電圧調整方法 - Google Patents
ミキサ回路及びミキサ回路のコモン電圧調整方法 Download PDFInfo
- Publication number
- JP5720106B2 JP5720106B2 JP2010080733A JP2010080733A JP5720106B2 JP 5720106 B2 JP5720106 B2 JP 5720106B2 JP 2010080733 A JP2010080733 A JP 2010080733A JP 2010080733 A JP2010080733 A JP 2010080733A JP 5720106 B2 JP5720106 B2 JP 5720106B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- common voltage
- common
- mixer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記ミキサユニットの出力対に接続される入力対と,フィードバック抵抗を介して前記入力対に接続される出力対とを有し,前記差動の入力信号を増幅し差動の出力信号を出力するオペアンプと,
前記オペアンプの出力対の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路と,
前記コモン電圧を前記所定の振幅電圧に応じて生成するコモン電圧生成回路とを有する。
利得[dB]=20×log{オペアンプの出力側抵抗R3(R4)/((ミキサユニットの入力側抵抗R1(R2)+ミキサユニットのトランジスタのオン抵抗))}−ミキサユニットの変換損失[dB]
ミキサユニットの変換損失は,ミキサ回路により生成される希望周波数以外の周波数成分である。
Vgs=(Vcom+Vin(off))−VLo<Vth (1)
よって,次の式が入力信号の差動成分Vin(off)に求められる。
Vin(off)<Vth−Vcom+VLo (2)
第2に,トランジスタP1〜P4が導通状態で線形動作する最悪条件は,入力信号Vcom+Vin,Vcom-Vinが最小値をとるときにローカル信号Lo,XLoのLレベル(=0V)でも,トランジスタが線形領域で動作することである。線形動作の条件は,次の通りである。
Vds<Vgs-Vth (3)
つまり,トランジスタのゲートソース間電圧Vgsの閾値電圧Vthに対するオーバードライブ電圧(Vgs-Vth)がソースドレイン間電圧Vdsより大きいことである。
この場合,上記の条件を満たす入力信号の電圧をVcom+Vin(on)とすると,ソースドレイン間電圧Vdsは,仮想接地ノードn1,n2の電圧Vcomと入力信号Vcom+Vin(on)との差であり,ゲートソース間電圧Vgsは,入力信号Vcom+Vin(on)とグランド0Vとの差であるので,上記の式(3)は次の通りである。
Vds=Vcom−(Vcom+Vin(on))<(Vcom+Vin(on))−Vth
この式を解くと,第2の条件である式(3)を満たすためには,次の式が入力信号の差動成分Vin(on)に求められる。ここで,Vin(on)<0である。
−Vin(on)<(Vcom−Vth)/2 (4)
図6は,式(2)と(4)のVin(off)と,-Vin(on)を示すグラフ図である。横軸がコモン電圧Vcom,縦軸が入力信号の差動成分Vinである。図6中の実線で示される一次直線Vin(off)と,Vin(on)の両方より低い領域が,コモン電圧Vcomと入力信号の差動成分Vinが取りうる範囲になる。そして,式(2)と(4)の一次直線が交差する点が,入力信号の差動成分Vinが最も大きくなる動作点になる。
Vin(off)=-Vin(on)
であり,
Vth−Vcom+VLo=(Vcom−Vth)/2
であり,これを解くと,次の通りである。
Vcom=Vth+(2/3)*VLo (5)
上記の式(5)を満たすようにコモン電圧Vcomをローカル信号の振幅電圧VLoから生成すれば,第1,第2の条件を満たしつつ,入力信号の差動成分の範囲を最も広くすることができる。
作可能範囲を広げることができる。
Vin(off)<Vth−Vcom+VLo+α (2A)
その結果,コモン電圧Vcomとローカル信号の振幅電圧VLoとの関係を示す上記式(5)は,以下の通り修正できる。
Vcom=Vth+(2/3)*(VLo+α) (5A)
この式(5A)のグラフは,図6中に破線で示されている。
差動の入力信号を位相を変更せずに出力する第1のトランジスタ対と,位相を反転して出力する第2のトランジスタ対とを有するミキサユニットと,
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記ミキサユニットの出力対に接続される入力対と,フィードバック抵抗を介して前記入力対に接続される出力対とを有し,前記差動の入力信号を増幅し差動の出力信号を出力するオペアンプと,
前記オペアンプの出力対の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路と,
前記コモン電圧を前記所定の振幅電圧に応じて生成するコモン電圧生成回路とを有するミキサ回路。
付記1において,
前記コモン電圧生成回路は,前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路。
付記1において,
前記コモン電圧生成回路は,前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路。
付記1または3において,
前記コモン電圧生成回路は,前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。
付記1または3において,
前記コモン電圧生成回路は,前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。
付記5において,
前記所定電圧は,前記所定の振幅電圧の8〜12%の電圧であるミキサ回路。
差動の入力信号を位相を変更せずに出力する第1のトランジスタ対と,位相を反転して出力する第2のトランジスタ対とを有するミキサユニットと,
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記ミキサユニットの出力対に接続される入力対と,フィードバック抵抗を介して前記入力対に接続される出力対とを有し,前記差動の入力信号を増幅し差動の出力信号を出力するオペアンプと,
前記オペアンプの出力対の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路とを有するミキサ回路の前記コモン電圧調整方法において,
前記コモン電圧を前記所定の振幅電圧に応じて調整するミキサ回路のコモン電圧調整方法。
付記7において,
前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路のコモン電圧調整方法。
付記7において,
前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路のコモン電圧調整方法。
付記6または9において,
前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
付記6または9において,
前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
付記11において,
前記所定電圧は,前記所定の振幅電圧の8〜12%の電圧であるミキサ回路のコモン電圧調整方法。
R1,R2:入力抵抗 R3,R4:出力抵抗
BUF:ローカル信号のバッファアンプ Lo,XLo:ローカル信号
n1,n2:入力対,仮想接地ノード n3,n4:出力対
CMFB:コモンモードフィードバック回路
10:コモン電圧生成回路 Vcom:コモン電圧
VLo:ローカル信号の振幅電圧
Claims (10)
- 差動入力信号を位相を変更せずに出力する第1のMOSトランジスタ対と,位相を反転して出力する第2のMOSトランジスタ対とを有する受動ミキサと,
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のMOSトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記受動ミキサの出力対にそれぞれ接続される第1及び第2の入力と,フィードバック抵抗を介して前記第1及び第2の入力にそれぞれ接続される第1及び第2の出力とを有し,前記受動ミキサから入力される差動信号を増幅し差動出力信号を出力するオペアンプと,
前記オペアンプの第1及び第2の出力の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路と,
前記コモン電圧を前記所定の振幅電圧に応じて生成するコモン電圧生成回路とを有するミキサ回路。 - 請求項1において,
前記コモン電圧生成回路は,前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路。 - 請求項1において,
前記コモン電圧生成回路は,前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路。 - 請求項1または3において,
前記コモン電圧生成回路は,前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。 - 請求項1または3において,
前記コモン電圧生成回路は,前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。 - 差動入力信号を位相を変更せずに出力する第1のMOSトランジスタ対と,位相を反転して出力する第2のMOSトランジスタ対とを有する受動ミキサと,
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のMOSトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記受動ミキサの出力対にそれぞれ接続される第1及び第2の入力と,フィードバック抵抗を介して前記第1及び第2の入力にそれぞれ接続される第1及び第2の出力とを有し,前記受動ミキサから入力される差動信号を増幅し差動出力信号を出力するオペアンプと,
前記オペアンプの第1及び第2の出力の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路とを有するミキサ回路の前記コモン電圧の調整方法において,
前記コモン電圧を前記所定の振幅電圧に応じて調整するミキサ回路のコモン電圧調整方法。 - 請求項6において,
前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路のコモン電圧調整方法。 - 請求項6において,
前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路のコモン電圧調整方法。 - 請求項8において,
前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。 - 請求項8において,
前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010080733A JP5720106B2 (ja) | 2010-03-31 | 2010-03-31 | ミキサ回路及びミキサ回路のコモン電圧調整方法 |
| US13/045,234 US8446205B2 (en) | 2010-03-31 | 2011-03-10 | Mixer circuit and method for adjusting common voltage of mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010080733A JP5720106B2 (ja) | 2010-03-31 | 2010-03-31 | ミキサ回路及びミキサ回路のコモン電圧調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011216982A JP2011216982A (ja) | 2011-10-27 |
| JP5720106B2 true JP5720106B2 (ja) | 2015-05-20 |
Family
ID=44708916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010080733A Expired - Fee Related JP5720106B2 (ja) | 2010-03-31 | 2010-03-31 | ミキサ回路及びミキサ回路のコモン電圧調整方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8446205B2 (ja) |
| JP (1) | JP5720106B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103999358B (zh) * | 2011-12-15 | 2017-09-01 | 马维尔国际贸易有限公司 | 具有对过程、温度和负载阻抗变化的不灵敏的rf功率检测电路 |
| JPWO2013175681A1 (ja) * | 2012-05-22 | 2016-01-12 | パナソニックIpマネジメント株式会社 | ダイレクトコンバージョン方式の受信機 |
| US9264002B2 (en) * | 2014-02-19 | 2016-02-16 | Analog Devices Global | Apparatus and methods for improving common mode rejection ratio |
| US9531337B2 (en) * | 2014-05-29 | 2016-12-27 | Qualcomm Incorporated | Transmitter digital-to-analog converter (DAC)-baseband filter (BBF) common mode interface |
| US10622946B1 (en) | 2015-08-05 | 2020-04-14 | Sam Belkin | Frequency mixer |
| US9774297B2 (en) * | 2015-11-13 | 2017-09-26 | Linear Technology Corporation | Double-balanced field-effect transistor mixer with direct single-ended intermediate frequency outputs |
| US9722555B1 (en) * | 2016-05-20 | 2017-08-01 | Inphi Corporation | Differential circuits with constant GM bias |
| KR102601361B1 (ko) | 2018-12-27 | 2023-11-13 | 엘지디스플레이 주식회사 | 터치 디스플레이 장치, 공통 구동 회로 및 구동 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4403827B2 (ja) * | 2004-02-25 | 2010-01-27 | ソニー株式会社 | 周波数変換回路、icおよび受信機 |
| DE102005028747B4 (de) * | 2005-06-21 | 2010-12-16 | Infineon Technologies Ag | Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung |
| US7482852B1 (en) * | 2005-09-21 | 2009-01-27 | Atheros Communications, Inc. | Inductor-less local oscillator buffer |
| JP2007110569A (ja) * | 2005-10-14 | 2007-04-26 | Sharp Corp | ミキサ回路、チューナ、及びテレビジョン受信機 |
| US7554380B2 (en) | 2005-12-12 | 2009-06-30 | Icera Canada ULC | System for reducing second order intermodulation products from differential circuits |
| JP4423303B2 (ja) * | 2007-03-06 | 2010-03-03 | 株式会社半導体理工学研究センター | 周波数変換回路 |
| GB0717865D0 (en) * | 2007-09-13 | 2007-10-24 | Cambridge Silicon Radio Ltd | A mixer for downconversion of RF signals |
| US7899426B2 (en) * | 2007-10-30 | 2011-03-01 | Qualcomm Incorporated | Degenerated passive mixer in saw-less receiver |
| US7945230B2 (en) * | 2008-05-09 | 2011-05-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Time-multiplexed common mode feedback for passive quadrature RF mixers |
-
2010
- 2010-03-31 JP JP2010080733A patent/JP5720106B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-10 US US13/045,234 patent/US8446205B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011216982A (ja) | 2011-10-27 |
| US20110241753A1 (en) | 2011-10-06 |
| US8446205B2 (en) | 2013-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5720106B2 (ja) | ミキサ回路及びミキサ回路のコモン電圧調整方法 | |
| EP3437187B1 (en) | System and method for controlling common mode voltage via replica circuit and feedback control | |
| JP4991785B2 (ja) | 半導体集積回路装置 | |
| KR101761308B1 (ko) | 처리 변동과 공급 변조를 위한 정밀한 바이어스 추적 | |
| WO2006117860A1 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
| KR100275177B1 (ko) | 저전압차동증폭기 | |
| CN103684279A (zh) | 用于改进mos晶体管线性度的电路 | |
| TWI420805B (zh) | 能夠處理電壓幅值大於供電電壓的輸入信號的高阻抗電平移動放大器、方法及裝置 | |
| US7187236B2 (en) | Rail-to-rail differential input amplification stage with main and surrogate differential pairs | |
| CN110943702B (zh) | 用于高阻抗缓冲器的交流联接斩波器信号 | |
| US9436023B2 (en) | Operational amplifier | |
| US7265622B1 (en) | Differential difference amplifier | |
| CN101202537B (zh) | 低功率可变增益放大器 | |
| US9450549B2 (en) | Differential amplification circuit | |
| US7274216B2 (en) | Duty cycle controlled CML-CMOS converter | |
| KR20180071988A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
| US11095258B2 (en) | Class AB amplifier and operational amplifier | |
| KR100499856B1 (ko) | 가변 이득 증폭기 | |
| US7514877B2 (en) | Display panel driving circuit | |
| JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
| JP6949463B2 (ja) | シングル差動変換回路 | |
| JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JP5204902B2 (ja) | トランスファーゲート回路ならびにそれを用いた電力合成回路,電力増幅回路,送信装置および通信装置 | |
| KR20050073755A (ko) | 차동증폭기 | |
| JP2011097270A (ja) | ドライバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5720106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |