Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5720106B2 - ミキサ回路及びミキサ回路のコモン電圧調整方法 - Google Patents
[go: Go Back, main page]

JP5720106B2 - ミキサ回路及びミキサ回路のコモン電圧調整方法 - Google Patents

ミキサ回路及びミキサ回路のコモン電圧調整方法 Download PDF

Info

Publication number
JP5720106B2
JP5720106B2 JP2010080733A JP2010080733A JP5720106B2 JP 5720106 B2 JP5720106 B2 JP 5720106B2 JP 2010080733 A JP2010080733 A JP 2010080733A JP 2010080733 A JP2010080733 A JP 2010080733A JP 5720106 B2 JP5720106 B2 JP 5720106B2
Authority
JP
Japan
Prior art keywords
voltage
common voltage
common
mixer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010080733A
Other languages
English (en)
Other versions
JP2011216982A (ja
Inventor
坂本 真吾
真吾 坂本
家林 任
家林 任
健太郎 内田
健太郎 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010080733A priority Critical patent/JP5720106B2/ja
Priority to US13/045,234 priority patent/US8446205B2/en
Publication of JP2011216982A publication Critical patent/JP2011216982A/ja
Application granted granted Critical
Publication of JP5720106B2 publication Critical patent/JP5720106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1466Passive mixer arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0084Lowering the supply voltage and saving power
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0088Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は,ミキサ回路及びミキサ回路のコモン電圧調整方法に関する。
ミキサ回路は,無線通信機器において直交変復調回路や周波数変換回路などに使用される。ミキサ回路には,トランジスタに利得をもたせた能動ミキサと,トランジスタをスイッチとして動作させ利得を持たせない受動ミキサとがある。
能動ミキサは利得をもつ利点を有するが,消費電力や高速動作は受動ミキサに劣る。一方,受動ミキサは,消費電力が小さく高速動作が可能であるが,トランジスタをオン,オフ駆動するために比較的大振幅のローカル信号が必要になる。
能動ミキサは,入力信号の位相をそのまま切り替えないまたは逆相に切り替える1対のトランジスタのスイッチを有する。入力信号が差動信号の場合は,正相側と逆相側の入力信号に対してそれぞれ1対のトランジスタのスイッチを有する。そして,その1対のトランジスタのゲートに互いに逆相のローカル信号を供給し,1対のトランジスを交互に導通,非導通に制御する。
受動ミキサについては,例えば特許文献1に記載されている。
特表2009−518984号公報
消費電力が小さく高速動作が可能な受動ミキサは,高周波信号を直交復調したりダウンコンバートしたりする回路として広く使用される。ただし,受動ミキサとしては,トランジスタを確実にオフ状態に制御し,またオン状態ではソースドレイン間の電圧の変化に対して電流も変化する線形動作が求められる。そのため前述したとおりトランジスタをオン,オフ駆動するローカル信号は大振幅であることが必要になる。
しかし,ローカル信号を供給するバッファアンプを高い周波数で動作させ,低い消費電力にするためには,バッファアンプを高周波動作可能なMOSトランジスタで構成するとともに,バッファアンプの動作電圧を低くすることが必要になる。その理由は,高周波動作可能なMOSトランジスタは,ゲート長が短くそれに伴いゲート酸化膜が薄いのでその耐圧が低く,したがって,バッファアンプの動作電圧を低くすることで,高周波動作するMOSトランジスタの低い耐圧に対応させることができるからである。
ただし,バッファアンプの動作電圧が低いと,ローカル信号の振幅電圧が低くなり,受動ミキサの非導通のトランジスタ(PチャネルMOSトランジスタ)において閾値電圧に対するゲートソース間電圧のマージンが減少し,確実に非導通にすることができなくなる。さらに,受動ミキサの入力信号のコモン電圧を下げた場合,受動ミキサの導通中のトランジスタにおいて,ゲートソース間電圧の閾値電圧に対するオーバードライブが少なくなり電圧に対する電流の線形性が悪化する可能性がある。
そこで,本発明の目的は,低電圧のローカル信号に対して動作特性の劣化が生じにくいミキサ回路とそのコモン電圧調整方法を提供することにある。
ミキサ回路の第1の側面は,差動の入力信号を位相を変更せずに出力する第1のトランジスタ対と,位相を反転して出力する第2のトランジスタ対とを有するミキサユニットと
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記ミキサユニットの出力対に接続される入力対と,フィードバック抵抗を介して前記入力対に接続される出力対とを有し,前記差動の入力信号を増幅し差動の出力信号を出力するオペアンプと,
前記オペアンプの出力対の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路と,
前記コモン電圧を前記所定の振幅電圧に応じて生成するコモン電圧生成回路とを有する。
第1の側面によれば,低電圧のローカル信号に対して動作特性の劣化が抑制される。
本実施の形態におけるミキサ回路の構成図である。 ミキサユニットMIXの回路図である。 本実施の形態におけるオペアンプとコモンモードフィードバック回路の一例を示す図である。 ミキサ回路の入力信号とローカル信号の一例を示す図である。 本実施の形態におけるミキサ回路の入力信号とローカル信号を示す図である。 式(2)と(4)のVin(off)と,-Vin(on)を示すグラフ図である。 ミキサユニット内のトランジスタP1〜P4のドレインソース電流と,入力信号の差動成分Vinとの関係を示す図である。 トランジスタの動作特性を示す図である。 本実施の形態におけるコモン電圧生成回路の第1の構成図である。 本実施の形態におけるコモン電圧生成回路の第2の構成図である。 本実施の形態におけるコモン電圧生成回路の第3の構成図である。
図1は,本実施の形態におけるミキサ回路の構成図である。ミキサ回路は,入力抵抗R1,R2と,受動ミキサからなるミキサユニットMIXと,フィードバック抵抗R3,R4を有するオペアンプOPAとで構成される。差動の高周波入力信号RFIN,RFINxは,DC成分をカットする入力キャパシタC1,C2を介して入力される。オペアンプOPAには,入力抵抗R1,R2と,入力対n1,n2と出力対n3,n4との間に,フィードバック抵抗R3,R4,フィードバックキャパシタCV3,CV4が設けられる。また,オペアンプOPAは,電源電圧VOPAとグランドGNDとの間に接続される。そして,ミキサユニットMIXは,入力抵抗R1,R2とオペアンプOPAの入力対である仮想接地ノードn1,n2との間に設けられる。
また,オペアンプOPAの差動の入力信号と出力信号のDC電圧(コモン電圧)が所定の電圧Vcomになるように,コモンモードフィードバック回路CMFBが設けられる。コモンモードフィードバック回路CMFBは,オペアンプOPAの出力対の差動信号OUT,OUTxの中間電圧がコモン電圧Vcomになるように,オペアンプOPAを制御する。
差動入力信号RFIN,RFINxは,キャパシタC1,C2によりそのDC成分がカットされ,その差動成分のみが入力される。仮に差動入力信号が入力されない場合は,その差動成分がゼロになり,ミキサユニットMIXの入力対IN,INxと,オペアンプOPAの入力対である仮想接地ノートn1,n2と,出力対n3,n4は,すべてコモン電圧Vcomになる。その状態で,差動入力信号RFIN,RFINxが入力されると,オペアンプの仮想接地ノードn1,n2はコモン電圧Vcomに維持され,ミキサユニットMIXの入力対IN,INxとオペアンプの出力OUT,OUTxとが,コモン電圧Vcomを中心とする差動信号になる。
図2は,ミキサユニットMIXの回路図である。この受動ミキサは,NチャネルMOSトランジスタまたはPチャネルMOSトランジスタからなるスイッチで構成される。図2の例では,PチャネルMOSトランジスタP1〜P4で構成されている。
ミキサユニットMIXは,入力端子IN,INxの差動入力信号IN=Vcom+Vin,INx=Vcom-Vinを位相変更せずにそのまま出力する第1のトランジスタ対P1,P4と,位相を反転して出力する第2のトランジスタ対P2,P3とを有する。第1のトランジスタ対P1,P4のゲートには正相側のローカル信号Loが供給され,第2のトランジスタ対P2,P3のゲートにはローカル信号Loとは逆相のローカル信号XLoが供給される。ローカル信号Lo,XLoが互いに相補の位相を有するため,第1,第2のトランジスタ対P1,P4とP2,P3は,ローカル信号の周波数に応じて,交互に導通状態と非導通状態とを繰り返す。
図1に示されるとおり,このローカル信号Lo,XLoは,発振器OSCが生成するローカル信号Loin,XLoinを波形整形するバッファアンプBUFにより供給される。このバッファアンプBUFは,例えば,CMOS回路で構成され,電源電圧VLoが供給されている。したがって,ローカル信号Lo,XLoの振幅電圧はバッファアンプの電源電圧VLoになり,ミキサユニットMIXに供給されるローカル信号Lo,XLoはグランド電圧0Vと振幅電圧VLoを繰り返す高周波信号になる。ローカル信号LoがLレベル,その逆相信号XLoがHレベルの場合は,トランジスタ対P1,P4が導通し,トランジスタ対P2,P3が非導通し,差動入力信号Vcom+Vin,Vcom-Vinはその位相を変更せずにそのまま出力側n1,n2に出力される。一方,ローカル信号LoがHレベル,XLoがLレベルの場合は,トランジスタ対P1,P4が非導通し,トランジスタ対P2,P3が導通し,高周波入力信号Vcom+Vin,Vcom-Vinは位相を反転されて出力側n1,n2に出力される。
図3は,本実施の形態におけるオペアンプとコモンモードフィードバック回路の一例を示す図である。オペアンプOPAは,差動増幅段として,入力対n1,n2がゲートに接続されるPチャネルトランジスタP12,P13と,それらのトランジスタの共通ソースと電源電圧VOPAとの間に設けられゲートが所定のバイアス電圧Vbに接続されたPチャネルの電流源トランジスタP11と,トランジスタP12,P13のドレインとグランドGNDとの間に設けられたNチャネルのトランジスタN14,N15を有する。さらに,オペアンプOPAは,出力バッファ段として,出力OUT側のトランジスタP16,N18と,出力OUTx側のトランジスタP17,N19とを有する。
入力対n1,n2の電位差をトランジスタP12,P13が増幅し,それらのドレイン端子n5,n6に生成される増幅信号により,出力バッファ段のNチャネルトランジスタN18,N19が駆動される。その結果,出力OUT,OUTxの電圧は,入力対n1,n2の電位差に応じて増幅された電圧になる。
オペアンプOPAは,差動入力信号Vcom+Vin,Vcom-Vinの差動成分Vin,-Vinに応じて,入力対である仮想接地端子n1,n2が等しい電位になるように,出力OUT,OUTxを駆動する。
さらに,コモンモードフィードバック回路CMFBは,差動増幅器であり,オペアンプOPAの出力対n3,n4に抵抗R10,R11を介して接続されたノードn10と予め決められたコモン電圧Vcomとを比較し,オペアンプの差動増幅段のNチャネルのトランジスタN14,N15のバイアス電圧Vbbを生成する。つまり,差動増幅器CMFBは,オペアンプOPAの出力電圧OUT,OUTxの中間電圧(OUT+OUTx)/2が,コモン電圧Vcomに維持されるように,オペアンプOPAの差動増幅段のNチャネルのトランジスタN14,N15のゲートVbbを生成する。
たとえば,出力電圧OUT,OUTxの中間電圧(OUT+OUTx)/2が上昇した場合は,コモンモードフィードバック回路CMFBの差動増幅器がバイアス電圧Vbbを下降させる。それによりトランジスタN14,N15のオン抵抗が上がりノードn5,n6の電位を上昇させる。この上昇は,トランジスタN18,N19のオン抵抗を下げ,出力電圧OUT,OUTxを下降させる。出力電圧OUT,OUTxの中間電圧(OUT+OUTx)/2が下降した場合は,上記と逆の動作になる。その結果,出力電圧OUT,OUTxの中間電圧(OUT+OUTx)/2がコモン電圧Vcomに維持される。
このように,コモンモードフィードバック回路CMFBにより,出力電圧OUT,OUTxの中間電圧(OUT+OUTx)/2がコモン電圧Vcomに維持されることで,オペアンプOPAの仮想接地端子n1,n2はコモン電圧Vcomに維持され,入力抵抗R1,R2を介してミキサユニットMIXの入力端子IN,INxに供給される差動入力信号のDCレベルもコモン電圧Vcomに制御される。つまり,互いに逆相の差動入力信号Vcom+Vin,Vcom-Vinの差動成分Vin,-Vinが増幅されて,コモン電圧VcomをDC成分とする互いに逆相の差動出力電圧OUT,OUTxが生成される。
このオペアンプOPAを有するミキサ回路の利得は,以下のとおりである。
利得[dB]=20×log{オペアンプの出力側抵抗R3(R4)/((ミキサユニットの入力側抵抗R1(R2)+ミキサユニットのトランジスタのオン抵抗))}−ミキサユニットの変換損失[dB]
ミキサユニットの変換損失は,ミキサ回路により生成される希望周波数以外の周波数成分である。
図4は,ミキサ回路の入力信号IN,INxとローカル信号Lo,XLoの一例を示す図である。入力信号Vcom+Vin,Vcom-Vinは,コモン電圧Vcomを中心に差動成分Vin,Vinx=−Vinで変化する逆相の信号である。
一方,ローカル信号Loは,電圧VLoのHレベルとグランド電圧0VのLレベルとを有するパルス信号である。ローカル信号XLoは,図示していないが,ローカル信号Loの逆相のパルス信号である。ミキサユニットMIX内のトランジスタP1〜P4は,仮想接地ノードn1,n2の電圧であるコモン電圧Vcomを中心に動作する。ローカル信号Lo,XLoがHレベルのときにトランジスタP1〜P4がオフにされ,Lレベルのときにオンにされる。そのために,ローカル信号Lo,XLoがトランジスタP1〜P4を確実にオン,オフできるようにその振幅電圧が選択される必要がある。
図2において,ミキサユニットMIXの入力側IN,INxをソースと仮定すると,入力信号Vcom+Vinが最も高い電圧のときでも,ゲートに印加されるローカル信号Lo(またはXLo)のHレベル(VLo)でトランジスタP1〜P4をオフ(非導通)にする必要がある。逆に,入力信号が最も低い電圧のときでも,ローカル信号Lo(またはXLo)のLレベル(GND)でトランジスタP1〜P4をオン(導通)にする必要がある。
一般に,ローカル信号Lo,XLoの振幅電圧VLoを,オペアンプOPAの電源電圧VOPAと同じ電圧にすることで,ミキサユニットMIX内のトランジスタP1〜P4を確実にオン,オフ動作させることが行われる。例えば,電源電圧VOPAが3Vとすれば,Vcom=1.5Vであり,ローカル信号Lo,XLoの振幅電圧VLoも3Vとされる。
ところが,ローカル信号Lo,XLoの振幅電圧をコモン電圧Vcomより大きい電圧に設定すると,ミキサユニットMIXの高周波動作が困難になる。ミキサ回路は,より高周波のローカル信号により動作することが求められる。そのためには,ローカル信号を供給するバッファアンプBUFを,ゲート長を短くした高速トランジスタで構成することが必要である。しかし,一般にゲート長を短くしたMOSトランジスタは同時にゲート酸化膜も薄く,よって耐圧が高くないという課題がある。その結果,バッファアンプBUFの電源電圧VLoを余り高くすることができない。
さらに,バッファアンプBUFの電源電圧VLoを高くしてローカル信号Lo,XLoの振幅電圧を高くすることは,消費電力の上昇を招く。
そこで,本実施の形態におけるミキサ回路では,ローカル信号を供給するバッファアンプBUFをより高い周波数で動作させ且つ低消費電力にするために,バッファアンプBUFの電源電圧VLoをコモン電圧Vcomより低く設定し,それによりローカル信号の振幅電圧VLoもコモン電圧Vcomより低くされる。
図5は,本実施の形態におけるミキサ回路の入力信号IN,INxとローカル信号Lo,XLoを示す図である。入力信号Vcom+Vin,Vcom-Vinは,図4と同じである。一方,ローカル信号Loの振幅電圧VLoは,コモン電圧Vcomよりも低く設定されている。図示していないが,ローカル信号XLoの振幅電圧VLoも同様である。
本実施の形態では,ローカル信号Lo,XLoの振幅電圧VLoを低く抑えることで,バッファアンプBUFの電源電圧VLoを低くし,バッファアンプを高周波動作可能なCMOSトランジスタで構成することができる。これによりローカル信号の周波数を高くすることができる。さらに,バッファアンプBUFの消費電力も抑制できる。
ただし,ローカル信号の振幅電圧VLoを下げたことに伴い,振幅電圧VLoとコモン電圧Vcomとの間には,次の2つの条件を満たすことが必要になる。第1に,ミキサユニットMIX内のトランジスタP1〜P4を確実に非導通(オフ)にするためには,入力信号Vcom+Vin,Vcom-Vinが最大値をとるときにローカル信号Lo,XLoのHレベル(=VLo)でオフにすることができなければならない。第2に,トランジスタP1〜P4が導通状態のときに,抵抗R1〜R4と同様にソースドレイン間電圧に対してソースドレイン電流が線形に変化し,実質的に導通抵抗が一定になることが望ましい。
そこで,本実施の形態では,図1に示されるとおりコモン電圧生成回路10を設け,コモン電圧生成回路10が,これらの2つの条件を満たすように,ローカル信号の振幅電圧VLoからコモン電圧Vcomを生成する。
第1に,ミキサユニットのトランジスタP1〜P4を確実に非導通にする最悪条件は,入力信号Vcom+Vin,Vcom-Vinが最大値をとるときにローカル信号Lo,XLoのHレベル(=VLo)でオフにすることができることである。そのためには,トランジスタのゲートソース間電圧Vgsがトランジスタの閾値Vthより低い(Vgs<Vth)ことが必要である。そので,トランジスタがオフになる入力信号の電圧をVcom+Vin(off)とすると,次の式が成立することが必要になる。
Vgs=(Vcom+Vin(off))−VLo<Vth (1)
よって,次の式が入力信号の差動成分Vin(off)に求められる。
Vin(off)<Vth−Vcom+VLo (2)
第2に,トランジスタP1〜P4が導通状態で線形動作する最悪条件は,入力信号Vcom+Vin,Vcom-Vinが最小値をとるときにローカル信号Lo,XLoのLレベル(=0V)でも,トランジスタが線形領域で動作することである。線形動作の条件は,次の通りである。
Vds<Vgs-Vth (3)
つまり,トランジスタのゲートソース間電圧Vgsの閾値電圧Vthに対するオーバードライブ電圧(Vgs-Vth)がソースドレイン間電圧Vdsより大きいことである。
この場合,上記の条件を満たす入力信号の電圧をVcom+Vin(on)とすると,ソースドレイン間電圧Vdsは,仮想接地ノードn1,n2の電圧Vcomと入力信号Vcom+Vin(on)との差であり,ゲートソース間電圧Vgsは,入力信号Vcom+Vin(on)とグランド0Vとの差であるので,上記の式(3)は次の通りである。
Vds=Vcom−(Vcom+Vin(on))<(Vcom+Vin(on))−Vth
この式を解くと,第2の条件である式(3)を満たすためには,次の式が入力信号の差動成分Vin(on)に求められる。ここで,Vin(on)<0である。
−Vin(on)<(Vcom−Vth)/2 (4)
図6は,式(2)と(4)のVin(off)と,-Vin(on)を示すグラフ図である。横軸がコモン電圧Vcom,縦軸が入力信号の差動成分Vinである。図6中の実線で示される一次直線Vin(off)と,Vin(on)の両方より低い領域が,コモン電圧Vcomと入力信号の差動成分Vinが取りうる範囲になる。そして,式(2)と(4)の一次直線が交差する点が,入力信号の差動成分Vinが最も大きくなる動作点になる。
すなわち,式(2)(4)が等しくなるときは,
Vin(off)=-Vin(on)
であり,
Vth−Vcom+VLo=(Vcom−Vth)/2
であり,これを解くと,次の通りである。
Vcom=Vth+(2/3)*VLo (5)
上記の式(5)を満たすようにコモン電圧Vcomをローカル信号の振幅電圧VLoから生成すれば,第1,第2の条件を満たしつつ,入力信号の差動成分の範囲を最も広くすることができる。
図7は,ミキサユニット内のトランジスタP1〜P4のドレインソース電流と,入力信号の差動成分Vinとの関係を示す図である。図7は,ローカル信号Lo=0V,XLo=VLoの時の導通状態のトランジスタP1,P4と,非導通状態のトランジスタP2,P3の各電流i1〜i4を示している。そして,図6中に示したコモン電圧がVcom1の時の差動成分-Vin(on),Vin(off)が,図7中に示されている。
まず,トランジスタP1は,ローカル信号Lo=0Vであり十分に導通し,ゲートソース間電圧が十分にあるので,入力信号の差動成分Vinの増減に対して電流は線形特性を有する。一方,トランジスタP4は,入力信号Vcom-Vinが入力されているので,線形動作できるか否かの最悪条件にあり,入力信号の差動成分Vinが-Vin(on)を越えなければ,入力電圧Vinに対して電流が線形特性を有するが,-Vin(on)を越えると電流が飽和し非線形特性になる。
つぎに,ローカル信号XLo=VLoが印加されているトランジスタP3は,入力信号Vcom-Vinが入力されているので確実に非導通状態である。一方,トランジスタP2は,入力信号Vcom+Vinが入力されているので確実に非導通にできるか否かの最悪条件にあり,入力信号の差動成分VinがVin(off)を越えなければ非導通であるが,Vin(off)を越えると少しずつ電流が発生する。
ここで,図6において,コモン電圧Vcomを低減(図6中の実線の矢印)すると,電圧Vin(off)は増加し-Vin(on)は減少するのに対して,コモン電圧Vcomを上昇(図6中の破線の矢印)すると,電圧Vin(off)は減少し-Vin(on)は増加する。これと同様に,図7においても,実線の矢印と破線の矢印のようにコモン電圧Vcomを上下させると,電圧Vin(off),-Vin(on)は逆方向に変動する。
そこで,前述のとおり,Vin(off)=-Vin(on)を満たすときが,入力信号の差動成分Vinが最大の領域をとることができるコモン電圧Vcomとローカル信号の振幅電圧VLoの関係であることが,上記図7から理解できる。
図7において,トランジスタP4の電流i4は,差動成分VinがVin(on)を越えると急激に飽和するのに対して,トランジスタP2の電流i2は,差動成分VinがVin(off)を越えると穏やかに増加する。つまり,トランジスタを非導通にする入力信号の差動成分Vin(off)は,上記の式(2)の条件を多少上回ったとしても,トランジスタP2に流れる電流i2はわずかである。
そこで,上記の式(2)を以下のように修正することで,入力信号の差動成分Vinの動
作可能範囲を広げることができる。
Vin(off)<Vth−Vcom+VLo+α (2A)
その結果,コモン電圧Vcomとローカル信号の振幅電圧VLoとの関係を示す上記式(5)は,以下の通り修正できる。
Vcom=Vth+(2/3)*(VLo+α) (5A)
この式(5A)のグラフは,図6中に破線で示されている。
上記のαは,振幅電圧VLoの約8〜12%の電圧であることが現実的である。たとえば,VLo=1.2Vの場合は,α=0.1V前後である。そして,Vth=0.5V,VLo=1.2V,α=0.1Vとすると,コモン電圧Vcomの最適値は,Vcom=約1.3666V,-Vin(on)=Vin(off)=0.433Vとなる。すなわち,図5に示されるとおり,ローカル信号の振幅電圧VLo=1.2Vは,コモン電圧Vcom=1.3666Vよりも低い。そして,このような関係に設定することで,入力信号RFIN,RFINxの差動成分Vin,Vinx=-Vinは最大0.433Vまで可能になる。
図8は,トランジスタの動作特性を示す図である。図8(A)は,VdsとIdsとVgsとの関係を示す。VdsとIdsとが線形の関係にある領域は,Vdsが高くなるとVgsも高くして,閾値Vthに対するオーバードライブ電圧Vgs-VthがVdsより大きくなる必要がある。Vgsが十分に高くないと,図示されるとおり非線形動作の領域になる。図8(B)は,VgsとIdsとの関係を示す図である。VgsがVthより高くなるとそれに伴いIdsが増加している。
図9は,本実施の形態におけるコモン電圧生成回路の第1の構成図である。このコモン電圧生成回路10は,メモリ101内にローカル信号の振幅電圧VLoと,α値と,トランジスタの閾値Vthとが記憶されている。そして,プロセッサ102がVLoとαとの加算演算103と,加算値(VLo+α)の2/3倍の乗算104と,その結果(2/3)*(VLo+α)と閾値Vthとの加算演算105を行い,コモン電圧Vcomを生成する。コモン電圧Vcomは,図示しないDAコンバータによりアナログ電圧に変換されて,オペアンプOPAの電流源トランジスタN19のゲートに供給される。
ただし,図9の例において, VLo,α,Vthは予め定めることができるので,式(5A)のVcom=Vth+(2/3)*(VLo+α)なるコモン電圧Vthを設計段階で予め演算しておき,メモリ101内に格納していてもよい。
図10は,本実施の形態におけるコモン電圧生成回路の第2の構成図である。このコモン電圧生成回路10は,メモリ101内にα値と,トランジスタの閾値Vthとが記憶されている。また,振幅電圧VLoは振幅電圧検出回路106により検出される。そして,プロセッサ102がVLoとαとの加算演算103と,加算値(VLo+α)の2/3倍の乗算104と,その結果(2/3)*(VLo+α)と閾値Vthとの加算演算105を行い,コモン電圧Vcomを生成する。
図11は,本実施の形態におけるコモン電圧生成回路の第3の構成図である。このコモン電圧生成回路10は,メモリ101内にα値のみが記憶されている。また,振幅電圧VLoは振幅電圧検出回路106により検出され,閾値電圧Vthも閾値電圧検出回路107により検出される。そして,プロセッサ102がVLoとαとの加算演算103と,加算値(VLo+α)の2/3倍の乗算104と,その結果(2/3)*(VLo+α)と閾値Vthとの加算演算105を行い,コモン電圧Vcomを生成する。
上記のVLo検出回路106と閾値電圧検出回路107のアナログ出力値は,AD変換されてプロセッサ102に入力される。また,プロセッサ102の出力Vcomは,DA変換されて,オペアンプの電流源トランジスタN19のゲートに供給される。
以上説明したとおり,本実施の形態におけるミキサ回路は,ローカル信号Lo,XLoの振幅電圧VLoをコモン電圧Vcomより低くし,且つミキサユニット内のトランジスタによる非導通動作と,導通時の線形動作を保証するように,コモン電圧Vcomが振幅電圧VLoに基づいて設定,若しくは生成される。よって,ローカル信号を供給するバッファアンプの高速動作と低消費電力とが可能になる。
本実施の形態におけるミキサ回路のコモン電圧調整方法では,振幅電圧VLoをV1に設定したときはオペアンプのコモンモードフィードバック回路のコモン電圧Vcomを,Vcom=Vth+(2/3)*(V1+α)またはVcom=Vth+(2/3)*V1に設定し,振幅電圧VLoをV2に設定したときはオペアンプのコモンモードフィードバック回路のコモン電圧Vcomを,Vcom=Vth+(2/3)*(V2+α)またはVcom=Vth+(2/3)*V2に設定する。これにより,ミキサユニット内のトランジスタが正常に動作するようにコモン電圧Vcomが調整される。
以上の実施の形態をまとめると,次の付記のとおりである。
(付記1)
差動の入力信号を位相を変更せずに出力する第1のトランジスタ対と,位相を反転して出力する第2のトランジスタ対とを有するミキサユニットと,
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記ミキサユニットの出力対に接続される入力対と,フィードバック抵抗を介して前記入力対に接続される出力対とを有し,前記差動の入力信号を増幅し差動の出力信号を出力するオペアンプと,
前記オペアンプの出力対の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路と,
前記コモン電圧を前記所定の振幅電圧に応じて生成するコモン電圧生成回路とを有するミキサ回路。
(付記2)
付記1において,
前記コモン電圧生成回路は,前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路。
(付記3)
付記1において,
前記コモン電圧生成回路は,前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路。
(付記4)
付記1または3において,
前記コモン電圧生成回路は,前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。
(付記5)
付記1または3において,
前記コモン電圧生成回路は,前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。
(付記6)
付記5において,
前記所定電圧は,前記所定の振幅電圧の8〜12%の電圧であるミキサ回路。
(付記7)
差動の入力信号を位相を変更せずに出力する第1のトランジスタ対と,位相を反転して出力する第2のトランジスタ対とを有するミキサユニットと,
所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
前記ミキサユニットの出力対に接続される入力対と,フィードバック抵抗を介して前記入力対に接続される出力対とを有し,前記差動の入力信号を増幅し差動の出力信号を出力するオペアンプと,
前記オペアンプの出力対の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路とを有するミキサ回路の前記コモン電圧調整方法において,
前記コモン電圧を前記所定の振幅電圧に応じて調整するミキサ回路のコモン電圧調整方法。
(付記8)
付記7において,
前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路のコモン電圧調整方法。
(付記9)
付記7において,
前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路のコモン電圧調整方法。
(付記10)
付記6または9において,
前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
(付記11)
付記6または9において,
前記第1,第2のトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
(付記12)
付記11において,
前記所定電圧は,前記所定の振幅電圧の8〜12%の電圧であるミキサ回路のコモン電圧調整方法。
MIX:ミキサユニット OPA:オペアンプ
R1,R2:入力抵抗 R3,R4:出力抵抗
BUF:ローカル信号のバッファアンプ Lo,XLo:ローカル信号
n1,n2:入力対,仮想接地ノード n3,n4:出力対
CMFB:コモンモードフィードバック回路
10:コモン電圧生成回路 Vcom:コモン電圧
VLo:ローカル信号の振幅電圧

Claims (10)

  1. 差動入力信号を位相を変更せずに出力する第1のMOSトランジスタ対と,位相を反転して出力する第2のMOSトランジスタ対とを有する受動ミキサと,
    所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のMOSトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
    前記受動ミキサの出力対にそれぞれ接続される第1及び第2の入力と,フィードバック抵抗を介して前記第1及び第2の入力にそれぞれ接続される第1及び第2の出力とを有し,前記受動ミキサから入力される差動信号を増幅し差動出力信号を出力するオペアンプと,
    前記オペアンプの第1及び第2の出力の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路と,
    前記コモン電圧を前記所定の振幅電圧に応じて生成するコモン電圧生成回路とを有するミキサ回路。
  2. 請求項1において,
    前記コモン電圧生成回路は,前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路。
  3. 請求項1において,
    前記コモン電圧生成回路は,前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路。
  4. 請求項1または3において,
    前記コモン電圧生成回路は,前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。
  5. 請求項1または3において,
    前記コモン電圧生成回路は,前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路。
  6. 差動入力信号を位相を変更せずに出力する第1のMOSトランジスタ対と,位相を反転して出力する第2のMOSトランジスタ対とを有する受動ミキサと,
    所定の振幅電圧を有し互いに逆相の1対のローカル信号を前記第1,第2のMOSトランジスタ対のゲートにそれぞれ供給するローカル信号供給回路と,
    前記受動ミキサの出力対にそれぞれ接続される第1及び第2の入力と,フィードバック抵抗を介して前記第1及び第2の入力にそれぞれ接続される第1及び第2の出力とを有し,前記受動ミキサから入力される差動信号を増幅し差動出力信号を出力するオペアンプと,
    前記オペアンプの第1及び第2の出力の前記差動出力信号の中心電圧をコモン電圧に制御するコモンモードフィードバック回路とを有するミキサ回路の前記コモン電圧の調整方法において,
    前記コモン電圧を前記所定の振幅電圧に応じて調整するミキサ回路のコモン電圧調整方法。
  7. 請求項6において,
    前記コモン電圧を前記所定の振幅電圧以上に調整するミキサ回路のコモン電圧調整方法。
  8. 請求項6において,
    前記所定の振幅電圧が第1の振幅電圧の場合に前記コモン電圧を第1のコモン電圧に調整し,前記所定の振幅電圧が前記第1の振幅電圧より低い第2の振幅電圧の場合に前記コモン電圧を前記第1のコモン電圧より低い第2のコモン電圧に調整するミキサ回路のコモン電圧調整方法。
  9. 請求項において,
    前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
  10. 請求項において,
    前記第1,第2のMOSトランジスタ対の閾値電圧に前記所定の振幅電圧と所定電圧の和の2/3倍の電圧を加算した電圧に,前記コモン電圧を調整するミキサ回路のコモン電圧調整方法。
JP2010080733A 2010-03-31 2010-03-31 ミキサ回路及びミキサ回路のコモン電圧調整方法 Expired - Fee Related JP5720106B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010080733A JP5720106B2 (ja) 2010-03-31 2010-03-31 ミキサ回路及びミキサ回路のコモン電圧調整方法
US13/045,234 US8446205B2 (en) 2010-03-31 2011-03-10 Mixer circuit and method for adjusting common voltage of mixer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010080733A JP5720106B2 (ja) 2010-03-31 2010-03-31 ミキサ回路及びミキサ回路のコモン電圧調整方法

Publications (2)

Publication Number Publication Date
JP2011216982A JP2011216982A (ja) 2011-10-27
JP5720106B2 true JP5720106B2 (ja) 2015-05-20

Family

ID=44708916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010080733A Expired - Fee Related JP5720106B2 (ja) 2010-03-31 2010-03-31 ミキサ回路及びミキサ回路のコモン電圧調整方法

Country Status (2)

Country Link
US (1) US8446205B2 (ja)
JP (1) JP5720106B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999358B (zh) * 2011-12-15 2017-09-01 马维尔国际贸易有限公司 具有对过程、温度和负载阻抗变化的不灵敏的rf功率检测电路
JPWO2013175681A1 (ja) * 2012-05-22 2016-01-12 パナソニックIpマネジメント株式会社 ダイレクトコンバージョン方式の受信機
US9264002B2 (en) * 2014-02-19 2016-02-16 Analog Devices Global Apparatus and methods for improving common mode rejection ratio
US9531337B2 (en) * 2014-05-29 2016-12-27 Qualcomm Incorporated Transmitter digital-to-analog converter (DAC)-baseband filter (BBF) common mode interface
US10622946B1 (en) 2015-08-05 2020-04-14 Sam Belkin Frequency mixer
US9774297B2 (en) * 2015-11-13 2017-09-26 Linear Technology Corporation Double-balanced field-effect transistor mixer with direct single-ended intermediate frequency outputs
US9722555B1 (en) * 2016-05-20 2017-08-01 Inphi Corporation Differential circuits with constant GM bias
KR102601361B1 (ko) 2018-12-27 2023-11-13 엘지디스플레이 주식회사 터치 디스플레이 장치, 공통 구동 회로 및 구동 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403827B2 (ja) * 2004-02-25 2010-01-27 ソニー株式会社 周波数変換回路、icおよび受信機
DE102005028747B4 (de) * 2005-06-21 2010-12-16 Infineon Technologies Ag Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung
US7482852B1 (en) * 2005-09-21 2009-01-27 Atheros Communications, Inc. Inductor-less local oscillator buffer
JP2007110569A (ja) * 2005-10-14 2007-04-26 Sharp Corp ミキサ回路、チューナ、及びテレビジョン受信機
US7554380B2 (en) 2005-12-12 2009-06-30 Icera Canada ULC System for reducing second order intermodulation products from differential circuits
JP4423303B2 (ja) * 2007-03-06 2010-03-03 株式会社半導体理工学研究センター 周波数変換回路
GB0717865D0 (en) * 2007-09-13 2007-10-24 Cambridge Silicon Radio Ltd A mixer for downconversion of RF signals
US7899426B2 (en) * 2007-10-30 2011-03-01 Qualcomm Incorporated Degenerated passive mixer in saw-less receiver
US7945230B2 (en) * 2008-05-09 2011-05-17 Telefonaktiebolaget Lm Ericsson (Publ) Time-multiplexed common mode feedback for passive quadrature RF mixers

Also Published As

Publication number Publication date
JP2011216982A (ja) 2011-10-27
US20110241753A1 (en) 2011-10-06
US8446205B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5720106B2 (ja) ミキサ回路及びミキサ回路のコモン電圧調整方法
EP3437187B1 (en) System and method for controlling common mode voltage via replica circuit and feedback control
JP4991785B2 (ja) 半導体集積回路装置
KR101761308B1 (ko) 처리 변동과 공급 변조를 위한 정밀한 바이어스 추적
WO2006117860A1 (ja) 差動駆動回路およびそれを内蔵する電子機器
KR100275177B1 (ko) 저전압차동증폭기
CN103684279A (zh) 用于改进mos晶体管线性度的电路
TWI420805B (zh) 能夠處理電壓幅值大於供電電壓的輸入信號的高阻抗電平移動放大器、方法及裝置
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
CN110943702B (zh) 用于高阻抗缓冲器的交流联接斩波器信号
US9436023B2 (en) Operational amplifier
US7265622B1 (en) Differential difference amplifier
CN101202537B (zh) 低功率可变增益放大器
US9450549B2 (en) Differential amplification circuit
US7274216B2 (en) Duty cycle controlled CML-CMOS converter
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
US11095258B2 (en) Class AB amplifier and operational amplifier
KR100499856B1 (ko) 가변 이득 증폭기
US7514877B2 (en) Display panel driving circuit
JP2007129512A (ja) パワーアンプおよびそのアイドリング電流設定回路
JP6949463B2 (ja) シングル差動変換回路
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法
JP5204902B2 (ja) トランスファーゲート回路ならびにそれを用いた電力合成回路,電力増幅回路,送信装置および通信装置
KR20050073755A (ko) 차동증폭기
JP2011097270A (ja) ドライバ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees