JP5723752B2 - データ伝送システム及び受信装置 - Google Patents

Description

本発明は、送信装置と、受信装置と、ネットワークとを備え、送信装置がネットワークにデータパケットとＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ：前方向エラー訂正）用の冗長データを含むＦＥＣ用パケットとを転送し、受信装置が受信したデータパケットと前記ＦＥＣ用パケットとを用いてエラー訂正を行うデータ伝送システムに関係する。

ＩＰネットワーク網の拡大、およびＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）技術の進歩に伴い、映像、オーディオ等のリアルタイムデータをＩＰネットワークを通して転送する事が可能になってきている。この様なリアルタイムデータを転送する場合には、ＲＴＰ（Ｒｅａｌ ｔｉｍｅ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｔｏｃｏｌ）を用いる事が多く、ＩＰネットワークでのパケットロスに対するエラー訂正としてＦＥＣを用いるのが一般的である。ＲＴＰを用いたパケットフォーマット及びＦＥＣの方式についてはＳＭＰＴＥ（Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ）で標準化が行われており、代表的な規格としては、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍｓ）をＩＰネットワーク上で伝送するためのＦＥＣの方式を定めたＳＭＰＴＥ ２０２２−１とパケットフォーマットを定めたＳＭＰＴＥ ２０２２−２がある（非特許文献１及び２を参照）。

図４にＳＭＰＴＥ２０２２−１で規定されているＦＥＣの方式を示す。ＳＭＰＴＥ ２０２２−１の方式では、送信装置がデータパケットに加えて、ＦＥＣデータを含んだＦＥＣパケットを送信する。このＦＥＣパケットは送信装置が送信するデータパケットをマトリックス上に配置し、そのマトリックスの行側、列側でそれぞれ排他的論理和の演算を行うことで生成される。受信装置では送信装置が作ったのと同じマトリックスを作り、未受信のパケットがある場合、ＦＥＣパケットを含めた排他的論理和演算を行側、列側で行うことにより当該未受信のパケットを再生する事ができる。エラー訂正に用いる演算が排他的論理和である以上、１つの行、１つの列に複数の未受信パケットがある場合には、エラー訂正による回復ができない場合もある。この事は行、列からなる二次元のＦＥＣではなく、行だけからなる一次元のＦＥＣを用いる場合を考慮すれば、より一層明らかである。従って、受信装置においてＦＥＣの効果を確実にするためには、マトリックスの対象となるパケットをできるだけ多く受信する必要がある。

しかし、ネットワークでパケットロスとなったパケットを永久に待ち続ける事は無意味である。このため、受信装置は一般的にマトリックスの対象となるパケットを受信するまでの待ち時間、言い換えればその時間までに受信しなければパケットロスと判断する時間を設けている。この待ち時間は受信装置の実装によっては、受信バッファサイズ等の別のパラメータとして具現化されている事もあるが、受信装置に対してＧＵＩ等を通して外部から設定する設定情報となっているのが一般的である。

前記の受信装置でのパケットを受信するまでの待ち時間（ｔとする）は、パケットの入力レートに対する関数となる。すなわち、パケットの入力レートをｘメガビット／秒、パケット内のペイロード長を１４００バイト固定、ＦＥＣのマトリックスサイズをｎ行、ｍ列とし、あらかじめ見積もっておいたネットワーク内でのパケットジッターの予測最大値を用いて、以下のように算出することができる。
ＦＥＣの演算に必要なパケット数＝データパケット数＋ＦＥＣパケット数
＝ｎ＊ｍ＋（ｎ＋ｍ） （式１）
マトリックス分のパケットを受信するのに必要な時間（マイクロ秒）＝（ｎ＊ｍ＋（ｎ＋ｍ））×１４００バイト×８ビット／ｘメガビット （式２）
ｔ＝マトリックス分のパケットを受信するまでの時間＋ネットワーク内でのパケットジッターの予測最大値 （式３）
となる。これは定性的に言えば、受信装置へのパケットの入力レートが低ければ、長い待ち時間を必要とし、受信装置へのパケットの入力レートが高ければ、短い待ち時間で良い事を意味する。従来の受信装置においては、送信装置との組み合わせでネットワーク上で一対一の専用リンクを張り使用する事が多く、この待ち時間の設定、あるいは受信バッファサイズ等の等価のパラメータは、装置の設置時にＧＵＩ等を通して外部から設定していた。

ＳＭＰＴＥ Ｓｔａｎｄａｒｄ ＳＴ ２０２２−１−２００７， ２００７年 ＳＭＰＴＥ Ｓｔａｎｄａｒｄ ＳＴ ２０２２−２−２００７， ２００７年

しかし近年、広域なネットワークを通して、Ｎ対Ｎの形態で送信装置及び受信装置を動作させたり、複数の映像をスイッチング装置により切り替えし、ネットワークに送信したりする場合には、データパケットの送信元が変わるため、受信装置へのパケットの入力レートが変化する。

図１はＮ対Ｎの形態で送信装置及び受信装置を動作させる伝送システムの構成例を示した図である。送信装置１０１、１０２はそれぞれ非圧縮映像信号１０１１、１０２１をパケット化しネットワーク１１にデータパケットとＦＥＣパケットを出力する。ここで送信装置１０１がパケット化する映像信号１０１１は例えばＨＤ−ＳＤＩ信号であり、送信装置１０２がパケット化する映像信号１０２１は例えばＳＤ−ＳＤＩ信号である。従って、送信装置１０１の送信するデータパケット内の有効データは１．５Ｇｂｐｓであり、送信装置１０１の送信するデータパケット内の有効データは２７０Ｍｂｐｓである。受信装置１０５はネットワークから受信した送信装置１０１、１０２の送信データのうちどちらかを選び、非パケット化し映像信号１０６として出力する。受信装置が１．５Ｇｂｐｓのデータパケットを選択した場合と、２７０Ｍｂｐｓのデータパケットを選択した場合とでは受信装置がマトリックス分のパケットを受信するまでの時間が大きく異なるので受信装置１０５の設定を変える必要がある。この変更を行うには、図１内の制御システム１０７から受信装置１０５の制御を行う、あるいは受信装置１０５を制御する別の制御システムを設けて制御システム１０７と同期した制御を行う方法がある。しかし、いずれの方法も、ネットワークを渡る制御を行うため、規模が大きなシステムでは制御が複雑になるうえに、コストが増大すると言う問題点がある。

図２は、複数の非圧縮映像をスイッチング装置により切り替えし、ネットワークを経由して送受信をする伝送システムの構成例を示した図である。スイッチング装置２０１はＨＤ−ＳＤＩ信号２０１１、２０１３およびＳＤ−ＳＤＩ信号２０１２から入力される非圧縮映像信号の内から制御システム２０２からの指示により１つを選択し映像信号２０１４として出力する。ＨＤ−ＳＤＩ信号２０１１、２０１３の信号レートは１．５Ｇｂｐｓであり、ＳＤ−ＳＤＩ信号２０１２の信号レートは２７０Ｍｂｐｓである。送信装置２０３は映像信号２０１４から入力された非圧縮映像信号２０１４をデータパケット化し、同時にＦＥＣパケットを生成し、これら両方のパケットをネットワーク２０４に送る。受信装置２０５はネットワークより送信装置２０３が送信したパケットを受信し、ＦＥＣによるエラー訂正を行ったうえ、非圧縮映像信号をパケットから抜き出し、例えば映像信号ＨＤ−ＳＤＩ信号２０５１上として出力する。この場合、スイッチング装置２０１により選択された非圧縮映像信号のレートに合わせて、受信装置２０５がマトリックス分のパケットを受信するまでの時間の設定を変える必要がある。この変更を行うには、図２内の制御システム２０２から受信装置２０５の制御を行う、あるいは受信装置２０５を制御する別の制御システムを設けて制御システム２０２と同期した制御を行う方法がある。しかし、いずれの方法も、図１の事例と同じように、ネットワークを渡る制御を行うため、規模が大きなシステムでは制御が複雑になるうえに、コストが増大すると言う問題点がある。

本発明は、上述した問題を解決するためになされたものであり、その目的は、受信装置に入力されるパケットの入力レートが変わった時に、外部からの制御なしに、受信装置がマトリックスの対象となるパケットを受信するまでの待ち時間を自律的に変更する方法を提供することである。

上記課題を解決するために、本発明の受信装置は、受信したデータパケット内の映像信号を識別する情報を用いて、受信タイムアウトを監視する手段のタイムアウト時間を変更する手段を有する。

本発明によれば、受信装置へのパケットの入力レートが変わった時に、外部からの制御なしに、受信装置がマトリックスの対象となるパケットを受信するまでの待ち時間を自律的に変更することができる。

本発明の実施例を適用可能なシステム構成の一例を示す図である。 本発明の実施例を適用可能なシステム構成の一例を示す図である。 本発明の実施例のデータ伝送システムの受信装置の構成の一例を示す図である。 ＳＭＰＴＥ２０２２−１のＦＥＣの方式の例を示す図である。 本発明の実施例のデータ伝送システムの受信装置内の種別識別回路の構成の一例を示す図である。 ＲＴＰパケットのフォーマットの一例を示す図である。

以下に、図を用いて本発明の実施の形態を説明する。なお、本発明はこれらの実施の形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において、種々なる態様で実施しうる。

本実施例で適用されるデータ伝送システムの構成は、先に説明した図１に示すシステム構成であってもよいし、図２に示すシステム構成であってもよい。

本実施例のデータ伝送システムの受信装置３００の構成について、図３のブロック図を参照して説明する。本実施例の受信装置３００はネットワークより例えば図６に示すフォーマットのデータパケットを受信し、ＳＭＰＴＥ ２０２２−１に準拠したＦＥＣパケットの受信及びエラー訂正を行い、結果の映像ストリームを映像信号（例えばＨＤ−ＳＤＩ信号）として出力するものである。

図６に示すように受信装置の受信するパケットのペイロードには、映像信号を識別する情報としてフォーマットタイプ６４が含まれる。フォーマットタイプ６４には、ペイロードのデータがＨＤ−ＳＤＩかＳＤ−ＳＤＩかをそれぞれ１６進数の００、１０で示す値が含まれる。

図３に示す受信装置３００は、例えばＭＡＣ回路３０１、バッファメモリ３０２、待ち時間回路３０３、種別識別回路３０４、ＦＥＣ回路３０５、及び映像信号出力回路３０６より構成される。ＭＡＣ回路３０１はイーサネット（登録商標）のＭＡＣ（メディアアクセス制御）サブ層の機能を実現する回路であり、バッファメモリ３０２は受信したパケットを格納するバッファメモリであり、待ち時間回路３０３はＦＥＣ回路へのバッファメモリのデータを渡すのを待ち合わせる回路であり、ＦＥＣ回路３０５はＳＭＰＴＥ ２０２２−１準拠のＦＥＣを行う回路であり、映像信号出力回路３０６は非圧縮映像信号出力用の回路である。

次に、本実施例での受信装置のパケット受信からの一連の動作の一例を説明する。

ＭＡＣ回路３０１はイーサネット３０１１から入力されたパケットのＭＡＣ処理を行い、ＶＬＡＮ，宛先ＭＡＣアドレスで受信すべきパケットを判断するとともに、ＦＣＳのチェック、パケット長のチェック等を行うことによりパケットの正常性チェックを行い、不当なパケットを廃棄し、正常と判断した自分宛のパケットをバッファメモリ３０２に書き込む。本実施例ではただ１つだけの映像データを受信装置が扱えるものとする。従って、ＭＡＣ回路３０１はただ１つだけのＲＴＰストリームのパケットをバッファメモリ３０２に書き込む。なお、バッファメモリ３０２に書き込まれるパケットには、図４で示すデータパケットとＦＥＣ用パケットとが含まれる。

待ち時間回路３０３は待ち時間レジスタ３０３１を有し、バッファメモリ３０２にＭＡＣ回路３０１がパケットを書き込んだ後、待ち時間レジスタ３０３１で指定される時間だけ待ち合わせした後、バッファメモリ３０２からデータの読み出しを行い、読み出したデータをＦＥＣ回路３０５に渡す。

種別識別回路３０４はＭＡＣ回路３０１がバッファメモリ３０２に書き込むデータパケット内のフォーマットタイプ６４を識別し、そのフォーマットタイプに対応した待ち時間を、待ち時間レジスタ３０３１に書き込むことにより、待ち時間回路３０３でバッファメモリ３０２からの読み出しを待ち合わせる時間を指定する。

ＦＥＣ回路３０５は待ち時間回路３０３より受け取ったデータを用いて、ＦＥＣのマトリックスを構成し、エラー訂正処理を行い、パケットロスしたパケットを可能な範囲で回復し、結果としてのエラー回復後のデータを映像信号出力回路３０６に渡す。映像信号出力回路３０６はＦＥＣ回路３０５から受け取ったデータから映像ストリームを抽出し、非圧縮映像信号上に出力する。

上記で述べたように、バッファメモリ３０２での待ち時間は種別識別回路３０４でのフォーマットタイプの識別により決定される。以下、種別識別回路の３０４の構成と動作について説明する。

図５は種別識別回路３０４の構成の一例を示す図である。種別識別回路３０４は、ＭＡＣ回路出力３０１２が出力するデータパケットよりフォーマットタイプ６４を抽出し保持するフォーマットタイプレジスタ５０１１、レート変換テーブル５０１、および時間計算回路５０２を備える。

種別識別回路３０４はＭＡＣ回路３０１がバッファメモリ３０２に書き込んだパケットのペイロード内のフォーマットタイプの値をフォーマットタイプレジスタ５０１１に保持し、その値を用いてレート変換テーブル５０１を引き、入力するＲＴＰストリームの入力レートxを求める。図５で示す例では、フォーマットタイプがＨＤ−ＳＤＩの場合ｘには１５００Ｍｂｐｓが与えられ、フォーマットタイプがＳＤ−ＳＤＩの場合ｘには２７０Ｍｂｐｓが与えられる。

入力レート値ｘが決定されると、種別識別回路３０４は待ち時間計算回路５０２を用いて、待ち時間回路３０３が待ち合わせする時間を計算する。この待ち時間計算は前述の計算式に基づき行われる。すなわち、待ち時間（ｔ）を求めるため、ＦＥＣ回路３０５の処理するマトリックスサイズをｎ行、ｍ列、ネットワーク内でのパケットジッターの予測最大値を５００００マイクロ秒とすると、下記の計算を行う。
ＦＥＣの演算に必要なパケット数＝ｎ＊ｍ＋（ｎ＋ｍ） （式１）
マトリックス分のパケットを受信するのに必要な時間（マイクロ秒）＝（ｎ＊ｍ＋（ｎ＋ｍ））×１４００バイト×８ビット／ｘメガビット （式２）
ｔ＝マトリックス分のパケットを受信するまでの時間＋５００００マイクロ秒 （式４）
上記式によって待ち時間値ｔを計算した後、種別識別回路３０４は待ち時間値ｔの値を、待ち時間回路３０３内の待ち時間レジスタ３０３１に書き込む。

待ち時間回路３０３はバッファメモリ３０２にＭＡＣ回路３０１がパケットを書き込んだ後、待ち時間レジスタ３０３１で指定される時間だけ待ち合わせした後、読み出しを行いＦＥＣ回路３０５に読み出したパケットを転送する。これにより結果として、ＭＡＣ回路３０１で受信したパケットは、バッファメモリ３０２内でｔ時間待ち合わせを行うこととなる。

上記の一連の動作により、種別識別回路３０４は、ＭＡＣ回路出力３０１１が出力するパケットのフォーマットタイプを識別し、そのフォーマットタイプの入力レートに合わせて、バッファメモリ３０２内での待ち時間を変更する事を可能とする。この動きを受信装置として見てみれば、受信装置で受信されるパケットの入力レートが変わった時に、外部からの制御なしに、受信装置がマトリックスの対象となるパケットを受信するまでの待ち時間を自律的に変更する事を可能としている。

実施例では論理回路として種別識別回路３０４を説明したが、マイクロプロセッサおよびプログラムを用いても同等の機能が実現できるのは明らかである。

また、実施例では説明を簡便化するために、ただ１つだけの映像データを受信装置が扱えるものとして説明したが、複数の映像データを受信装置が扱える構成であってもよい。扱う映像データの数に応じてバッファメモリを増やしてもよい。

本発明は、Ｎ対Ｎの形態で送信装置及び受信装置を動作させたり、あるいは、複数の非圧縮映像を例えばマトリックススイッチャーにより切り替えし、ネットワークに送信したものを受信させたりするような、受信装置へのパケットの入力レートが変化するシステムに対して、外部からの制御なしに、受信装置がＦＥＣの対象となるパケットを受信するまでの待ち時間を自律的に変更する事によりシステムの制御を簡素化できる技術として、極めて有用である。

Claims (4)

1. ネットワークと、映像信号のデータパケット及び前記データパケットのエラー訂正用の冗長データを含むＦＥＣ用パケットを含むデータを前記ネットワークに送信する送信装置と、前記ネットワークから前記データを受信する受信装置とからなり、前記受信装置が、受信した前記データパケットと前記ＦＥＣ用パケットとを用いてエラー訂正を行うデータ伝送システムにおいて、
   前記受信装置は、
   受信した前記ＦＥＣ用パケットを用いて、受信した前記データパケットのエラー訂正を行うＦＥＣ回路と、
   前記ＦＥＣ回路においてエラー訂正を行う対象のパケットの受信待ち時間が書き込まれる待ち時間回路と、
   前記受信したパケットの前記受信装置への入力レートを、前記受信したデータパケット内の前記映像信号を識別する情報に対応する前記入力レートが格納されたレート変換テーブルから選択し、選択した前記入力レートに対応した受信待ち時間を前記待ち時間回路内に書き込む種別識別回路と
   を有することを特徴とするデータ伝送システム。
2. 前記種別識別回路は、前記データパケットのペイロード内のフォーマットタイプに含まれる値を、前記映像信号を識別する情報として用いることを特徴とする請求項１に記載のデータ伝送システム。
3. 送信装置から、映像信号のデータパケット及び前記データパケットのエラー訂正用の冗長データを含むＦＥＣ用パケットを含むデータを、ネットワークを介して受信する受信装置であって、
   前記ネットワークから受信した前記ＦＥＣ用パケットを用いて、前記ネットワークから受信した前記データパケットのエラー訂正を行うＦＥＣ回路と、
   前記ＦＥＣ回路においてエラー訂正を行う対象のパケットの受信待ち時間が書き込まれる待ち時間回路と、
   前記受信したパケットの前記受信装置への入力レートを、前記受信したデータパケット内の前記映像信号を識別する情報に対応する前記入力レートが格納されたレート変換テーブルから選択し、選択した前記入力レートに対応した受信待ち時間を前記待ち時間回路内に書き込む種別識別回路と
   を備えることを特徴とする受信装置。
4. 前記種別識別回路は、前記データパケットのペイロード内のフォーマットタイプに含まれる値を、前記映像信号を識別する情報として用いることを特徴とする請求項３に記載の受信装置。

Images