JP5725032B2

JP5725032B2 - 構造体及び配線基板

Info

Publication number: JP5725032B2
Application number: JP2012536163A
Authority: JP
Inventors: 博鳥屋尾
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2010-09-28
Filing date: 2011-08-26
Publication date: 2015-05-27
Anticipated expiration: 2031-08-26
Also published as: JPWO2012042740A1; WO2012042740A1; US20130126225A1; CN103120038A; US8952266B2; CN103120038B

Description

本発明は、構造体及び配線基板に関する。

近年、特定の構造を有する導体パターンを周期的に配置すること（以下、「メタマテリアル」と記載）で電磁波の伝播特性を制御できることが明らかになっている。特に、特定の周波数帯域における電磁波伝播を抑制するように構成されるメタマテリアルは、電磁バンドギャップ構造（以下、「ＥＢＧ構造」と記載）と呼ばれており、このＥＢＧ構造を配線基板に適用することで、電源プレーン・グランドプレーン間のノイズ伝播を抑制する試みが報告されている。

例えば、特許文献１（米国特許出願公開第２００５／０１９５０５１号明細書）には、図２４に示すように、互いに対向する２つの導体プレーンの間の層に島状の導体エレメントを複数配置し、この島状の導体エレメントそれぞれをビアで導体プレーンに接続した、いわゆるマッシュルーム型のＥＢＧ構造、およびその変形例が示されている。

米国特許出願公開第２００５／０１９５０５１号明細書

上記マッシュルーム型ＥＢＧ構造は、互いに対向する導体プレーンを配置する層以外に、導体エレメントを配置する層（以下、「導体エレメント層」と記載）を設ける必要がある。特に、導体プレーンが３つある場合は、ノイズ伝播経路となる平行平板が２つできるため、各々の平行平板にＥＢＧ構造を設ける必要がある。すなわち、導体エレメント層が２層必要となる。

このため、導体プレーンが３つある従来のＥＢＧ構造を有する構造体（以下、「ＥＢＧ構造体」と記載）は、積層数が多くなり、厚くなってしまうという問題がある。

また、導体プレーンが３つある従来のＥＢＧ構造を配線基板に適用した場合、配線基板の積層数が多くなり、配線基板が厚くなってしまうという問題がある。

さらに、積層数が多くなることに起因して、ＥＢＧ構造体および配線基板の製造コストが増大してしまう。

本発明は上記事情に鑑みてなされたものであり、その目的とするところは、導体プレーンが３つあるＥＢＧ構造において、従来のＥＢＧ構造より少ない層数でＥＢＧ構造を実現することで、従来のＥＢＧ構造を有するＥＢＧ構造体および配線基板に比べて、薄く、低コスト化を実現したＥＢＧ構造体および配線基板を提供することにある。

本発明によれば、互いに少なくとも一部が対向する第１導体および第２導体と、前記第１導体および前記第２導体に挟まれ、少なくとも一部が前記第１導体および前記第２導体と対向し、かつ、第１開口を有する第３導体と、前記第１開口の内部に設けられた配線と、前記第１導体および前記第２導体と電気的に接続され、かつ、前記第３導体と電気的に絶縁された導体ビアと、を備え、前記配線は、前記第１導体および前記第２導体と対向し、その一端が前記第１開口の縁で前記第３導体と電気的に接続され、他端が開放端となっていることを特徴とする構造体が提供される。

また、本発明によれば、導電体と誘電体とを含んで構成された積層構造を有し、前記積層構造内に、上記構造体を少なくともひとつ備えることを特徴とする配線基板が提供される。

本発明によれば、導体プレーンが３つあるＥＢＧ構造において、従来のＥＢＧ構造より少ない層数でＥＢＧ構造を実現することで、従来のＥＢＧ構造を有するＥＢＧ構造体および配線基板に比べて、薄く、低コスト化を実現したＥＢＧ構造体および配線基板を提供することができる。

上述した目的、および、その他の目的、特徴および利点は、以下に述べる好適な実施の形態、および、それに付随する以下の図面によって、さらに明らかになる。
第１の実施形態に係る構造体の一例の断面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第１の実施形態に係る構造体の一例の上面図である。第２の実施形態に係る配線基板の一例の断面図である。第２の実施形態に係る配線基板の一例の上面図である。第２の実施形態に係る配線基板の一例の上面図である。第２の実施形態に係る配線基板の一例の上面図である。第２の実施形態に係る配線基板の一例の上面図である。第２の実施形態に係る配線基板の一例の上面図である。第３の実施形態に係る配線基板の一例の断面図である。第３の実施形態に係る配線基板の一例の上面図である。第４の実施形態に係る配線基板の一例の上面図である。第４の実施形態に係る配線基板の一例の上面図である。第４の実施形態に係る配線基板の一例の上面図である。第４の実施形態に係る配線基板の一例の上面図である。従来のＥＢＧ構造を示す図である。

以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る構造体１０の一例の断面図である。図２乃至図４は本発明の第１の実施形態に係る構造体１０の一例の上面図である。具体的には、図２はＡ層１１における上面図であり、図３はＢ層１２における上面図であり、図４はＣ層１３における上面図である。図１は、図２乃至図４におけるａ−ａ´断面の断面図に相当する。

構造体１０は、図１に示すように、第１導体１０２と、第２導体１０３と、第３導体１０１と、第３導体１０１に設けられた第１開口１０５および第２開口１０６と、配線１１１と、導体ビア１２１と、を有する。

このような構成要素を有する構造体１０は、例えば、配線基板に形成される導電性の各種構成要素によって構成することができる。

図１に示す構造体１０は、Ａ層１１に設けられた第１導体１０２と、Ａ層１１の下方に位置するＣ層１３に設けられた第２導体１０３とが、Ｂ層１２を挟んで、互いにその少なくとも一部が対向するように配置されている。

Ｂ層１２には第３導体１０１が配置されている。第３導体１０１は少なくともその一部が、例えば誘電体を挟んで、第１導体１０２および第２導体１０３と対向する。

第３導体１０１には、第１開口１０５と第２開口１０６が設けられている。第１開口１０５の内部には少なくとも一つの配線１１１を備える。また、第２開口１０６の内部には、第１導体１０２と第２導体１０３を電気的に接続し、第３導体１０１と絶縁された少なくとも一つの導体ビア１２１が貫通している。導体ビア１２１は、第３導体１０１と非接触な状態で、第２開口１０６を貫通している。

配線１１１は、例えば誘電体を挟んで、第１導体１０２および第２導体１０３と対向して形成され、その一端は第１開口１０５の縁で第３導体１０１と接続されており、他方の端部は開放端となっている（図３参照）。

第１導体１０２、第２導体１０３、第３導体１０１、配線１１１、導体ビア１２１は銅箔で形成することができるが、導電性であれば他の素材で形成されてもよい。また、各々が同一の素材であってもよいし、異なる素材であってもよい。

なお、配線基板に形成される導電性の各種構成要素によって構造体１０を構成する場合、第３導体１０１および配線１１１は、積層構造を有する配線基板の同一層に設けられる。

また、構造体１０は、上述のＡ層１１、Ｂ層１２およびＣ層１３以外の層を備えても構わない。例えば、Ａ層１１とＢ層１２の間、および、Ｂ層１２とＣ層１３の間には誘電体の層が位置してもよい。また、構造体１０は、本発明の構成に矛盾しない範囲で、図示しない孔やビア、信号線等を他に備えてもよい。

また、第１開口１０５および第２開口１０６は、必ずしも中空である必要はなく、その内部に誘電体が充填されていてもよい。

構造体１０において、第１導体１０２および第２導体１０３は、ＬＳＩなどの電子素子のグランド端子に接続され、電子素子にグランド電位を与えるグランドプレーンとして機能させてもよい。また、第３導体１０１は、ＬＳＩなどの電子素子の電源端子に接続され、電子素子に電源電位を与える電源プレーンとして機能させてもよい。その他、第１導体１０２および第２導体１０３を電源プレーンとして機能させ、第３導体１０１をグランドプレーンとして機能させてもよい。

次に、本実施形態の作用および効果について説明する。

本実施形態によれば、構造体１０が有する配線１１１は、対向する第１導体１０２および第２導体１０３と電気的に結合して、第１導体１０２および第２導体１０３をリターンパスとするストリップ線路を形成している。当該ストリップ線路は開放端を有するため、オープンスタブとして動作する。特にストリップ線路の線路長（オープンスタブのスタブ長）が近似的に電磁波の波長の１／４となる共振周波数では、配線１１１と第３導体１０１との接続点において、第３導体１０１と、第１導体１０２および第２導体１０３各々とが、電気的に短絡され、バンドギャップの中心周波数を与える。これにより、共振周波数付近において、平行平板導波路におけるノイズ伝播を抑制することができる。

本実施形態の構造体１０は、第１導体１０２と第３導体１０１とを含んで形成される平行平板導波路と、第３導体１０１と第２導体１０３とを含んで形成される平行平板導波路と、配線１１１と、導体ビア１２１と、を含んで、オープンスタブ型ＥＢＧ構造を形成する。本実施形態により、配線基板に導体プレーンが３つある場合でも、層の追加なくＥＢＧ構造を構成することができるため、配線基板を従来に比べて薄くかつ低コストに製造することが可能となる。

本実施形態によれば、ストリップ線路の線路長（オープンスタブのスタブ長）を長くすることによって上記共振周波数を下げることができるため、ＥＢＧ構造の低周波化や小型化が容易である。

なお、ストリップ線路を形成する配線１１１と対向する第１導体１０２および第２導体１０３は近接していることが好ましい。なぜならば、配線と対向する導体の距離が近いほど、ストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、配線１１１を、対向する第１導体１０２および第２導体１０３に近接させない場合でも、本発明の本質的な効果には何ら影響を与えるものではない。

また、本実施形態に係る構造体１０は、共振周波数において最もノイズ伝播抑制効果が大きくなるため、伝播を抑制すべきノイズ電磁波の周波数と共振周波数がおおよそ一致するように構成することが好ましい。ここでいう伝播を抑制すべきノイズ電磁波とは、デジタル回路などで生じた広帯域のノイズ電磁波のうち、配線基板もしくは配線基板の近傍に配置された、ノイズの影響を受けやすい電子素子の動作周波数に一致するものを指す。ただし、共振周波数とノイズ電磁波の周波数はかならずしも完全に一致する必要はなく、ずれていても本発明の本質的な効果には何ら影響を与えるものではない。

本実施形態に係る構造体１０は、配線１１１と第３導体１０１との接続点から、ノイズ電磁波の波長の１／２以内の位置に、少なくとも一つの導体ビア１２１が設けられていることが好ましい。なぜならば、上記接続点と、導体ビア１２１との間の距離がノイズ電磁波の波長の１／２に等しい場合、上記接続点と導体ビア１２１との間で１／２波長共振が生じ、不要な放射を引き起こすためである。なお、例えば図５に示すように、ノイズ電磁波の波長の１／２の範囲であれば、第１開口１０５からある程度の距離をおいて導体ビア１２１を配置するような構成とすることもできる。

また、導体ビア１２１と第３導体１０１は電気的に絶縁されていれば、どのように構成されていてもよい。例えば、図６に示すように、導体ビア１２１は、第２開口１０６でなく第１開口１０５の内部を、配線１１１および第３導体１０１と非接触な状態で貫通してもよい。この場合、第２開口１０６は不要となる。

また、図１および図３では、構造体１０の一例として、配線１１１がミアンダ形状の場合を示したが、配線１１１は、必要な線路長を持つストリップ線路を形成していればどのような形状でもよく、必ずしもミアンダ形状に限定する必要はない。例えば図７に示すスパイラル形状であってもよいし、図８に示す直線形状であってもよい。

また、配線１１１は第１開口１０５の内部に複数配置されてもよい。特に図９に示すように、同一開口内の複数の配線１１１の配線長が互いに異なるように構成すれば、各々の配線１１１が異なる周波数で共振を起こすため、バンドギャップをマルチバンド化することができる。この場合でも、各々の配線１１１と第３導体１０１との接続点と導体ビア１２１との距離が上述した条件を満たせば、図９に示すように、導体ビア１２１は１つでよく、複数設ける必要はない。また、図１０に示すように、１つの第１開口１０５に対して、複数の導体ビア１２１を設けるような構成とすることもできる。

また、図１１に示すように、配線１１１が複数の分岐を持つように構成してもよい。この場合も同様にバンドギャップをマルチバンド化することができる。なお、図９に示すように１つの第１開口１０５の内部に配置された複数の配線１１１の少なくとも一部が、図１１に示すように分岐を持ってもよい。

また、図１乃至図４では、構造体１０の導体ビア１２１を、貫通ビアで構成した場合について示した。この場合、導体ビア１２１が、Ａ層１１、Ｂ層１２およびＣ層１３以外の層で、配線基板が有する他の要素と接続されていても、本発明の本質的な効果に何ら影響を与えるものではない。また、導体ビア１２１は、Ａ層１１の上方には貫通せず、また、Ｃ層１３の下方には貫通しない非貫通ビアで構成することも可能である。

配線基板は、構造体１０を形成することが可能な多層基板であれば、どのような材料、プロセスのものでもよい。例えば、ガラスエポキシ樹脂を用いたプリント基板であってもよいし、ＬＳＩ等のインターポーザー基板であってもよいし、ＬＴＣＣなどのセラミック材料を用いたモジュール基板であってもよいし、当然シリコンなどの半導体基板であってもよい。

＜第２の実施形態＞
図１２は、本発明の第２の実施形態に係る配線基板１００の一例の断面図である。図１３乃至図１５は本発明の第２の実施形態に係る配線基板１００の一例の上面図である。具体的には、図１３はＡ層１１における上面図であり、図１４はＢ層１２における上面図であり、図１５はＣ層１３における上面図である。図１２は、図１３乃至図１５におけるｂ−ｂ´断面の断面図に相当する。

なお、第２の実施形態は、第１の実施形態の構造体１０を、配線基板１００に形成される導電性の各種構成要素によって構成した実施の形態である。

図１２及び図１３に示されているように、本実施形態に係る配線基板１００は、Ａ層１１に第１グランドプレーン１０２´が配置され、Ａ層１１の下方に位置するＢ層１２に第１電源プレーン１０１´および第２電源プレーン２０１が配置され、Ｂ層１２の下方に位置するＣ層１３に第２グランドプレーン１０３´が配置されている。第１電源プレーン１０１´と第２電源プレーン２０１は絶縁されている。

なお、第１グランドプレーン１０２´は第１の実施形態における構造体１０の第１導体１０２に相当し、第１電源プレーン１０１´は第１の実施形態における構造体１０の第３導体１０１に相当し、第２グランドプレーン１０３´は第１の実施形態における構造体１０の第２導体１０３に相当する。すなわち、第１電源プレーン１０１´は第１開口１０５を有し、第１開口１０５の内部には配線が位置する。また、第１電源プレーン１０１´は第２開口１０６を有し、第２開口１０６の内部を、第１電源プレーン１０１´と非接触な状態で導体ビア１２１が貫通している。

図１２及び図１４に示すように、Ｂ層１２には、構造体１０の構成に矛盾のない範囲で構造体１０以外の導体要素、例えば第２電源プレーン２０１や信号を伝送する伝送線路などを含んでいてもよい。また、同様にＡ層１１およびＣ層１３にも、構造体１０の構成に矛盾のない範囲で構造体１０以外の導体要素を含んでいてもよい。また、配線基板１００は、Ａ層１１、Ｂ層１２、Ｃ層１３と異なる層を備えていてもよく、これらの層に上述した構成要素以外の構成要素、例えばグランドプレーンや電源プレーンや伝送線路などを含んでいてもよい。その他、例えば、Ａ層１１とＢ層１２との間、および、Ｂ層１２とＣ層１３との間に誘電体の層が設けられてもよい。

本実施の形態の配線基板１００は、Ａ層１１の第１グランドプレーン１０２´、Ｂ層１２の第１電源プレーン１０１´、およびＣ層１３の第２グランドプレーン１０３´を、上述の構造体１０の第１導体１０２、第３導体１０１、および第２導体１０３として利用することで、第１グランドプレーン１０２´、第１電源プレーン１０１´、第２グランドプレーン１０３´、配線１１１、第１開口１０５、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。

このように構成されることで、本実施形態の配線基板１００は、第１グランドプレーン１０２´と第１電源プレーン１０１´で形成される平行平板間のノイズ伝播や、当該平行平板におけるノイズ共振を抑制することができる。また、このように構成されることで、本実施形態の配線基板１００は、第１電源プレーン１０１´と第２グランドプレーン１０３´で形成される平行平板間のノイズ伝播や、当該平行平板におけるノイズ共振を抑制することができる。

平行平板におけるノイズ共振を抑制する場合は、共振による平行平板間の電圧振幅が最大となる領域の近傍に、構造体１０を配置することが好ましいが、他の場所に構造体１０を配置しても本発明の本質的な効果には何ら影響を与えない。

また、図１４に示す配線基板１００は、内部に配線１１１を有する第１開口１０５を１つ有する第１電源プレーン１０１´を有するが、図１６に示すように、配線基板１００は、内部に配線１１１を有する第１開口１０５を複数有する第１電源プレーン１０１´を有してもよい。すなわち、配線基板１００には、構造体１０が一つ配置されてもよいし、または、ノイズの伝播経路やノイズの共振モードにあわせて、構造体１０が複数配置されてもよい。特に、複数の構造体１０を繰り返し配置した場合、構造体１０の本質的な効果に加えて、繰返しの周期性に基づくＢｒａｇｇ反射が生じることによってより広帯域なノイズ伝播抑制効果を得ることができる。

ここで、「繰り返し」構造体１０を配置する場合、互いに隣り合う構造体１０において、導体ビア１２１の間隔（中心間距離）が、対象にしている電磁波の波長λの１／２以内となるようにするのが好ましい。また「繰り返し」には、いずれかの構造体１０において構成の一部が欠落している場合も含まれる。また構造体１０が２次元配列を有している場合には、「繰り返し」には構造体１０が部分的に欠落している場合も含まれる。また「周期性」には、一部の構造体１０において構成要素の一部がずれている場合や、一部の構造体１０そのものの配置がずれている場合も含まれる。すなわち厳密な意味での周期性が崩れた場合においても、構造体１０が繰り返し配置されている場合には、メタマテリアルとしての特性を得ることができるため、「周期性」にはある程度の欠陥が許容される。なおこれらの欠陥が生じる要因としては、構造体１０間に配線やビア、接続部材を通す場合、既存の配線レイアウトや基板間接続構造にメタマテリアル構造を追加する場合において既存のビアやパターン、接続部材によって構造体１０が配置できない場合、製造誤差、及び既存のビアやパターン、接続部材を構造体１０の一部として用いる場合などが考えられる。

また、本実施形態では、実際の配線基板１００における実装例として、第１導体１０２および第２導体１０３がグランドプレーンであり、第３導体１０１が電源プレーンである構成を示したが、必ずしもこのような構成に限定されるわけではない。例えば、第１導体１０２および第２導体１０３が電源プレーンで、第３導体１０１がグランドプレーンであるような構成とすることもできる。

さらに、本実施形態では、実際の配線基板１００における実装例として、第１開口１０５と導体ビア１２１が一対になるような構成を示したが、必ずしもこのような構成に限定されるわけではない。例えば、図１７に示すように、導体ビア１２１が、第１開口１０５の半分程度しか設けられないような構成とすることもできる。図１７のように構成することで構造体１０の実装面積を低減することができる。また、図１７の場合でも、配線１１１と第１電源プレーン１０１´との接続点から、ノイズ電磁波の波長の１／２以内の位置に、少なくとも一つの導体ビア１２１が配置されることで、第１の実施形態で説明した作用効果と同様の作用効果を得ることができる。

＜第３の実施形態＞
図１８は、本発明の第３の実施形態に係る配線基板１００の一例の断面図である。図１９は本発明の第３の実施形態に係る配線基板１００の一例の上面図であり、具体的には、Ｂ層１２における上面図である。図１８は、図１９におけるｂ−ｂ´断面の断面図に相当する。本実施形態に係る配線基板１００は以下の点を除いて第２の実施形態と同様である。

まず、本実施形態に係る配線基板１００の表層には、アナログ信号を処理するアナログ電子素子３０１と、デジタル信号を処理するデジタル電子素子３０２が実装されている。

図１８に示すように、デジタル電子素子３０２のグランド端子はグランドビア３０３と接続されている。グランドビア３０３は第１グランドプレーン１０２´および第２グランドプレーン１０３´と接続され、第２電源プレーン２０１と絶縁されている。すなわち、グランドビア３０３は、第２電源プレーン２０１に設けられた開口を、第２電源プレーン２０１と非接触な状態で貫通している。また、デジタル電子素子３０２の電源端子は電源ビア３０４と接続されている。電源ビア３０４は第２電源プレーン２０１と接続され、第１グランドプレーン１０２´および第２グランドプレーン１０３´と絶縁されている。すなわち、電源ビア３０４は、第１グランドプレーン１０２´および第２グランドプレーン１０３´各々に設けられた開口を、第１グランドプレーン１０２´および第２グランドプレーン１０３´と非接触な状態で貫通している。

また、アナログ電子素子３０１の図示せぬグランド端子は、第１グランドプレーン１０２´および第２グランドプレーン１０３´と接続され、第１電源プレーン１０１´と絶縁されている。また、アナログ電子素子３０１の図示せぬ電源端子は、第１電源プレーン１０１´と接続され、第１グランドプレーン１０２´および第２グランドプレーン１０３´と絶縁されている。なお、アナログ電子素子３０１の当該接続および絶縁状態を実現する手段は、上述のデジタル電子素子３０２をプレーンと接続および絶縁する手段と同様にして実現することができる。

なお、第１グランドプレーン１０２´は、第１の実施形態の構造体１０における第１導体１０２に相当し、第１電源プレーン１０１´および第２電源プレーン２０１は、第１の実施形態の構造体１０における第３導体１０１に相当し、第２グランドプレーン１０３´は、第１の実施形態の構造体１０における第２導体１０３に相当している。

デジタル電子素子３０２で生じたノイズの少なくとも一部は、グランドビア３０３と電源ビア３０４を介して、第１グランドプレーン１０２´と第２電源プレーン２０１で形成される第１平行平板、および第２電源プレーン２０１と第２グランドプレーン１０３´で形成される第２平行平板に伝播する。

かかる場合、上記平行平板を伝播するノイズは、直接、または平行平板端部から放射して間接的に、アナログ電子素子３０１に到達し、アナログ電子素子３０１の受信感度低下や誤動作を招く恐れがある。本実施形態の配線基板１００は当該問題を解決可能に構成している。

すなわち、本実施形態に係る配線基板１００は、デジタル電子素子３０２に接続する第２電源プレーン２０１が延在する領域（以下、「デジタル領域」という）では、Ａ層１１の第１グランドプレーン１０２´、Ｂ層１２の第２電源プレーン２０１、Ｃ層１３の第２グランドプレーン１０３´を、それぞれ、構造体１０の第１導体１０２、第３導体１０１、第２導体１０３として利用することで、第１グランドプレーン１０２´、第２電源プレーン２０１、第２グランドプレーン１０３´、配線１１１、第１開口１０５、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。このように構成されることで、デジタル電子素子３０２で生じたノイズが、第１電源プレーン１０１´が延在する領域（以下、「アナログ領域」という）側に伝播しないようにすることができる。

また、本実施形態に係る配線基板１００のアナログ領域では、Ａ層１１の第１グランドプレーン１０２´、Ｂ層１２の第１電源プレーン１０１´、Ｃ層１３の第２グランドプレーン１０３´を、それぞれ、構造体１０の第１導体１０２、第３導体１０１、第２導体１０３として利用することで、第１グランドプレーン１０２´、第１電源プレーン１０１´、第２グランドプレーン１０３´、配線１１１、第１開口１０５、第２開口１０６、および導体ビア１２１を含んで、ＥＢＧ構造が構成されている。このように構成されることで、デジタル領域から伝播するノイズが、アナログ電子素子３０１に伝播しないようにすることができる。

構造体１０の配置は、図１９に示すように、アナログ電子素子３０１またはデジタル電子素子３０２の少なくとも一方を囲むように複数配置することが好ましいが、アナログ電子素子３０１またはデジタル電子素子３０２の少なくとも一方の周辺に、少なくとも一つ配置されていれば本発明の本質的な効果を得ることができる。したがって、構造体１０の配置パターンは複数の態様を取り得る。

また、本実施形態では、ノイズから防護すべき電子素子の一例として、アナログ電子素子３０１を例に挙げて説明したが、ノイズの影響を受けて性能が低下する部品や回路であればどのようなものでもよい。例えばアンテナなどを考えることもできる。

また、本実施形態では、ノイズを生じさせる電子素子の一例としてデジタル電子素子３０２を例に挙げて説明したが、ノイズを生じさせる部品や回路であればどのようなものでもよい。例えば電源回路などを考えることもできる。

＜第４の実施形態＞
図２０乃至２３は、本発明の第４の実施形態に係る配線基板２００の一例の上面図である。図２０はデジタル回路モジュール４０１が実装された状態の配線基板２００の表面を示す上面図である。また、図２１、２２、２３はそれぞれ、配線基板２００のＡ層１１、Ｂ層１２、Ｃ層１３における上面図である。なお、Ａ層１１、Ｂ層１２およびＣ層１３の位置関係は、第１の実施形態と同様である。また、Ａ層１１、Ｂ層１２、Ｃ層１３にはデジタル回路モジュール４０１は存在しないが、各層とデジタル回路モジュール４０１との位置関係を示すため、図２１、２２、２３各図において、デジタル回路モジュール４０１を点線で示している。本実施形態に係る配線基板２００は、以下の点を除いて、第２の実施形態の配線基板１００と同様である。

本実施形態に係る配線基板２００は、表面にデジタル回路モジュール４０１が実装されており、デジタル回路モジュール４０１の複数のグランド端子２１０は、配線基板２００の導体ビア１２１に接続されている。

導体ビア１２１は、図２１および図２３に示すように、Ａ層１１の第１グランドプレーン１０２´およびＣ層１３の第２グランドプレーン１０３´と電気的に接続されている。そして、導体１２１は、図２２に示すように、Ｂ層１２の第１電源プレーン１０１´に設けられた第２開口１０６を、第１電源プレーン１０１´と非接触な状態で貫通することで、第１電源プレーン１０１'と電気的に絶縁されている。

Ｂ層１２には、図２２に示すように、第１開口１０５が、平面視で少なくとも一部がデジタル回路モジュール４０１と重なる位置に設けられている。第１開口１０５の内部には、複数の配線１１１が配置されている。配線１１１は、例えば誘電体を挟んで第１グランドプレーン１０２´および第２グランドプレーン１０３´と対向して形成されている。そして、配線１１１の一端は第１開口１０５の縁で第１電源プレーン１０１´と接続され、他方の端部は開放端となっている。

本実施形態によれば、デジタル回路モジュール４０１の下部の空き領域を使ってＥＢＧ構造を構成することができるため、高密度な配線基板にも多くのＥＢＧ構造を設けることができる。また、デジタル回路モジュール４０１から配線基板２００へのノイズ伝播経路である導体ビア１２１の直近に、ＥＢＧ構造を配置することができるため、効果的にノイズの伝播を抑制することが可能となる。

配線基板２００に実装される電子素子はかならずしもデジタル回路モジュール４０１に限らず、電子素子直下に空きスペースがあれば、どのような電子素子でもよい。

なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各構成要素の機能などを具体的に説明したが、その機能などは本願発明を満足する範囲で各種に変更することができる。

この出願は、２０１０年９月２８日に出願された日本特許出願特願２０１０−２１７２３７号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims

互いに少なくとも一部が対向する第１導体および第２導体と、
前記第１導体および前記第２導体に挟まれ、少なくとも一部が前記第１導体および前記第２導体と対向し、かつ、第１開口を有する第３導体と、
前記第１開口の内部に設けられた配線と、
前記第１導体および前記第２導体と電気的に接続され、かつ、前記第３導体と電気的に絶縁された導体ビアと、を備え、
前記配線は、前記第１導体および前記第２導体と対向し、その一端が前記第１開口の縁で前記第３導体と電気的に接続され、他端が開放端となっていることを特徴とする構造体。
請求項１に記載の構造体において、
前記配線と前記第３導体との接続部から、ノイズ電磁波の波長の１／２以内の距離に、少なくとも一つの前記導体ビアを備えることを特徴とする構造体。
請求項１または２に記載の構造体において、
前記配線が、前記第１導体および前記第２導体をリターンパスとするストリップ線路を形成することを特徴とする構造体。
請求項１乃至３のいずれか一項に記載の構造体において、
前記配線は、前記第１開口の内部に複数設けられていることを特徴とする構造体。
請求項１乃至４のいずれか一項に記載の構造体において、
前記配線は、前記他端が分岐していることを特徴とする構造体。
請求項１乃至５のいずれか一項に記載の構造体において、
前記第３導体は、第２開口を有し、
前記導体ビアは、前記第２開口の内部を、前記第３導体と非接触な状態で貫通していることを特徴とする構造体。
請求項１乃至５のいずれか一項に記載の構造体において、
前記導体ビアは、前記第１開口の内部を、前記第３導体および前記配線と非接触な状態で貫通していることを特徴とする構造体。
請求項１乃至７のいずれか一項に記載の構造体において、
前記第３導体は、内部に前記配線が設けられた前記第１開口を複数有することを特徴とする構造体。
導電体と誘電体とを含んで構成された積層構造を有し、
前記積層構造内に、請求項１乃至８のいずれか一項に記載の構造体を少なくともひとつ備えることを特徴とする配線基板。
請求項９に記載の配線基板であって、
少なくとも一つの電子素子が備えられ、
前記第１導体、前記第２導体および前記第３導体の中の少なくとも一つが前記電子素子のグランド端子または電源端子と接続されることを特徴とする配線基板。