JP5725152B2 - 電気素子内蔵型多層基板およびその製造方法 - Google Patents

Description

本発明は、電気素子が多層基板に内蔵された電気素子内蔵型多層基板およびその製造方法に関する。

携帯電話などの各種電子機器は、小型化する傾向にある。これに伴って、電子機器を構成する回路素子などの電気素子も、小型化する傾向にある。このような状況の下、回路素子などの電気素子は、当該電気素子が実装される多層基板と一体化された状態で、電気素子一体型多層基板として使用される。

図１３を参照して、一般的な電気素子一体型多層基板１００Ｙについて説明する。電気素子一体型多層基板１００Ｙは、複数の基材層が積層されてなる多層基板１０を備える。多層基板１０の内部には、面内配線４３および層間配線４４が形成される。多層基板１０の表面１１には表面電極４１が形成される。多層基板１０の裏面１２には裏面電極４２が形成される。

電気素子一体型多層基板１００Ｙにおいては、能動素子２０および受動素子２４が、多層基板１０の表面１１に電気素子として実装される。能動素子２０および受動素子２４は、表面電極４１に電気的に接続される。能動素子２０とは、たとえば半導体集積回路（Integrated Circuit）チップ等である。受動素子２４とは、たとえばコンデンサチップまたは抵抗チップ等である。

図１４を参照して、他の一般的な電気素子一体型多層基板として、電気素子内蔵型多層基板１００Ｚについて説明する。電気素子内蔵型多層基板１００Ｚにおいては、多層基板１０の表面１１に能動素子２０が実装される。多層基板１０の内部に受動素子２４が実装される。多層基板１０に内蔵された受動素子２４は、面内配線４３に電気的に接続される。

多層基板１０に受動素子２４を内蔵する構成は、特開２００６−１２１００５号公報（特許文献１）にも開示される。特許文献１の電気素子内蔵型多層基板においては、電気素子の上面および下面に、複数のビアホール導体が配置される。これらの複数のビアホール導体は、複数の接続ビアホール導体用孔の内部に接続材料が充填されたものである。

これらの複数のビアホール導体は、複数の樹脂フィルム（基材層）の加圧および加熱時において、電気素子の積層方向の傾き、接続材料の充填されたビアホール導体の座屈、および導体パターンの積層方向の傾きを規制する位置に配置される。特許文献１は、この電気素子内蔵型多層基板によれば、内蔵された電気素子と導体パターンとの間の電気的な接続信頼性を向上させることができると述べている。

特開２００６−１２１００５号公報

特開２００６−１２１００５号公報（特許文献１）の電気素子内蔵型多層基板においては、電気素子と多層基板（基材層）とが一体化された状態では、電気素子と多層基板（基材層）とが相互に強固に固定される。

この電気素子内蔵型多層基板が落下などの外因によって衝撃応力を受けた場合、この応力は内蔵された電気素子にも直接的に作用する。この電気素子内蔵型多層基板に反り若しくは曲げなどの変形による応力、または振動などによる応力が作用した場合も、これらの応力は内蔵された電気素子に直接的に作用する。電気素子に伝わった応力の作用によって、電気素子そのものが損傷したり、電気素子と配線パターンとの接続が外れたりするという不具合が生じる場合がある。

本発明は、電気素子を多層基板に内蔵する電気素子内蔵型多層基板およびその製造方法であって、衝撃または曲げ等の応力が作用した場合であっても、電気素子が損傷したり、電気素子と配線パターンとの接続が外れたりすることを抑制することが可能な電気素子内蔵型多層基板およびその製造方法を提供することを目的とする。

本発明に基づく電気素子内蔵型多層基板は、可撓性を有する複数の基材層が積層されてなる多層基板と、主表面を有し、複数の上記基材層の間に挟まれるように上記多層基板に内蔵される電気素子と、上記電気素子の上記主表面と上記基材層との間に設けられ、上記電気素子の上記主表面との関係において上記基材層よりも摺動しやすい部材である摺動部材と、を備える。

上記摺動部材は、上記基材層に配設された金属薄板である。上記基材層は、熱可塑性を有する樹脂シートであり、上記金属薄板は、シャイニー面および前記シャイニー面よりも表面粗さが大きいマット面を含む金属箔であり、上記シャイニー面が、上記電気素子の上記主表面との接触面を形成する。

好ましくは、上記基材層に配設された上記金属薄板から形成される補助部材をさらに備え、上記補助部材は、複数の上記基材層が積層される方向において上記摺動部材に上記基材層を挟んで隣接配置されている。

好ましくは、層間配線をさらに備え、上記摺動部材と上記補助部材とは、上記層間配線によって接続されている。

好ましくは、層間配線をさらに備え、上記摺動部材は、上記多層基板の表面または裏面に引き出された上記層間配線に接続されている。

好ましくは、上記摺動部材は、上記摺動部材を上記基材層の積層方向から見た平面視において、上記電気素子の角部を含むように設けられている。

好ましくは、上記基材層と上記電気素子の側面との間には間隙部が設けられている。好ましくは、層間配線をさらに備え、上記電気素子の端子電極は、上記層間配線に直接的に接続されている。

本発明に基づく電気素子内蔵型多層基板の製造方法は、可撓性を有する複数の基材層、主表面を有する電気素子、および上記電気素子の上記主表面との関係において上記基材層よりも摺動しやすい部材である摺動部材を準備する工程と、上記電気素子の上記主表面と上記基材層との間に上記摺動部材が配置されるように、複数の上記基材層の間に上記電気素子を挟む工程と、複数の上記基材層を積層することによって、上記電気素子が内蔵された多層基板を形成する工程と、を備え、上記摺動部材は、上記基材層に配設された金属薄板であり、上記基材層は、熱可塑性を有する樹脂シートであり、上記金属薄板は、シャイニー面および上記シャイニー面よりも表面粗さが大きいマット面を含む金属箔であり、上記シャイニー面が、上記電気素子の上記主表面との接触面を形成する。

本発明によれば、電気素子を多層基板に内蔵する電気素子内蔵型多層基板およびその製造方法であって、衝撃または曲げ等の応力が作用した場合であっても、電気素子が損傷したり、電気素子と配線パターンとの接続が外れたりすることを抑制することが可能な電気素子内蔵型多層基板およびその製造方法を得ることができる。

実施の形態１における電気素子内蔵型多層基板を示す断面図である。 実施の形態１における電気素子内蔵型多層基板に用いられる摺動部材を多層基板の積層方向（図１中の矢印ＩＩ方向）から見た平面図である。 図２中のＩＩＩ−ＩＩＩ線に沿った矢視断面図である。 図３中のＩＶ線に囲まれる領域を拡大して示す断面図である。 実施の形態１における電気素子内蔵型多層基板の製造方法を示す断面図である。 実施の形態１の第１変形例における電気素子内蔵型多層基板の一部を拡大して示す断面図である。 実施の形態１の第２変形例における電気素子内蔵型多層基板に用いられる摺動部材を多層基板の積層方向から見た平面図である。 図７中のＶＩＩＩ−ＶＩＩＩ線に沿った矢視断面図である。 実施の形態１の第３変形例における電気素子内蔵型多層基板に用いられる摺動部材を多層基板の積層方向から見た平面図である。 図９中のＸ−Ｘ線に沿った矢視断面図である。 実施の形態２における電気素子内蔵型多層基板を示す断面図である。 実施の形態２における電気素子内蔵型多層基板の製造方法を示す断面図である。 一般的な電気素子一体型多層基板を示す断面図である。 一般的な電気素子内蔵型多層基板を示す断面図ある。

本発明に基づいた各実施の形態について、以下、図面を参照しながら説明する。各実施の形態の説明において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。各実施の形態の説明において、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明は繰り返さない場合がある。

［実施の形態１］
（電気素子内蔵型多層基板１００）
図１を参照して、本実施の形態における電気素子内蔵型多層基板１００について説明する。図１は、電気素子内蔵型多層基板１００を示す断面図である。電気素子内蔵型多層基板１００は、多層基板１０、能動素子２０（電気素子）、受動素子２４、および摺動部材３０を備える。

多層基板１０は、可撓性を有する複数の基材層１０Ａ〜１０Ｇが積層されることによって形成される。多層基板１０自身も、可撓性を有する。基材層１０Ａ〜１０Ｇは、多層基板１０に内蔵される能動素子２０（詳細は後述する）よりも高い可撓性を有する部材として、たとえばポリイミドまたは液晶ポリマ等の熱可塑性樹脂シートから構成される。

液晶ポリマは、比誘電率が小さく、且つＱ値が高い。電気素子内蔵型多層基板１００が高周波デバイスとして用いられる場合、高周波信号の損失が小さいので、基材層１０Ａ〜１０Ｇは、液晶ポリマから構成されるとよい。

多層基板１０の表面１１には表面電極４１が形成される。多層基板１０の裏面１２には裏面電極４２が形成される。多層基板１０の内部には、面内配線４３および層間配線４４が形成される。面内配線４３は、基材層１０Ａ〜１０Ｇ同士の間の界面に設けられる。層間配線４４は、基材層１０Ａ〜１０Ｇを積層方向に貫通するとともに、表面電極４１、面内配線４３および裏面電極４２同士を所定のパターンで接続するように設けられる。

面内配線４３および層間配線４４によって、所定の内部配線パターンが構成される。所定の内部配線パターンとしては、単なる引き回し用の配線パターンのほか、コンデンサまたはインダクタが構成されていてもよい。

多層基板１０の表面１１に、チップコンデンサまたはチップ抵抗等の受動素子２４が実装される。受動素子２４は、はんだ等の導電性接合材を通して、表面電極４１に接続される。裏面電極４２は、接続端子を構成する。裏面電極４２は、電気素子内蔵型多層基板１００がプリント配線板等のマザー基板に実装される際に使用される。

表面電極４１、裏面電極４２、および面内配線４３は、基材層１０Ａ〜１０Ｇの表面に配設された金属薄板が、薄膜加工技術（フォトリソグラフィ技術およびエッチング技術など）によって所定の形状にパターニング形成されることにより構成されることができる。層間配線４４は、基材層１０Ａ〜１０Ｇにレーザ加工によって開けられた微細孔に導電性ペーストを充填し、これを熱処理することによって得られたビアホール導体等から構成されることができる。

能動素子２０は、略直方体状に形成され、表面２１（主表面）および裏面２２を有する。能動素子２０は、基材層１０Ａ〜１０Ｇの間に挟みこまれるように、多層基板１０に内蔵される。本実施の形態の電気素子内蔵型多層基板１００においては、能動素子２０は、基材層１０Ｃと基材層１０Ｅとの間に位置する。

能動素子２０は、たとえば半導体集積回路（Integrated Circuit）チップ等の半導体ベアチップから構成される。能動素子２０の表面２１は非機能面として構成される。能動素子２０の裏面２２は機能面として構成される。当該機能面には、トランジスタ等の各種回路素子および外部接続用の端子電極４６が形成される。端子電極４６は、ボール状またはスタッド状の金属材料から構成されてもよく、膜状の金属材料から構成されてもよい。

電気素子内蔵型多層基板１００がたとえばカメラ制御用多層デバイスとして用いられる場合、能動素子２０としてはカメラ制御用ＩＣチップが用いられる。電気素子内蔵型多層基板１００がたとえばＲＦＩＣ（Radio-Frequency Integrated Circuit）用多層デバイスとして用いられる場合、能動素子２０としてはＲＦＩＣ素子が用いられる。

多層基板１０には、能動素子２０だけでなく、たとえばチップコンデンサ、チップインダクタ、またはチップ抵抗などの受動素子２４が内蔵されてもよい。また、受動素子２４のみが内蔵されていてもよい。この場合、受動素子２４が本発明における電気素子を構成する。多層基板１０に内蔵される電気素子としては、フェライト焼成板のような機能素子であってもよい。

端子電極４６は、層間配線４４によって形成された接続用電極としての層間配線４５に直接的に接続されているとよい。当該構成によれば、多層基板１０の小型化および薄型化を図ることが可能となる。

能動素子２０の表面２１と基材層１０Ｃとの間に、薄板状の摺動部材３０が設けられる。摺動部材３０は、本実施の形態においては、面内配線４３と同様に、基材層１０Ｃ（または基材層１０Ｄ）の表面に配設された金属薄板から構成されるとよい。摺動部材３０は、面内配線４３を構成する金属薄板とは別部材として準備された後、能動素子２０の表面２１と基材層１０Ｃとの間に配設されてもよい。

摺動部材３０が基材層１０Ｃの表面に形成された金属薄板である場合、摺動部材３０の基材層１０Ｃ側の面と基材層１０Ｃとは相互に固着された状態となる。一方、摺動部材３０における能動素子２０の表面２１側の面と能動素子２０の表面２１とは、強く固着することがないため摺動可能な状態となる。このように、本実施の形態における摺動部材３０は、基材層１０Ｃと能動素子２０の表面２１とが互いに直接接触するように構成された多層基板に比べて、能動素子２０を摺動（基材層１０Ｃの積層方向に対して直交する方向にスライド）しやすくするための部材として機能する。すなわち、摺動部材３０を設けずに基材層１０Ｃと能動素子２０の表面２１とが互いに直接接触するように構成された多層基板の場合、能動素子２０の表面２１に接触する基材層１０Ｃが圧着工程において軟化流動し、基材層１０Ａ〜１０Ｇ同士が融着した後は、能動素子２０の表面２１と基材層１０Ｃとが固着（接着）することにより、能動素子２０が基材層１０Ｃに沿って摺動することが困難となる。一方、本実施の形態における多層基板１０においては、能動素子２０の表面２１に固着（接着）しにくい金属薄板などから構成される摺動部材３０が基材層１０Ｃと能動素子２０との間に配置されていることから、能動素子２０は、摺動部材３０と能動素子２０の表面２１と接触面において摺動可能な状態となる。

図２は、摺動部材３０を多層基板１０の積層方向（図１中の矢印ＩＩ方向）から見た平面図である。図３は、図２中のＩＩＩ−ＩＩＩ線に沿った矢視断面図である。図２においては、図示および説明上の便宜のため多層基板１０が図示されていない。実際には、上述のように、摺動部材３０および能動素子２０は、多層基板１０に内蔵される（図３参照）。

図２および図３に示すように、本実施の形態における摺動部材３０は、摺動部材３０を基材層１０Ａ〜１０Ｇの積層方向（図１中の矢印ＩＩ方向）から見た平面視において、能動素子２０の表面２１の全体を含む（覆う）ように設けられる。

図４は、図３中のＩＶ線に囲まれる領域を拡大して示す断面図である。図４に示すように、多層基板１０（基材層１０Ｃ）が熱可塑性を有する樹脂シートであり、摺動部材３０を構成する金属薄板が銅または銀などの金属箔であるとする。金属箔は、一般的にＰＥＴ（Polyethylene Terephthalate）フィルムなどの基材の裏面に固定された状態で市場に流通している。このような金属箔は、ＰＥＴフィルムなどの基材に接触する面であるマット面と、ＰＥＴフィルムなどの基材に接触しない面であるシャイニー面とを有する。マット面は、一定の表面粗さを有するＰＥＴフィルム等の基材と接触している関係で、シャイニー面よりも表面粗さが大きい。本実施の形態では、この金属箔（摺動部材３０）のマット面３１が多層基板１０（基材層１０Ｃ）側となり、この金属箔（摺動部材３０）のシャイニー面３２が能動素子２０の表面２１（主表面）となるように接触面３８を形成する。マット面３１よりも小さい表面粗さを有するシャイニー面３２が能動素子２０の表面２１（主表面）となるように配置されているので、能動素子２０の表面２１との界面において良好な摺動性（すべり性）を発揮することができる。本実施の形態における電気素子内蔵型多層基板１００としては、以上のように構成される。

（電気素子内蔵型多層基板１００の製造方法）
図５を参照して、電気素子内蔵型多層基板１００（図１参照）の製造方法においては、まず、基材層１０Ａ〜１０Ｇ、表面２１（主表面）を有する能動素子２０（電気素子）、および摺動部材３０が準備される。

基材層１０Ａの表面には、表面電極４１を構成するべき金属薄板が所定の形状にパターニング形成される。基材層１０Ｂ〜１０Ｆの表面には、面内配線４３を構成するべき金属薄板が所定の形状にパターニング形成される。基材層１０Ｃの表面には、摺動部材３０を構成するべき金属薄板も、能動素子２０の表面２１を含むように所定の形状にパターニングされる。摺動部材３０をパターニング形成する工程と、基材層１０Ｃの表面に面内配線４３を形成する工程とは、同一の工程において実施されるとよい。

基材層１０Ｇの表面には、裏面電極４２を構成するべき金属薄板が所定の形状にパターニング形成される。金属箔膜のパターニングは、薄膜加工技術（フォトリソグラフィ技術およびエッチング技術など）によって実施されることができる。

基材層１０Ａ〜１０Ｇには、基材層１０Ａ〜１０Ｇの各々を積層方向に貫通するとともに、表面電極４１、面内配線４３、および裏面電極４２を所定のパターンで接続するように複数の層間配線４４が設けられる。層間配線４４の形成は、パンチングまたはレーザ照射により基材層１０Ａ〜１０Ｇの所定の箇所に微細孔を開け、この微細孔に銀または銅を含み低融点で金属化する導電性ペーストを充填する。

能動素子２０は、基材層１０Ｄに設けられた開口部１０Ｈ内に配置される。基材層１０Ａ〜１０Ｇが積層され、且つ能動素子２０が開口部１０Ｈ内に配置された状態で、基材層１０Ａ〜１０Ｇが圧着される。

具体的には、基材層１０Ａ〜１０Ｇを圧着する際には、基材層１０Ａ〜１０Ｇの少なくとも一部が軟化流動するように加熱される。基材層１０Ａ〜１０Ｇの表面の一部が軟化した状態で、基材層１０Ａ〜１０Ｇ同士が融着および一体化される。

基材層１０Ａ〜１０Ｇへの加熱によって、微細孔に充填された導電性ペーストも金属化する。能動素子２０の端子電極４６および接続用電極としての層間配線４５も、当該加熱によって互いに接続される。面内配線４３としては、当該加熱処理によってその形状が実質的に変化しない（溶融しない）ものが用いられる。

能動素子２０の表面２１と基材層１０Ｃとの間に摺動部材３０が配置された状態で、能動素子２０は、基材層１０Ａ〜１０Ｇ（より特定的には基材層１０Ｃおよび基材層１０Ｅ）に挟み込まれ、多層基板１０が形成される。この多層基板１０の形成によって、能動素子２０を内蔵する電気素子内蔵型多層基板１００が得られる。

（作用・効果）
電気素子内蔵型多層基板１００においては、能動素子２０の表面２１と基材層１０Ｃとの間に、摺動部材３０が設けられる。能動素子２０の表面２１と摺動部材３０との接触面は非接着面であるので、能動素子２０の表面２１と基材層１０Ｃとの間における摺動が実現される。

電気素子内蔵型多層基板１００が反ったり、曲がったり、振動したりしても、当該摺動の作用によって、能動素子２０に作用する応力を小さくすることができる。能動素子２０が損傷したり、能動素子２０（端子電極４６）と層間配線４５との接続が外れたりすることは効果的に抑制されることができる。結果として、高強度で信頼性に優れた電気素子内蔵型多層基板１００を得ることが可能となる。

摺動部材３０は、基材層１０Ｃの表面に配設された金属薄板から構成されることができる。摺動部材３０が金属薄板から構成される場合、摺動部材３０は能動素子２０に作用する応力に対する保護部材として作用する。能動素子２０に、落下衝撃などの要因によって外部応力が作用した場合であっても、摺動部材３０は能動素子２０に作用する応力を小さくすることができる。能動素子２０が損傷したり、能動素子２０（端子電極４６）と層間配線４５との接続が外れたりすることは効果的に抑制されることができる。

また、能動素子２０がパワー半導体のような放熱性を有する素子から構成される場合、摺動部材３０を構成する金属薄板がその放熱板として作用する。能動素子２０における放熱性を向上させることが可能となる。

基材層１０Ａ〜１０Ｇが熱可塑性を有する樹脂シートであり、基材層１０Ａ〜１０Ｇの表面に形成された金属薄板が金属箔である場合（換言すると、基材層１０Ａ〜１０Ｇが片面金属箔貼り熱可塑性樹脂シートである場合）、この金属箔のシャイニー面３２（図４参照）が能動素子２０の表面２１との接触面３８（図４参照）を形成する。マット面３１よりも小さい表面粗さを有するシャイニー面３２が能動素子２０の表面２１との接触面３８に配置されているので、能動素子２０の表面２１との界面において良好な摺動性（すべり性）を発揮することができる。また、マット面３１における表面粗さの大きさを利用して、能動素子２０の表面２１からの放熱性を向上させることも可能となる。

［実施の形態１の変形例］
（第１変形例）
図６を参照して、実施の形態１の第１変形例について説明する。基材層１０Ｄと能動素子２０の側面２５との間には、間隙部１０Ｓが設けられている。摺動部材３０としての金属箔が能動素子２０の表面２１よりも大きく形成される場合、基材層１０Ａ〜１０Ｇの積層および圧着時においては、この金属箔は実質的に形状が変化しない。間隙部１０Ｓは、基材層１０Ａ〜１０Ｇに対する加熱時において、能動素子２０の側面２５に軟化および流動する基材層１０Ｃ〜１０Ｅの量が、この金属箔の作用によって少なくなることにより形成されることができる。

基材層１０Ｄと能動素子２０の側面２５との間に間隙部１０Ｓが設けられる場合、電気素子内蔵型多層基板１００が曲がったり反ったりしたとしても、能動素子２０の側面２５に加わる応力が低減される。電気素子内蔵型多層基板１００としての機械的な信頼性を、より向上させることが可能となる。

（第２変形例）
図７は、実施の形態１の第２変形例における電気素子内蔵型多層基板に用いられる摺動部材３０Ａを多層基板の積層方向から見た平面図である。図８は、図７中のＶＩＩＩ−ＶＩＩＩ線に沿った矢視断面図である。

図７および図８に示すように、本変形例における摺動部材３０Ａは、能動素子２０の辺部２６のみを覆うように矩形環状に設けられる。電気素子内蔵型多層基板に応力が作用した場合、能動素子２０の辺部２６には、能動素子２０の表面２１の中央部に比べて大きな応力が作用する。能動素子２０の辺部２６のみを覆うように摺動部材３０Ａが部分的に設けられる場合であっても、摺動部材３０Ａは当該応力を低減することができる。

（第３変形例）
図９は、実施の形態１の第３変形例における電気素子内蔵型多層基板に用いられる摺動部材３０Ｂを多層基板の積層方向から見た平面図である。図１０は、図９中のＸ−Ｘ線に沿った矢視断面図である。

図９および図１０に示すように、本変形例における摺動部材３０Ｂは、能動素子２０の角部２７のみを覆うように４箇所に設けられる。電気素子内蔵型多層基板に応力が作用した場合、能動素子２０の角部２７には、能動素子２０の表面２１の中央部に比べて大きな応力が作用する。能動素子２０の角部２７のみを覆うように摺動部材３０Ｂが部分的に設けられる場合であっても、摺動部材３０Ｂは当該応力を低減することができる。

［実施の形態２］
（電気素子内蔵型多層基板１００Ａ）
図１１を参照して、本実施の形態における電気素子内蔵型多層基板１００Ａについて説明する。図１１は、電気素子内蔵型多層基板１００Ａを示す断面図である。電気素子内蔵型多層基板１００Ａは、多層基板１０、能動素子２０、受動素子２４、他の能動素子２８、摺動部材３０、および補助部材３６を備える。他の能動素子２８は、多層基板１０の表面１１上に実装される。

補助部材３６は、基材層１０Ｅを挟んで摺動部材３０の反対側に形成される。補助部材３６は、基材層１０Ａ〜１０Ｇが積層される方向において、摺動部材３０に隣接するように配置されている。補助部材３６は、基材層１０Ｆの表面に配設された金属薄板から形成されることができる。

図１１に示すように、摺動部材３０と補助部材３６とは層間配線４８によって接続されているとよい。摺動部材３０は、裏面１２に引き出された層間配線４８に接続されていてもよい。摺動部材３０は、表面１１に引き出された層間配線に接続されていてもよい（この態様については図示していない）。

摺動部材３０が裏面１２（または表面１１）に引き出された層間配線４８に接続される場合、裏面１２（または表面１１）に引き出された層間配線４８は、裏面１２（または表面１１）上に形成された裏面電極４７（または表面電極）に接続されているとよい。本実施の形態における電気素子内蔵型多層基板１００Ａとしては、以上のように構成される。

（電気素子内蔵型多層基板１００Ａの製造方法）
図１２を参照して、電気素子内蔵型多層基板１００Ａ（図１１参照）の製造方法においては、まず、基材層１０Ａ〜１０Ｇ、表面２１（主表面）を有する能動素子２０（電気素子）、摺動部材３０、および補助部材３６が準備される。

摺動部材３０は、基材層１０Ｅの表面に配設された金属薄板が能動素子２０の表面２１を含むように所定の形状にパターニング形成されることによって構成されるとよい。補助部材３６は、基材層１０Ｆの表面に配設された金属薄板から、摺動部材３０と略同一の形状および摺動部材３０に対応する位置となるように所定の形状にパターニング形成されることによって構成されるとよい。補助部材３６をパターニング形成する工程と、基材層１０Ｆの表面に面内配線４３を形成する工程とは、同一の工程において実施されるとよい。補助部材３６は、面内配線４３を構成する金属薄板とは別部材として準備された後、摺動部材３０に対応する位置に配設されてもよい。

基材層１０Ａ〜１０Ｇが積層され、且つ能動素子２０が開口部１０Ｈ内に配置された状態で、基材層１０Ａ〜１０Ｇが圧着される。能動素子２０の表面２１と基材層１０Ｅとの間に摺動部材３０が配置された状態で、能動素子２０は、基材層１０Ａ〜１０Ｇ（より特定的には基材層１０Ｃおよび基材層１０Ｅ）に挟み込まれ、多層基板１０が形成される。この多層基板１０の形成によって、能動素子２０を内蔵する電気素子内蔵型多層基板１００Ａが得られる。

（作用・効果）
電気素子内蔵型多層基板１００Ａにおいては、補助部材３６が、基材層１０Ａ〜１０Ｇが積層される方向において、摺動部材３０に隣接するように配置される。補助部材３６は、能動素子２０に作用した外部応力に対する保護部材として作用する。能動素子２０に、落下衝撃などの要因によって外部応力が作用した場合であっても、補助部材３６は能動素子２０に作用する応力を小さくすることができる。能動素子２０が損傷したり、能動素子２０（端子電極４６）と層間配線４５との接続が外れたりすることはさらに効果的に抑制されることができる。

摺動部材３０と補助部材３６とが層間配線４８によって接続されていることによって、補助部材３６は能動素子２０に作用する応力をより一層小さくすることができる。また、摺動部材３０が多層基板１０の裏面１２に引き出された層間配線４８に接続されることによって、層間配線４８は能動素子２０にとっての放熱部材として作用する。この場合、能動素子２０における放熱性をより一層向上させることが可能となる。層間配線４８が裏面１２上に形成された裏面電極４７（金属薄板）に接続されることによって、当該放熱性はさらに向上する。

以上、本発明に基づいた各実施の形態について説明したが、今回開示された各実施の形態はすべての点で例示であって制限的なものではない。本発明の技術的範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。たとえば、上述の各実施の形態における摺動部材３０は、金属箔などの金属薄板によって構成されているが、摺動部材３０は、能動素子２０の主表面において、基材層よりも能動素子２０を摺動しやすく機能を有すれば、金属薄板以外の部材によって構成されていてもよい。たとえば、能動素子２０の主表面と接触する基材層にケイ素系樹脂またはフッ素系樹脂をコートしたものを摺動部材３０として用いてもよい。

１０ 多層基板、１０Ａ〜１０Ｇ 基材層、１０Ｈ 開口部、１０Ｓ 間隙部、１１ 表面、１２，２２ 裏面、２０，２８ 能動素子、２１ 表面（主表面）、２４ 受動素子、２５ 側面、２６ 辺部、２７ 角部、３０，３０Ａ，３０Ｂ 摺動部材、３１ マット面、３２ シャイニー面、３６ 補助部材、３８ 接触面、４１ 表面電極、４２，４７ 裏面電極、４３ 面内配線、４４，４５，４８ 層間配線、４６ 端子電極、１００，１００Ａ，１００Ｚ 電気素子内蔵型多層基板、１００Ｙ 電気素子一体型多層基板。

Claims (8)

1. 可撓性を有する複数の基材層が積層されてなる多層基板と、
   主表面を有し、複数の前記基材層の間に挟まれるように前記多層基板に内蔵される電気素子と、
   前記電気素子の前記主表面と前記基材層との間に設けられ、前記電気素子の前記主表面との関係において前記基材層よりも摺動しやすい部材である摺動部材と、を備え、
   前記摺動部材は、前記基材層に配設された金属薄板であり、
   前記基材層は、熱可塑性を有する樹脂シートであり、
   前記金属薄板は、シャイニー面および前記シャイニー面よりも表面粗さが大きいマット面を含む金属箔であり、
   前記シャイニー面が、前記電気素子の前記主表面との接触面を形成する、
   電気素子内蔵型多層基板。
2. 前記基材層に配設された前記金属薄板から形成される補助部材をさらに備え、
   前記補助部材は、複数の前記基材層が積層される方向において前記摺動部材に前記基材層を挟んで隣接配置されている、
   請求項１に記載の電気素子内蔵型多層基板。
3. 層間配線をさらに備え、
   前記摺動部材と前記補助部材とは、前記層間配線によって接続されている、
   請求項２に記載の電気素子内蔵型多層基板。
4. 層間配線をさらに備え、
   前記摺動部材は、前記多層基板の表面または裏面に引き出された前記層間配線に接続されている、
   請求項１に記載の電気素子内蔵型多層基板。
5. 前記摺動部材は、前記摺動部材を前記基材層の積層方向から見た平面視において、前記電気素子の角部を含むように設けられている、
   請求項１に記載の電気素子内蔵型多層基板。
6. 前記基材層と前記電気素子の側面との間には間隙部が設けられている、
   請求項１に記載の電気素子内蔵型多層基板。
7. 層間配線をさらに備え、
   前記電気素子の端子電極は、前記層間配線に直接的に接続されている、
   請求項１に記載の電気素子内蔵型多層基板。
8. 可撓性を有する複数の基材層、主表面を有する電気素子、および前記電気素子の前記主表面との関係において前記基材層よりも摺動しやすい部材である摺動部材を準備する工程と、
   前記電気素子の前記主表面と前記基材層との間に前記摺動部材が配置されるように、複数の前記基材層の間に前記電気素子を挟む工程と、
   複数の前記基材層を積層することによって、前記電気素子が内蔵された多層基板を形成する工程と、を備え、
   前記摺動部材は、前記基材層に配設された金属薄板であり、
   前記基材層は、熱可塑性を有する樹脂シートであり、
   前記金属薄板は、シャイニー面および前記シャイニー面よりも表面粗さが大きいマット面を含む金属箔であり、
   前記シャイニー面が、前記電気素子の前記主表面との接触面を形成する、
   電気素子内蔵型多層基板の製造方法。

Images