Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5726366B2 - Printed circuit boards and diplexer circuits - Google Patents
[go: Go Back, main page]

JP5726366B2 - Printed circuit boards and diplexer circuits - Google Patents

Printed circuit boards and diplexer circuits Download PDF

Info

Publication number
JP5726366B2
JP5726366B2 JP2014500319A JP2014500319A JP5726366B2 JP 5726366 B2 JP5726366 B2 JP 5726366B2 JP 2014500319 A JP2014500319 A JP 2014500319A JP 2014500319 A JP2014500319 A JP 2014500319A JP 5726366 B2 JP5726366 B2 JP 5726366B2
Authority
JP
Japan
Prior art keywords
connector
filter
circuit board
printed circuit
diplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014500319A
Other languages
Japanese (ja)
Other versions
JP2014512116A (en
Inventor
ピビット,フロリアン
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2014512116A publication Critical patent/JP2014512116A/en
Application granted granted Critical
Publication of JP5726366B2 publication Critical patent/JP5726366B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/213Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2136Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using comb or interdigital filters; using cascaded coaxial cavities
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/213Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/213Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/12Hollow waveguides
    • H01P3/121Hollow waveguides integrated in a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463Duplexers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1006Non-printed filter
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、ダイプレクサ回路を形成するためのプリント回路基板に関し、より詳細には、限定しないが、移動通信システムの基地局送受信装置のダイプレクサ回路に関する。   The present invention relates to a printed circuit board for forming a diplexer circuit, and more particularly, but not exclusively, to a diplexer circuit of a base station transceiver device of a mobile communication system.

現代の基地局送受信装置は、電力消費および放射電力を可能な限り最小限に維持しながら、移動通信システムのユーザに、高いデータ転送速度および品質のサービスを提供するために、高い効率で運用される必要がある。したがって、電力増幅器(省略形はPA)および低雑音増幅器(省略形はLNA)(基地局の高周波(省略形はHF)フロントエンドを構築)は、可能な限り低い雑音および干渉しか受けないほうがよい。雑音および干渉の1つの考えられる発生源は、共通して使用されているアンテナを通じて、送信機ブランチとPA、および受信機ブランチとLNAで起こりうる接続または漏話である。すなわち、伝送信号の一部が、受信ブランチに生じる可能性があるということである。したがって、そのような漏話を減らすために、それぞれのフィルタ回路を利用することができる。   Modern base station transceivers are operated with high efficiency to provide high data rate and quality services to mobile communication system users while keeping power consumption and radiated power as low as possible. It is necessary to Therefore, power amplifiers (abbreviated PA) and low-noise amplifiers (abbreviated LNA) (which builds a base station high frequency (abbreviated HF) front end) should receive as little noise and interference as possible. . One possible source of noise and interference is connections or crosstalk that can occur in the transmitter branch and PA and in the receiver branch and LNA through commonly used antennas. That is, part of the transmission signal may occur in the reception branch. Therefore, each filter circuit can be used to reduce such crosstalk.

そのようなフィルタ回路の一例は、周波数領域多重化を実装する受動デバイスである、いわゆるダイプレクサである。通信システムは、時分割二重通信(省略形はTDD)または周波数分割二重通信(省略形はFDD)を使用することができる。TDDでは、伝送および受信は、時間領域で分離される。すなわち、所定の時間について、伝送または受信のいずれかが基地局送受信装置で実行される。FDDでは、伝送および受信は、周波数領域で分離される。すなわち、異なる周波数帯が送信および受信に使用される。ダイプレクサは、2つの帯域通過フィルタに基づくことができ、FDDシステムで受信帯域から伝送帯域を分離することができる。2つのポート(たとえば、低周波帯域および高周波帯域の省略形であるLおよびH)が、アンテナまたはアンテナ・システムを接続する、第3のポートへと多重化される(たとえば、信号の省略形であるS)。ポートLおよびHの信号は、分離された(disjoint)周波数帯を占める。理論上、LおよびHの信号は、相互に干渉することなくポートSに共存することができる。   An example of such a filter circuit is a so-called diplexer, which is a passive device that implements frequency domain multiplexing. The communication system can use time division duplex communication (abbreviation TDD) or frequency division duplex communication (abbreviation FDD). In TDD, transmission and reception are separated in the time domain. That is, for a predetermined time, either transmission or reception is executed by the base station transceiver. In FDD, transmission and reception are separated in the frequency domain. That is, different frequency bands are used for transmission and reception. The diplexer can be based on two bandpass filters and can separate the transmission band from the reception band in the FDD system. Two ports (eg, L and H, which are abbreviations for the low and high frequency bands) are multiplexed into a third port that connects the antenna or antenna system (eg, in the signal abbreviation S). The signals at ports L and H occupy a disjoint frequency band. Theoretically, L and H signals can coexist on port S without interfering with each other.

典型的には、ポートLの信号は、単一の低周波数帯を占めることができ、ポートHの信号は、より高い周波数帯を占めることができる。その状況で、ダイプレクサは、ポートLおよびSを接続するローパス・フィルタ、ならびにポートHおよびSを接続するハイパス・フィルタから構成することができる。   Typically, the port L signal can occupy a single low frequency band and the port H signal can occupy a higher frequency band. In that situation, the diplexer may consist of a low pass filter connecting ports L and S and a high pass filter connecting ports H and S.

理想的には、ポートLの信号電力はすべてSポートに転送され、またその逆も同様に行われ、ポートHの信号電力はすべてポートSに転送され、またその逆も同様に行われる。理想的には、信号の分離は完了している。すなわち、低帯域信号のいずれもSポートからHポートに転送されない。現実世界では、一部の電力が失われ、一部の信号電力は誤ったポートに漏れる。   Ideally, all signal power at port L is transferred to the S port, and vice versa, and all signal power at port H is transferred to port S, and vice versa. Ideally, signal separation is complete. That is, none of the low-band signals are transferred from the S port to the H port. In the real world, some power is lost and some signal power leaks to the wrong port.

FDD無線システムにおいて、送信周波数帯域と受信周波数帯域との分離は、基地局送受信装置にとって非常に大切な性能要件である。受信機の非常に高い感度、および比較的大きい出力電力のために、(通常、これら2つの帯域間で必要である)分離は、70、80、90、または100dB程度でもよい。   In an FDD wireless system, separation of a transmission frequency band and a reception frequency band is a very important performance requirement for a base station transmission / reception apparatus. Due to the very high sensitivity of the receiver and the relatively large output power, the separation (usually required between these two bands) may be on the order of 70, 80, 90, or 100 dB.

実施形態は、そのような程度の分離を達成するのが非常に難しく、そのようなフィルタの物理的な配置によって、フィルタ・アーキテクチャに加えて、HFフロントエンドの性能のかなりの部分を決定できるという発見に基づくことができる。特にアクティブ・アンテナ・アレイ・システムにおいて、これは重要である。その理由は、デバイスに必要な統合レベルが高いからである。すなわち、TXフィルタおよびRXフィルタが非常に接近して配置されるため、またもやデバイス間の結合を引き起こし、分離が軽減されるということである。   Embodiments are very difficult to achieve such a degree of separation, and the physical placement of such filters can determine a significant portion of the performance of the HF front end in addition to the filter architecture. Can be based on discovery. This is especially important in active antenna array systems. This is because the level of integration required for the device is high. That is, the TX filter and RX filter are placed very close together, again causing coupling between devices and reducing isolation.

実施形態は、第1のフィルタを接続するための第1のコネクタおよび第2のフィルタを接続するための第2のコネクタを含むダイプレクサ回路を形成するためにプリント回路基板(省略形はPCB)を提供し、第1のコネクタおよび第2のコネクタは、プリント回路基板の両側に位置する。そのような実施形態によって、PCBの両側に2つのフィルタを配置することができる。他に、PCBの一方から他方への分離または減衰によって、高い統合レベルおよび高い分離レベルを同時に可能にできることも分かっている。言い換えると、PCBの両側に2つのフィルタ回路を配置する場合、それらは接近していながら同時に確実に分離できるため、漏話をかなり高い程度で抑制することができる。   Embodiments include a printed circuit board (abbreviated PCB) to form a diplexer circuit that includes a first connector for connecting a first filter and a second connector for connecting a second filter. Provided, the first connector and the second connector are located on both sides of the printed circuit board. Such an embodiment allows two filters to be placed on either side of the PCB. In addition, it has been found that separation or attenuation of one PCB to the other can simultaneously enable high integration levels and high isolation levels. In other words, when two filter circuits are arranged on both sides of the PCB, they can be reliably separated at the same time while being close to each other, so that crosstalk can be suppressed to a considerably high degree.

「コネクタ」という用語は、相互接続として、または電子デバイス(すなわち第1または第2のフィルタ)を取り付けるための手段として理解されるものとする。そのようなコネクタは、フィルタの機械的なサポートおよび電気的なサポートを提供できる、はんだパッチ(solder−patch)として実装することができる。コネクタは、PCBの前面および背面にフィルタを取り付けることを可能にできる。ここで、PCBはコネクタ間にある。実施形態では、はんだパッチは、フィルタを取り付けて、特定の電圧または基準電位にフィルタのハウジングを接続するために使用することができる。たとえば、フィルタのハウジングは、はんだパッチへ接合し、同時に大地電位に接続することができる。実施形態はまた、第1のコネクタがPCBの第1の側に取り付けられ、第2のコネクタがPCBの第2の側に取り付けられた状態で、PCBを製造するための方法を含むことができる。コネクタは、PCBを通じて相互に、またはPCB内の埋められた接地平面に接続することができる。さらに、実施形態は、ダイプレクサ回路を製造するための方法を含むことができる。そのような方法は、第1のフィルタを第1のコネクタに取り付けるステップと、第2のフィルタをPCBの第2のコネクタに取り付けるステップとを含むことができる。これらのステップは、埋められた接地平面を用いて、かつ/または基準電位もしくは大地電位を用いて、第1のフィルタおよび第2のフィルタを相互に電気的に接続することを含むことができる。   The term “connector” is to be understood as an interconnect or as a means for attaching an electronic device (ie a first or second filter). Such a connector can be implemented as a solder-patch that can provide mechanical and electrical support for the filter. The connector can allow a filter to be attached to the front and back of the PCB. Here, the PCB is between the connectors. In embodiments, a solder patch can be used to attach the filter and connect the filter housing to a specific voltage or reference potential. For example, the filter housing can be bonded to a solder patch and simultaneously connected to ground potential. Embodiments can also include a method for manufacturing a PCB with a first connector attached to the first side of the PCB and a second connector attached to the second side of the PCB. . The connectors can be connected to each other through the PCB or to a buried ground plane in the PCB. Further, embodiments can include a method for manufacturing a diplexer circuit. Such a method can include attaching a first filter to the first connector and attaching a second filter to the second connector of the PCB. These steps can include electrically connecting the first filter and the second filter to each other using a buried ground plane and / or using a reference or ground potential.

実施形態では、したがってプリント回路基板は、基地局送受信装置のダイプレクサを形成するように適合することができ、第1のフィルタは伝送信号フィルタに対応し、第2のフィルタは受信信号フィルタに対応する。第1のコネクタは第1のはんだパッチに対応することができ、第2のコネクタは第2のはんだパッチに対応することができる。言い換えると、2つのはんだパッチは、PCBへのフィルタの機械的および電気的な接続を可能にして、接近した位置で両方のフィルタの機械的に安定し、電気的に確実に分離された実装を達成することができる。   In an embodiment, therefore, the printed circuit board can be adapted to form a diplexer of the base station transceiver, the first filter corresponding to the transmission signal filter and the second filter corresponding to the reception signal filter. . The first connector can correspond to the first solder patch, and the second connector can correspond to the second solder patch. In other words, the two solder patches allow the mechanical and electrical connection of the filter to the PCB, providing a mechanically stable, electrically and reliably separated mounting of both filters in close proximity. Can be achieved.

さらなる実施形態では、プリント回路基板は、2層の非導電性基板と、2つの非導電性基板層の間の導電性層とを含むことができる。導電性層は、フリンジ電界および漏れ電流の遮蔽として機能することができる。したがって、導電性層は特定の電位に接続することができる。たとえば、接地することができる。したがって、導電性層は、導電性層を接地するためのコネクタを有することができる。さらに、第1のコネクタと導電性層との間に、少なくとも1つの接続またはビアがあってもよい。また、第2のコネクタと導電性層との間に、少なくとも1つの接続またはビアがあってもよい。言い換えると、2つのコネクタと導電性層との間に電気接続があってもよいため、3つはすべて、たとえば接地など、特定の電位に接続することができる。   In a further embodiment, the printed circuit board can include two layers of non-conductive substrates and a conductive layer between the two non-conductive substrate layers. The conductive layer can function as a fringe field and leakage current shield. Thus, the conductive layer can be connected to a specific potential. For example, it can be grounded. Thus, the conductive layer can have a connector for grounding the conductive layer. Furthermore, there may be at least one connection or via between the first connector and the conductive layer. There may also be at least one connection or via between the second connector and the conductive layer. In other words, since there may be an electrical connection between the two connectors and the conductive layer, all three can be connected to a particular potential, such as ground.

プリント回路基板は、分離層によって導電性層から分離される他の導電性層をさらに含むことができる。導電性層、他方の導電性層、および分離層は、2つの非導電性基板層の間にある場合がある。言い換えると、一部の実施形態では、2つの導電性の平行した層が基板にあってもよく、これらは相互に分離することができ、また、それらの間に基板があってもよい。したがって、事実上、第1の基板、第1の導電性層、第2の基板、第2の導電性層、および第3の基板という5つの層がある場合がある。導電性層および他方の導電性層、すなわち第1および第2の導電性層は平行でもよく、また導波管構造を形成することができる。導波管構造は、電磁波、フリンジ電界、または漏れ電流を2つのフィルタ構造から遠ざけて案内し、それと同時に2つのフィルタ構造の間でより大きな減衰を可能にすることができる。   The printed circuit board may further include other conductive layers that are separated from the conductive layer by a separation layer. The conductive layer, the other conductive layer, and the separation layer may be between two non-conductive substrate layers. In other words, in some embodiments, there may be two conductive parallel layers on the substrate, which may be separated from each other, and there may be a substrate between them. Thus, in effect, there may be five layers: a first substrate, a first conductive layer, a second substrate, a second conductive layer, and a third substrate. The conductive layer and the other conductive layer, i.e., the first and second conductive layers, may be parallel and may form a waveguide structure. The waveguide structure can guide electromagnetic waves, fringing electric fields, or leakage currents away from the two filter structures, while at the same time allowing greater attenuation between the two filter structures.

導波管構造は、第1のフィルタによって決定された伝送帯域、および第2のフィルタによって決定された受信帯域に基づいて、中心周波数の波長の4分の1に適合させることができる。言い換えると、中心周波数の周りに位置する、伝達信号が有することができる特定の帯域幅がある。導波管構造は、減衰を上げるべき、または漏話を抑制するべき特定の波長に対して幾何学的に構成することができる。この波長は、伝送帯域の中心周波数、受信帯域の中心周波数、または中間の任意の他の周波数に対応することができる。基本的に、実施形態では、そのような構造の形状は、最も強力な干渉または漏話に適合させることができ、最も強力な干渉の波長は、フィルタ構造、それらの伝達関数特性などに依存する可能性がある。したがって、実施形態は、前述の漏話を抑制するために、PCBの両側に位置するフィルタ構造間の漏話に対して、PCB内の導電性構造を幾何学的に構成することができるという発見に基づいている場合がある。   The waveguide structure can be adapted to a quarter of the wavelength of the center frequency based on the transmission band determined by the first filter and the reception band determined by the second filter. In other words, there is a specific bandwidth that the transmitted signal can have that is located around the center frequency. The waveguide structure can be geometrically configured for a particular wavelength that should increase attenuation or suppress crosstalk. This wavelength can correspond to the center frequency of the transmission band, the center frequency of the reception band, or any other intermediate frequency. Basically, in embodiments, the shape of such a structure can be adapted to the strongest interference or crosstalk, and the wavelength of the strongest interference can depend on the filter structures, their transfer function characteristics, etc. There is sex. Thus, embodiments are based on the discovery that conductive structures within a PCB can be geometrically configured for crosstalk between filter structures located on both sides of the PCB to suppress the aforementioned crosstalk. There may be.

導電性層および他方の導電性層、すなわち第1および第2の導電性層は、第1のフィルタのコネクタ、および第2のフィルタのコネクタの周りに突出部を形成することができる。導電性層および他方の導電性層は、第1および第2のコネクタの下にあるさらなるコネクタまたはビアを通じて接続することができ、突出部は、さらなるコネクタまたはビアから波長の少なくとも4分の1は延在することができる。一般的に、プリント回路基板は、電磁波を案内するための任意の手段も含むことができる。波を案内するための手段は、波の波長の少なくとも4分の1について電磁波を案内するように適合することができる。プリント回路基板は、70、80、90、または100dBを超える伝送帯域信号の減衰を達成するために、第2のコネクタの側から第1のコネクタの側を分離するための分離手段をさらに含むことができる。   The conductive layer and the other conductive layer, i.e., the first and second conductive layers, can form protrusions around the connector of the first filter and the connector of the second filter. The conductive layer and the other conductive layer can be connected through additional connectors or vias under the first and second connectors, and the protrusion is at least a quarter of the wavelength from the additional connector or via. Can be extended. In general, a printed circuit board can also include any means for guiding electromagnetic waves. The means for guiding the wave can be adapted to guide the electromagnetic wave for at least a quarter of the wavelength of the wave. The printed circuit board further includes separation means for separating the first connector side from the second connector side to achieve transmission band signal attenuation greater than 70, 80, 90, or 100 dB. Can do.

実施形態はまた、上記の回路基板の実施形態と、伝送帯域において伝送信号をフィルタ処理するために第1のコネクタに接続された第1のフィルタと、受信帯域において受信信号をフィルタ処理するために第2のコネクタに接続された第2のフィルタとを含むダイプレクサ回路を提供することができる。第1および第2のフィルタは、第1のフィード・ラインおよび第2のフィード・ラインを使用してアンテナにさらに接続することができ、第1のフィード・ラインおよび第2のフィード・ラインは、プリント回路基板と平行して位置することができるか、または第1および第2のフィルタは、共通のアンテナ・ポートを使用してアンテナに接続され、プリント回路基板は、共通のアンテナ・ボードに第1および第2のフィルタを接続するためにフィード・コネクタまたはビアを含む。ダイプレクサは、2つの非導電性基板層および2つの非導電性基板層の間の少なくとも1つの導電性層を含むプリント回路基板を使用することができ、導電性層は、70、80、90、または100dBを超える、伝送信号と受信信号との間の減衰を提供するように適合される。   Embodiments also include the circuit board embodiment described above, a first filter connected to a first connector for filtering a transmission signal in a transmission band, and a received signal in a reception band. A diplexer circuit including a second filter connected to the second connector can be provided. The first and second filters can be further connected to the antenna using a first feed line and a second feed line, wherein the first feed line and the second feed line are: The first and second filters can be located in parallel with the printed circuit board, or the first and second filters are connected to the antenna using a common antenna port, and the printed circuit board is connected to the common antenna board. A feed connector or via is included to connect the first and second filters. The diplexer can use a printed circuit board that includes two non-conductive substrate layers and at least one conductive layer between the two non-conductive substrate layers, the conductive layers being 70, 80, 90, Or adapted to provide attenuation between the transmitted signal and the received signal of greater than 100 dB.

添付の図面を参照し、例示のみを目的として、プリント回路基板およびダイプレクサ回路について以下の非限定的な実施形態を使用して、他の一部の特徴または態様について記述する。   With reference to the accompanying drawings, by way of example only, some other features or aspects will be described for printed circuit boards and diplexer circuits using the following non-limiting embodiments.

プリント回路基板の一実施形態を示す図である。It is a figure which shows one Embodiment of a printed circuit board. それぞれがプリント回路基板の一実施形態を使用していて、一方が分離したアンテナ・ポートを備え、もう一方が共通のアンテナ・ポートを備えている、ダイプレクサ回路の2つの実施形態を示す図である。FIG. 2 shows two embodiments of a diplexer circuit, each using one embodiment of a printed circuit board, one with a separate antenna port and the other with a common antenna port. . 一実施形態のコネクタを示す図である。It is a figure which shows the connector of one Embodiment. 一実施形態の別のコネクタを示す図である。It is a figure which shows another connector of one Embodiment. 導波管構造を備えたプリント回路基板の一実施形態を使用する、ダイプレクサ回路の別の実施形態を示す図である。FIG. 6 illustrates another embodiment of a diplexer circuit using one embodiment of a printed circuit board with a waveguide structure. ダイプレクサ回路の一実施形態を示す図である。It is a figure which shows one Embodiment of a diplexer circuit. ダイプレクサ回路の別の実施形態を示す図である。It is a figure which shows another embodiment of a diplexer circuit. 単一のハウジング内のダイプレクサ回路を示す図である。FIG. 5 shows a diplexer circuit in a single housing. 別個のハウジング内のダイプレクサ回路を示す図である。FIG. 5 shows a diplexer circuit in a separate housing.

実施形態の説明的な記述が、添付された図面と組み合わせて詳細に提供される。図1aは、第1のフィルタを接続するための第1のコネクタ110および第2のフィルタを接続するための第2のコネクタ120を含み、第1のコネクタ110および第2のコネクタ120は、プリント回路基板100の両側に位置する、ダイプレクサ回路を形成するためのプリント回路基板100の一実施形態を示している。コネクタ110、120は、PCBの前面および背面でのフィルタの機械的な取り付けおよび電気的な接続を可能にすることができる。さらに、実施形態は、ダイプレクサ回路を形成するために、プリント回路基板100を製造するための方法を提供することができる。方法は、プリント回路基板100の第1の側に第1のフィルタを接続するための第1のコネクタ110を実装するステップと、プリント回路基板100の第2の側に第2のフィルタ122を接続するための第2のコネクタ120を実装するステップとを含むことができる。第1のコネクタ110および第2のコネクタ120は、プリント回路基板100の両側に位置する。言い換えると、第1のコネクタ110は、前面に位置することができ、第2のコネクタ120は、PCB100の背面に位置することができる。   An illustrative description of embodiments is provided in detail in conjunction with the accompanying drawings. FIG. 1a includes a first connector 110 for connecting a first filter and a second connector 120 for connecting a second filter, wherein the first connector 110 and the second connector 120 are printed. One embodiment of a printed circuit board 100 for forming a diplexer circuit located on both sides of the circuit board 100 is shown. Connectors 110, 120 can allow for mechanical attachment and electrical connection of the filter on the front and back of the PCB. Further, embodiments can provide a method for manufacturing a printed circuit board 100 to form a diplexer circuit. The method includes mounting a first connector 110 for connecting a first filter to a first side of the printed circuit board 100, and connecting a second filter 122 to a second side of the printed circuit board 100. Mounting a second connector 120 for performing. The first connector 110 and the second connector 120 are located on both sides of the printed circuit board 100. In other words, the first connector 110 can be located on the front surface and the second connector 120 can be located on the back surface of the PCB 100.

図1bは、それぞれがプリント回路基板100の一実施形態を使用しており、一方が、別個のアンテナ・ポートまたはフィード・ライン116、126を備え、もう一方が共通のアンテナ・ポート160を備えている、ダイプレクサ回路200の2つの実施形態を示している。図1bの上の実施形態について最初に記述する。図1bの下の実施形態は、フィード・ラインまたはアンテナ・ポートを除いて、同様のコンポーネントを有している。下の実施形態の同様のコンポーネントの記述は省略する。   FIG. 1 b uses one embodiment of a printed circuit board 100, one with a separate antenna port or feed line 116, 126 and the other with a common antenna port 160. Two embodiments of a diplexer circuit 200 are shown. The upper embodiment of FIG. 1b will first be described. The lower embodiment of FIG. 1b has similar components except for the feed line or antenna port. Description of similar components in the embodiment below is omitted.

図1bの上の実施形態は、2つのコネクタ110および120を備えたプリント回路基板100を示している。実施形態は、取り付けられた第1のフィルタ112および取り付けられた第2のフィルタ122をさらに示している。第2のフィルタ122の破線の構造124は、共振器構造を示しており、これは第1のフィルタ110にも存在することが想定される。プリント回路基板100は、基地局送受信装置のダイプレクサを形成するように適合することができ、第1のフィルタ112は、伝送信号フィルタまたはブロッキング・フィルタに対応することができ、第2のフィルタ122は、受信信号フィルタまたはブロッキング・フィルタに対応することができる。第1のフィルタ112および第2のフィルタ122は、PCB100上ではんだ付けすることができる。したがって、第1のコネクタ110は、第1のはんだパッチに対応することができ、第2のコネクタ120は、第2のはんだパッチに対応することができる。   The upper embodiment of FIG. 1 b shows a printed circuit board 100 with two connectors 110 and 120. The embodiment further shows an attached first filter 112 and an attached second filter 122. The dashed structure 124 of the second filter 122 shows the resonator structure, which is also assumed to be present in the first filter 110. The printed circuit board 100 can be adapted to form a base station transceiver diplexer, the first filter 112 can correspond to a transmission signal filter or a blocking filter, and the second filter 122 can be It can correspond to a received signal filter or a blocking filter. The first filter 112 and the second filter 122 can be soldered on the PCB 100. Accordingly, the first connector 110 can correspond to the first solder patch, and the second connector 120 can correspond to the second solder patch.

実施形態に見られるように、プリント回路基板100は、非導電性基板の2層132、134、および2つの非導電性基板層132、134の間の導電性層130を含む。導電性層は金属を含むことができる。たとえば、導電性層は、銅またはアルミニウムを含むことができる。2つの非導電性層132、134はまた、第1の非導電性層132および第2の非導電性層134と呼ぶこともできる。PCB100は、第1のコネクタ110と導電性層130との間に少なくとも1つの接続またはビア140を含むことができる。PCB100は、第2のコネクタ120と導電性層130との間に少なくとも1つの接続またはビア142を含むことができる。図1bに示す実施形態では、複数のそのような接続が示されており、その中で接続140および142だけが参照されている。さらに、導電性層130は、導電性層130を接地するためにコネクタを有することができる。   As seen in the embodiment, the printed circuit board 100 includes two layers 132, 134 of a non-conductive substrate and a conductive layer 130 between the two non-conductive substrate layers 132, 134. The conductive layer can include a metal. For example, the conductive layer can include copper or aluminum. The two non-conductive layers 132, 134 can also be referred to as a first non-conductive layer 132 and a second non-conductive layer 134. The PCB 100 can include at least one connection or via 140 between the first connector 110 and the conductive layer 130. The PCB 100 can include at least one connection or via 142 between the second connector 120 and the conductive layer 130. In the embodiment shown in FIG. 1b, a plurality of such connections are shown, in which only connections 140 and 142 are referenced. Further, the conductive layer 130 can have a connector for grounding the conductive layer 130.

図1bでは、矢印150は、接地平面として機能することができる、導電性層130によって分離された結合電流を示している。ビア140、142は、接地平面130と、はんだパッチ110および120との間の接続を確実にすることができる。さらに、矢印152は、やはり接地平面130によって分離されるフリンジ電界を示している。図1bの下の図は、同様の実施形態を示しているが、上に示した実施形態に示すような別個のフィード・ライン116および126の代わりに、共通のアンテナ・ポート160を用いている。言い換えると、実施形態は、ダイプレクサ回路200を提供することができ、第1および第2のフィルタ112、122は、第1のフィード・ライン116および第2のフィード・ライン126を使用して、アンテナにさらに接続され、第1のフィード・ライン116および第2のフィード・ライン126は、プリント回路基板100と平行して位置するか、または走っている。他の実施形態では、第1および第2のフィルタ112、122は、共通のアンテナ・ポート160を使用してアンテナに接続することができ、プリント回路基板100は、共通のアンテナ・ポート160に第1および第2のフィルタ112、122を接続するために、フィード・コネクタまたはビアを含むことができる。図1bは、フィルタ112、122がPCB100の両側に配置された実施形態を示しており、接地平面130によって分離が増し、共通の(アンテナ)ポートを形成する可能性がある(下の実施形態を参照)。   In FIG. 1b, arrow 150 shows the combined current separated by conductive layer 130, which can function as a ground plane. Vias 140, 142 can ensure a connection between ground plane 130 and solder patches 110 and 120. Further, the arrow 152 indicates a fringe electric field that is also separated by the ground plane 130. The lower diagram of FIG. 1b shows a similar embodiment, but uses a common antenna port 160 instead of separate feed lines 116 and 126 as shown in the embodiment shown above. . In other words, the embodiment may provide a diplexer circuit 200 where the first and second filters 112, 122 use the first feed line 116 and the second feed line 126 to , And the first feed line 116 and the second feed line 126 are located or run parallel to the printed circuit board 100. In other embodiments, the first and second filters 112, 122 can be connected to the antenna using a common antenna port 160, and the printed circuit board 100 is connected to the common antenna port 160. Feed connectors or vias may be included to connect the first and second filters 112,122. FIG. 1b shows an embodiment in which the filters 112, 122 are located on both sides of the PCB 100, and the ground plane 130 can increase the separation and form a common (antenna) port (see the embodiment below). reference).

さらに、実施形態は、ダイプレクサ回路200を提供することができ、プリント回路基板100は、2つの非導電性基板層132、134、および2つの非導電性基板層132、134の間の少なくとも1つの導電性層130を含み、導電性層130は、70、80、90、または100dBを超える、伝送信号と受信信号との間の減衰を提供するように構成される。   Further, embodiments can provide a diplexer circuit 200 wherein the printed circuit board 100 has at least one between two non-conductive substrate layers 132, 134 and two non-conductive substrate layers 132, 134. Including a conductive layer 130, wherein the conductive layer 130 is configured to provide attenuation between the transmitted and received signals greater than 70, 80, 90, or 100 dB.

図1cは、プリント回路基板の一実施形態の例となるコネクタ110、120を示している。図1cの平面構造の面に示すように、コネクタ110、120は、セラミック・ブロック・フィルタのコネクタに対応することができる。実施形態では、コネクタ110、120は、フィルタ112、122を取り付けるための手段に対応することができる。一方、コネクタ110、120は、PCBでフィルタ112、122を機械的に安定させるための手段として機能することができ、他方では、それらは、フィルタ112、122をPCBに電気的に接続することができる。一部の実施形態では、コネクタ110、120は、ビア140、142を使用して、導電性層130にフィルタ112、122のハウジングを接続することができる。図1cは、平面のコネクタまたははんだ付けパッチ110、120を示しており、これは、基礎となる導電性層への複数のビアまたは接続を含み、図1bでは、2つの接続またはビア140、142だけが参照されている。基礎となる導電性層は、埋められた接地層に対応することができる。コネクタ110、120内の白い点は、実施形態において、基礎となる導電性層への複数の接続がある場合があることを示している。さらに、図1cは、フィルタ112、122をフィード・ライン116、126、または上記のようなアンテナ・パスに接続するために使用できるコネクタまたははんだパッチ116a、126aを示している。図1cのコネクタ105は、フィルタ112、122の入力ポートまたは出力ポート、すなわち、送信フィルタ110のTXポートまたは受信フィルタ120のRXポートに接続するように機能することができる。   FIG. 1c shows connectors 110, 120 as an example of one embodiment of a printed circuit board. As shown in the plane structure plane of FIG. 1c, the connectors 110, 120 may correspond to ceramic block filter connectors. In an embodiment, the connectors 110, 120 can correspond to means for attaching the filters 112, 122. On the other hand, the connectors 110, 120 can function as a means for mechanically stabilizing the filters 112, 122 on the PCB, while on the other hand they can electrically connect the filters 112, 122 to the PCB. it can. In some embodiments, the connectors 110, 120 can connect the housings of the filters 112, 122 to the conductive layer 130 using vias 140, 142. FIG. 1c shows a planar connector or soldering patch 110, 120, which includes a plurality of vias or connections to the underlying conductive layer, and in FIG. 1b, two connections or vias 140, 142. Only is referenced. The underlying conductive layer can correspond to a buried ground layer. White dots in connectors 110, 120 indicate that in embodiments, there may be multiple connections to the underlying conductive layer. Further, FIG. 1c shows a connector or solder patch 116a, 126a that can be used to connect the filters 112, 122 to the feed lines 116, 126, or antenna path as described above. The connector 105 of FIG. 1 c can function to connect to the input or output port of the filters 112, 122, ie, the TX port of the transmit filter 110 or the RX port of the receive filter 120.

図1dは、PCBの一実施形態の別のコネクタ110、120を示している。図1dは、図1cに示したコネクタ110、120と同様のコンポーネントを示しているが、複数のコネクタが示されている。図1cは、平面のコネクタ110、120を図示しているが、図1dは、複数のコネクタ110、120で構成されているコネクタ・フィールドまたはパッチ・フィールドを示している。コネクタ110、120の構造は、図1dのパッチ・フィールド構造の面に示すように、SAW(表面弾性波の省略形)フィルタのコネクタに対応することができる。フィルタ112、122の外形は、図1dの破線107によって示されている。フィルタ112、122は複数のコネクタ110、120に接続することができ、その少なくとも一部は、埋められた接地層に対応できる、導電性層130へのビアまたは接続140、142を有してもよいことが分かる。図1dはまた、既に上に詳しく記述したように、ポート・コネクタまたははんだパッチ105、およびアンテナ・パス・コネクタまたははんだパッチ116a、126aを示している。   FIG. 1d shows another connector 110, 120 of one embodiment of the PCB. FIG. 1d shows the same components as the connectors 110, 120 shown in FIG. 1c, but multiple connectors are shown. FIG. 1 c illustrates planar connectors 110, 120, while FIG. 1 d illustrates a connector field or patch field comprised of a plurality of connectors 110, 120. The structure of the connectors 110, 120 may correspond to a SAW (abbreviated surface acoustic wave) filter connector, as shown in the patch field structure of FIG. 1d. The outline of the filters 112, 122 is indicated by the dashed line 107 in FIG. Filters 112, 122 can connect to a plurality of connectors 110, 120, at least some of which have vias or connections 140, 142 to conductive layer 130 that can accommodate a buried ground layer. I know it ’s good. FIG. 1d also shows the port connector or solder patch 105 and the antenna path connectors or solder patches 116a, 126a, as already described in detail above.

実施形態はまた、第1のコネクタ110をPCB100の第1の側に取り付け、第2のコネクタ120をPCB100の第2の側に取り付けた状態で、PCB100を製造する方法を提供することができる。コネクタ110、120は、PCB100を通じて相互に、またはPCB100内の埋められた接地平面130に接続することができる。さらに、実施形態は、ダイプレクサ回路200を製造するための方法を提供することができる。そのような方法は、第1のフィルタ112を第1のコネクタ110に取り付けるステップと、第2のフィルタ122をPCB100の第2のコネクタ120に取り付けるステップとを含むことができる。これらのステップは、埋められた接地平面130を用いて、かつ/または基準電位もしくは大地電位を用いて、第1のフィルタ112および第2のフィルタ122を相互に電気的に接続することを含むことができる。   Embodiments can also provide a method of manufacturing the PCB 100 with the first connector 110 attached to the first side of the PCB 100 and the second connector 120 attached to the second side of the PCB 100. Connectors 110, 120 may be connected to each other through PCB 100 or to a buried ground plane 130 in PCB 100. Furthermore, embodiments can provide a method for manufacturing the diplexer circuit 200. Such a method can include attaching the first filter 112 to the first connector 110 and attaching the second filter 122 to the second connector 120 of the PCB 100. These steps include electrically connecting the first filter 112 and the second filter 122 to each other using a buried ground plane 130 and / or using a reference or ground potential. Can do.

図1eは、導波管構造を備えたプリント回路基板100の一実施形態を使用するダイプレクサ回路200の別の実施形態を示している。実施形態では、プリント回路基板100は、分離層172によって導電性層176から分離された別の導電性層178をさらに含み、導電性層176、他の導電性層178、および分離層172は、2つの非導電性基板層132、134の間にある。導電性層176はまた、第1の導電性層176とも呼ぶことができ、他の導電性層178はまた、第2の導電性層178とも呼ぶことができる。導電性層176および他の導電性層178は平行でもよく、それらは導波管構造を形成することができる。導波管構造は、第1のフィルタ112によって決定された伝送帯域、および第2のフィルタ122によって決定された受信帯域に基づいて、中心周波数の波長の4分の1に適合させることができる。   FIG. 1e shows another embodiment of a diplexer circuit 200 that uses one embodiment of a printed circuit board 100 with a waveguide structure. In an embodiment, the printed circuit board 100 further includes another conductive layer 178 that is separated from the conductive layer 176 by a separation layer 172, wherein the conductive layer 176, the other conductive layer 178, and the separation layer 172 include: Between the two non-conductive substrate layers 132, 134. The conductive layer 176 can also be referred to as the first conductive layer 176 and the other conductive layer 178 can also be referred to as the second conductive layer 178. Conductive layer 176 and other conductive layers 178 may be parallel and they can form a waveguide structure. The waveguide structure can be adapted to a quarter of the wavelength of the center frequency based on the transmission band determined by the first filter 112 and the reception band determined by the second filter 122.

実施形態では、導電性層176および他の導電性層178は、第1のフィルタ112のコネクタ110および第2のフィルタ122のコネクタ120の周りに突出部または遮蔽を形成することができ、導電性層176および他の導電性層178は、第1および第2のコネクタ110、120の下で他のコネクタ174またはビア174を通じて接続され、突出部または遮蔽は、さらなるコネクタまたはビア174から少なくとも波長の4分の1延在する。突出部または遮蔽は、間にギャップがあるPCB内に取り付けられた2つの導電性層176、178によって形成することができ、ギャップは波長の4分の1まで延在することができる。   In an embodiment, the conductive layer 176 and the other conductive layer 178 can form protrusions or shields around the connector 110 of the first filter 112 and the connector 120 of the second filter 122 so that they are conductive. Layer 176 and other conductive layers 178 are connected through other connectors 174 or vias 174 under the first and second connectors 110, 120, and the protrusions or shields are at least of wavelength from further connectors or vias 174. Extends a quarter. The protrusion or shield can be formed by two conductive layers 176, 178 mounted in a PCB with a gap in between, and the gap can extend up to a quarter of the wavelength.

突出部または導波管構造の範囲は、点線の間の距離
によって図1eにも示されている。図1eは、漏れ電流を抑圧する接地平面構造を用いる、改善された接地平面を提供する一実施形態を図示している。
The extent of the protrusion or waveguide structure is the distance between the dotted lines
Is also shown in FIG. FIG. 1e illustrates one embodiment that provides an improved ground plane using a ground plane structure that suppresses leakage current.

一般的に、実施形態では、プリント回路基板100は、電磁波を案内するための手段を含むことができ、波を案内するための手段は、波の波長の少なくとも4分の1について電磁波を案内するように構成することができる。そのような手段は、たとえば、PCBの導電性層の上記の幾何学的な構造に対応する。実施形態では、PCB100は、70、80、90、または100dBを超える伝送帯域信号の減衰を達成するために、第2のコネクタ120の側から第1のコネクタ110の側を分離するための分離手段をさらに含むことができる。分離手段は、上記の実施形態について記述した導電性層に対応することができる。   In general, in embodiments, the printed circuit board 100 can include means for guiding electromagnetic waves, and the means for guiding waves guides the electromagnetic waves for at least a quarter of the wavelength of the waves. It can be constituted as follows. Such means correspond, for example, to the above geometric structure of the conductive layer of the PCB. In an embodiment, the PCB 100 is a separating means for separating the first connector 110 side from the second connector 120 side to achieve transmission band signal attenuation greater than 70, 80, 90, or 100 dB. Can further be included. The separating means may correspond to the conductive layer described for the above embodiments.

実施形態はまた、回路基板100の一実施形態と、伝送帯域において伝送信号をフィルタ処理するために第1のコネクタ110に接続された第1のフィルタ112と、受信帯域において受信信号をフィルタ処理するために第2のコネクタ120に接続された第2のフィルタ122とを含むダイプレクサ回路200を提供することができる。   The embodiment also filters one embodiment of the circuit board 100, a first filter 112 connected to the first connector 110 to filter the transmission signal in the transmission band, and a reception signal in the reception band. Therefore, the diplexer circuit 200 including the second filter 122 connected to the second connector 120 can be provided.

図2aでは、FDD無線の実装のためのアーキテクチャまたはダイプレクサ構成が示されている。図2aは、伝送パスを有し、ダイプレクサ200のPAポート302が続くPA400が配置され、アンテナ・ポート306を使用してアンテナに接続するダイプレクサ回路200を示している。受信パスでは、ダイプレクサ回路200は、アンテナから、LNAポート304を通じてLNA410に接続する。PAポート302とLNAポート304との間の分離は、ダイプレクサ回路200のフィルタ112、122によってのみ達成される。ここで、2つのフィルタ112、122は、単一の物理的なエンティティへと形作られるため、PAポート302とLNAポート304との間の結合は、フィルタ112、122を取り付けることによる影響をあまり受けない。実施形態では、そのような構造、すなわち2つのフィルタ112、122が単一のハウジングに実装される構造はまた、上記のPCB100を含むことができ、PCB100はそれに応じて、すなわちハウジングに合うように構成することができる。PCB100はまた、さらなるコンポーネントを取り付けるための手段を提供することができる。   In FIG. 2a, an architecture or diplexer configuration for an FDD radio implementation is shown. FIG. 2a shows the diplexer circuit 200 having a transmission path, where a PA 400 followed by the PA port 302 of the diplexer 200 is located and connected to the antenna using the antenna port 306. FIG. In the reception path, the diplexer circuit 200 is connected to the LNA 410 through the LNA port 304 from the antenna. Isolation between the PA port 302 and the LNA port 304 is achieved only by the filters 112, 122 of the diplexer circuit 200. Here, since the two filters 112, 122 are formed into a single physical entity, the coupling between the PA port 302 and the LNA port 304 is less affected by the attachment of the filters 112, 122. Absent. In an embodiment, such a structure, i.e. the structure in which the two filters 112, 122 are mounted in a single housing, can also include the PCB 100 described above, the PCB 100 correspondingly, i.e. to fit the housing. Can be configured. The PCB 100 can also provide a means for attaching additional components.

図2bは、ダイプレクサ回路200の別の実施形態を示しており、図2aの実施形態と同様のコンポーネントを示しているが、2つのフィルタ112、122は、別個の物理的なエンティティであるため、実施形態は、2ポート・アンテナを用いる帯域通過フィルタ構成により2つのアンテナ・ポート306aおよび306bを利用する。図2bに示すダイプレクサ200において、ポート302、304の間の分離は、2つのアンテナ・ポート306aと306bとの間の分離によってさらに増すことができる。この分離は、たとえばデュアル偏波(dual−polarized)された双極子またはパッチ・アンテナにおいて、たとえば2つの直交偏波によって達成することができる。特に、この構成では、2つのフィルタ112、122は、2つの別個のエンティティであるため、2つのフィルタ112、122が無線の物理的な実装内にどのように位置するかが極めて重要な場合がある。一般的に、近くに配置されるほど、漏れ電流およびフリンジ電界によるデバイス間の結合は大きくなる。これは、デバイスを離して配置することによって減らすことができるが、これはまた高度な物理的統合という要件に矛盾する。したがって、実施形態は、2つのフィルタ112、122を近くに配置できるという利点を提供することができ、高度な統合を達成すると同時に、フィルタを分離するPCB100を通じて高度な分離を達成し、一部の実施形態では、さらに統合された分離または遮蔽手段を有することができる。   FIG. 2b shows another embodiment of the diplexer circuit 200, showing the same components as the embodiment of FIG. 2a, but the two filters 112, 122 are separate physical entities, Embodiments utilize two antenna ports 306a and 306b with a bandpass filter configuration using a two-port antenna. In the diplexer 200 shown in FIG. 2b, the separation between the ports 302, 304 can be further increased by the separation between the two antenna ports 306a and 306b. This separation can be achieved, for example, with two orthogonal polarizations, for example in a dual-polarized dipole or patch antenna. In particular, in this configuration, the two filters 112, 122 are two separate entities, so how the two filters 112, 122 are located within the physical implementation of the radio may be critical. is there. In general, the closer they are located, the greater the coupling between devices due to leakage currents and fringing fields. This can be reduced by placing the devices apart, but this also contradicts the requirement for high physical integration. Thus, embodiments can provide the advantage that the two filters 112, 122 can be placed close together, achieving a high degree of integration through the PCB 100 separating the filters while at the same time achieving a high degree of integration, In embodiments, there may be further integrated separation or shielding means.

実施形態では、フィルタ112、122のサイズおよび重さは、それらを回路基板100の両側に取り付けることを可能にするように構成することができる。たとえば、セラミック・ブロック・フィルタ(省略形はCB)、SAW、またはフィルム・バルク音響共鳴器フィルタ(省略形はFBAR:film−bulk−acoustic−resonator)のような表面実装型デバイスとして使用できるほど十分に小さいフィルタを使用することができる。実施形態について、セラミック・ブロック・フィルタを使用できるが、実施形態は、セラミック・フィルタ技術に限定されるものではなく、他のフィルタ技術も適用することができる。   In embodiments, the size and weight of the filters 112, 122 can be configured to allow them to be attached to both sides of the circuit board 100. For example, enough to be used as a surface mount device such as a ceramic block filter (abbreviated CB), SAW, or film bulk acoustic resonator filter (abbreviated FBAR: film-bulk-acoustic-resonator) Small filters can be used. For embodiments, ceramic block filters can be used, but embodiments are not limited to ceramic filter technologies, and other filter technologies can be applied.

図3aは、ブロッキング・フィルタ、たとえば、セラミック・ブロック・フィルタとして実装される単一のハウジング500のダイプレクサ回路を示している。図3aは、表面実装型のブロック・ダイプレクサを示しており、TXおよびRXフィルタは、単一の物理的なエンティティを形成し、図2aに示すような無線アーキテクチャで使用される、フリンジ電界および漏れ電流によって分離を限定する。ダイプレクサは、上の受信帯域フィルタ(RX帯域フィルタ)および下の伝送帯域フィルタ(TX帯域フィルタ)を含む。ダイプレクサは、共振器構造502およびカップリング構造504を含む。さらに、図3aは、3つのポート、すなわち、受信ポート506、送信ポート508、および共通のアンテナ・ポート510を示している。さらに、複数の信号ライン512およびPCB514が図3aに示されている。右側の破線矢印は、TXポート508とRXポート506との間の結合につながり、このために分離を制限する、共振器間のフリンジ電界を示している。図3aの左側では、破線矢印は、TXポート508とRXポート506との間の結合につながり、また分離を制限する、フィルタの表面のメタライゼーションでの漏れ電流を示している。   FIG. 3a shows a single housing 500 diplexer circuit implemented as a blocking filter, eg, a ceramic block filter. FIG. 3a shows a surface mount block diplexer in which TX and RX filters form a single physical entity and are used in a radio architecture as shown in FIG. 2a. The separation is limited by the current. The diplexer includes an upper receive band filter (RX band filter) and a lower transmission band filter (TX band filter). The diplexer includes a resonator structure 502 and a coupling structure 504. In addition, FIG. 3a shows three ports: a receive port 506, a transmit port 508, and a common antenna port 510. In addition, a plurality of signal lines 512 and PCBs 514 are shown in FIG. 3a. The dashed arrow on the right side shows the fringe field between the resonators that leads to coupling between TX port 508 and RX port 506, thus limiting the separation. On the left side of FIG. 3a, dashed arrows indicate leakage currents in the metallization of the filter surface leading to coupling between TX port 508 and RX port 506 and limiting the separation.

そのようなフィルタデバイスは、通常、2つの別個の実施デバイスとして利用することができる。ただし、それらは単一エンティティ内のダイプレクサ機能に組み込まれている。図3aを参照すること。単一エンティティとして実装されたダイプレクサ(たとえば、従来の手法を使用)は、漏れ電流が同じ表面を流れるという欠点がある場合があるため、特定レベル(約60dB超)を超えたら分離を達成するのが難しい。これは通常、分離の実施の観点から十分ではない場合がある。   Such a filter device can typically be utilized as two separate implementation devices. However, they are built into the diplexer function within a single entity. See Figure 3a. Diplexers implemented as a single entity (eg, using conventional techniques) may have the disadvantage of leakage current flowing through the same surface, so that isolation is achieved when a certain level (greater than about 60 dB) is exceeded. Is difficult. This is usually not sufficient from the standpoint of performing the separation.

図3bは、別個のハウジング内のダイプレクサ回路を示しており、伝送帯域フィルタは左側に示され、受信帯域フィルタは右側に示されている。図3bは、2つの表面実装型ブロッキング・フィルタを示しており、TXフィルタおよびRXフィルタが、2つの別個の物理的なエンティティを形成し、フリンジ電界および漏れ電流によって分離を増すが、図2bに示すように無線アーキテクチャに使用を制限する。図3bは、図3aと同様のコンポーネントを示している。すなわち、2つのフィルタは共振器およびカップリング構造を含む。ダイプレクサが別個のハウジングを使用するため、個別のアンテナ・ポート510aおよび510bもある。TX帯域フィルタおよびRX帯域フィルタが2つのエンティティとして構築されている場合でも、これらはダイプレクサ機能を形成するために隣同士に配置する必要があり(図3bを参照)、またもや共通の接地平面を走るフリンジ電界および電流による結合に結びつく。実施形態では、PCB100によって2つのフィルタ112、122を分離することによって、すなわちPCB100の両側に2つのフィルタ112、122を取り付けることによって、これらの欠点を克服することができる。   FIG. 3b shows the diplexer circuit in a separate housing, with the transmission band filter shown on the left and the reception band filter shown on the right. FIG. 3b shows two surface mount blocking filters, where the TX filter and RX filter form two separate physical entities, increasing the separation by fringing field and leakage current, Restrict use to the radio architecture as shown. FIG. 3b shows the same components as FIG. 3a. That is, the two filters include a resonator and a coupling structure. Because the diplexer uses a separate housing, there are also separate antenna ports 510a and 510b. Even if the TX band filter and RX band filter are built as two entities, they must be placed next to each other to form a diplexer function (see FIG. 3b) and again run on a common ground plane. It leads to coupling by fringe electric field and current. In an embodiment, these disadvantages can be overcome by separating the two filters 112, 122 by the PCB 100, ie by attaching the two filters 112, 122 on both sides of the PCB 100.

フィルタが回路基板の同じ側、恐らく同じはんだパッチに配置される場合、壁をカプセル化するような複雑な手段によってフリンジ電界を抑制しなければならない。これには費用がかかり、高度に統合された回路という目的にそぐわない。実施形態では、フィルタは、回路基板の両側に配置することができる。これによって、分離する面として機能し、2つのフィルタを相互に遮蔽する、分離する接地平面の導入が多層型のPCBにおいて可能になる。したがって、実施形態は、高度に統合された無線構造を構成することを可能にできる一方、接近しているにもかかわらず、2つのフィルタ間の高い分離性を維持することができる。実施形態は、費用がかかり、機械的な労力および回路レイアウトの労力が増える、たとえばボックスのカプセル化などから生じる欠点を克服することができる。   If the filter is placed on the same side of the circuit board, perhaps on the same solder patch, the fringe field must be suppressed by complex means such as encapsulating the walls. This is expensive and does not fit the purpose of a highly integrated circuit. In embodiments, the filters can be placed on both sides of the circuit board. This allows the introduction of a separate ground plane that functions as a separating surface and shields the two filters from each other in a multilayer PCB. Thus, embodiments can allow a highly integrated radio structure to be configured, while maintaining high isolation between the two filters despite being close. Embodiments can overcome disadvantages resulting from costly, increased mechanical and circuit layout effort, such as box encapsulation.

記述および図面は、単に本発明の原理を示すものである。本明細書に明示的に記述して示していないが、本発明の原理を具体化し、その精神および範囲に含まれるさまざまな配置を当業者であれば考案できることを理解されるだろう。さらに、本明細書に詳述したすべての例は、原則として、読者が本発明の原理、およびその技術を推進する発明者(ら)によって提供された概念を理解するのを支援するために、教育のみを目的とすることを明確に意図するものであり、そのような具体的に詳述された例および条件に限定しないものとして解釈するべきである。さらに、本明細書において、本発明の原理、態様、および実施形態を詳述するすべての記述、およびその特定の例は、その等価物を包含することを意図するものである。本明細書に示すブロック図は、本発明の原理を具体化する実例となる回路についての概念的な視点を表していることは当業者には自明であろう。   The description and drawings merely illustrate the principles of the invention. Although not explicitly described and shown herein, one of ordinary skill in the art appreciates that various arrangements can be devised that embody the principles of the invention and fall within the spirit and scope thereof. In addition, all examples detailed herein are, in principle, to assist the reader in understanding the principles of the present invention and the concepts provided by the inventor (s) promoting the technology, It is expressly intended to be for educational purposes only and should not be construed as being limited to such specifically detailed examples and conditions. Furthermore, in this specification, all statements detailing principles, aspects, and embodiments of the invention, and specific examples thereof, are intended to encompass equivalents thereof. It will be apparent to those skilled in the art that the block diagrams shown herein represent a conceptual perspective of an illustrative circuit that embodies the principles of the invention.

Claims (10)

第1のフィルタ(112)を接続するための第1のコネクタ(110)と第2のフィルタ(122)を接続するための第2のコネクタ(120)とを含むダイプレクサ回路を形成するためのプリント回路基板(100)であって、前記第1のコネクタ(110)および前記第2のコネクタ(120)は、プリント回路基板(100)の両側に位置し、プリント回路基板は、2つの非導電性基板層(132;134)と2つの非導電性基板層(132;134)との間の分離された2つの導電性層(176;178)をさらに含み、前記2つの分離された導電性層(176;178)は、分離層(172)によって分離されており、前記2つの分離された導電性層(176;178)は平行であり、導波管構造を形成し、前記導波管構造は、前記第1のフィルタ(112)によって決定された伝送帯域、および前記第2のフィルタ(122)によって決定された受信帯域に基づいて、中心周波数の波長の4分の1に適合される、プリント回路基板(100)。   Print for forming a diplexer circuit including a first connector (110) for connecting the first filter (112) and a second connector (120) for connecting the second filter (122) A circuit board (100), wherein the first connector (110) and the second connector (120) are located on both sides of the printed circuit board (100), the printed circuit board being two non-conductive Further comprising two separated conductive layers (176; 178) between the substrate layer (132; 134) and the two non-conductive substrate layers (132; 134), the two separated conductive layers (176; 178) are separated by a separation layer (172), and the two separated conductive layers (176; 178) are parallel to form a waveguide structure, the waveguide structure Before A printed circuit board adapted to a quarter of the wavelength of the center frequency based on the transmission band determined by the first filter (112) and the reception band determined by the second filter (122) (100). 前記第1のコネクタ(110)は第1のはんだパッチに対応し、前記第2のコネクタ(120)は第2のはんだパッチに対応する、請求項1に記載のプリント回路基板(100)。   The printed circuit board (100) of claim 1, wherein the first connector (110) corresponds to a first solder patch and the second connector (120) corresponds to a second solder patch. 前記第1のコネクタ(110)と前記導電性層(176;178)との間の少なくとも1つの接続またはビア(140)を含み、かつ/または前記第2のコネクタ(120)と前記導電性層(176;178)との間に少なくとも1つの接続またはビア(142)を含む、請求項1に記載のプリント回路基板(100)。   At least one connection or via (140) between the first connector (110) and the conductive layer (176; 178) and / or the second connector (120) and the conductive layer The printed circuit board (100) of claim 1, comprising at least one connection or via (142) between (176; 178). 前記導電性層(176;178)は、前記導電性層(176;178)を接地するためのコネクタを有する、請求項1に記載のプリント回路基板(100)。   The printed circuit board (100) of claim 1, wherein the conductive layer (176; 178) has a connector for grounding the conductive layer (176; 178). 前記2つの導電性層(176;178)は、前記第1のフィルタ(112)のコネクタ(110)および/または前記第2のフィルタ(122)のコネクタ(120)の周りに突出部を形成し、前記2つの導電性層(176;178)は、前記第1および第2のコネクタ(110;120)の下にさらなるコネクタまたはビア(174)を通じて接続され、前記突出部は、前記さらなるのコネクタまたはビア(174)から波長の少なくとも4分の1延在する、請求項1に記載のプリント回路基板(100)。   The two conductive layers (176; 178) form protrusions around the connector (110) of the first filter (112) and / or the connector (120) of the second filter (122). The two conductive layers (176; 178) are connected through further connectors or vias (174) under the first and second connectors (110; 120), the protrusions being connected to the further connectors The printed circuit board (100) of claim 1, wherein the printed circuit board (100) extends from the via (174) or at least a quarter of a wavelength. 前記導波管構造は、前記波の波長の少なくとも4分の1について前記電磁波を案内するように適合される、請求項1に記載のプリント回路基板(100)。   The printed circuit board (100) of claim 1, wherein the waveguide structure is adapted to guide the electromagnetic wave for at least a quarter of the wavelength of the wave. ダイプレクサ回路を形成するためのプリント回路基板(100)を製造する方法であって、
2つの非導電性基板層(132;134)と、前記2つの非導電性基板層(132;134)の間の2つの分離された導電性層(176;178)とを含む前記プリント回路基板に導波管構造を形成するステップであって、前記2つの分離された導電性層(176;178)は、分離層(172)によって分離され、前記2つの分離された導電性層(176;178)は平行であり、前記導波管構造は、第1のフィルタ(112)によって決定された伝送帯域、および第2のフィルタ(122)によって決定された受信帯域に基づいて、中心周波数の波長の4分の1に適合される、ステップと、
前記プリント回路基板(100)の第1の側に第1のフィルタ(112)を接続するために第1のコネクタ(110)を実装するステップと、
前記プリント回路基板(100)の第2の側に第2のフィルタ(122)を接続するために第2のコネクタ(120)を実装するステップであって、前記第1のコネクタ(110)および前記第2のコネクタ(120)は、前記プリント回路基板(100)の両側に位置する、ステップと
を含む方法。
A method of manufacturing a printed circuit board (100) for forming a diplexer circuit comprising:
The printed circuit board comprising two non-conductive substrate layers (132; 134) and two separate conductive layers (176; 178) between the two non-conductive substrate layers (132; 134) Forming a waveguide structure in which the two separated conductive layers (176; 178) are separated by a separation layer (172) and the two separated conductive layers (176; 178) are parallel, the waveguide structure, a first transmission band determined by the filter (112), based on the reception band that is determined by and the second filter (122), the center frequency Adapted to a quarter of the wavelength of
Mounting a first connector (110) to connect a first filter (112) to a first side of the printed circuit board (100);
Mounting a second connector (120) to connect a second filter (122) to a second side of the printed circuit board (100), the first connector (110) and the A second connector (120) located on both sides of the printed circuit board (100).
請求項1に記載の回路基板(100)と、伝送帯域において伝送信号をフィルタ処理するために前記第1のコネクタ(110)に接続された第1のフィルタ(112)と、受信帯域において受信信号をフィルタ処理するために前記第2のコネクタ(120)に接続された第2のフィルタ(122)とを含むダイプレクサ回路(200)。   The circuit board (100) of claim 1, a first filter (112) connected to the first connector (110) for filtering transmission signals in a transmission band, and a received signal in a reception band A diplexer circuit (200) including a second filter (122) connected to the second connector (120). 前記第1および第2のフィルタ(112;122)は、第1のフィード・ライン(116)および第2のフィード・ライン(126)を使用して、アンテナにさらに接続され、前記第1のフィード・ライン(116)および前記第2のフィード・ライン(126)は、前記プリント回路基板(100)と平行して位置するか、または前記第1および第2のフィルタ(112;122)は、共通のアンテナ・ポート(160)を使用して、アンテナに接続され、前記プリント回路基板(100)は、前記共通のアンテナ・ポート(160)に前記第1および第2のフィルタ(112;122)を接続するために、フィード・コネクタまたはビアを含む、請求項8に記載のダイプレクサ回路(200)。   The first and second filters (112; 122) are further connected to an antenna using a first feed line (116) and a second feed line (126), and the first feed The line (116) and the second feed line (126) are located parallel to the printed circuit board (100), or the first and second filters (112; 122) are common The antenna circuit (160) is connected to an antenna, and the printed circuit board (100) connects the first and second filters (112; 122) to the common antenna port (160). The diplexer circuit (200) of claim 8, comprising a feed connector or via for connection. 請求項7によりダイプレクサ回路を形成するためのプリント回路基板(100)を製造するステップと、第1のフィルタを第1のコネクタに取り付けるステップと、第2のフィルタを前記プリント回路基板(100)の第2のコネクタに取り付けるステップとを含むダイプレクサを製造するための方法。   Manufacturing a printed circuit board (100) for forming a diplexer circuit according to claim 7, attaching a first filter to a first connector, and attaching a second filter to the printed circuit board (100). Attaching the second connector to the diplexer.
JP2014500319A 2011-03-24 2012-03-12 Printed circuit boards and diplexer circuits Expired - Fee Related JP5726366B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11305329.2 2011-03-24
EP11305329.2A EP2503858B1 (en) 2011-03-24 2011-03-24 Diplexer circuit and method of manufacturing a printed circuit board therefor
PCT/EP2012/054235 WO2012126757A1 (en) 2011-03-24 2012-03-12 Printed circuit board and diplexer circuit

Publications (2)

Publication Number Publication Date
JP2014512116A JP2014512116A (en) 2014-05-19
JP5726366B2 true JP5726366B2 (en) 2015-05-27

Family

ID=44201079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014500319A Expired - Fee Related JP5726366B2 (en) 2011-03-24 2012-03-12 Printed circuit boards and diplexer circuits

Country Status (7)

Country Link
US (1) US9270322B2 (en)
EP (1) EP2503858B1 (en)
JP (1) JP5726366B2 (en)
KR (1) KR101508916B1 (en)
CN (1) CN103563492A (en)
ES (1) ES2447298T3 (en)
WO (1) WO2012126757A1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475387A (en) * 2013-04-22 2013-12-25 江苏声立传感技术有限公司 Method for improving signal detection sensitiveness of SAW (surface acoustic wave) wireless sensing
WO2015157982A1 (en) * 2014-04-17 2015-10-22 华为技术有限公司 Data processing method, control method and apparatuses
US10593005B2 (en) * 2014-09-03 2020-03-17 Meru Cab Company Private Limited Dynamic forecasting for forward reservation of cab
TWI683535B (en) * 2016-02-10 2020-01-21 日商村田製作所股份有限公司 Diplexer
RU2649871C2 (en) * 2016-06-24 2018-04-05 Общество с ограниченной ответственностью "Радио Гигабит" Device of wireless communication with frequency-polarization distribution between transfer and receiver channels
CN107623532A (en) * 2017-08-25 2018-01-23 深圳天珑无线科技有限公司 A kind of communication terminal
DK3537731T3 (en) * 2018-03-09 2021-06-21 Oticon As SPEAKER UNIT FOR A HEARING AID SYSTEM AND A HEARING AID SYSTEM
WO2020154008A1 (en) * 2019-01-25 2020-07-30 Commscope Italy S.R.L. Multi-pole rf filters
KR102419331B1 (en) 2019-03-13 2022-07-11 가부시키가이샤 무라타 세이사쿠쇼 High-frequency modules and communication devices
CN114008928B (en) * 2019-07-03 2024-03-12 株式会社村田制作所 High frequency modules and communication devices
EP4000124B1 (en) 2019-07-16 2025-12-10 Telefonaktiebolaget LM Ericsson (publ) Ceramic waveguide filter
WO2021197277A1 (en) * 2020-03-30 2021-10-07 Telefonaktiebolaget Lm Ericsson (Publ) Au and ru having cwg filters, and bs having the au or ru
CN115460769A (en) * 2021-06-08 2022-12-09 诺思(天津)微系统有限责任公司 Filter module and electronic equipment
JP7651416B2 (en) * 2021-09-01 2025-03-26 Tdk株式会社 Antenna Module
CN116709638A (en) * 2023-08-03 2023-09-05 合肥国家实验室 Cables for superconducting quantum computer systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531621B2 (en) * 2001-04-12 2004-05-31 日本電気株式会社 Portable wireless devices
JP3530171B2 (en) 2001-12-26 2004-05-24 株式会社東芝 Transceiver
US6894585B2 (en) * 2002-03-29 2005-05-17 M/A-Com, Inc. High quality factor (Q) planar spiral inductor based CATV diplexer and telephony module
DE10300956B3 (en) 2003-01-13 2004-07-15 Epcos Ag Device with high frequency connections in a substrate
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
US7123118B2 (en) * 2004-03-08 2006-10-17 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
JP4423210B2 (en) * 2005-01-21 2010-03-03 京セラ株式会社 High frequency module and communication device using the same
JP2007158157A (en) * 2005-12-07 2007-06-21 Alps Electric Co Ltd Electronic circuit device
US7613009B2 (en) * 2006-03-15 2009-11-03 Tdk Corporation Electrical transition for an RF component
US7612638B2 (en) * 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
DE102006059996B4 (en) * 2006-12-19 2015-02-26 Epcos Ag Arrangement with an HF component and method for compensation of the connection inductance
KR101082182B1 (en) * 2009-11-27 2011-11-09 아주대학교산학협력단 Phase shifter using substrate integrated waveguide

Also Published As

Publication number Publication date
KR101508916B1 (en) 2015-04-07
CN103563492A (en) 2014-02-05
ES2447298T3 (en) 2014-03-11
WO2012126757A1 (en) 2012-09-27
EP2503858B1 (en) 2013-12-25
US20140022958A1 (en) 2014-01-23
US9270322B2 (en) 2016-02-23
EP2503858A1 (en) 2012-09-26
JP2014512116A (en) 2014-05-19
KR20130126987A (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5726366B2 (en) Printed circuit boards and diplexer circuits
JP3863464B2 (en) Filter built-in antenna
US8536957B1 (en) High-frequency circuit module having a duplexer disposed between specified module integrated circuits
TWI493893B (en) High frequency circuit module
US8838059B2 (en) High-frequency circuit module
JPWO2002067379A1 (en) Antenna with built-in filter
CN110710118B (en) High frequency module and communication device
KR20220010430A (en) Radio frequency module and communication apparatus
US10383211B2 (en) Front-end circuit and high-frequency module
CN206180068U (en) Flexible cable for high-frequency front-end, high-frequency front-end component, and electronic equipment
US20140312978A1 (en) High-frequency module
JPWO2019215970A1 (en) Filter circuit and communication device
JP2014039236A (en) High-frequency circuit module
JP5420104B1 (en) High frequency circuit module
JP5420102B1 (en) High frequency circuit module
JP5420101B1 (en) High frequency circuit module
JP5420103B1 (en) High frequency circuit module
JP2024108627A (en) High frequency module and communication device
JP2011187582A (en) Communication terminal
JP2003229702A (en) Microstrip line and high-frequency filter substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150331

R150 Certificate of patent or registration of utility model

Ref document number: 5726366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees