Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5731295B2 - Capacitor structure forming method and silicon etching solution used therefor - Google Patents
[go: Go Back, main page]

JP5731295B2 - Capacitor structure forming method and silicon etching solution used therefor - Google Patents

Capacitor structure forming method and silicon etching solution used therefor Download PDF

Info

Publication number
JP5731295B2
JP5731295B2 JP2011141618A JP2011141618A JP5731295B2 JP 5731295 B2 JP5731295 B2 JP 5731295B2 JP 2011141618 A JP2011141618 A JP 2011141618A JP 2011141618 A JP2011141618 A JP 2011141618A JP 5731295 B2 JP5731295 B2 JP 5731295B2
Authority
JP
Japan
Prior art keywords
film
silicon film
etching
etching solution
basic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011141618A
Other languages
Japanese (ja)
Other versions
JP2013008900A (en
Inventor
篤史 水谷
篤史 水谷
朗子 吉井
朗子 吉井
稲葉 正
正 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2011141618A priority Critical patent/JP5731295B2/en
Priority to KR1020120057320A priority patent/KR102003235B1/en
Publication of JP2013008900A publication Critical patent/JP2013008900A/en
Application granted granted Critical
Publication of JP5731295B2 publication Critical patent/JP5731295B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/02Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/64Wet etching of semiconductor materials
    • H10P50/642Chemical etching
    • H10P50/644Anisotropic liquid etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Description

本発明は、キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液に関する。   The present invention relates to a method for forming a capacitor structure and a silicon etching solution used therefor.

従来、DRAMのキャパシタ構造としてコンケーブ型が採用されてきた。この構造では、シリンダ孔内に下部電極膜を形成し、その内側面のみを電極として機能させる。これによれば、確かにキャパシタの占める面積を小さくすることができるが、シリンダ孔の径も必然的に縮小する。一方でDRAMのデバイス動作に必要な容量は確保しなければならない。この両者を満たすため、シリンダ孔の深さは益々深くなり、その微細加工技術面での対応が難しくなってきている。かかる状況に対応して、シリンダ構造の下部電極の内側のみならず外側も使用し、キャパシタのアスペクト比を低減することができるクラウン型キャパシタも提案されている(例えば特許文献1参照)。   Conventionally, a concave type has been adopted as a capacitor structure of a DRAM. In this structure, the lower electrode film is formed in the cylinder hole, and only the inner side surface functions as an electrode. According to this, the area occupied by the capacitor can surely be reduced, but the diameter of the cylinder hole is inevitably reduced. On the other hand, the capacity required for the device operation of the DRAM must be secured. In order to satisfy both of these requirements, the depth of the cylinder hole is becoming deeper and it is becoming difficult to cope with the fine processing technology. In response to this situation, a crown type capacitor has been proposed that can use not only the inside of the lower electrode of the cylinder structure but also the outside to reduce the aspect ratio of the capacitor (see, for example, Patent Document 1).

上記のようにキャパシタ構造のアスペクト比を抑える努力はされているものの、微細なシリンダ構造やその孔を精度良く加工して形成することは、それ自体容易ではない。通常、この加工はウエットエッチングによって行われている。すなわち、エッチング液により、ナノメートル〜サブマイクロメートルサイズで深さのあるシリンダ壁をもつ筒状構造を半導体基板に残すよう、その内外の部材を除去しなければならない。特にシリンダ孔内の除去は、包囲された空間から材料をえぐり取るように除去しなければならず、ウエットエッチングにより行う加工として困難を伴う。また、シリンダ構造が密集した部分では、その孔外でも同様の事情でエッチングが困難となる。その加工性を重視してエッチング力の高い溶剤を適用することも考えられるが、その作用により電極やその他の部位を腐食させてしまう懸念がある。また、よりアスペクト比を大きくするために、充填材の材料がSiOから多結晶シリコンまたはアモルファスシリコンに変更される傾向であり、これに対応した良好なエッチングを可能にしなければならない。 Although efforts have been made to reduce the aspect ratio of the capacitor structure as described above, it is not easy per se to form a fine cylinder structure and its holes with high precision. Usually, this processing is performed by wet etching. That is, the inner and outer members must be removed by the etching solution so that a cylindrical structure having a cylinder wall having a depth of nanometer to submicrometer size is left on the semiconductor substrate. In particular, the removal of the inside of the cylinder hole must be removed so as to remove the material from the enclosed space, which is difficult as a process performed by wet etching. Further, in a portion where the cylinder structure is dense, etching is difficult even outside the hole due to the same situation. Although it is conceivable to apply a solvent having a high etching power with emphasis on workability, there is a concern that the action may corrode the electrode and other parts. Further, in order to increase the aspect ratio, the filler material tends to be changed from SiO 2 to polycrystalline silicon or amorphous silicon, and good etching corresponding to this tends to be possible.

特開2010−199136号公報JP 2010-199136 A

ところで、キャパシタ構造の形成はバッチ式洗浄処理置による場合と枚葉式洗浄処理装置による場合がある。いずれの方式においても所定の温度条件で一定時間エッチング処理が行われるため、その間、エッチング液の活性が保持されていることが望ましい。特に枚葉式で行う場合、循環された状態でエッチング液が洗浄に使用されることになるため、この所定の温度における循環保持によっても処理能力が落ちない、すなわち、高寿命であることが要求される。   By the way, the formation of the capacitor structure may be performed by a batch type cleaning apparatus or a single wafer type cleaning apparatus. In any method, since the etching process is performed for a certain time under a predetermined temperature condition, it is desirable that the activity of the etching solution is maintained during that time. In particular, in the case of a single wafer type, the etching solution is used for cleaning in a circulated state. Therefore, the processing capacity is not lowered even by the circulation holding at the predetermined temperature, that is, a long life is required. Is done.

そこで、本発明は、半導体基板に凹凸形状をなすよう、アモルファスシリコン又は多結晶シリコンを的確かつ効率よく除去することができ、しかもそのエッチングが行われる条件下において長時間活性が維持されるシリコンエッチング液及びこれを用いたキャパシタ構造の形成方法の提供を目的とする。   Therefore, the present invention is capable of accurately and efficiently removing amorphous silicon or polycrystalline silicon so as to form a concavo-convex shape on a semiconductor substrate, and is silicon etching that maintains its activity for a long time under the conditions under which the etching is performed. An object is to provide a liquid and a method for forming a capacitor structure using the same.

上記の課題は以下の手段により解決された。
(1)窒化チタンで構成されたシリンダまたはトレンチ構造の下部電極とこれを被覆する容量絶縁膜と上部電極とを有するキャパシタ構造を形成する方法であって、前記下部電極を形成するに当たり、
アンモニアと、ヒドロキシルアミン化合物、塩基性有機化合物、及び金属含有塩基性化合物からなる群から選ばれる少なくとも1つの特定塩基性化合物とを下記条件(a)〜(c)で組み合わせて含むシリコンエッチング液を、枚葉式処理装置により、50℃〜90℃の液温で、多結晶シリコン膜またはアモルファスシリコン膜と窒化チタン(TiN)の膜とに適用して、該多結晶シリコン膜またはアモルファスシリコン膜の少なくとも一部を窒化チタンの膜に対して下記選択比で選択的に除去することにより、
キャパシタとなる凹凸形状を形成するキャパシタ構造の形成方法。
条件(a):前記アンモニアの質量(M)と特定塩基性化合物の質量(MSB)との含有比(M/MSB)が0.1〜10である
条件(b):前記アンモニアの濃度が5〜25質量%である
条件(c):前記特定塩基性化合物の濃度が1〜25質量%である
選択比:窒化チタンのエッチングレート(ERe)と前記多結晶シリコン膜またはアモルファスシリコン膜のエッチングレート(ERs)の比率(ERs/ERe)が100以上である
(2)前記特定塩基性化合物が水酸化テトラメチルアンモニウム、水酸化カリウム、ヒドロキシルアミン化合物及びアルカノールアミンからなる群から選ばれる少なくとも1種である(1)に記載の形成方法。
(3)前記エッチング液がアンモニアを含むA剤と特定塩基性化合物を含むB剤とからなり、使用時にA剤とB剤とを混合する(1)または(2)に記載の形成方法。
(4)前記シリコンエッチング液により該多結晶シリコン膜またはアモルファスシリコン膜の少なくとも一部を除去して、アスペクト比(深さ/開口幅)10以上のシリンダまたはトレンチ構造を形成する(1)〜(3)のいずれか1つに記載の形成方法。
(5)窒化チタンからなる電極膜をこれが凹凸構造をなすように残しつつ、前記多結晶シリコン膜またはアモルファスシリコン膜についてエッチングを行うことを特徴とする(1)〜(4)のいずれか1つに記載の形成方法。
(6)前記多結晶シリコン膜またはアモルファスシリコン膜を除去して、その除去された部分を凹部とし、基板内に残された窒化チタンで構成された凸部をキャパシタの下部電極とする(1)〜(5)のいずれか1つに記載の形成方法。
(7)多結晶シリコン膜またはアモルファスシリコン膜の少なくとも一部を窒化チタンの膜に対して下記選択比で除去する工程を介して、下記キャパシタ構造を形成するためのエッチング液であって、アンモニアと、ヒドロキシルアミン化合物、塩基性有機化合物、及び金属含有塩基性化合物からなる群から選ばれる少なくとも1つの特定塩基性化合物とを下記条件(a)〜(c)で組み合わせて含むことを特徴とするシリコンエッチング液。
キャパシタ構造:窒化チタンで構成されたシリンダまたはトレンチ構造の下部電極とこれを被覆する容量絶縁膜と上部電極とを配した構造
条件(a):前記アンモニアの質量(M)と特定塩基性化合物の質量(MSB)との含有比(M/MSB)が0.1〜10である
条件(b):前記アンモニアの濃度が5〜25質量%である
条件(c):前記特定塩基性化合物の濃度が1〜25質量%である
選択比:窒化チタンのエッチングレート(ERe)と前記多結晶シリコン膜またはアモルファスシリコン膜のエッチングレート(ERs)の比率(ERs/ERe)が100以上である
)前記特定塩基性化合物が、金属含有塩基性化合物、及びアルカノールアミンからなる群から選ばれることを特徴とする(7)に記載のエッチング液。
)枚葉式処理装置で用いる(7)又は(8)に記載のエッチング液。
10)アンモニアを含有するA剤と特定塩基性化合物を含有するB剤とからなり、使用時に両剤を混合して使用するキットとしたことを特徴とする(7)〜()のいずれか1つに記載のエッチング液。
11)前記多結晶シリコン膜またはアモルファスシリコン膜の除去を窒化チタン(TiN)に対して選択的に行う(7)〜(10)のいずれか1つに記載のエッチング液。
The above problem has been solved by the following means.
(1) A method of forming a capacitor structure having a lower electrode of a cylinder or trench structure made of titanium nitride, a capacitive insulating film covering the lower electrode, and an upper electrode. In forming the lower electrode,
A silicon etching solution containing ammonia and at least one specific basic compound selected from the group consisting of a hydroxylamine compound, a basic organic compound, and a metal-containing basic compound under the following conditions (a) to (c): The single wafer processing apparatus is applied to a polycrystalline silicon film or an amorphous silicon film and a titanium nitride (TiN) film at a liquid temperature of 50 ° C. to 90 ° C., and the polycrystalline silicon film or the amorphous silicon film. By selectively removing at least a portion of the titanium nitride film with the following selection ratio,
A method of forming a capacitor structure that forms an uneven shape to be a capacitor.
Condition (a): Condition (b) in which the content ratio (M A / M SB ) of the mass (M A ) of the ammonia and the mass (M SB ) of the specific basic compound is 0.1 to 10 (C): the concentration of the specific basic compound is 1-25% by mass The selectivity: the etching rate (ERe) of titanium nitride and the polycrystalline silicon film or amorphous silicon (2) The specific basic compound is selected from the group consisting of tetramethylammonium hydroxide, potassium hydroxide, hydroxylamine compounds and alkanolamines. The ratio (ERs / ERe) of the etching rate (ERs) of the film is 100 or more. The forming method according to (1), which is at least one kind.
(3) The forming method according to (1) or (2), wherein the etching solution is composed of an A agent containing ammonia and a B agent containing a specific basic compound, and the A agent and the B agent are mixed at the time of use.
(4) At least a part of the polycrystalline silicon film or amorphous silicon film is removed by the silicon etchant to form a cylinder or trench structure having an aspect ratio (depth / opening width) of 10 or more (1) to ( The forming method according to any one of 3).
(5) The polycrystalline silicon film or the amorphous silicon film is etched while leaving an electrode film made of titanium nitride so as to form an uneven structure, and any one of (1) to (4) The forming method described in 1.
(6) The polycrystalline silicon film or the amorphous silicon film is removed, the removed portion is used as a recess, and the projecting portion made of titanium nitride left in the substrate is used as the lower electrode of the capacitor (1) The formation method as described in any one of-(5).
(7) An etching solution for forming the following capacitor structure through a step of removing at least a part of the polycrystalline silicon film or the amorphous silicon film with respect to the titanium nitride film at the following selectivity, And at least one specific basic compound selected from the group consisting of a hydroxylamine compound, a basic organic compound, and a metal-containing basic compound in combination under the following conditions (a) to (c): Etching solution.
Capacitor structure: Structural condition in which a lower electrode of a cylinder or trench structure made of titanium nitride, a capacitive insulating film covering the lower electrode, and an upper electrode are arranged (a): mass of the ammonia (M A ) and a specific basic compound Condition (b) where the content ratio (M A / M SB ) to the mass (M SB ) is 0.1 to 10: Condition (c) where the ammonia concentration is 5 to 25% by mass: the specific base Ratio of the active compound is 1 to 25% by mass: the ratio (ERs / ERe) of the etching rate (ERs) of the titanium nitride and the etching rate (ERs) of the polycrystalline silicon film or amorphous silicon film is 100 or more there (8) the specific basic compound, etching according to the metal-containing basic compound, and characterized in that it is selected from the group consisting of an alkanolamine (7) Liquid.
( 9 ) The etching solution according to (7) or (8) , which is used in a single wafer processing apparatus.
( 10 ) Any one of (7) to ( 9 ), characterized in that the kit comprises an agent A containing ammonia and an agent B containing a specific basic compound, and is used by mixing both agents at the time of use. The etching liquid as described in one.
( 11 ) The etching solution according to any one of (7) to ( 10 ), wherein the polycrystalline silicon film or the amorphous silicon film is selectively removed with respect to titanium nitride (TiN).

本発明のシリコンエッチング液及びこれを用いたキャパシタ構造の形成方法によれば、半導体基板に凹凸形状をなすよう、アモルファスシリコン又は多結晶シリコンを的確かつ効率よく除去することができ、しかもそのエッチングが行われる条件下において長時間活性が維持されるという優れた効果を奏する。また、本発明によれば、必要によりエッチング残渣の除去も同時に達成し、工程の効率化を可能とする。   According to the silicon etchant of the present invention and the method of forming a capacitor structure using the same, it is possible to remove amorphous silicon or polycrystalline silicon accurately and efficiently so as to form a concavo-convex shape on a semiconductor substrate. There is an excellent effect that the activity is maintained for a long time under the conditions. In addition, according to the present invention, if necessary, removal of etching residues can be achieved at the same time, and the process can be made more efficient.

本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である。It is sectional drawing which shows typically the example of a manufacturing process of the capacitor structure applied to this invention. 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である(図1のつづき)。It is sectional drawing which shows typically the example of a manufacturing process of the capacitor structure applied to this invention (continuation of FIG. 1). 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である(図2のつづき)。It is sectional drawing which shows typically the example of a manufacturing process of the capacitor structure applied to this invention (continuation of FIG. 2). 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である(図3のつづき)。FIG. 4 is a cross-sectional view schematically showing a manufacturing process example of a capacitor structure applied to the present invention (continuation of FIG. 3). 本発明に適用されるキャパシタ構造の別の例を模式的に示す断面図である。It is sectional drawing which shows typically another example of the capacitor structure applied to this invention. 本発明に適用されるキャパシタ構造の別の作製工程例を模式的に示す断面図である。It is sectional drawing which shows typically the example of another manufacturing process of the capacitor structure applied to this invention. 図6に示したVII−VII線矢視断面の断面図である。It is sectional drawing of the VII-VII line arrow cross section shown in FIG.

[キャパシタ構造の形成]
まず、本発明に係るエッチング液について説明する前に、本発明において好適に採用することができるキャパシタ構造の製造例について図1〜5に基づき説明する。なお、下記詳細な説明ではキャパシタ構造の形成について主に説明するが、本発明がこれに限定して解釈されるものではない。
[Formation of capacitor structure]
First, before describing the etching solution according to the present invention, a manufacturing example of a capacitor structure that can be suitably employed in the present invention will be described with reference to FIGS. In the following detailed description, the formation of the capacitor structure will be mainly described, but the present invention is not construed as being limited thereto.

(工程a)
本実施形態の製造例においては、シリコンウエハ3の上に第1の成形膜1と第2の成形膜2が形成されている。第1の成形膜1はシリンダ孔の開孔時のエッチングストッパー膜であり、第2の成形膜2と異方性ドライエッチングプロセスでエッチングレート比を有する膜である。第1の成形膜1としては、例えばLP−CVDプロセスで形成した窒化膜等が挙げられる。一方、第2の成形膜2には多結晶シリコンもしくはアモルファスシリコンの膜が挙げられる。さらに図示していないが保護膜を設けてもよい。
なお、シリコンウエハ3は大幅に簡略化して単層のものとして示しているが、通常はここに所定の回路構造が形成されている。たとえば、分離絶縁膜、ゲート酸化膜、ゲート電極、拡散層領域、ポリシリコンプラグ、酸化シリコン膜、窒化シリコン膜、ビット線、金属プラグ、窒化膜、プラズマ酸化膜、BPSG膜などを用いたものが挙げられる(例えば前記特許文献1参照)。また、図1〜5においては、特にハッチングを付して示していないが、各部材の断面を示している(図3(f)の下図は平面図である)。
(Process a)
In the manufacturing example of the present embodiment, the first molded film 1 and the second molded film 2 are formed on the silicon wafer 3. The first molding film 1 is an etching stopper film when the cylinder hole is opened, and is a film having an etching rate ratio with the second molding film 2 by an anisotropic dry etching process. Examples of the first molded film 1 include a nitride film formed by an LP-CVD process. On the other hand, the second molded film 2 may be a polycrystalline silicon film or an amorphous silicon film. Further, although not shown, a protective film may be provided.
Although the silicon wafer 3 is greatly simplified and shown as a single layer, a predetermined circuit structure is usually formed here. For example, those using an isolation insulating film, gate oxide film, gate electrode, diffusion layer region, polysilicon plug, silicon oxide film, silicon nitride film, bit line, metal plug, nitride film, plasma oxide film, BPSG film, etc. (For example, refer to Patent Document 1). Moreover, in FIG. 1-5, although it does not show in particular with hatching, the cross section of each member is shown (the lower figure of FIG.3 (f) is a top view).

(工程b)
次に、フォトリソグラフィー工程を用いてフォトレジスト4をパターンニングした後、異方性ドライエッチングにて開孔する(凹部Ka)。このときのフォトレジスト4及びドライエッチングの手法については、この種の製品に適用される通常の物あるいは方法を適用すればよい。
(Process b)
Next, after patterning the photoresist 4 using a photolithography process, holes are formed by anisotropic dry etching (concave portion Ka). As for the photoresist 4 and the dry etching method at this time, a normal object or method applied to this type of product may be applied.

(工程c)、(工程d)
さらに、開孔後に凹部Kaの壁面Waと成形膜(シリコン膜)2の上面Wbに沿って、TiNからなる導電膜5を形成する。そして、さらに導電膜5を保護するための埋設膜6(例えば多結晶シリコンもしくはアモルファスシリコンの膜)を凹部に充填するように順次成膜する。このとき中間的に(導電膜5形成後に)形成される凹部をKbとして示している。
(Process c), (Process d)
Further, the conductive film 5 made of TiN is formed along the wall surface Wa of the recess Ka and the upper surface Wb of the molding film (silicon film) 2 after the opening. Further, an embedded film 6 (for example, a film of polycrystalline silicon or amorphous silicon) for protecting the conductive film 5 is sequentially formed so as to fill the recess. At this time, a recess formed intermediately (after formation of the conductive film 5) is shown as Kb.

(工程e)
埋設膜6の成膜後はCMPにてウエハ表面の埋設膜6及び導電膜5(図2,3)の一部を除去し、エッチバックラインEまで露出させる。ここで、第2の絶縁膜2及び埋設膜6をウエットエッチングにより除去する。本発明においてはこの工程が重要であり、後述する本発明に係るエッチング液が高い効果を発揮する。この工程を経て、シリンダ孔Kcを有するキャパシタの下部電極(シリンダ壁)50(図3)が形成される。シリンダ孔壁の深さhは特に限定されないが、この種のデバイスの通常の構造を考慮すると、500〜2000nmであることが実際的である。なお、本発明のエッチング液は上記のようにエッチバック等により平滑にされた面に適用することが好ましく、そこから埋設膜を除去して、トレンチ構造を形成することが好ましい。
(Process e)
After the formation of the buried film 6, the buried film 6 and the conductive film 5 (FIGS. 2 and 3) on the wafer surface are partially removed by CMP and exposed to the etch back line E. Here, the second insulating film 2 and the buried film 6 are removed by wet etching. In the present invention, this step is important, and an etching solution according to the present invention described later exhibits a high effect. Through this step, the lower electrode (cylinder wall) 50 (FIG. 3) of the capacitor having the cylinder hole Kc is formed. The depth h 2 of the cylinder bore wall is not particularly limited, considering the conventional construction of such a device, it is practical that a 500-2000 nm. Note that the etching solution of the present invention is preferably applied to the surface smoothed by the etch back or the like as described above, and it is preferable that the buried film is removed therefrom to form a trench structure.

(工程f)
上記のようにして形成したキャパシタの下部電極50形成後に、容量絶縁膜9を形成し、次いでプレート電極(上部電極)(図示せず)の形成を順次行うことでキャパシタ構造10が形成できる。なお、本明細書においてキャパシタ構造とは、キャパシタそのものであっても、キャパシタの一部を構成する構造部であってもよく、図4に示した例では、下部電極50と容量絶縁膜9とから構成されるものとしてキャパシタ構造10を示している。なお、図示したものでは下部電極50とウエハ3とを成形膜1で隔てた構成として示しているが、必要により同図の断面もしくは別の位置で両者が電気的に接続された構成であるものとして解してよい。例えば、成形膜1の部分にプラグ構造やダマシン構造を形成して導通を確保する構造であったり、下部電極50を成形膜1を貫通する形で形成したものであったりしてもよい。また、容量絶縁膜は下部電極50のみではなく、その他の基板表面に形成されていてもよい。
(Process f)
After the formation of the lower electrode 50 of the capacitor formed as described above, the capacitor insulating film 9 is formed, and then the plate electrode (upper electrode) (not shown) is sequentially formed to form the capacitor structure 10. In this specification, the capacitor structure may be a capacitor itself or a structure part constituting a part of the capacitor. In the example shown in FIG. 4, the lower electrode 50, the capacitor insulating film 9, The capacitor structure 10 is shown as comprising. In the figure, the lower electrode 50 and the wafer 3 are shown as being separated from each other by the molding film 1. However, if necessary, the lower electrode 50 and the wafer 3 are electrically connected at the cross section or at different positions in the figure. May be interpreted as For example, a plug structure or damascene structure may be formed in the molding film 1 to ensure conduction, or the lower electrode 50 may be formed so as to penetrate the molding film 1. Further, the capacitor insulating film may be formed not only on the lower electrode 50 but also on other substrate surfaces.

図5は上記実施形態のキャパシタ構造の変形例を示している。この例では下部電極(シリンダ構造)の底部81と主要部82とは別の材料で構成されている。例えば、底部81をSiで構成し、主要部82をTiNで構成する例が挙げられる。なお、図4、図5では構造を端面図として示している。 FIG. 5 shows a modification of the capacitor structure of the above embodiment. In this example, the bottom 81 and the main part 82 of the lower electrode (cylinder structure) are made of different materials. For example, the bottom 81 is made of Si 3 N 4 and the main part 82 is made of TiN. 4 and 5, the structure is shown as an end view.

次に、図6、図7に基づいて、上記実施形態の変形例(保護部7のある形態)について説明する。本実施形態では、電極保護膜7を形成する。電極保護膜はキャパシタ構造形成時のシリコン材料の除去に用いるウエットエッチング液に対して充分な耐性を持つ絶縁膜であることが望ましい。更にシリンダ孔Kaの全体に均一に成膜できることが望ましい。例えば、ALD(Atomic Layer Deposition)法を用いた窒化膜や五酸化タンタル(Ta)膜等が挙げられる。これを形成する手順は特に限定されないが、等方性エッチングにより、電極保護膜の成長後、電極保護膜を除去する。具体的には、まず成形膜2を、成形層21を含む3層のものに構成しておく(図6(a))。これをエッチングするが、成形膜21は等方性エッチングにおいてエッチングされやすいものが採用されている。そのため、等方性エッチングによりこの部分に窪みVaが形成される(図6(b))。その後、保護膜(図示せず)を形成すると、凹部Kaの壁面に形成されたこの窪み部を含め表面が保護膜に覆われる。つまり、この窪み部内に電極保護膜が充填される。その後、等方性エッチングを施すと、保護部7のみが残された状態となる。これ以降は、上記実施形態と同様に導電膜5を適用し、下部電極50を形成することができる。次いで、本実施形態のエッチング液でシリコン膜及び埋設膜を除去すると、後記下部電極50をなしたとき、そこに、突出した電極保護部(図示せず)を形成することができる(図6(c))。この電極保護用突出部の構造や利点については、特開2010−199136号公報に詳細に開示されている。
本変形例においては、シリンダ孔Kcからの埋設膜の除去が困難なことはもとより、保護部7があるため、電極50間の間隙(凹状部)Kdからの成形膜2の除去も難しくなる。むしろ、外方に突出する保護部7が堰のように機能し、その下方にある成形膜の除去放出を著しく困難にすることがある。本発明のエッチング液は、このような除去が困難な態様において特に高い効果を発揮するため、その適用が好ましい。
Next, based on FIG. 6, FIG. 7, the modification (form with the protection part 7) of the said embodiment is demonstrated. In the present embodiment, the electrode protective film 7 is formed. The electrode protective film is desirably an insulating film having sufficient resistance to the wet etching solution used for removing the silicon material when forming the capacitor structure. Furthermore, it is desirable that a film can be formed uniformly over the entire cylinder hole Ka. For example, a nitride film using an ALD (Atomic Layer Deposition) method, a tantalum pentoxide (Ta 2 O 5 ) film, or the like can be given. Although the procedure for forming this is not particularly limited, the electrode protective film is removed after the growth of the electrode protective film by isotropic etching. Specifically, first, the molding film 2 is configured to have a three-layer structure including the molding layer 21 (FIG. 6A). This is etched, but the molded film 21 is easily etched in isotropic etching. Therefore, a recess Va is formed in this portion by isotropic etching (FIG. 6B). Thereafter, when a protective film (not shown) is formed, the surface including the depression formed on the wall surface of the recess Ka is covered with the protective film. That is, the electrode protective film is filled in the recess. Thereafter, when isotropic etching is performed, only the protective part 7 is left. Thereafter, the lower electrode 50 can be formed by applying the conductive film 5 as in the above embodiment. Next, when the silicon film and the buried film are removed with the etching solution of the present embodiment, when the lower electrode 50 described later is formed, a protruding electrode protection portion (not shown) can be formed there (FIG. 6 ( c)). The structure and advantages of this electrode protecting projection are disclosed in detail in Japanese Patent Application Laid-Open No. 2010-199136.
In this modification, not only is it difficult to remove the embedded film from the cylinder hole Kc, but also the protective part 7, so it is difficult to remove the molded film 2 from the gap (concave part) Kd between the electrodes 50. Rather, the protective part 7 protruding outward functions like a weir, and it may make it difficult to remove and release the molded film below it. Since the etching solution of the present invention exhibits a particularly high effect in such an aspect that is difficult to remove, its application is preferable.

[シリコンエッチング液]
次に、上記工程eにおいて説明したウエットエッチングに極めて効果的に用いることができる本願発明のシリコンエッチング液の好ましい実施形態について説明する。本実施形態のエッチング液においては、アンモニアおよび特定の塩基性化合物を組み合わせて適用することにより、電極等の部材を傷めずに、上述のような凹凸形状のあるキャパシタ構造の形成に係る多結晶シリコン膜またはアモルファスシリコン膜の除去を的確に行うことを可能にした。その詳細な理由は未解明の点を含むが、以下のように推定される。すなわち、アンモニアは低分子かつ低pKbであるが故に系中に多くの水酸基を含ませることができる。そのため高いシリコンエッチング速度が実現できる。しかしながら、アンモニアは揮発しやすく、その効果の発現期間が非常に短くなりやすい。詳細は不明であるが、特定の塩基性化合物を組み合わせることにより、長い間系中に水酸基を保持すること可能になり、高いエッチング速度を長い時間保持できると考えている。
なお、本明細書において、特定の剤を組み合わせた液とは、当該剤を含有する液組成物を意味するほか、使用前にそれぞれの剤ないしそれを含有する液を混合して用いるキットとしての意味を包含するものである。
[Silicon etchant]
Next, a preferred embodiment of the silicon etching solution of the present invention that can be used extremely effectively for the wet etching described in the step e will be described. In the etching solution of the present embodiment, by applying ammonia and a specific basic compound in combination, the polycrystalline silicon according to the formation of the capacitor structure having the uneven shape as described above without damaging members such as electrodes The film or amorphous silicon film can be accurately removed. Although the detailed reason includes an unclear point, it is estimated as follows. That is, ammonia has a low molecular weight and a low pKb, so that many hydroxyl groups can be included in the system. Therefore, a high silicon etching rate can be realized. However, ammonia tends to volatilize, and the period of manifestation of its effect tends to be very short. Although details are unknown, it is considered that by combining a specific basic compound, a hydroxyl group can be retained in the system for a long time, and a high etching rate can be retained for a long time.
In addition, in this specification, the liquid which combined the specific agent means the liquid composition containing the said agent, and also as a kit which mixes and uses each agent or the liquid containing it before use. The meaning is included.

(アンモニア)
本実施形態のエッチング液はアンモニアを必須成分として含有する。アンモニアの濃度が5〜25質量%であることが好ましく、10〜20質量%であることがさらに好ましい。上記下限値以上とすることで高いエッチング速度を実現することができる。また上記上限値以下とすることでエッチング速度の経時減衰を緩やかにすることができる。
(ammonia)
The etching solution of this embodiment contains ammonia as an essential component. The ammonia concentration is preferably 5 to 25% by mass, and more preferably 10 to 20% by mass. A high etching rate is realizable by setting it as the said lower limit or more. In addition, when the upper limit value is not exceeded, the decay over time of the etching rate can be moderated.

(特定塩基性化合物)
本実施形態のエッチング液は、アンモニアとともにアンモニア以外の特定塩基性化合物を含む。特定塩基性化合物は、ヒドロキシルアミン化合物、塩基性有機化合物、及び金属含有塩基性化合物からなる群から選ばれる。
(Specific basic compounds)
The etching solution of this embodiment contains a specific basic compound other than ammonia together with ammonia. The specific basic compound is selected from the group consisting of a hydroxylamine compound, a basic organic compound, and a metal-containing basic compound.

・塩基性有機化合物
塩基性有機化合物の構成元素として炭素及び窒素を有することが好ましく、アミノ基を有することがより好ましい。具体的には、塩基性有機化合物は、有機アミン及び第4級アンモニウム水酸化物よりなる群から選ばれた少なくとも1つの化合物であることが好ましい。なお、有機アミンとは、構成元素として炭素を含むアミンを意味する。
-Basic organic compound It is preferable to have carbon and nitrogen as a constituent element of a basic organic compound, and it is more preferable to have an amino group. Specifically, the basic organic compound is preferably at least one compound selected from the group consisting of organic amines and quaternary ammonium hydroxides. The organic amine means an amine containing carbon as a constituent element.

本実施形態のエッチング液の有機アルカリ化合物として使用される有機アミンには、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、ジエチレングリコールアミン、N−ヒドロキシルエチルピペラジンなどのアルカノールアミン、及び/又はエチルアミン、ベンジルアミン、ジエチルアミン、n−ブチルアミン、3−メトキシプロピルアミン、tert−ブチルアミン、n−ヘキシルアミン、シクロヘキシルアミン、n−オクチルアミン、2−エチルヘキシルアミン、o−キシレンジアミン、m−キシリレンジアミン、1−メチルブチルアミン、エチレンジアミン(EDA)、1,3−プロパンジアミン、2−アミノベンジルアミン、N−ベンジルエチレンジアミン、ジエチレントリアミン、トリエチレンテトラミンなどの水酸基を有しない有機アミンが含まれる。上記作用が効果的に発揮される観点からアルカノールアミンが好ましく、なかでもモノエタノールアミン、ジエタノールアミン、トリエタノールアミン、ジエチレングリコールアミン、エチレンジアミン(EDA)、1,3−プロパンジアミン、ジエチレントリアミン、トリエチレンテトラミンが好ましい。なお、本明細書における化合物・基(原子団)の表記において、置換及び無置換を記していない表記は置換基を有さないものと共に置換基を有するものをも包含するものである。例えば「アルキル基」とは、置換基を有さないアルキル基(無置換アルキル基)のみならず、置換基を有するアルキル基(置換アルキル基)をも包含するものである。   The organic amine used as the organic alkali compound of the etching solution of the present embodiment includes monoethanolamine, diethanolamine, triethanolamine, diethylene glycolamine, alkanolamines such as N-hydroxylethylpiperazine, and / or ethylamine, benzylamine, Diethylamine, n-butylamine, 3-methoxypropylamine, tert-butylamine, n-hexylamine, cyclohexylamine, n-octylamine, 2-ethylhexylamine, o-xylenediamine, m-xylylenediamine, 1-methylbutylamine, Ethylenediamine (EDA), 1,3-propanediamine, 2-aminobenzylamine, N-benzylethylenediamine, diethylenetriamine, triethylenetetramine, etc. It includes organic amine having no hydroxy group. Alkanolamine is preferable from the viewpoint of effectively exhibiting the above action, and monoethanolamine, diethanolamine, triethanolamine, diethylene glycolamine, ethylenediamine (EDA), 1,3-propanediamine, diethylenetriamine, and triethylenetetramine are particularly preferable. . In addition, in the description of a compound and a group (atomic group) in this specification, the description which does not describe substitution and non-substitution includes what has a substituent with what does not have a substituent. For example, the “alkyl group” includes not only an alkyl group having no substituent (unsubstituted alkyl group) but also an alkyl group having a substituent (substituted alkyl group).

アルカリ化合物として使われる第四級アンモニウム水酸化物としては、テトラアルキルアンモニウム水酸化物が好ましく、低級(炭素数1〜4)アルキル基で置換されたテトラアルキルアンモニウム水酸化物がより好ましく、具体的には、テトラメチルアンモニウムヒドロキシド(TMAH)、テトラエチルアンモニウムヒドロキシド(TEAH)、テトラプロピルアンモニウムヒドロキシド(TPAH)、テトラブチルアンモニウムヒドロキシド(TBAH)などが挙げられる。さらに第四級アンモニウム水酸化物としてトリメチルヒドロキシエチルアンモニウムヒドロキシド(コリン)、メチルトリ(ヒドロキシエチル)アンモニウムヒドロキシド、テトラ(ヒドロキシエチル)アンモニウムヒドロキシド、ベンジルトリメチルアンモニウムヒドロキシド(BTMAH)なども挙げられる。それに加え、アンモニウム水酸化物と1つあるいはそれ以上の第四級アンモニウム水酸化物の組み合せも使用することができる。これらの中でも、TMAH、TEAH、TPAH、TBAH、コリンがより好ましく、TMAH、TBAHが特に好ましい。
これら有機アミン及び第四級アンモニウム水酸化物は、1種単独で又は2種以上を混合して使用することができる。
The quaternary ammonium hydroxide used as the alkali compound is preferably a tetraalkylammonium hydroxide, more preferably a tetraalkylammonium hydroxide substituted with a lower (1 to 4 carbon atoms) alkyl group. Examples include tetramethylammonium hydroxide (TMAH), tetraethylammonium hydroxide (TEAH), tetrapropylammonium hydroxide (TPAH), and tetrabutylammonium hydroxide (TBAH). Furthermore, examples of the quaternary ammonium hydroxide include trimethylhydroxyethylammonium hydroxide (choline), methyltri (hydroxyethyl) ammonium hydroxide, tetra (hydroxyethyl) ammonium hydroxide, and benzyltrimethylammonium hydroxide (BTMAH). In addition, a combination of ammonium hydroxide and one or more quaternary ammonium hydroxides can also be used. Among these, TMAH, TEAH, TPAH, TBAH, and choline are more preferable, and TMAH and TBAH are particularly preferable.
These organic amines and quaternary ammonium hydroxides can be used singly or in combination of two or more.

なお、本明細書において「化合物」という語を末尾に付して呼ぶとき、あるいは特定の名称ないし化学式で示すときには、当該化合物そのものに加え、その塩、錯体、そのイオンを含む意味に用いる。また、所望の効果を奏する範囲で、所定の形態で修飾された誘導体を含む意味である。また、本明細書において置換・無置換を明記していない置換基については、その基に任意の置換基を有していてもよい意味である。これは置換・無置換を明記していない化合物についても同義である。好ましい置換基としては、下記置換基Tが挙げられる。
(置換基T)
アルキル基(好ましくは炭素原子数1〜20のアルキル基、例えばメチル、エチル、イソプロピル、t−ブチル、ペンチル、ヘプチル、1−エチルペンチル、ベンジル、2−エトキシエチル、1−カルボキシメチル等)、アルケニル基(好ましくは炭素原子数2〜20のアルケニル基、例えば、ビニル、アリル、オレイル等)、アルキニル基(好ましくは炭素原子数2〜20のアルキニル基、例えば、エチニル、ブタジイニル、フェニルエチニル等)、シクロアルキル基(好ましくは炭素原子数3〜20のシクロアルキル基、例えば、シクロプロピル、シクロペンチル、シクロヘキシル、4−メチルシクロヘキシル等)、アリール基(好ましくは炭素原子数6〜26のアリール基、例えば、フェニル、1−ナフチル、4−メトキシフェニル、2−クロロフェニル、3−メチルフェニル等)、ヘテロ環基(好ましくは炭素原子数2〜20のヘテロ環基、例えば、2−ピリジル、4−ピリジル、2−イミダゾリル、2−ベンゾイミダゾリル、2−チアゾリル、2−オキサゾリル等)、アルコキシ基(好ましくは炭素原子数1〜20のアルコキシ基、例えば、メトキシ、エトキシ、イソプロピルオキシ、ベンジルオキシ等)、アリールオキシ基(好ましくは炭素原子数6〜26のアリールオキシ基、例えば、フェノキシ、1−ナフチルオキシ、3−メチルフェノキシ、4−メトキシフェノキシ等)、アルコキシカルボニル基(好ましくは炭素原子数2〜20のアルコキシカルボニル基、例えば、エトキシカルボニル、2−エチルヘキシルオキシカルボニル等)、アミノ基(好ましくは炭素原子数0〜20のアミノ基、例えば、アミノ、N,N−ジメチルアミノ、N,N−ジエチルアミノ、N−エチルアミノ、アニリノ等)、スルホンアミド基(好ましくは炭素原子数0〜20のスルホンアミド基、例えば、N,N−ジメチルスルホンアミド、N−フェニルスルホンアミド等)、アシルオキシ基(好ましくは炭素原子数1〜20のアシルオキシ基、例えば、アセチルオキシ、ベンゾイルオキシ等)、カルバモイル基(好ましくは炭素原子数1〜20のカルバモイル基、例えば、N,N−ジメチルカルバモイル、N−フェニルカルバモイル等)、アシルアミノ基(好ましくは炭素原子数1〜20のアシルアミノ基、例えば、アセチルアミノ、ベンゾイルアミノ等)、シアノ基、又はハロゲン原子(例えばフッ素原子、塩素原子、臭素原子、ヨウ素原子等)であり、より好ましくはアルキル基、アルケニル基、アリール基、ヘテロ環基、アルコキシ基、アリールオキシ基、アルコキシカルボニル基、アミノ基、アシルアミノ基、シアノ基又はハロゲン原子であり、特に好ましくはアルキル基、アルケニル基、ヘテロ環基、アルコキシ基、アルコキシカルボニル基、アミノ基、アシルアミノ基又はシアノ基が挙げられる。
In the present specification, when the term “compound” is added to the end or indicated by a specific name or chemical formula, it is used in the meaning including its salt, complex, and ion in addition to the compound itself. Moreover, it is the meaning including the derivative modified with the predetermined form in the range with the desired effect. In addition, in the present specification, a substituent that does not specify substitution / non-substitution means that the group may have an arbitrary substituent. This is also synonymous for compounds that do not specify substitution / non-substitution. Preferred substituents include the following substituent T.
(Substituent T)
An alkyl group (preferably an alkyl group having 1 to 20 carbon atoms, such as methyl, ethyl, isopropyl, t-butyl, pentyl, heptyl, 1-ethylpentyl, benzyl, 2-ethoxyethyl, 1-carboxymethyl, etc.), alkenyl A group (preferably an alkenyl group having 2 to 20 carbon atoms, such as vinyl, allyl, oleyl, etc.), an alkynyl group (preferably an alkynyl group having 2 to 20 carbon atoms, such as ethynyl, butadiynyl, phenylethynyl, etc.), A cycloalkyl group (preferably a cycloalkyl group having 3 to 20 carbon atoms, such as cyclopropyl, cyclopentyl, cyclohexyl, 4-methylcyclohexyl, etc.), an aryl group (preferably an aryl group having 6 to 26 carbon atoms, for example, Phenyl, 1-naphthyl, 4-methoxyphenyl, -Chlorophenyl, 3-methylphenyl, etc.), heterocyclic groups (preferably heterocyclic groups having 2 to 20 carbon atoms, such as 2-pyridyl, 4-pyridyl, 2-imidazolyl, 2-benzimidazolyl, 2-thiazolyl, 2 -Oxazolyl etc.), an alkoxy group (preferably an alkoxy group having 1 to 20 carbon atoms, such as methoxy, ethoxy, isopropyloxy, benzyloxy etc.), an aryloxy group (preferably an aryloxy group having 6 to 26 carbon atoms) , For example, phenoxy, 1-naphthyloxy, 3-methylphenoxy, 4-methoxyphenoxy, etc.), alkoxycarbonyl groups (preferably C2-C20 alkoxycarbonyl groups such as ethoxycarbonyl, 2-ethylhexyloxycarbonyl, etc.) ), Amino group (preferably carbon Amino group having 0 to 20 children, such as amino, N, N-dimethylamino, N, N-diethylamino, N-ethylamino, anilino, etc.), sulfonamide group (preferably sulfonamide having 0 to 20 carbon atoms) A group such as N, N-dimethylsulfonamide, N-phenylsulfonamide, etc., an acyloxy group (preferably an acyloxy group having 1 to 20 carbon atoms such as acetyloxy, benzoyloxy, etc.), a carbamoyl group (preferably A carbamoyl group having 1 to 20 carbon atoms, such as N, N-dimethylcarbamoyl, N-phenylcarbamoyl, etc.), an acylamino group (preferably an acylamino group having 1 to 20 carbon atoms, such as acetylamino, benzoylamino, etc.) , A cyano group, or a halogen atom (eg, fluorine atom, chlorine atom, bromine atom) More preferably an alkyl group, alkenyl group, aryl group, heterocyclic group, alkoxy group, aryloxy group, alkoxycarbonyl group, amino group, acylamino group, cyano group or halogen atom, Particularly preferred are an alkyl group, an alkenyl group, a heterocyclic group, an alkoxy group, an alkoxycarbonyl group, an amino group, an acylamino group, and a cyano group.

・ヒドロキシルアミン化合物
本発明においては、特定塩基性化合物としてヒドロキシルアミン化合物を用いることができる。ヒドロキシルアミン化合物としては、ヒドロキシルアミンのほか、ヒドロキシルアミンの塩が挙げられる。ヒドロキシルアミンの塩としては、ヒドロキシルアミン硝酸塩(HANとも称される)、ヒドロキシルアミン硫酸塩(HASとも称される)、ヒドロキシルアミンリン酸塩、ヒドロキシルアミン塩酸塩などが例示できる。エッチング液に、ヒドロキシルアミンの有機酸塩も使用することができ、ヒドロキシルアミンクエン酸塩、ヒドロキシルアミンシュウ酸塩などが例示できる。これらヒドロキシルアミンの塩のうち、ヒドロキシルアミン硝酸塩、ヒドロキシルアミン硫酸塩、ヒドロキシルアミンリン酸塩、ヒドロキシルアミン塩酸塩などの無機酸塩が、アルミニウムや銅、チタンなどの金属に対して不活性なので好ましい。特に、ヒドロキシルアミン硝酸塩、ヒドロキシルアミン硫酸塩が好ましい。これらヒドロキシルアミン化合物は、1種単独で又は2種以上を混合して使用することができる。
-Hydroxylamine compound In this invention, a hydroxylamine compound can be used as a specific basic compound. Examples of the hydroxylamine compound include hydroxylamine and salts of hydroxylamine. Examples of the salt of hydroxylamine include hydroxylamine nitrate (also referred to as HAN), hydroxylamine sulfate (also referred to as HAS), hydroxylamine phosphate, hydroxylamine hydrochloride and the like. An organic acid salt of hydroxylamine can also be used for the etchant, and examples include hydroxylamine citrate and hydroxylamine oxalate. Among these salts of hydroxylamine, inorganic acid salts such as hydroxylamine nitrate, hydroxylamine sulfate, hydroxylamine phosphate, and hydroxylamine hydrochloride are preferable because they are inert to metals such as aluminum, copper, and titanium. In particular, hydroxylamine nitrate and hydroxylamine sulfate are preferred. These hydroxylamine compounds can be used singly or in combination of two or more.

・金属含有塩基性化合物
金属含有塩基性化合物としては、水酸化カリウム、水酸化ナトリウム、水酸化リチウム、水酸化セシウム、水酸化カルシウムが挙げられ、なかでも、水酸化カリウム、水酸化ナトリウムが好ましく、水酸化カリウムがより好ましい。
-Metal-containing basic compound Examples of the metal-containing basic compound include potassium hydroxide, sodium hydroxide, lithium hydroxide, cesium hydroxide, and calcium hydroxide. Among them, potassium hydroxide and sodium hydroxide are preferable, Potassium hydroxide is more preferred.

本発明においては、エッチング液に、アンモニアと、特定塩基性化合物2種以上とを含有させることが好ましい。2種以上の特定塩基性化合物の組合せとしては、少なくともヒドロキシルアミンと塩基性有機化合物及び/又は塩基性無機化合物との組合せであることが好ましく、なかでも、少なくともヒドロキシルアミンと第四級アンモニウム水酸化物との組合せがより好ましく、少なくともヒドロキシルアミンとTMAH及び/又はMEAとの組合せが特に好ましい。   In the present invention, it is preferable that the etching solution contains ammonia and two or more specific basic compounds. The combination of two or more kinds of specific basic compounds is preferably a combination of at least hydroxylamine and a basic organic compound and / or a basic inorganic compound, and in particular, at least hydroxylamine and quaternary ammonium hydroxide. The combination with a product is more preferable, and the combination of at least hydroxylamine and TMAH and / or MEA is particularly preferable.

特定塩基性化合物の含有量は、本実施形態のエッチング液の全質量に対して、1〜25質量%の範囲内で含有させることが好ましく、1〜15質量%含有させることがより好ましい。上記上限値以下及び下限値以上とすることで、高いエッチング速度を保持することができるため好ましい。なお、性能が飽和するため、その観点からも上記上限以下で対応すればよい。
また、アンモニアの質量(M)と特定塩基性化合物の質量(MSB)との含有比(M/MSB)が0.1〜10であることが好ましく、0.3〜5であることがより好ましい。上記上限値以下とすることでエッチング速度を保持することができるため好ましい。上記下限値以上とすることで高いエッチング速度を得ることができるため好ましい。なお、特定塩基性化合物は、1種を用いても、2種以上を組み合わせて用いてもよい。
上述のようにヒドロキシルアミン塩など、特定塩基性化合物はアニオンからなる塩を用いてもよいが、本発明においては、強酸由来のアニオンの塩を用いる場合等、系内のpHを塩基性化合物の添加等によりアルカリ性に保つことが好ましい。
The content of the specific basic compound is preferably contained within a range of 1 to 25% by mass, and more preferably 1 to 15% by mass with respect to the total mass of the etching solution of the present embodiment. It is preferable to set it to the upper limit value or less and the lower limit value or more because a high etching rate can be maintained. In addition, since performance is saturated, it is sufficient to cope with the above upper limit from the viewpoint.
It is preferable that the content ratio of the mass (M SB) of a specific basic compound with ammonia in the mass (M A) (M A / M SB) is 0.1 to 10, is 0.3 to 5 It is more preferable. Since the etching rate can be maintained by setting the upper limit value or less, it is preferable. Since it can obtain a high etching rate by setting it as the said lower limit or more, it is preferable. In addition, a specific basic compound may be used 1 type, or may be used in combination of 2 or more type.
As described above, a salt composed of an anion may be used as the specific basic compound such as a hydroxylamine salt. However, in the present invention, when using a salt of an anion derived from a strong acid, the pH in the system is adjusted to that of the basic compound. It is preferable to keep it alkaline by addition or the like.

(pH)
本発明のシリコンエッチング液はアルカリ性であり、pH11以上に調整されている。この調整は上記アルカリ化合物とヒドロキシルアミン化合物の添加量を調整することで行うことができる。ただし、本発明の効果を損なわない限りにおいて、他のpH調整剤を用いて上記範囲のpHとしてもよい。シリコンエッチング液のpHは、さらに9以上であることが好ましく、11以上であることがより好ましい。このpHが上記下限値以上であることで、十分なエッチング速度を得るとすることができる。上記pHに特に上限はないが、14以下であることが実際的である。
(PH)
The silicon etching solution of the present invention is alkaline and is adjusted to pH 11 or higher. This adjustment can be performed by adjusting the addition amounts of the alkali compound and the hydroxylamine compound. However, as long as the effects of the present invention are not impaired, other pH adjusting agents may be used to adjust the pH within the above range. The pH of the silicon etching solution is preferably 9 or more, more preferably 11 or more. When this pH is equal to or higher than the lower limit, a sufficient etching rate can be obtained. There is no particular upper limit to the pH, but it is practical that it is 14 or less.

(その他の成分)
・有機溶剤の添加
本発明のシリコンエッチング液においては、さらに水溶性有機溶剤を添加してもよい。これにより、ウエハの面内における均一なエッチング性を更に向上しうる点で有効である。水溶性有機溶剤は、アルコール類(例えば、エチレングリコール、グリセリン、1,3-プロパンジオール、1,3-ブタンジオール、1,4-ブタンジオール、プロピレングリコール、フルフリルアルコール、2−メチルー2,4-ペンタンジオール)、グリコール類(例えば、ジエチレングリコール、ジプロピレングリコール、ジプロピレングリコールメチルエーテル、プロピレングリコールモノプロピレングリコール)、ジメチルスルホキシド、エーテル類(例えば、エチレングリコールジメチルエーテル、ジエチレングリコールジメチルエーテル、トリエチレングリコールジメチルエーテル、テトラエチレングリコールジメチルエーテル、プロピレングリコールジメチルエーテル)が好ましい。添加量はエッチング液全量に対して0.1〜20質量%であることが好ましく、1〜15質量%であることがより好ましい。この量が上記下限値以上であることで、上記のエッチングの均一性の向上を効果的に実現することができる。一方、上記上限値以下であることで、多結晶シリコン膜またはアモルファスシリコン膜、その他金属膜に対しての濡れ性を確保するとすることができる。
(Other ingredients)
-Addition of organic solvent In the silicon etching solution of the present invention, a water-soluble organic solvent may be further added. This is effective in that the uniform etching property within the wafer surface can be further improved. Water-soluble organic solvents are alcohols (for example, ethylene glycol, glycerin, 1,3-propanediol, 1,3-butanediol, 1,4-butanediol, propylene glycol, furfuryl alcohol, 2-methyl-2,4 -Pentanediol), glycols (eg, diethylene glycol, dipropylene glycol, dipropylene glycol methyl ether, propylene glycol monopropylene glycol), dimethyl sulfoxide, ethers (eg, ethylene glycol dimethyl ether, diethylene glycol dimethyl ether, triethylene glycol dimethyl ether, tetra Ethylene glycol dimethyl ether and propylene glycol dimethyl ether) are preferred. The addition amount is preferably 0.1 to 20% by mass, and more preferably 1 to 15% by mass with respect to the total amount of the etching solution. When this amount is not less than the above lower limit, the above-described etching uniformity can be effectively improved. On the other hand, it is possible to ensure wettability with respect to a polycrystalline silicon film, an amorphous silicon film, or other metal film by being below the upper limit.

・界面活性剤の添加
本発明のシリコンエッチング液には、さらに界面活性剤を含有させてもよい。界面活性剤としては、ノニオン性、アニオン性、カチオン性界面活性剤、及び、両性界面活性剤を用いることができる。酸化防止液中の界面活性剤の含有量は、酸化防止液の全質量に対して、好ましくは0.0001〜5質量%であり、より好ましくは0.0001〜1質量%である。界面活性剤を酸化防止液に添加することでその粘度を調整し、エッチングの面内均一性の更なる向上を改良することができるため好ましい。このような界面活性剤は一般に商業的に入手可能である。これらの界面活性剤は、単独又は複数組み合わせて用いてもよい。
-Addition of Surfactant The silicon etching solution of the present invention may further contain a surfactant. As the surfactant, nonionic, anionic, cationic surfactants, and amphoteric surfactants can be used. The content of the surfactant in the antioxidant liquid is preferably 0.0001 to 5% by mass and more preferably 0.0001 to 1% by mass with respect to the total mass of the antioxidant liquid. It is preferable to add a surfactant to the antioxidant solution because the viscosity can be adjusted and further improvement in in-plane uniformity of etching can be improved. Such surfactants are generally commercially available. These surfactants may be used alone or in combination.

ノニオン性界面活性剤としては、例えば、ポリアルキレンオキサイドアルキルフェニルエーテル系界面活性剤、ポリアルキレンオキサイドアルキルエーテル系界面活性剤、ポリエチレンオキサイドとポリプロピレンオキサイドからなるブロックポリマー系界面活性剤、ポリオキシアルキレンジスチレン化フェニルエーテル系界面活性剤、ポリアルキレントリベンジルフェニルエーテル系界面活性剤、アセチレンポリアルキレンオキサイド系界面活性剤が挙げられる。
アニオン性界面活性剤としては、アルキル硫酸エステル、アルキルスルホン酸、アルキルベンゼンスルホン酸、アルキルナフタレンスルホン酸、アルキルジフェニルエーテルスルホン酸、ポリオキシエチレンアルキルエーテルカルボン酸、ポリオキシエチレンアルキルエーテル酢酸、ポリオキシエチレンアルキルエーテルプロピオン酸、およびそれらの塩が挙げられる。
カチオン性界面活性剤としては、第4級アンモニウム塩系界面活性剤、またはアルキルピリジウム系界面活性剤が挙げられる。
両性界面活性剤としては、ベタイン型界面活性剤、アミノ酸型界面活性剤、イミダゾリン型界面活性剤、アミンオキサイド型界面活性剤が挙げられる。
Nonionic surfactants include, for example, polyalkylene oxide alkylphenyl ether surfactants, polyalkylene oxide alkyl ether surfactants, block polymer surfactants composed of polyethylene oxide and polypropylene oxide, and polyoxyalkylene distyrene. Phenyl ether surfactants, polyalkylene tribenzylphenyl ether surfactants, and acetylene polyalkylene oxide surfactants.
Anionic surfactants include alkyl sulfates, alkyl sulfonic acids, alkyl benzene sulfonic acids, alkyl naphthalene sulfonic acids, alkyl diphenyl ether sulfonic acids, polyoxyethylene alkyl ether carboxylic acids, polyoxyethylene alkyl ether acetic acids, polyoxyethylene alkyl ethers. Examples include propionic acid and salts thereof.
Examples of the cationic surfactant include a quaternary ammonium salt surfactant and an alkyl pyridium surfactant.
Examples of amphoteric surfactants include betaine surfactants, amino acid surfactants, imidazoline surfactants, and amine oxide surfactants.

エッチング液中の界面活性剤の含有量は、エッチング液の全質量に対して、好ましくは0.0001〜5重量%であり、より好ましくは0.0001〜1質量%である。界面活性剤を洗浄組成物に添加することで洗浄組成物の粘度を調整し、洗浄対象物への濡れ性を改良することができるため好ましく、加えて基板や絶縁膜などに対する腐食性の両者がより優れるという点からも好ましい。このような界面活性剤は一般に商業的に入手可能である。これらの界面活性剤は、単独又は複数組み合わせて用いてもよい。   The content of the surfactant in the etching solution is preferably 0.0001 to 5% by weight, more preferably 0.0001 to 1% by weight, based on the total mass of the etching solution. It is preferable because the viscosity of the cleaning composition can be adjusted by adding a surfactant to the cleaning composition, and the wettability to the object to be cleaned can be improved. It is preferable also from the point of being more excellent. Such surfactants are generally commercially available. These surfactants may be used alone or in combination.

(水性媒体)
本実施形態のエッチング液は、水性媒体を媒体とする水系の液組成物であることが好ましい。水性媒体とは、水及び水に可溶な溶質を溶解した水溶液を言う。溶質としては、例えば、アルコールや無機化合物の塩が挙げられる。ただし、溶質を適用する場合でもその量は所望の効果が奏する範囲に抑えられていることが好ましい。また、上記水系の組成物とは、水性媒体が主たる媒体となっていることをいい、固形分以外の媒体の過半が水性媒体であることが好ましく、70質量%以上がより好ましく、90質量%以上であることが特に好ましい。
(Aqueous medium)
The etching solution of this embodiment is preferably an aqueous liquid composition using an aqueous medium as a medium. An aqueous medium refers to an aqueous solution in which water and a water-soluble solute are dissolved. Examples of the solute include alcohols and salts of inorganic compounds. However, even when the solute is applied, it is preferable that the amount thereof be suppressed within a range where a desired effect is exhibited. The aqueous composition means that the aqueous medium is the main medium. The majority of the medium other than the solid content is preferably an aqueous medium, more preferably 70% by mass or more, and 90% by mass. The above is particularly preferable.

なお、本明細書において、半導体基板とは、ウエハのみではなくそこに回路構造が施された基板構造体全体を含む意味で用いる。半導体基板部材とは、上記で定義される半導体基板を構成する部材を指し1つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、これに必要によりさらに加工を加えダイシングして取り出したチップ及びその加工製品を半導体素子という。   In this specification, the term “semiconductor substrate” is used to include not only a wafer but also the entire substrate structure having a circuit structure formed thereon. A semiconductor substrate member refers to the member which comprises the semiconductor substrate defined above, and may consist of one material or may consist of several materials. Note that a processed semiconductor substrate is sometimes referred to as a semiconductor substrate product, and a chip that is further processed and diced and taken out as necessary, and the processed product are referred to as a semiconductor element.

なお、半導体基板の上下は特に定めなくてもよいが、本明細書において、図示したものに基づいて言えば、ウエハ3の側を下部(底部)の方向とし、導電膜5の側を上部(天部)の方向とする。   Note that the upper and lower sides of the semiconductor substrate need not be particularly defined, but in this specification, based on what is illustrated, the side of the wafer 3 is a lower (bottom) direction and the conductive film 5 is an upper ( The direction of the top.

(キット)
本発明のエッチング液はA剤とB剤からなり、使用直前にA剤とB剤を混合するキットであってもよい。この場合、例えばA剤にはアンモニアが含まれ、B剤には水酸化テトラメチルアンモニウムなどの特定塩基性化合物が含まれる構成などが挙げられる。このように2つのキットに分けることは、製造コストの観点から好ましい。
また、このような実施形態では、枚葉式処理装置の薬液循環中に片方の剤のみを追添してもよい。このようにすることで高いエッチング速度は更に長く発現する。
(kit)
The etching solution of the present invention comprises an agent A and an agent B, and may be a kit in which the agent A and the agent B are mixed immediately before use. In this case, for example, the agent A includes ammonia, and the agent B includes a specific basic compound such as tetramethylammonium hydroxide. Dividing into two kits in this way is preferable from the viewpoint of manufacturing cost.
In such an embodiment, only one agent may be added during the chemical solution circulation of the single wafer processing apparatus. By doing in this way, a high etching rate is expressed longer.

[エッチング条件]
本実施形態においてエッチングを行う条件は特に限定されないが、スプレー式もしくはウエハスピン式(枚葉式)のエッチングであってもバッチ式(浸漬式)のエッチングであってもよい。スプレー式(ウエハスピン式)のエッチングにおいては、半導体基板を所定の方向に搬送もしくは回転させ、その空間にエッチング液を噴射して前記半導体基板に前記エッチング液を接触させる。他方、バッチ式のエッチングにおいては、エッチング液からなる液浴に半導体基板を浸漬させ、前記液浴内で半導体基板とエッチング液とを接触させる。これらのエッチング方式は素子の構造や材料等により適宜使い分けられればよい。
[Etching conditions]
In this embodiment, the etching conditions are not particularly limited, but may be spray type, wafer spin type (single wafer type) etching, or batch type (immersion type) etching. In spray-type (wafer spin-type) etching, a semiconductor substrate is conveyed or rotated in a predetermined direction, and an etching solution is sprayed into the space to bring the etching solution into contact with the semiconductor substrate. On the other hand, in batch-type etching, a semiconductor substrate is immersed in a liquid bath made of an etching solution, and the semiconductor substrate and the etching solution are brought into contact in the liquid bath. These etching methods may be properly used depending on the structure and material of the element.

エッチングを行う環境温度は、ウエハスピン式の場合、噴射空間を15〜100℃とすることが好ましく、20〜80℃とすることがより好ましい。エッチング液の方は20〜100℃とすることが好ましく、30〜95℃とすることがより好ましく、50〜90℃とすることが特に好ましい。上記下限値以上とすることにより、金属層に対する十分なエッチング速度を確保することができ好ましい。上記上限値以下とすることにより、エッチングの選択性を確保することができ好ましい。エッチング液の供給速度は特に限定されないが、0.05〜2L/minとすることが好ましく、0.1〜1L/minとすることがより好ましい。上記下限値以上とすることにより、エッチングの面内の均一性を確保することができ好ましい。上記上限値以下とすることにより、連続処理時に安定した選択性を確保でき好ましい。半導体基板を回転させるときには、その大きさ等にもよるが、上記と同様の観点から、0〜500rpmで回転させることが好ましく、10〜400rpmで回転させることが好ましい。   In the case of the wafer spin method, the environmental temperature for etching is preferably 15 to 100 ° C., more preferably 20 to 80 ° C. The etching solution is preferably 20 to 100 ° C, more preferably 30 to 95 ° C, and particularly preferably 50 to 90 ° C. By setting it to the above lower limit value or more, a sufficient etching rate for the metal layer can be secured, which is preferable. By making it not more than the above upper limit value, etching selectivity can be secured, which is preferable. The supply rate of the etching solution is not particularly limited, but is preferably 0.05 to 2 L / min, and more preferably 0.1 to 1 L / min. By setting it to the above lower limit value or more, uniformity in the etching plane can be secured, which is preferable. By setting it to the upper limit value or less, it is preferable because stable selectivity can be secured during continuous processing. When the semiconductor substrate is rotated, depending on its size and the like, it is preferably rotated at 0 to 500 rpm, more preferably 10 to 400 rpm, from the same viewpoint as described above.

バッチ式の場合、液浴を15〜90℃とすることが好ましく、20〜80℃とすることがより好ましい。上記下限値以上とすることにより、エッチング速度を確保することができ好ましい。上記上限値以下とすることにより、エッチングの選択性を確保することができ好ましい。半導体基板の浸漬時間は特に限定されないが、0.5〜30分とすることが好ましい、1〜10分とすることがより好ましい。上記下限値以上とすることにより、エッチングの面内の均一性を確保することができ好ましい。上記上限値以下とすることにより、連続処理時に安定した選択性を確保でき好ましい。   In the case of the batch type, the liquid bath is preferably 15 to 90 ° C, more preferably 20 to 80 ° C. By setting it to the lower limit value or more, the etching rate can be secured, which is preferable. By making it not more than the above upper limit value, etching selectivity can be secured, which is preferable. The immersion time of the semiconductor substrate is not particularly limited, but is preferably 0.5 to 30 minutes, more preferably 1 to 10 minutes. By setting it to the above lower limit value or more, uniformity in the etching plane can be secured, which is preferable. By setting it to the upper limit value or less, it is preferable because stable selectivity can be secured during continuous processing.

本発明においては、枚葉式処理装置でエッチングすることが好ましく、そこではエッチングが1枚ずつ行われ、循環しているエッチング液が順次吐出されて使用される。本発明ではエッチング液の寿命が長く、循環している間にエッチング性能が落ちることが少ないことから、枚葉式が好適である。処理温度は上記条件が好ましい。また、処理回転数は上記条件が好ましい。処理はスピン洗浄でもパドル洗浄でもどちらでもよい。リンスは水、IPA(イソプロピルアルコール)、パーフルオロエーテルなどが挙げられ、適切なプロセスを選択できる。   In the present invention, it is preferable to perform etching with a single wafer processing apparatus, where etching is performed one by one, and the circulating etching solution is sequentially discharged and used. In the present invention, the single-wafer type is preferable because the etching solution has a long life and the etching performance is less likely to decrease during circulation. The above conditions are preferable for the treatment temperature. Further, the processing rotation speed is preferably the above condition. The treatment may be either spin cleaning or paddle cleaning. The rinsing includes water, IPA (isopropyl alcohol), perfluoroether, and the like, and an appropriate process can be selected.

(被加工物)
本実施形態のエッチング液を適用することによりエッチングされる材料はどのようなものでもよいが、一般的なキャパシタの製造に用いられる基板材料として多結晶シリコン又はアモルファスシリコンが挙げられる。一方、キャパシタ構造の中核をなす電極材料は窒化チタン(TiN)が挙げられる。すなわち、本実施形態のエッチング液は、上記基板材料のエッチングレート(ERs)と電極材料のエッチングレート(ERe)との比率(ERs/ERe)が大きいことが好ましい。具体的な比率の値は材料の種類や構造にもよるので特に限定されないが、ERs/EReが100以上であることが好ましく、200以上 であることが好ましい。なお、本明細書においては、半導体基板をエッチングするようエッチング液を用いることを「適用」と称するが、その実施態様は特に限定されない。例えば、バッチ式のもので浸漬してエッチングしても、枚葉式のもので吐出によりエッチングしてもよい。
(Workpiece)
Any material can be etched by applying the etching solution of the present embodiment, but examples of a substrate material used for manufacturing a general capacitor include polycrystalline silicon and amorphous silicon. On the other hand, the electrode material forming the core of the capacitor structure is titanium nitride (TiN). That is, the etching solution of the present embodiment preferably has a large ratio (ERs / ERe) between the etching rate (ERs) of the substrate material and the etching rate (ERe) of the electrode material. The specific ratio value is not particularly limited because it depends on the type and structure of the material, but ERs / ERe is preferably 100 or more, more preferably 200 or more. In this specification, using an etchant to etch a semiconductor substrate is referred to as “application”, but the embodiment is not particularly limited. For example, the etching may be performed by being immersed in a batch type, or may be performed by discharging a single wafer type.

加工されるキャパシタ構造の形状や寸法は特に限定されないが、上述したようなシリンダ構造を有するものとしていうと、そのシリンダ孔のアスペクト比が5以上である場合に特に本実施形態のエッチング液の高い効果が活かされ好ましい。同様の観点でアスペクト比が10以上であることが好ましく、20以上であることがより好ましい。上限は特にないが、アスペクト比1000以下であることが実際的である。シリンダ孔の開口径dは特に限定されないが、本実施形態において効果が発揮され、近時のキャパシタ構造の微細化を考慮すると、20〜80nmであるものが好ましい。なお、本明細書においてトレンチないしその構造とは、特定の断面において凹状の形態を呈する構造であれば特に限定されず、溝状の形状のみならず、孔状の形状、逆に針状の構造部多数突出したその周囲などであってもよい。図3を例に言うと、凹状部Kdが針状の構造部多数突出したその周囲からなるトレンチ構造にあたり、シリンダ孔Kcが孔状のトレンチ構造にあたる。アスペクト比は、シリンダ孔Kcについては、その凹状部の深さhを幅dで除した値である。針状の構造部多数突出したその周囲をなす凹状部Kdのアスペクト比は、例えば、凹状部の深さhを幅dで除した値である。 The shape and dimensions of the capacitor structure to be processed are not particularly limited. However, if the cylinder structure as described above is used, the etching liquid of this embodiment is particularly high when the aspect ratio of the cylinder hole is 5 or more. The effect is utilized and preferable. From the same viewpoint, the aspect ratio is preferably 10 or more, and more preferably 20 or more. Although there is no upper limit, it is practical that the aspect ratio is 1000 or less. But not limited opening diameter d c in particular of the cylinder bore, the effect is exhibited in the present embodiment, in consideration of the miniaturization of the recent capacitor structure, it is preferable in 20 to 80 nm. In the present specification, the trench or its structure is not particularly limited as long as it has a concave shape in a specific cross section, and not only a groove shape but also a hole shape, and conversely a needle shape structure. The circumference | surroundings etc. which many parts protruded may be sufficient. Taking FIG. 3 as an example, the cylinder hole Kc corresponds to the hole-shaped trench structure, in which the concave portion Kd corresponds to a trench structure including a large number of needle-shaped structure portions protruding therefrom. Aspect ratio, the cylinder bore Kc is a value obtained by dividing the depth h 2 of the width d c of the concave portion. The aspect ratio of the concave portion Kd forming the periphery of the needle-like structures many projects, for example, a value obtained by dividing the depth h 1 of the concave portion in the width d d.

上記の観点から、本願発明のエッチング液により、TiN、Ti、又はWからなる電極膜を少なくとも前記凹凸構造の壁面に残しつつ、前記多結晶シリコン膜またはアモルファスシリコン膜についてエッチングを行うことが好ましい。また、前記多結晶シリコン膜またはアモルファスシリコン膜を有する実質的に平らな面をもつ半導体基板を準備し、該半導体基板の表面に前記エッチング液を適用し、前記多結晶シリコン膜またはアモルファスシリコン膜を除去して、その除去された部分を凹部とし、基板内に残された凸部をキャパシタとする加工を施すことが好ましい。このとき、前記凹部の壁面には、TiN膜が残存していることがより好ましい。   From the above viewpoint, it is preferable to etch the polycrystalline silicon film or the amorphous silicon film while leaving at least the electrode film made of TiN, Ti, or W on the wall surface of the concavo-convex structure with the etching solution of the present invention. Also, a semiconductor substrate having a substantially flat surface having the polycrystalline silicon film or the amorphous silicon film is prepared, and the etching solution is applied to a surface of the semiconductor substrate, and the polycrystalline silicon film or the amorphous silicon film is formed. It is preferable to perform a process of removing the removed portion as a concave portion and the convex portion remaining in the substrate as a capacitor. At this time, it is more preferable that the TiN film remains on the wall surface of the recess.

本発明において好ましい半導体基板製品の製造方法に係る工程要件を以下に記載しておく。
(1)多結晶シリコン膜又はアモルファスシリコン膜からなるシリコン膜を有する半導体基板を準備する工程、及び前記半導体基板に特定のエッチング液を適用し、前記シリコン膜の少なくとも一部をエッチングする工程を有する。
(2)前記半導体基板を準備する工程において、前記シリコン膜を含む多層膜構造を形成し、かつ前記半導体基板に凹凸を形成しておき、その後、
前記凹凸表面の少なくとも上面と凹部壁面とに導電膜を形成する工程と、
前記導電膜上に埋設膜を付与して前記凹部を該埋設膜で充填する工程と、
前記上面に付与された導電膜部分および前記埋設膜の一部を除去して、前記半導体基板のシリコン膜を露出させる工程とを有し、次いで、
前記シリコン膜のエッチング工程において、前記半導体基板に前記エッチング液を付与して、前記凹部壁面の導電膜は残しつつ、前記露出したシリコン膜と前記埋設膜とを除去する。
(3)半導体基板として実質的に平らな面をもつものを準備し、該半導体基板の表面に前記エッチング液を適用し、前記シリコン膜と前記埋設膜とを除去して、その除去された部分を凹部とし、基板内に残された前記導電膜を含む凸部をキャパシタの電極とする。
The process requirements relating to the preferred method for manufacturing a semiconductor substrate product in the present invention are described below.
(1) preparing a semiconductor substrate having a silicon film made of a polycrystalline silicon film or an amorphous silicon film, and applying a specific etching solution to the semiconductor substrate to etch at least a part of the silicon film. .
(2) In the step of preparing the semiconductor substrate, a multilayer film structure including the silicon film is formed, and irregularities are formed on the semiconductor substrate,
Forming a conductive film on at least the upper surface of the irregular surface and the wall surface of the recess;
Providing a buried film on the conductive film and filling the recess with the buried film;
Removing the conductive film portion applied to the upper surface and a part of the embedded film to expose the silicon film of the semiconductor substrate, and
In the silicon film etching step, the etching solution is applied to the semiconductor substrate to remove the exposed silicon film and the embedded film while leaving the conductive film on the wall surface of the recess.
(3) A semiconductor substrate having a substantially flat surface is prepared, the etching solution is applied to the surface of the semiconductor substrate, the silicon film and the embedded film are removed, and the removed portion Is a concave portion, and the convex portion including the conductive film left in the substrate is a capacitor electrode.

上記本発明の好ましいエッチング方法によれば、その前に実施されたドライエッチングやアッシングの残渣を効果的に除去することができ好ましい。これにより、シリコンのウエットエッチングと残渣の洗浄とを一度に行うことができ、製造効率の大幅な改善に資するものである。
半導体素子の製造プロセスにおいては、レジストパターン等をマスクとして用いたプラズマエッチングにより半導体基板上の金属層等をエッチングする工程がある。具体的には、金属層、半導体層、絶縁層などをエッチングし、金属層や半導体層をパターニングしたり、絶縁層にビアホールや配線溝等の開口部を形成したりすることが行われる。上記プラズマエッチングにおいては、マスクとして用いたレジストや、エッチングされる金属層、半導体層、絶縁層に由来する残渣が半導体基板上に生じる。本発明においては、このようにプラズマエッチングにより生じた残渣を「プラズマエッチング残渣」と称する。
また、マスクとして用いたレジストパターンは、エッチング後に除去される。レジストパターンの除去には、上述のように、ストリッパー溶液を使用する湿式の方法、又は例えばプラズマ、オゾンなどを用いたアッシングによる乾式の方法が用いられる。上記アッシングにおいては、プラズマエッチングにより生じたプラズマエッチング残渣が変質した残渣や、除去されるレジストに由来する残渣が半導体基板上に生じる。本発明においては、このようにアッシングにより生じた残渣を「アッシング残渣」と称する。また、プラズマエッチング残渣及びアッシング残渣等の処理を介して半導体基板上に生じた洗浄除去されるべきものの総称として、単に「残渣」ということがある。
このようなエッチング後の残渣(Post Etch Residue)であるプラズマエッチング残渣やアッシング残渣は、洗浄組成物を用いて洗浄除去されることが好ましい。本実施形態のエッチング液は、プラズマエッチング残渣及び/又はアッシング残渣を除去するための洗浄液としても適用することができる。なかでも、プラズマエッチングに引き続いて行われるプラズマアッシング後において、プラズマエッチング残渣及びアッシング残渣を除去するために使用することが好ましい。
According to the preferable etching method of the present invention, residues of dry etching and ashing performed before that can be effectively removed. Thereby, wet etching of silicon and cleaning of residues can be performed at a time, which contributes to a significant improvement in manufacturing efficiency.
In the manufacturing process of a semiconductor element, there is a step of etching a metal layer or the like on a semiconductor substrate by plasma etching using a resist pattern or the like as a mask. Specifically, a metal layer, a semiconductor layer, an insulating layer, or the like is etched to pattern the metal layer or the semiconductor layer, or an opening such as a via hole or a wiring groove is formed in the insulating layer. In the plasma etching, a residue derived from a resist used as a mask, a metal layer to be etched, a semiconductor layer, and an insulating layer is generated on the semiconductor substrate. In the present invention, such a residue generated by plasma etching is referred to as “plasma etching residue”.
Further, the resist pattern used as a mask is removed after etching. For removing the resist pattern, as described above, a wet method using a stripper solution or a dry method by ashing using, for example, plasma or ozone is used. In the ashing, a residue obtained by altering a plasma etching residue generated by plasma etching or a residue derived from a resist to be removed is generated on the semiconductor substrate. In the present invention, the residue generated by ashing in this way is referred to as “ashing residue”. Further, a generic term for what should be cleaned and removed on a semiconductor substrate through processing such as plasma etching residue and ashing residue may be simply referred to as “residue”.
It is preferable that the plasma etching residue and the ashing residue, which are the residues after etching (Post Etch Residue), are removed by cleaning using a cleaning composition. The etching solution of this embodiment can also be applied as a cleaning solution for removing plasma etching residues and / or ashing residues. Especially, it is preferable to use it for removing a plasma etching residue and an ashing residue after plasma ashing performed following plasma etching.

<実施例1、比較例1>
以下の表1に示す成分及び下記処方に示した組成(質量%)で含有させてエッチング液を調液した。
<Example 1, comparative example 1>
An etching solution was prepared by containing the components shown in Table 1 below and the composition (mass%) shown in the following formulation.

<エッチング試験>
試験ウエハ:キャパシタ高さ(図3のhに相当)が6000Åのアモルファスシリコンクラウン型DRAM構造を形成するためのテストパターンウエハを準備した。これに対して、枚葉式装置(SPS-Europe B.V.社製、POLOS(商品名)))にて下記の条件でエッチングを行い、エッチング開始0分と60分経過後のエッチング速度を対比して評価した。この装置ではエッチング液が装置内で循環されており、液温が上記の時間下記の温度に保持されたことを意味する。
・薬液温度:80℃
・タンク容量:40L
・吐出量:1L/min.
・ウエハ回転数500rpm
<Etching test>
Test wafer: a capacitor height (corresponding to h 1 in FIG. 3) was prepared a test pattern wafer for forming an amorphous silicon crown DRAM structure 6000 Å. On the other hand, etching is performed under the following conditions with a single wafer type apparatus (manufactured by SPS-Europe BV, POLOS (trade name)), and the etching rate is compared between 0 minutes and 60 minutes after the start of etching. evaluated. In this apparatus, the etching liquid is circulated in the apparatus, which means that the liquid temperature is maintained at the following temperature for the above time.
・ Chemical solution temperature: 80 ℃
・ Tank capacity: 40L
・ Discharge rate: 1 L / min.
・ Wafer rotation speed: 500rpm

Figure 0005731295
Figure 0005731295

c17:特開2006−351813号公報 実施例1に相当
c18:特許第3,994,992号明細書 実施例1に相当
TMAH:Tetramethylammonium hydroxide(テトラメチルアンモニウムヒドロキシド)
HA:Hydroxylamine(ヒドロキシルアミン)
MEA:Monoethanolamine(モノエタノールアミン)
初期: 処理開示時のシリコンエッチング速度(Å/min.)
経時: 60分経過後のシリコンエッチング速度(Å/min.)
c17: Japanese Patent Laid-Open No. 2006-351813 equivalent to Example 1 c18: Japanese Patent No. 3,994,992 equivalent to Example 1
TMAH: Tetramethylammonium hydroxide
HA: Hydroxylamine
MEA: Monoethanolamine
Initial: Silicon etching rate (Å / min.) When processing is disclosed
Time: Silicon etching rate after 60 minutes (Å / min.)

上表に示したとおり、本発明のシリコンエッチング液によれば、アモルファスシリコンに対応して、十分なエッチング速度を実現し、しかも60分経過後もエッチング速度の低下が非常に少ないことが分かる。さらに、本発明のシリコンエッチング液は、素子の電極材料であるTiN,SiN、SiO等の各膜へのダメージが非常に小さいことを確認した。
なお、比較例1の試験No.c11では速度低下が著しく大きく、c12〜c16は速度低下はないもののエッチング速度が十分でないという結果であった。
また、シリコンの残渣も評価したところ、各実施例は比較例に比べて残渣が少ない結果となった。
As shown in the above table, according to the silicon etching solution of the present invention, it can be seen that a sufficient etching rate is realized corresponding to amorphous silicon, and the decrease in the etching rate is very small even after 60 minutes. Furthermore, it was confirmed that the silicon etching solution of the present invention caused very little damage to each film such as TiN, SiN, and SiO 2 which are electrode materials of the device.
The test No. 1 of Comparative Example 1 was used. In c11, the speed reduction was remarkably large, and in c12 to c16, the etching speed was not sufficient although there was no speed reduction.
Moreover, when the residue of silicon | silicone was also evaluated, each Example resulted in few residues compared with the comparative example.

<実施例2>
ウエハを多結晶シリコンを用いたテストパターンウエハに変えて実施例1と同様の評価を行ったところ、本発明のシリコンエッチング液ではいずれも十分なエッチング速度を実現し、しかも60分経過後のエッチング速度の低下が非常に少なかった。
<Example 2>
When the wafer was changed to a test pattern wafer using polycrystalline silicon and the same evaluation as in Example 1 was performed, all of the silicon etching solutions of the present invention achieved a sufficient etching rate, and etching after 60 minutes had elapsed. There was very little reduction in speed.

<実施例
下記のA剤とB剤からなるエッチング液を調製し、使用直前にA剤とB剤を混合して実施例1と同様の評価を行ったところ、十分なエッチング速度を実現し、しかも60分経過後のエッチング速度の低下が非常に少なかった。
(A剤)
アンモニア 15質量%
水 残部
(B剤)
水酸化テトラメチルアンモニウム 10質量%
水 残部
<Example 3 >
An etching solution consisting of the following agent A and agent B was prepared, and the agent A and agent B were mixed immediately before use and evaluated in the same manner as in Example 1. As a result, a sufficient etching rate was achieved and 60 minutes. The decrease in the etching rate after the lapse was very small.
(A agent)
Ammonia 15% by mass
Water balance (B agent)
Tetramethylammonium hydroxide 10% by mass
Water balance

1 第1の絶縁膜
2 第2の絶縁膜
3 シリコンウエハ
4 フォトレジスト
5 導電膜
6 埋設膜
7 保護部
9 容量絶縁膜
10 キャパシタ構造
50 下部電極(シリンダ壁)
DESCRIPTION OF SYMBOLS 1 1st insulating film 2 2nd insulating film 3 Silicon wafer 4 Photoresist 5 Conductive film 6 Buried film 7 Protection part 9 Capacitance insulating film 10 Capacitor structure 50 Lower electrode (cylinder wall)

Claims (11)

窒化チタンで構成されたシリンダまたはトレンチ構造の下部電極とこれを被覆する容量絶縁膜と上部電極とを有するキャパシタ構造を形成する方法であって、前記下部電極を形成するに当たり、
アンモニアと、ヒドロキシルアミン化合物、塩基性有機化合物、及び金属含有塩基性化合物からなる群から選ばれる少なくとも1つの特定塩基性化合物とを下記条件(a)〜(c)で組み合わせて含むシリコンエッチング液を、枚葉式処理装置により、50℃〜90℃の液温で、多結晶シリコン膜またはアモルファスシリコン膜と窒化チタン(TiN)の膜とに適用して、該多結晶シリコン膜またはアモルファスシリコン膜の少なくとも一部を窒化チタンの膜に対して下記選択比で選択的に除去することにより、
キャパシタとなる凹凸形状を形成するキャパシタ構造の形成方法。
条件(a):前記アンモニアの質量(M)と特定塩基性化合物の質量(MSB)との含有比(M/MSB)が0.1〜10である
条件(b):前記アンモニアの濃度が5〜25質量%である
条件(c):前記特定塩基性化合物の濃度が1〜25質量%である
選択比:窒化チタンのエッチングレート(ERe)と前記多結晶シリコン膜またはアモルファスシリコン膜のエッチングレート(ERs)の比率(ERs/ERe)が100以上である
A method of forming a capacitor structure having a lower electrode of a cylinder or trench structure made of titanium nitride, a capacitive insulating film covering the lower electrode, and an upper electrode. In forming the lower electrode,
A silicon etching solution containing ammonia and at least one specific basic compound selected from the group consisting of a hydroxylamine compound, a basic organic compound, and a metal-containing basic compound under the following conditions (a) to (c): The single wafer processing apparatus is applied to a polycrystalline silicon film or an amorphous silicon film and a titanium nitride (TiN) film at a liquid temperature of 50 ° C. to 90 ° C., and the polycrystalline silicon film or the amorphous silicon film. By selectively removing at least a portion of the titanium nitride film with the following selection ratio,
A method of forming a capacitor structure that forms an uneven shape to be a capacitor.
Condition (a): Condition (b) in which the content ratio (M A / M SB ) of the mass (M A ) of the ammonia and the mass (M SB ) of the specific basic compound is 0.1 to 10 (C): the concentration of the specific basic compound is 1-25% by mass The selectivity: the etching rate (ERe) of titanium nitride and the polycrystalline silicon film or amorphous silicon The ratio (ERs / ERe) of the etching rate (ERs) of the film is 100 or more
前記特定塩基性化合物が水酸化テトラメチルアンモニウム、水酸化カリウム、ヒドロキシルアミン化合物及びアルカノールアミンからなる群から選ばれる少なくとも1種である請求項1に記載の形成方法。   The formation method according to claim 1, wherein the specific basic compound is at least one selected from the group consisting of tetramethylammonium hydroxide, potassium hydroxide, a hydroxylamine compound, and an alkanolamine. 前記エッチング液がアンモニアを含むA剤と特定塩基性化合物を含むB剤とからなり、使用時にA剤とB剤とを混合する請求項1または2に記載の形成方法。   The forming method according to claim 1 or 2, wherein the etching solution comprises an A agent containing ammonia and a B agent containing a specific basic compound, and the A agent and the B agent are mixed at the time of use. 前記シリコンエッチング液により該多結晶シリコン膜またはアモルファスシリコン膜の少なくとも一部を除去して、アスペクト比(深さ/開口幅)10以上のシリンダまたはトレンチ構造を形成する請求項1〜3のいずれか1項に記載の形成方法。   The cylinder or trench structure having an aspect ratio (depth / opening width) of 10 or more is formed by removing at least a part of the polycrystalline silicon film or the amorphous silicon film with the silicon etchant. 2. The forming method according to item 1. 窒化チタンからなる電極膜をこれが凹凸構造をなすように残しつつ、前記多結晶シリコン膜またはアモルファスシリコン膜についてエッチングを行うことを特徴とする請求項1〜4のいずれか1項に記載の形成方法。   5. The method according to claim 1, wherein the polycrystalline silicon film or the amorphous silicon film is etched while leaving an electrode film made of titanium nitride so as to form an uneven structure. 6. . 前記多結晶シリコン膜またはアモルファスシリコン膜を除去して、その除去された部分を凹部とし、基板内に残された窒化チタンで構成された凸部をキャパシタの下部電極とする請求項1〜5のいずれか1項に記載の形成方法。   6. The polycrystalline silicon film or the amorphous silicon film is removed, the removed portion is used as a concave portion, and the convex portion made of titanium nitride left in the substrate is used as a lower electrode of the capacitor. The forming method according to any one of the above. 多結晶シリコン膜またはアモルファスシリコン膜の少なくとも一部を窒化チタンの膜に対して下記選択比で除去する工程を介して、下記キャパシタ構造を形成するためのエッチング液であって、アンモニアと、ヒドロキシルアミン化合物、塩基性有機化合物、及び金属含有塩基性化合物からなる群から選ばれる少なくとも1つの特定塩基性化合物とを下記条件(a)〜(c)で組み合わせて含むことを特徴とするシリコンエッチング液。
キャパシタ構造:窒化チタンで構成されたシリンダまたはトレンチ構造の下部電極とこれを被覆する容量絶縁膜と上部電極とを配した構造
条件(a):前記アンモニアの質量(M)と特定塩基性化合物の質量(MSB)との含有比(M/MSB)が0.1〜10である
条件(b):前記アンモニアの濃度が5〜25質量%である
条件(c):前記特定塩基性化合物の濃度が1〜25質量%である
選択比:窒化チタンのエッチングレート(ERe)と前記多結晶シリコン膜またはアモルファスシリコン膜のエッチングレート(ERs)の比率(ERs/ERe)が100以上である
An etching solution for forming the following capacitor structure through a step of removing at least a part of the polycrystalline silicon film or the amorphous silicon film with respect to the titanium nitride film at the following selection ratio: ammonia and hydroxylamine A silicon etching solution comprising at least one specific basic compound selected from the group consisting of a compound, a basic organic compound, and a metal-containing basic compound in combination under the following conditions (a) to (c).
Capacitor structure: Structural condition in which a lower electrode of a cylinder or trench structure made of titanium nitride, a capacitive insulating film covering the lower electrode, and an upper electrode are arranged (a): mass of the ammonia (M A ) and a specific basic compound Condition (b) where the content ratio (M A / M SB ) to the mass (M SB ) is 0.1 to 10: Condition (c) where the ammonia concentration is 5 to 25% by mass: the specific base Ratio of the active compound is 1 to 25% by mass: the ratio (ERs / ERe) of the etching rate (ERs) of the titanium nitride and the etching rate (ERs) of the polycrystalline silicon film or amorphous silicon film is 100 or more is there
前記特定塩基性化合物が、金属含有塩基性化合物、及びアルカノールアミンからなる群から選ばれることを特徴とする請求項7に記載のエッチング液。 The etching solution according to claim 7, wherein the specific basic compound is selected from the group consisting of a metal-containing basic compound and an alkanolamine. 枚葉式処理装置で用いる請求項7又は8に記載のエッチング液。 The etching solution according to claim 7 or 8 , which is used in a single wafer processing apparatus. アンモニアを含有するA剤と特定塩基性化合物を含有するB剤とからなり、使用時に両剤を混合して使用するキットとしたことを特徴とする請求項7〜のいずれか1項に記載のエッチング液。 The kit according to any one of claims 7 to 9 , wherein the kit comprises an agent A containing ammonia and an agent B containing a specific basic compound, and is used by mixing both agents at the time of use. Etching solution. 前記多結晶シリコン膜またはアモルファスシリコン膜の除去を窒化チタン(TiN)に対して選択的に行う請求項7〜10のいずれか1項に記載のエッチング液。 The etching solution according to any one of claims 7-10 for selectively effect removal of the polycrystalline silicon film or amorphous silicon film with respect to titanium nitride (TiN).
JP2011141618A 2011-06-27 2011-06-27 Capacitor structure forming method and silicon etching solution used therefor Expired - Fee Related JP5731295B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011141618A JP5731295B2 (en) 2011-06-27 2011-06-27 Capacitor structure forming method and silicon etching solution used therefor
KR1020120057320A KR102003235B1 (en) 2011-06-27 2012-05-30 Method of forming capacitor structure and silicon etching liquid used in the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141618A JP5731295B2 (en) 2011-06-27 2011-06-27 Capacitor structure forming method and silicon etching solution used therefor

Publications (2)

Publication Number Publication Date
JP2013008900A JP2013008900A (en) 2013-01-10
JP5731295B2 true JP5731295B2 (en) 2015-06-10

Family

ID=47675984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141618A Expired - Fee Related JP5731295B2 (en) 2011-06-27 2011-06-27 Capacitor structure forming method and silicon etching solution used therefor

Country Status (2)

Country Link
JP (1) JP5731295B2 (en)
KR (1) KR102003235B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468776B1 (en) * 2015-09-21 2022-11-22 삼성전자주식회사 Composition for wet Etching of polysilicon and method for manufacturing semiconductor device using the same
KR102532413B1 (en) 2016-07-21 2023-05-15 동우 화인켐 주식회사 Eching composition for etching a polysilicon and method for manufacturing a semiconductor device
KR102668708B1 (en) 2016-09-05 2024-05-23 동우 화인켐 주식회사 Etching composition for etching a polysilicon and method for manufacturing a semiconductor device
JP7490834B2 (en) * 2022-01-31 2024-05-27 花王株式会社 How to remove the resin mask
EP4540338A1 (en) * 2022-06-16 2025-04-23 Entegris, Inc. Method for etching polysilicon
JP2024031333A (en) * 2022-08-26 2024-03-07 株式会社Screenホールディングス Substrate processing method and substrate processing apparatus
CN115960609B (en) * 2022-12-30 2023-10-24 浙江奥首材料科技有限公司 Etching solution for etching oxide layer on surface of wafer with high selectivity, preparation method and application thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001107081A (en) * 1999-10-06 2001-04-17 Mitsubishi Electric Corp Cleaning agent for semiconductor device and method for manufacturing semiconductor device
JP2002217163A (en) * 2001-01-16 2002-08-02 Mitsui Chemical Analysis & Consulting Service Inc Dissolving method of silicon layer formed on silicon wafer
DE10109218A1 (en) * 2001-02-26 2002-06-27 Infineon Technologies Ag Production of a storage capacitor used in DRAM cells comprises forming a lower capacitor electrode on a silicon base material in a self-adjusting manner so that exposed silicon
JP2006351813A (en) * 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc Anisotropic etching agent composition and etching method used for silicon microfabrication
JP5109261B2 (en) * 2006-02-10 2012-12-26 三菱瓦斯化学株式会社 Silicon anisotropic etchant composition for silicon microfabrication
JP2007335745A (en) * 2006-06-16 2007-12-27 Matsushita Electric Ind Co Ltd Dielectric memory device and manufacturing method thereof
JP2009099767A (en) * 2007-10-17 2009-05-07 Toshiba Corp Semiconductor memory device and manufacturing method thereof
JP5025508B2 (en) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 Method for removing polysilicon film and storage medium
JP2009259949A (en) * 2008-04-15 2009-11-05 Elpida Memory Inc Method of manufacturing semiconductor device
JP2010199136A (en) 2009-02-23 2010-09-09 Elpida Memory Inc Manufacturing method of capacitor

Also Published As

Publication number Publication date
KR102003235B1 (en) 2019-07-24
JP2013008900A (en) 2013-01-10
KR20130007419A (en) 2013-01-18

Similar Documents

Publication Publication Date Title
JP5869368B2 (en) Capacitor structure forming method and silicon etching solution used therefor
KR101941910B1 (en) Method of etching silicon, silicon etchant used in the same, and kit thereof
JP5731295B2 (en) Capacitor structure forming method and silicon etching solution used therefor
TWI536443B (en) Etching method, etching liquid therefor, and method of manufacturing semiconductor substrate product using the same
JP5873270B2 (en) Etching method, silicon etchant used therefor, and method for manufacturing semiconductor substrate product
TWI635162B (en) Processing liquid of semiconductor substrate, processing method, and method of manufacturing semiconductor substrate using the same
KR102283723B1 (en) Cleaning formulation for removing residues on surfaces
JP5657318B2 (en) Semiconductor substrate cleaning agent, cleaning method using the same, and semiconductor device manufacturing method
TW201523170A (en) Stripping solution of modified resist, peeling method of modified resist using the same, and method for producing semiconductor substrate product
JP5519728B2 (en) Etching method, etching solution used therefor, and method for manufacturing semiconductor device using the same
JP3389166B2 (en) Stripping composition for resist
US20030078174A1 (en) Resist and etching by-product removing composition and resist removing method using the same
JP2012227291A (en) Cleaning composition, and cleaning method and semiconductor element manufacturing method using the same
JP2012033774A (en) Cleaning composition, cleaning method using the same, and manufacturing method of semiconductor device
CN103109356A (en) Silicon etching fluid and method for producing transistor using same
JP5839858B2 (en) Etching method, semiconductor substrate product manufacturing method, and silicon etching solution used in these
JP2004359937A (en) Cleaning solution containing corrosion inhibitor used in semiconductor process
JP6144468B2 (en) Resist stripping method and semiconductor substrate product manufacturing method
JP2013153074A (en) Method for forming capacitor
JP4610469B2 (en) Cleaning remover
JP5674832B2 (en) Capacitor forming method, semiconductor substrate product manufacturing method, and etching solution

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150205

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150409

R150 Certificate of patent or registration of utility model

Ref document number: 5731295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees