JP5732035B2 - 垂直接触電子部品及びその製造方法 - Google Patents
垂直接触電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP5732035B2 JP5732035B2 JP2012500155A JP2012500155A JP5732035B2 JP 5732035 B2 JP5732035 B2 JP 5732035B2 JP 2012500155 A JP2012500155 A JP 2012500155A JP 2012500155 A JP2012500155 A JP 2012500155A JP 5732035 B2 JP5732035 B2 JP 5732035B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- contact surface
- insulating layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/121—Arrangements for protection of devices protecting against mechanical damage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Description
Claims (16)
- 電子部品であって、
基板平面に位置する第一の接触表面と少なくとも一つの第二の接触表面と、
前記第一及び第二の接触表面の上方に配置される少なくとも一つの絶縁層と、
前記部品の機械的安定性を高めるために、前記絶縁層に接して配置される少なくとも一つの安定化層と、
少なくとも一つのボンディング及び/または半田接点と、
を有し、
前記絶縁層及び前記安定化層が、前記第一の接触表面とは離れた位置にある前記安定化層の上側に開口するとともに、前記安定化層及び前記絶縁層を通じて前記第一の接触表面まで達する、少なくとも一つの開口を有し、前記ボンディング及び/または半田接点が、前記安定化層及び前記第二の接触表面の上に広がるとともに、前記開口を通じて前記第一の接触表面に接し、
少なくとも一つの保護層が、前記絶縁層と前記第一及び第二の接触表面との間に配置され、前記開口が該保護層を通じて延び、
前記開口の断面積が、前記安定化層の前記上側から前記第一の接触表面に向かう方向において減少し、
前記絶縁層が、前記第一の接触表面上にある前記保護層の端部を覆い、
少なくとも一つの前記絶縁層が、数マイクロメートルの厚みを有するポリマー材料であり、少なくとも一つの前記ボンディング及び/または半田接点を前記第二の接触表面から絶縁し、少なくとも一つの前記安定化層が、前記絶縁層上に広がり、前記絶縁層の硬度よりも高い硬度を有する材料を含む、
電子部品。 - 前記ボンディング及び/または半田接点が、前記開口を完全に塞ぎ、または、前記開口の内部壁の少なくとも一部及び前記第一の接触表面の少なくとも一部に接する層として構成されること、
を特徴とする請求項1に記載の電子部品。 - 前記保護層が、SiO2を含むこと、
を特徴とする請求項1または2に記載の電子部品。 - 前記ポリマー材料が、ベンゾシクロブテンを含むこと、
を特徴とする請求項1から3のいずれか1項に記載の電子部品。 - 前記安定化層が、SiO2を含むこと、
を特徴とする請求項1から4のいずれか1項に記載の電子部品。 - 前記電子部品が、GaNを含む3族窒化物を含み、またはそれから成る半導体部品であること、
を特徴とする請求項1から5のいずれか1項に記載の電子部品。 - 前記電子部品が、第三の接触表面を有し、開口が前記第一及び第三の接触表面それぞれの上方に配置され、その開口が前記第一及び第三の接触表面に対して垂直に延び、前記第一及び第三の接触表面がそれぞれ前記ボンディング及び/または半田接点により接触されること、
を特徴とする請求項1から6のいずれか1項に記載の電子部品。 - 前記ボンディング及び/または半田接点が、前記第一及び第二の接触表面に平行に配置される表面を含むこと、
を特徴とする請求項1から7のいずれか1項に記載の電子部品。 - 前記電子部品が、ダイオードまたはトランジスタであること、
を特徴とする請求項1から8のいずれか1項に記載の電子部品。 - 基板平面に位置する第一の接触表面と少なくとも一つの第二の接触表面と、
前記第一及び第二の接触表面の上方に配置される少なくとも一つの絶縁層と、
前記部品の機械的安定性を高めるために、前記絶縁層に接して配置される少なくとも一つの安定化層と、
少なくとも一つのボンディング及び/または半田接点と、
を有し、
前記絶縁層及び前記安定化層が、前記第一の接触表面とは離れた位置にある前記安定化層の上側に開口するとともに、前記安定化層及び前記絶縁層を通じて前記第一の接触表面まで達する、少なくとも一つの開口を有し、前記ボンディング及び/または半田接点が、前記安定化層及び前記第二の接触表面の上に広がるとともに、前記開口を通じて前記第一の接触表面に接し、
少なくとも一つの保護層が、前記絶縁層と前記第一及び第二の接触表面との間に配置され、前記開口が該保護層を通じて延び、
前記開口の断面積が、前記安定化層の前記上側から前記第一の接触表面に向かう方向において減少し、
前記絶縁層が、前記第一の接触表面上にある前記保護層の端部を覆う、
電子部品の製造方法であって、
該製造方法が、
まず、少なくとも一つの保護層を、前記基板平面に適用するステップと、
続いて、前記保護層に開口を形成するステップと、
続いて、少なくとも一つの前記絶縁層を、前記第一の接触表面と少なくとも一つの前記第二の接触表面とが配置される基板平面上に適用するステップと、
続いて、少なくとも一つの前記安定化層を前記絶縁層上に適用するステップと、
続いて、少なくとも一つの前記開口を形成するステップと、
を含み、
少なくとも一つの前記絶縁層が、数マイクロメートルの厚みを有するポリマー材料であり、少なくとも一つの前記ボンディング及び/または半田接点を前記第二の接触表面から絶縁し、少なくとも一つの前記安定化層が、前記絶縁層上に広がり、前記絶縁層の硬度よりも高い硬度を有する材料を含む、製造方法。 - 前記保護層が、前記絶縁層の適用前に構造化されること、
を特徴とする請求項10に記載の製造方法。 - 前記保護層が、前記絶縁層の適用前に構造化されず、前記開口が、前記安定化層が適用された後に、適用された層全てを通じて形成されること、
を特徴とする請求項10に記載の製造方法。 - 少なくとも一つの前記安定化層が、前記絶縁層の硬化温度を超える蒸着温度で適用されること、
を特徴とする請求項10から12のいずれか1項に記載の製造方法。 - 少なくとも一つの前記絶縁層が、遠心分離及び/またはスプレーにより適用されること、
を特徴とする請求項10から13のいずれか1項に記載の製造方法。 - 少なくとも一つの前記開口が、材料を連続的に除去し、前記開口の断面積が深さが増すに従い前記第一の接触表面の方向で減少するように形成される、
請求項10から14のいずれか1項に記載の製造方法。 - 少なくとも一つの前記開口が、反応イオンエッチング、物理的除去、誘導結合プラズマエッチング、及び/またはレーザー光による気化により形成されること、
を特徴とする請求項10から15のいずれか1項に記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009014237 | 2009-03-20 | ||
| DE102009014237.1 | 2009-03-20 | ||
| PCT/EP2010/001792 WO2010105853A1 (de) | 2009-03-20 | 2010-03-22 | Vertikal kontaktiertes elektronisches bauelement sowie verfahren zur herstellung eines solchen |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012521082A JP2012521082A (ja) | 2012-09-10 |
| JP2012521082A5 JP2012521082A5 (ja) | 2014-06-19 |
| JP5732035B2 true JP5732035B2 (ja) | 2015-06-10 |
Family
ID=42289085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012500155A Active JP5732035B2 (ja) | 2009-03-20 | 2010-03-22 | 垂直接触電子部品及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120038058A1 (ja) |
| EP (1) | EP2409327A1 (ja) |
| JP (1) | JP5732035B2 (ja) |
| WO (1) | WO2010105853A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8964260B2 (en) * | 2012-10-17 | 2015-02-24 | Samsung Electronics Co., Ltd. | Method of controlling scan speed of scanner including automatic document feeder and scanner performing the same |
| US9214423B2 (en) | 2013-03-15 | 2015-12-15 | Semiconductor Components Industries, Llc | Method of forming a HEMT semiconductor device and structure therefor |
| KR102044244B1 (ko) | 2016-12-13 | 2019-12-02 | (주)웨이비스 | 질화물계 전자소자 및 그 제조방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203654A (ja) * | 1985-03-07 | 1986-09-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100335591B1 (ko) * | 1992-09-10 | 2002-08-24 | 텍사스 인스트루먼츠 인코포레이티드 | 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스 |
| JP4330919B2 (ja) * | 1997-03-14 | 2009-09-16 | 株式会社東芝 | マイクロ波集積回路素子 |
| US6159754A (en) * | 1998-05-07 | 2000-12-12 | Intel Corporation | Method of making a circuit edit interconnect structure through the backside of an integrated circuit die |
| TW445616B (en) * | 1998-12-04 | 2001-07-11 | Koninkl Philips Electronics Nv | An integrated circuit device |
| JP3387083B2 (ja) * | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6646347B2 (en) * | 2001-11-30 | 2003-11-11 | Motorola, Inc. | Semiconductor power device and method of formation |
| TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| US7294565B2 (en) * | 2003-10-01 | 2007-11-13 | International Business Machines Corporation | Method of fabricating a wire bond pad with Ni/Au metallization |
| US7005752B2 (en) * | 2003-10-20 | 2006-02-28 | Texas Instruments Incorporated | Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion |
| US20060065989A1 (en) * | 2004-09-29 | 2006-03-30 | Thad Druffel | Lens forming systems and methods |
| US7473943B2 (en) * | 2004-10-15 | 2009-01-06 | Nanosys, Inc. | Gate configuration for nanowire electronic devices |
| TWI245345B (en) * | 2005-02-17 | 2005-12-11 | Touch Micro System Tech | Method of forming a wear-resistant dielectric layer |
| TWI253735B (en) * | 2005-02-21 | 2006-04-21 | Advanced Semiconductor Eng | Chip structure and manufacturing process thereof |
| US7601628B2 (en) * | 2006-11-20 | 2009-10-13 | International Business Machines Corporation | Wire and solder bond forming methods |
| US7521287B2 (en) * | 2006-11-20 | 2009-04-21 | International Business Machines Corporation | Wire and solder bond forming methods |
-
2010
- 2010-03-22 JP JP2012500155A patent/JP5732035B2/ja active Active
- 2010-03-22 EP EP10712326A patent/EP2409327A1/de not_active Withdrawn
- 2010-03-22 WO PCT/EP2010/001792 patent/WO2010105853A1/de not_active Ceased
- 2010-03-22 US US13/257,029 patent/US20120038058A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010105853A1 (de) | 2010-09-23 |
| US20120038058A1 (en) | 2012-02-16 |
| EP2409327A1 (de) | 2012-01-25 |
| JP2012521082A (ja) | 2012-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20190008399A (ko) | 스캘롭 프로파일을 가지는 딥 트렌치 커패시터 | |
| KR100526445B1 (ko) | 웨이퍼 패시베이션 구조 | |
| US9576894B2 (en) | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same | |
| CN102148191B (zh) | 接触孔形成方法 | |
| US9620581B2 (en) | Multilayer electrical device | |
| US7701004B2 (en) | Semiconductor device and method of manufacturing thereof | |
| CN112599607B (zh) | 具有改进的鲁棒性的碳化硅功率器件和对应的制造方法 | |
| US20110180922A1 (en) | Semiconductor chip, seal-ring structure and manufacturing process thereof | |
| US6225183B1 (en) | Method of fabricating a thin-film resistor having stable resistance | |
| JP5732035B2 (ja) | 垂直接触電子部品及びその製造方法 | |
| US5858882A (en) | In-situ low wafer temperature oxidized gas plasma surface treatment process | |
| JP2012521082A5 (ja) | ||
| CN112838048A (zh) | 互连结构以及其制作方法 | |
| US20080174029A1 (en) | semiconductor device and method of forming metal pad of semiconductor device | |
| US7709966B2 (en) | Large substrate structural vias | |
| KR102295357B1 (ko) | 다층 구조 및 형성 방법 | |
| TWI722058B (zh) | 半導體結構及其製造方法 | |
| TWI873559B (zh) | 積體電路、積體晶片、及形成半導體裝置的方法 | |
| KR100668221B1 (ko) | Mim 캐패시터 형성 방법 | |
| KR100866683B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100607662B1 (ko) | 메탈 절연체 메탈 커패시터 형성방법 | |
| JP4250584B2 (ja) | 半導体装置の製造方法 | |
| KR100630568B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| TW413904B (en) | Method for forming a dual damascene structure on the surface of a semiconductor chip | |
| CN119725221A (zh) | 内连线结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5732035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |