JP5741350B2 - Light emitting element - Google Patents
Light emitting element Download PDFInfo
- Publication number
- JP5741350B2 JP5741350B2 JP2011207813A JP2011207813A JP5741350B2 JP 5741350 B2 JP5741350 B2 JP 5741350B2 JP 2011207813 A JP2011207813 A JP 2011207813A JP 2011207813 A JP2011207813 A JP 2011207813A JP 5741350 B2 JP5741350 B2 JP 5741350B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type contact
- aln
- contact layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、窒化物半導体を積層して形成された発光素子に関する。 The present invention relates to a light emitting device formed by stacking nitride semiconductors.
多くの貫通転位を有する窒化物半導体素子において、静電耐圧特性を保持または向上させることを目的として、ツェナーダイオード(保護素子)を装着すること、またはある程度の厚みを有する抵抗の異なる層を窒化物半導体層に挿入して電流拡散性を改良することが行われてきた。しかし、保護素子の導入はコストアップにつながり、また、小さい製品では保護素子を搭載し得るスペースがない等の問題が存在する。更に、窒化物半導体層に抵抗の異なる層を挿入する場合、電流拡散性は向上して静電耐圧特性が改善されるが、それと同時に、抵抗が高くなることにより順方向電圧Vfにおける閾値も上がってしまうという問題が生じる。 In nitride semiconductor elements having many threading dislocations, a Zener diode (protective element) is attached or a layer having a certain thickness and different resistance is nitrided for the purpose of maintaining or improving electrostatic breakdown voltage characteristics. It has been attempted to improve current diffusivity by inserting it into a semiconductor layer. However, the introduction of the protective element leads to an increase in cost, and there is a problem that a small product does not have a space for mounting the protective element. Further, when a layer having a different resistance is inserted into the nitride semiconductor layer, the current diffusibility is improved and the electrostatic withstand voltage characteristic is improved. At the same time, the threshold value of the forward voltage V f is also increased by increasing the resistance. The problem of going up occurs.
そこで、本発明は、上記事情に鑑み、コストおよび閾値電圧を上昇させることなく、静電耐圧特性を向上させた発光素子を提供することを目的とする。 In view of the above circumstances, an object of the present invention is to provide a light emitting element with improved electrostatic withstand voltage characteristics without increasing cost and threshold voltage.
本発明の発光素子は、基板上に、n側窒化物半導体層、活性層、およびp側窒化物半導体層が順に積層され、
前記n側窒化物半導体層上および前記p側窒化物半導体層上に、それぞれn側電極およびp側電極が設けられた発光素子において、
前記n側窒化物半導体層が、前記n型電極と接する上部n型コンタクト層と下部n型コンタクト層とで構成されるn型コンタクト層を有し、
前記上部n型コンタクト層と前記下部n型コンタクト層との間に、前記上部n型コンタクト層および前記下部n型コンタクト層のいずれとも組成の異なるAlN層が設けられており、
前記AlN層と前記n側電極との間の距離が、前記AlN層と前記基板との間の距離よりも短いことを特徴とする。
In the light emitting device of the present invention, an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer are sequentially stacked on a substrate,
In a light emitting device in which an n-side electrode and a p-side electrode are provided on the n-side nitride semiconductor layer and the p-side nitride semiconductor layer, respectively.
The n-side nitride semiconductor layer has an n-type contact layer composed of an upper n-type contact layer and a lower n-type contact layer in contact with the n-type electrode;
Between the upper n-type contact layer and the lower n-type contact layer, an AlN layer having a composition different from that of the upper n-type contact layer and the lower n-type contact layer is provided.
The distance between the AlN layer and the n-side electrode is shorter than the distance between the AlN layer and the substrate.
前記AlN層と前記n側電極との間の距離は、前記下部n型コンタクト層の厚さよりも短いことが好ましい。前記AlN層と前記n側電極との間の距離は、好ましくは0.1μm〜3.0μm、より好ましくは0.1μm〜2.0μm、よりいっそう好ましくは0.1μm〜1.0μmである。 The distance between the AlN layer and the n-side electrode is preferably shorter than the thickness of the lower n-type contact layer. The distance between the AlN layer and the n-side electrode is preferably 0.1 μm to 3.0 μm, more preferably 0.1 μm to 2.0 μm, and still more preferably 0.1 μm to 1.0 μm.
前記AlN層の厚さは、好ましくは1nm〜10nm、より好ましくは1nm〜5nm、よりいっそう好ましくは3nm〜4nmである。 The thickness of the AlN layer is preferably 1 nm to 10 nm, more preferably 1 nm to 5 nm, and even more preferably 3 nm to 4 nm.
前記上部n型コンタクト層および下部n型コンタクト層は、GaN層であることが好ましい。 The upper n-type contact layer and the lower n-type contact layer are preferably GaN layers.
本発明の発光素子は、p側窒化物半導体層において更に、p型コンタクト層と組成の異なるAlN層が、p型コンタクト層と活性層との間でp型コンタクト層と接するように設けられていることが好ましい。 In the light emitting device of the present invention, an AlN layer having a different composition from the p-type contact layer is further provided in the p-side nitride semiconductor layer so as to be in contact with the p-type contact layer between the p-type contact layer and the active layer. Preferably it is.
本発明に係る発光素子によれば、n型コンタクト層が、n型コンタクト層と組成の異なる(即ちバンドギャップの異なる)AlN層(以下、n側AlN層ともよぶ)と接していることにより、n型コンタクト層とn側AlN層との界面においてキャリア移動度が増加し、電流拡散性が向上する。n型コンタクト層とn側AlN層との界面において電流が拡散されることにより、比較的結晶性の脆い活性層が保護され、静電耐圧特性を向上させることができる。 According to the light emitting device of the present invention, the n-type contact layer is in contact with an AlN layer (hereinafter also referred to as an n-side AlN layer) having a composition different from that of the n-type contact layer (that is, having a different band gap). Carrier mobility is increased at the interface between the n-type contact layer and the n-side AlN layer, and current diffusivity is improved. By diffusing current at the interface between the n-type contact layer and the n-side AlN layer, the relatively crystalline brittle active layer is protected and the electrostatic withstand voltage characteristics can be improved.
以下、本発明の実施の形態について図面に基づいて説明する。ただし、以下に説明する実施の形態は、本発明の技術思想を具体化するための態様を例示するものであって、本発明を以下のものに限定しない。実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は限定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。更に、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよく、一の部材の機能を複数の部材で分担して実現することもできる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a mode for embodying the technical idea of the present invention, and the present invention is not limited to the following. The dimensions, materials, shapes, relative arrangements, and the like of the components described in the embodiments are not intended to limit the scope of the present invention only to the mere explanatory examples, unless otherwise limited. Not too much. Note that the size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation. Furthermore, each element constituting the present invention may be configured such that a plurality of elements are configured by the same member and the plurality of elements are shared by one member, and the function of the one member is shared by the plurality of members. It can also be realized.
図1は、従来の発光素子(a)および本発明の発光素子(b)の概念図である。図1(a)に示す従来の発光素子は、サファイアからなる基板1の上に、Si等のn型不純物を含むn側窒化物半導体層、活性層3、Mg等のp型不純物を含むp側窒化物半導体層4が順に積層されている。n側窒化物半導体層はn型コンタクト層2を含む。n側窒化物半導体層はn型コンタクト層2以外の層を含んでもよい。p側窒化物半導体層4の上にp側透光性電極5aとp側パッド電極5bとからなるp側電極5が形成されており、p側窒化物半導体層4より窒化物半導体層の一部をエッチング除去して露出されたn型コンタクト層2の表面にn側電極6が形成されている。一方、図1(b)に示す本発明の発光素子は、下部n型コンタクト層2aと上部n型コンタクト層2bとの間に、下部および上部n型コンタクト層のいずれとも組成の異なるAlN層7が更に設けられている。
FIG. 1 is a conceptual diagram of a conventional light emitting device (a) and a light emitting device (b) of the present invention. In the conventional light emitting device shown in FIG. 1A, on a substrate 1 made of sapphire, an n-side nitride semiconductor layer containing an n-type impurity such as Si, an
n型コンタクト層2およびn側AlN層7は互いに組成が異なり、従って格子定数が異なる。そのため、発光素子に電圧をかけると、n型コンタクト層2とn側AlN層7との界面において、その格子定数の差に起因するピエゾ電界が発生する。これにより、前記界面においてキャリア移動度が増大し、前記界面において電流が横方向に拡散される。図1(a)に示す従来の発光素子と比較して、本発明の発光素子において電流が拡散される様子を、図1(b)にて矢印で模式的に示している。n型コンタクト層2とn側AlN層7との界面において電流が拡散されることにより、活性層3の一部に電流が集中して注入されることがなくなり、比較的結晶性の脆い活性層が保護され、静電耐圧特性が向上する。
The n-
このようなn側AlN層7は、アンドープAlN層であってもよく、安定した混晶比で半導体結晶を成長させることができるため好ましい。 Such an n-side AlN layer 7 may be an undoped AlN layer and is preferable because a semiconductor crystal can be grown at a stable mixed crystal ratio.
また、n側AlN層7とn側電極6との距離が短いほど、キャリア移動度の高い界面近傍に電流が流れ易くなることとなって、前記界面における電流拡散の効果が大きくなり、従って静電耐圧特性が向上する。従って、n側電極6を形成するために窒化物半導体層をエッチング除去する際に、n側AlN層7上に残される上部n型コンタクト層2bの厚さは、できるだけ薄いことが好ましい。一方、エッチング精度に応じて一定厚さの上部n型コンタクト層2bをn側AlN層上に残す必要がある。このため、n側AlN層7とn側電極6との間の距離は、基板1とn側電極6との間の距離の1/2よりも短いことが好ましい。具体的には、n側AlN層7とn側電極6との間の距離は、0.1μm〜3.0μm、好ましくは0.1μm〜2.0μm、より好ましくは0.1μm〜1.0μmである。
In addition, the shorter the distance between the n-side AlN layer 7 and the n-
n側AlN層7の厚さは、好ましくは1.0nm〜10nm、より好ましくは1.0nm〜5.0nmである。n側AlN層7の厚さをこのように設定すると、n側AlN層7とn型コンタクト層2との界面におけるキャリア移動度の増加が顕著であり、従って静電耐圧特性を効率的に向上させることができる。特に、n側AlN層7の厚さを3.0〜4.0nmとすることがよりいっそう好ましい。n側AlN層7の厚さを3.0nm以上とした場合、結晶欠陥の少ない層としてn側AlN層7を形成することができるので、静電耐圧特性を更に向上させることができる。n側AlN層7の厚さを4.0nm以下とした場合、比較的抵抗値の高いn側AlN層7を形成したとしても、順方向電圧Vfにおける閾値の上昇を軽減することができる。
The thickness of the n-side AlN layer 7 is preferably 1.0 nm to 10 nm, more preferably 1.0 nm to 5.0 nm. When the thickness of the n-side AlN layer 7 is set in this way, the increase in carrier mobility at the interface between the n-side AlN layer 7 and the n-
更に、p側窒化物半導体層4において、p型コンタクト層と組成の異なるAlN層(以下、p側AlN層ともよぶ)を、p型コンタクト層と活性層との間にp型コンタクト層と接するように設けることにより、発光素子の静電耐圧特性を更に向上させることができる。
Further, in the p-side
p側AlN層を挿入することにより静電耐圧特性が向上する理由としては、以下のことが考えられる。p型コンタクト層とp側AlN層の組成が互いに異なり、従って格子定数が異なることにより、発光素子に電圧をかけると、p型コンタクト層とp側AlN層との界面において、その格子定数の差に起因するピエゾ電界が発生する。これにより、前記界面においてキャリア移動度が増大し、前記界面において電流が横方向に拡散される。このように電流が拡散することにより、静電耐圧特性が向上すると考えられる。 The reason why the electrostatic withstand voltage characteristic is improved by inserting the p-side AlN layer is considered as follows. The composition of the p-type contact layer and the p-side AlN layer are different from each other, and thus the lattice constant is different. Therefore, when a voltage is applied to the light emitting element, the difference in the lattice constant at the interface between the p-type contact layer and the p-side AlN layer. A piezo electric field is generated due to. Thereby, carrier mobility increases at the interface, and current is diffused laterally at the interface. It is considered that the electrostatic withstand voltage characteristic is improved by the diffusion of the current.
以下に、本発明に係る発光素子の一例について、その各構成を詳細に説明するが、以下に説明する全ての構成物が必須ではなく、それらのいくつかを省略または変更することができる。
本発明の発光素子は、基板上に、n側窒化物半導体層、活性層、p側窒化物半導体層が順に積層されており、p側窒化物半導体層の上にp側透光性電極およびp側パッド電極からなるp側電極が形成され、p側窒化物半導体層より窒化物半導体層の一部をエッチング除去して露出されたn型コンタクト層の表面にn側電極が形成されている。
Hereinafter, each configuration of an example of the light-emitting element according to the present invention will be described in detail. However, all the components described below are not essential, and some of them can be omitted or changed.
In the light emitting device of the present invention, an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer are sequentially stacked on a substrate, and a p-side translucent electrode and a p-side nitride semiconductor layer are formed on the p-side nitride semiconductor layer. A p-side electrode composed of a p-side pad electrode is formed, and an n-side electrode is formed on the surface of the n-type contact layer exposed by etching away a part of the nitride semiconductor layer from the p-side nitride semiconductor layer. .
〔基板〕
基板は、サファイアのC面、R面、A面の他、スピネル(MgAl2O4)等の絶縁性基板、SiC、ZnS、ZnO、GaAs、GaN等の半導体基板を用いることができる。
〔substrate〕
As the substrate, an insulating substrate such as spinel (MgAl 2 O 4 ), a semiconductor substrate such as SiC, ZnS, ZnO, GaAs, and GaN can be used in addition to the C-plane, R-plane, and A-plane of sapphire.
〔n側窒化物半導体層〕
本実施形態に係るn側窒化物半導体層は、少なくとも基板側から順に、バッファ層、下部n型コンタクト層、n側AlN層、上部n型コンタクト層、アンドープ半導体層及びn型多層膜層が積層されている。
[N-side nitride semiconductor layer]
The n-side nitride semiconductor layer according to this embodiment includes a buffer layer, a lower n-type contact layer, an n-side AlN layer, an upper n-type contact layer, an undoped semiconductor layer, and an n-type multilayer film layer in order from at least the substrate side. Has been.
(バッファ層)
バッファ層は、基板上に形成されており、基板と窒化物半導体との格子定数の不一致を緩和して、結晶性の高い窒化物半導体層をその上に形成するための低温成長層である。バッファ層は、最終的に除去することもできるし、それ自体省略することもできる。このようなバッファ層は、AlGaN、GaN、AlN等を、温度500〜800℃で10〜50nmの厚さに成長させて形成することが好ましい。
(Buffer layer)
The buffer layer is formed on the substrate, and is a low-temperature growth layer for relaxing a mismatch in lattice constant between the substrate and the nitride semiconductor and forming a highly crystalline nitride semiconductor layer thereon. The buffer layer can finally be removed or can itself be omitted. Such a buffer layer is preferably formed by growing AlGaN, GaN, AlN or the like at a temperature of 500 to 800 ° C. to a thickness of 10 to 50 nm.
更に、このバッファ層の上に第2のバッファ層を更に形成してもよい。第2バッファ層は、後述のn型コンタクト層よりn型不純物のドープ量が少ない、またはn型不純物をドープしない窒化物半導体、例えばAlGaN、GaN、AlN等を、上述の第1のバッファ層より高い温度、例えば800〜1300℃で、0.5〜3.0μmの厚さに成長させて形成する。第2バッファ層は、不純物ドープ量が少ない(またはゼロである)ので高い結晶性を有する。そのため、結晶性の高い下部n型コンタクト層をその上に形成することができる。 Further, a second buffer layer may be further formed on the buffer layer. The second buffer layer has a smaller doping amount of n-type impurities than an n-type contact layer, which will be described later, or a nitride semiconductor not doped with n-type impurities, such as AlGaN, GaN, AlN, etc., than the first buffer layer described above. It is grown at a high temperature, for example, 800 to 1300 ° C. to a thickness of 0.5 to 3.0 μm. The second buffer layer has a high crystallinity because the impurity doping amount is small (or zero). Therefore, a highly crystalline lower n-type contact layer can be formed thereon.
(下部および上部n型コンタクト層)
下部および上部n型コンタクト層は、その組成が特に限定されるものではなく、例えば、Al比率が0.2以下のAlGaN又はGaNからなる層であることが好ましい。このような組成にすると結晶欠陥の少ない窒化物半導体層が得やすい。下部および上部n型コンタクト層は、Si等のn型不純物を含有しており、その濃度は、窒化物半導体の結晶性を悪化しない程度に高いことが好ましい。例えば、1×1018/cm3以上、5×1021/cm3以下が挙げられる。
下部n型コンタクト層は、バッファ層上に900〜1300℃の温度で成長させて形成するが、その膜厚は特に限定されるものではない。例えば、1.0μm程度以上、好ましくは2.0μm程度以上とすることでシート抵抗を低減することができるが、ウェハの反り軽減などを考慮して2.0〜8.0μmの厚さに形成するのが好ましい。
また、上部n型コンタクト層は、後述するn側AlN層が基板よりもn側電極側に配置されるように形成するのが好ましい。例えば、後述するn側電極を形成する際の上部n型コンタクト層がエッチングされる深さを考慮して、n側AlN層上に900〜1300℃の温度で1.0〜4.0μm程度の厚さに成長させて形成するのが好ましい。
(Lower and upper n-type contact layers)
The composition of the lower and upper n-type contact layers is not particularly limited, and is preferably a layer made of AlGaN or GaN having an Al ratio of 0.2 or less, for example. With such a composition, it is easy to obtain a nitride semiconductor layer with few crystal defects. The lower and upper n-type contact layers contain an n-type impurity such as Si, and the concentration is preferably high enough not to deteriorate the crystallinity of the nitride semiconductor. For example, it is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less.
The lower n-type contact layer is formed by growing on the buffer layer at a temperature of 900 to 1300 ° C., but the film thickness is not particularly limited. For example, the sheet resistance can be reduced by setting the thickness to about 1.0 μm or more, preferably about 2.0 μm or more, but the thickness is set to 2.0 to 8.0 μm in consideration of reduction of the warpage of the wafer. It is preferable to do this.
The upper n-type contact layer is preferably formed so that an n-side AlN layer, which will be described later, is disposed closer to the n-side electrode than the substrate. For example, in consideration of the depth to which the upper n-type contact layer is etched when forming an n-side electrode described later, the thickness is about 1.0 to 4.0 μm at a temperature of 900 to 1300 ° C. on the n-side AlN layer. It is preferable to form it by growing it to a thickness.
(n側AlN層)
n側AlN層は、下部および上部n型コンタクト層との界面において、キャリア移動度を増大させ、n側電極から流れ込む電流を横方向に拡散するための層である。n側AlN層は、下部n型コンタクト層上に、下部および上部n型コンタクト層のいずれとも組成(又は格子定数)の異なるAlNを、1〜10nmの厚さで成長させて形成する。例えば、下部および上部n型コンタクト層としてGaNを成長させる場合には、n側AlN層としてAlNを成長させる。なお、n側AlN層は、n型不純物のドープの有無に関わらず、電流拡散効果を得ることができる。
(N-side AlN layer)
The n-side AlN layer is a layer for increasing the carrier mobility and diffusing the current flowing from the n-side electrode in the lateral direction at the interface between the lower and upper n-type contact layers. The n-side AlN layer is formed on the lower n-type contact layer by growing AlN having a different composition (or lattice constant) from the lower and upper n-type contact layers to a thickness of 1 to 10 nm. For example, when GaN is grown as the lower and upper n-type contact layers, AlN is grown as the n-side AlN layer. The n-side AlN layer can obtain a current diffusion effect regardless of whether or not n-type impurities are doped.
(アンドープ半導体層)
アンドープ半導体層は、InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)からなる層が挙げられる。なかでも、アンドープ半導体層は、GaN、x及び/又はyが0.2以下のAlyGa1−x−yN、InxGa1−x−yNが好ましく、更に、GaNからなる層を含むことが好ましい。このような組成により、結晶欠陥の少ない窒化物半導体層が容易に得られる。
アンドープ半導体層は、単層で形成されていてもよいが、多層で形成されていることが好ましい。アンドープ半導体層が多層で形成される場合、その全ての層が、n型不純物を含有しないアンドープ層とすることは必要ではなく、少なくとも1層がアンドープ層であればよい。また特に、アンドープ半導体層は、同じ組成のアンドープ層とドープ層とが交互に積層された層であることが好ましい。これらの交互の積層は、例えば、3層以上であることが好ましく、5層程度以下であることが適しており、アンドープ層とドープ層とのいずれが最下層及び/又は最上層であってもよい。具体的には、上部n型コンタクト層の上に、アンドープGaNからなる厚さ50〜150nmの第1の層を成長させ、その上に、Siを1×1018〜9×1018/cm3ドープしたGaNからなる厚さ1〜50nmの第2の層を成長させ、これを2回繰り返した後に、更にアンドープGaNを1〜10nmの厚さに成長させて、総膜厚が103〜410nmのアンドープ半導体層を形成する。このように、不純物がドープされていない、従ってキャリア移動度の高いアンドープGaN層と、不純物がドープされた、従ってキャリア濃度の高い層とが交互に存在することにより、順方向電圧Vfにおける閾値が低下する。第1の層は、第2の層よりもSiドープ量の少ないSiドープGaNであってもよい。
(Undoped semiconductor layer)
Examples of the undoped semiconductor layer include a layer made of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Among them, the undoped semiconductor layer is preferably Al y Ga 1-xy N or In x Ga 1-xy N having GaN, x and / or y of 0.2 or less, and further, a layer made of GaN. It is preferable to include. With such a composition, a nitride semiconductor layer with few crystal defects can be easily obtained.
The undoped semiconductor layer may be formed as a single layer, but is preferably formed as a multilayer. When the undoped semiconductor layer is formed in multiple layers, it is not necessary that all the layers be undoped layers that do not contain n-type impurities, and at least one layer may be an undoped layer. In particular, the undoped semiconductor layer is preferably a layer in which undoped layers and doped layers having the same composition are alternately stacked. These alternating lamination layers are, for example, preferably 3 layers or more, and suitably 5 layers or less, and any of the undoped layer and the doped layer may be the lowermost layer and / or the uppermost layer. Good. Specifically, a first layer made of undoped GaN having a thickness of 50 to 150 nm is grown on the upper n-type contact layer, and Si is formed thereon at 1 × 10 18 to 9 × 10 18 / cm 3. After the second layer of doped GaN having a thickness of 1 to 50 nm is grown and this is repeated twice, undoped GaN is further grown to a thickness of 1 to 10 nm, and the total thickness is 103 to 410 nm. An undoped semiconductor layer is formed. Thus, impurities are not doped, thus a high undoped GaN layer having a carrier mobility, impurity-doped, therefore by the high carrier concentration layer is present alternately, the threshold in the forward voltage V f Decreases. The first layer may be Si-doped GaN having a smaller Si doping amount than the second layer.
なお、本明細書において「アンドープ」とは、成膜時に不純物を導入することなく形成された層であって、成膜後及び/又は製造工程における熱処理等によって上下層から拡散されて不純物が混入された層を意味するのではない。つまり、不純物濃度が1×1017/cm3程度以下に留められている層を、実質的に「アンドープ」の層と称する。 In this specification, “undoped” is a layer formed without introducing impurities during film formation, and is diffused from the upper and lower layers after film formation and / or by heat treatment or the like in the manufacturing process. It does not mean the layer that was made. In other words, a layer having an impurity concentration of about 1 × 10 17 / cm 3 or less is substantially referred to as an “undoped” layer.
(n型多層膜層)
n型多層膜層は、組成の異なる少なくとも2種類以上の元素からなる窒化物半導体、例えば、InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)からなる層が挙げられる。特に、n型多層膜層は、AlzGa1−zN(0≦z<1)(第1層)とInpGa1−pN(0<p<1)(第2層)との2種類の組成からなる層が交互に積層されるのが好ましい。第1層は、zが小さいほど、つまりアルミニウム含有量が小さいほど、結晶性が良好になるため、z=0であるGaNからなる層が好ましい。第2層は、pが0.5以下の層が好ましく、pが0.2以下の層がより好ましい。なかでも、n型多層膜層としては、第1層がGaNであり、第2層においてpが0.2以下のInpGa1−pNであるのが好ましい。
また、n型多層膜層を構成する単一層(つまり、第1層又は第2層)の膜厚は特に限定されないが、少なくとも1種類の単一層の膜厚を、10nm以下とすることが適しており、7nm以下が好ましく、5nm以下がより好ましい。より具体的には、アンドープ半導体層の上に、GaNからなる厚さ1〜5nmの第1の層を成長させ、その上に、InGaNからなる厚さ0.5〜3nmの第2の層を成長させ、これを20回繰り返した後に、更にGaNを1〜5nmの厚さに成長させて、総膜厚が31〜165nmのn型多層膜層を形成する。このように単一層の膜厚を薄くすることにより、n型多層膜層が超格子構造となると共に、弾性臨界膜厚以下となり、n型多層膜層における各単一層の結晶性が良好となる。よって、積層が進むにつれて、より結晶性を向上させることができ、光出力の向上を実現させることができる。
(N-type multilayer film layer)
The n-type multilayer film layer is a nitride semiconductor composed of at least two kinds of elements having different compositions, for example, In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ a layer consisting of x + y ≦ 1). In particular, the n-type multilayer film layer is composed of Al z Ga 1-z N (0 ≦ z <1) (first layer) and In p Ga 1-p N (0 <p <1) (second layer). It is preferable that layers having two kinds of compositions are alternately laminated. The first layer is preferably a layer made of GaN with z = 0 because the smaller z, that is, the smaller the aluminum content, the better the crystallinity. The second layer is preferably a layer having p of 0.5 or less, and more preferably a layer having p of 0.2 or less. Among them, as the n-type multilayer film, a first layer is GaN, preferably p in the second layer is 0.2 or less of an In p Ga 1-p N.
Further, the film thickness of the single layer (that is, the first layer or the second layer) constituting the n-type multilayer film is not particularly limited, but it is suitable that the film thickness of at least one kind of single layer is 10 nm or less. 7 nm or less is preferable, and 5 nm or less is more preferable. More specifically, a first layer made of GaN having a thickness of 1 to 5 nm is grown on the undoped semiconductor layer, and a second layer made of InGaN and having a thickness of 0.5 to 3 nm is formed thereon. After growing and repeating this 20 times, GaN is further grown to a thickness of 1 to 5 nm to form an n-type multilayer film layer having a total film thickness of 31 to 165 nm. By reducing the film thickness of the single layer in this way, the n-type multilayer film layer has a superlattice structure and is less than the critical elastic film thickness, and the crystallinity of each single layer in the n-type multilayer film layer is improved. . Therefore, as the stacking progresses, the crystallinity can be further improved and the light output can be improved.
〔活性層〕
活性層として、少なくともInを含んでなる窒化物半導体、好ましくはInxGa1−xN(0≦x<1)を含む井戸層と、障壁層とを有する多重量子井戸構造又は単一量子井戸構造を用いることができる。井戸層や障壁層の膜厚は、30nm以下、好ましくは20nm以下とすることが望ましい。特に井戸層は薄い方が好ましく、10nm以下、更に好ましくは1〜5nmとすることが望ましい。これによって量子効率に優れた活性層が得られる。
活性層が多重量子井戸構造からなる場合、出力の向上、発振閾値の低下などを図ることが可能となる。井戸層と障壁層が交互に積層されていれば、最初と最後の層は井戸層でも障壁層でもよい。また、多重量子井戸構造において、井戸層に挟まれた障壁層は、特に1層であること(井戸層/障壁層/井戸層)に限るものではなく、2層若しくはそれ以上の層の障壁層を、「井戸層/障壁層(1)/障壁層(2)/・・・/井戸層」というように、組成、不純物量等の異なる障壁層を複数設けてもよい。
このような障壁層としては、特に限定されないが、井戸層よりIn含有率の低い窒化物半導体、GaN、Alを含む窒化物半導体などを用いることができる。より好ましくは、InGaN、GaNまたはAlGaNを含むことが望ましい。障壁層の厚さや組成は、量子井戸構造中で全て同じにする必要はない。
[Active layer]
Multi-quantum well structure or single quantum well having a nitride semiconductor comprising at least In, preferably a well layer containing In x Ga 1-x N (0 ≦ x <1), and a barrier layer as an active layer A structure can be used. The film thickness of the well layer or the barrier layer is 30 nm or less, preferably 20 nm or less. In particular, the well layer is preferably thin, and is preferably 10 nm or less, more preferably 1 to 5 nm. As a result, an active layer having excellent quantum efficiency can be obtained.
When the active layer has a multiple quantum well structure, it is possible to improve the output and lower the oscillation threshold. If well layers and barrier layers are alternately stacked, the first and last layers may be well layers or barrier layers. Further, in the multiple quantum well structure, the barrier layer sandwiched between the well layers is not limited to a single layer (well layer / barrier layer / well layer), and two or more barrier layers. A plurality of barrier layers having different compositions, impurity amounts, and the like may be provided as “well layer / barrier layer (1) / barrier layer (2) /... / Well layer”.
The barrier layer is not particularly limited, and a nitride semiconductor having a lower In content than the well layer, a nitride semiconductor containing GaN, Al, or the like can be used. More preferably, it contains InGaN, GaN, or AlGaN. The thickness and composition of the barrier layer need not all be the same in the quantum well structure.
〔p側窒化物半導体層〕
本実施形態に係るp側窒化物半導体層は、少なくとも活性層側から順に、p側クラッド層、p型コンタクト層が積層されている。
[P-side nitride semiconductor layer]
In the p-side nitride semiconductor layer according to the present embodiment, a p-side cladding layer and a p-type contact layer are laminated at least from the active layer side.
(p側クラッド層)
p側クラッド層は、p型不純物を含有するInxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)からなる単一層又はバンドギャップエネルギーの異なる少なくとも2層の積層構造が挙げられる。なかでも、AlxGa1−xN(0≦x≦1)からなる単一層又はバンドギャップエネルギーの異なる少なくとも2層の積層構造が好ましい。例えば、本実施形態におけるp側クラッド層は、活性層の上に、MgドープAlGaNを10〜50nmの厚さに成長させ、更にその上にアンドープGaNを50〜100nmの厚さで成長させて形成する。
また、p側クラッド層を積層構造とする場合、各層の膜厚を10nm程度以下としてもよく、更には7nm程度以下、5nm程度以下とすることができる。このような薄膜に形成することにより、p側クラッド層が超格子構造となるため、結晶性を向上させることができる。その結果、p型不純物を添加した場合にキャリア濃度が大きく抵抗率の小さい層が得られ、発光素子のVf及び閾値等が低下し易い傾向にある。
また、p側クラッド層は、p型不純物濃度が、例えば、1×1022/cm3程度以下が好ましく、5×1020/cm3程度以下がより好ましい。p型不純物濃度の下限は特に限定されないが、5×1016/cm3程度以上が適している。ただし、積層構造においては、全ての層にp型不純物が含有されていなくてもよい。
(P-side cladding layer)
The p-side cladding layer is a single layer or band gap energy composed of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) containing a p-type impurity. And a laminated structure of at least two layers different from each other. Among these, a single layer made of Al x Ga 1-x N (0 ≦ x ≦ 1) or a laminated structure of at least two layers having different band gap energies is preferable. For example, the p-side cladding layer in the present embodiment is formed by growing Mg-doped AlGaN to a thickness of 10 to 50 nm on the active layer and further growing undoped GaN to a thickness of 50 to 100 nm thereon. To do.
When the p-side cladding layer has a laminated structure, the thickness of each layer may be about 10 nm or less, and further about 7 nm or less and about 5 nm or less. By forming such a thin film, the p-side cladding layer has a superlattice structure, so that the crystallinity can be improved. As a result, when a p-type impurity is added, a layer having a high carrier concentration and a low resistivity is obtained, and the V f and threshold value of the light emitting element tend to be lowered.
The p-side cladding layer has a p-type impurity concentration of, for example, preferably about 1 × 10 22 / cm 3 or less, and more preferably about 5 × 10 20 / cm 3 or less. The lower limit of the p-type impurity concentration is not particularly limited, but about 5 × 10 16 / cm 3 or more is suitable. However, in the laminated structure, the p-type impurity may not be contained in all the layers.
(p側AlN層)
場合により、前述のp側クラッド層と、後述のp型コンタクト層との間に、p型コンタクト層と組成の異なるAlN層(p側AlN層)を設けることにより、発光素子の静電耐圧特性を更に向上させることができる。p側AlN層の挿入位置はこれに限らず、p型コンタクト層と活性層との間にp型コンタクト層と接するように設けられる構成であれば、静電耐圧特性向上の効果を得ることができる。p側AlN層の厚さは、1〜10nmであることが好ましい。なお、p側AlN層は、p型不純物のドープの有無に関わらず、電流拡散効果を得ることができる。
(P-side AlN layer)
In some cases, by providing an AlN layer (p-side AlN layer) having a composition different from that of the p-type contact layer between the aforementioned p-side cladding layer and a p-type contact layer described later, the electrostatic withstand voltage characteristics of the light-emitting element Can be further improved. The insertion position of the p-side AlN layer is not limited to this, and an effect of improving electrostatic withstand voltage characteristics can be obtained if the p-side AlN layer is provided so as to be in contact with the p-type contact layer between the p-type contact layer and the active layer. it can. The thickness of the p-side AlN layer is preferably 1 to 10 nm. Note that the p-side AlN layer can obtain a current diffusion effect regardless of the presence or absence of p-type impurity doping.
(p型コンタクト層)
p型コンタクト層は、InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)からなる層が挙げられ、なかでも、GaN、Al比率0.2以下のAlGaN、In比率0.2以下のInGaNからなる層が好ましく、GaNからなる層がより好ましい。これらの組成は、電極材料と良好なオーミックコンタクトを得ることができる。
p型コンタクト層の膜厚は特に限定されるものではなく、例えば、50nm程度以上であることが好ましく、60nm程度以上であることがより好ましい。
不純物濃度は、例えば、1×1018/cm3以上、5×1021/cm3以下が挙げられる。
(P-type contact layer)
Examples of the p-type contact layer include a layer made of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). A layer composed of AlGaN of 0.2 or less and InGaN having an In ratio of 0.2 or less is preferable, and a layer composed of GaN is more preferable. These compositions can provide good ohmic contact with the electrode material.
The thickness of the p-type contact layer is not particularly limited, and is preferably about 50 nm or more, and more preferably about 60 nm or more.
Examples of the impurity concentration include 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less.
〔p側電極およびn側電極〕
p側電極およびn側電極は、特に限定されず、当該分野で公知のもののいずれをも採用することができる。
例えば本実施形態に係るp側電極は、p型コンタクト層の上に、p側透光性電極およびp側パッド電極が順に形成して構成される。p側透光性電極は、光の取出効率を考慮して、活性層から出射される光を吸収しない材料によって形成されることが好ましく、例えば、導電性酸化物(ITOやZnO等)等が挙げられる。
また、n側電極は、p側窒化物半導体層より窒化物半導体層の一部を1.0〜1.5μm程度の深さでエッチング除去して上部n型コンタクト層を露出させ、露出された上部n型コンタクト層の表面に形成される。n側AlN層とn側電極との間の距離は、基板とn側電極との間の距離の1/2よりも短いことが好ましい。より具体的には、n側AlN層とn側電極との間の距離は、0.1μm〜3.0μm、より好ましくは0.1μm〜2.0μm、更に好ましくは0.1μm〜1.0μmである。これにより、n側電極から流れ込む電流が、キャリア移動度の高いn側AlXGa1−XN層との界面近傍に流れ易くなるため、静電耐圧特性を向上させることができる。
[P-side electrode and n-side electrode]
The p-side electrode and the n-side electrode are not particularly limited, and any of those known in the art can be adopted.
For example, the p-side electrode according to the present embodiment is configured by sequentially forming a p-side translucent electrode and a p-side pad electrode on a p-type contact layer. The p-side translucent electrode is preferably formed of a material that does not absorb light emitted from the active layer in consideration of light extraction efficiency. For example, a conductive oxide (ITO, ZnO, or the like) is used. Can be mentioned.
Further, the n-side electrode was exposed by exposing a part of the nitride semiconductor layer to a depth of about 1.0 to 1.5 μm from the p-side nitride semiconductor layer to expose the upper n-type contact layer. It is formed on the surface of the upper n-type contact layer. The distance between the n-side AlN layer and the n-side electrode is preferably shorter than ½ of the distance between the substrate and the n-side electrode. More specifically, the distance between the n-side AlN layer and the n-side electrode is 0.1 μm to 3.0 μm, more preferably 0.1 μm to 2.0 μm, still more preferably 0.1 μm to 1.0 μm. It is. Thereby, the current flowing from the n-side electrode easily flows in the vicinity of the interface with the n-side Al X Ga 1-X N layer having a high carrier mobility, so that the electrostatic withstand voltage characteristic can be improved.
以下に、本発明に係る実施例について説明するが、本発明は以下の実施例に限定されるものではない。 Examples of the present invention will be described below, but the present invention is not limited to the following examples.
[実施例1]
本発明の実施例1の発光素子を以下の工程に従って作製した。
[Example 1]
The light emitting device of Example 1 of the present invention was manufactured according to the following steps.
(基板)
サファイア(C面)からなる基板をMOCVDの反応容器内にセットし、水素を流しながら、基板の温度を900℃〜1200℃程度まで上昇させ、基板のクリーニングを行った。
(substrate)
A substrate made of sapphire (C-plane) was set in a MOCVD reaction vessel, and the substrate temperature was raised to about 900 ° C. to 1200 ° C. while flowing hydrogen to clean the substrate.
(第1バッファ層)
続いて、温度を500〜800℃程度まで下げ、キャリアガスに水素、原料ガスにアンモニア、TMG(トリメチルガリウム)およびTMA(トリメチルアルミニウム)を用いて、基板上にアンドープAlGaNを約20nmの厚さに成長させて、第1バッファ層を形成した。
(First buffer layer)
Subsequently, the temperature is lowered to about 500 to 800 ° C., hydrogen is used as a carrier gas, ammonia is used as a source gas, TMG (trimethylgallium) and TMA (trimethylaluminum) are used to form undoped AlGaN on the substrate to a thickness of about 20 nm. A first buffer layer was formed by growth.
(第2バッファ層)
第1バッファ層を形成した後、TMAのみを止めて、温度を800〜1300℃程度まで上昇させた後、原料ガスにTMGおよびアンモニアガスを用いてアンドープGaNを約2.0μmの厚さに成長させ、第2バッファ層を形成した。
(Second buffer layer)
After forming the first buffer layer, only TMA is stopped, the temperature is raised to about 800-1300 ° C., and then undoped GaN is grown to a thickness of about 2.0 μm using TMG and ammonia gas as source gases. The second buffer layer was formed.
(n型コンタクト層およびn側AlN層)
次に、温度900〜1300℃程度で、原料ガスにTMGおよびアンモニア、不純物ガスにシランを用いて、Siを4.5×1018/cm3ドープしたGaNを約2.0μmの厚さに成長させ、下部n型コンタクト層を形成した。
n型コンタクト層の上に、温度950〜1350℃程度でTMAおよびアンモニアガスを用いて、AlNを約1.5nmの厚さに成長させ、n側AlN層を形成した。
続いて、温度を再び900〜1300℃程度に設定し、TMG、アンモニアガスおよびシランガスを用いて、Siを4.5×1018/cm3ドープしたGaNを約4.0μmの厚さに成長させ、上部n型コンタクト層を形成した。
(N-type contact layer and n-side AlN layer)
Next, at a temperature of about 900 to 1300 ° C., TMG and ammonia are used as the source gas, and silane is used as the impurity gas, and GaN doped with Si of 4.5 × 10 18 / cm 3 is grown to a thickness of about 2.0 μm. To form a lower n-type contact layer.
On the n-type contact layer, AlN was grown to a thickness of about 1.5 nm using TMA and ammonia gas at a temperature of about 950 to 1350 ° C. to form an n-side AlN layer.
Subsequently, the temperature was set again to about 900 to 1300 ° C., and GaN doped with 4.5 × 10 18 / cm 3 of Si was grown to a thickness of about 4.0 μm using TMG, ammonia gas, and silane gas. An upper n-type contact layer was formed.
(アンドープ半導体層)
次に、シランガスのみを止め、温度900〜1300℃程度で、TMGおよびアンモニアガスを用いて、アンドープGaNからなる第1の層を約150nmの厚さに成長させ、続いて同温度にてシランガスを追加し、Siを4.5×1018/cm3ドープしたGaNからなる第2の層を約20nmの厚さに成長させた。これを繰り返して計2回行い、最後に、シランガスのみを止め、同温度にてアンドープGaNからなる層を約10nmの厚さに成長させて、5層からなる総厚さ約350nmのアンドープ半導体層を形成した。
(Undoped semiconductor layer)
Next, only the silane gas is stopped, the first layer made of undoped GaN is grown to a thickness of about 150 nm using TMG and ammonia gas at a temperature of about 900 to 1300 ° C., and then the silane gas is added at the same temperature. In addition, a second layer made of GaN doped with Si of 4.5 × 10 18 / cm 3 was grown to a thickness of about 20 nm. This is repeated a total of two times. Finally, only the silane gas is stopped, and an undoped GaN layer is grown to a thickness of about 10 nm at the same temperature, and an undoped semiconductor layer having a total thickness of about 350 nm consisting of five layers. Formed.
(n型多層膜層)
次に、同様の温度で、アンドープGaNからなる第1の層を約1.5nm成長させ、次に温度を800〜1000℃程度にして、TMG、TMIおよびアンモニアを用いて、アンドープInGaNからなる第2の層を約1nm成長させた。そしてこれらの操作を繰り返して交互に20層ずつ積層させ、最後にGaNからなる第1の窒化物半導体層を約1.5nm成長させて、超格子構造を有する総厚さ約51.5nmのn型多層膜層を形成した。
(N-type multilayer film layer)
Next, at the same temperature, a first layer made of undoped GaN is grown to about 1.5 nm, and then the temperature is set to about 800 to 1000 ° C., and TMG, TMI, and ammonia are used to form a first layer made of undoped InGaN. Two layers were grown about 1 nm. These operations are repeated to alternately stack 20 layers, and finally a first nitride semiconductor layer made of GaN is grown by about 1.5 nm to have a superlattice structure with a total thickness of about 51.5 nm. A mold multilayer film layer was formed.
(活性層)
温度900〜1300℃程度にてTMG、アンモニアガスおよびシランガスを用いて、SiドープGaNを約3.5nm成長させた後、シランガスのみを止め、GaNを約1.5nm成長させて、厚さ約5nmの障壁層を形成した。
次に、温度600〜1000℃程度にてTMG、TMIおよびアンモニアを用いて、アンドープInGaNからなる井戸層を約3nmの厚さに成長させ、続いてTMGおよびアンモニアを用いてアンドープGaNからなる障壁層を約5nmの厚さに成長させた。そして、井戸+障壁+井戸+障壁+・・・・+障壁の順で井戸層を9層、障壁層を9層、交互に積層して、総厚さ約72nmの多重量子井戸構造からなる活性層を形成した。
(Active layer)
After growing Si-doped GaN by about 3.5 nm using TMG, ammonia gas and silane gas at a temperature of about 900-1300 ° C., only silane gas is stopped and GaN is grown by about 1.5 nm to a thickness of about 5 nm. The barrier layer was formed.
Next, a well layer made of undoped InGaN is grown to a thickness of about 3 nm using TMG, TMI and ammonia at a temperature of about 600 to 1000 ° C., and then a barrier layer made of undoped GaN using TMG and ammonia. Was grown to a thickness of about 5 nm. In addition, nine well layers and nine barrier layers are alternately stacked in the order of well + barrier + well + barrier +... + Barrier, and an active layer consisting of a multiple quantum well structure having a total thickness of about 72 nm. A layer was formed.
(p側クラッド層)
次に、温度900〜1000℃程度にてTMG、TMA、アンモニアおよびCp2Mg(シクロペンタジエニルマグネシウム)を用いて、Mgを1×1020/cm3ドープしたp型AlGaNを約10nmの厚さに成長させ、続いてTMGおよびアンモニアを用いて、アンドープGaNを約80nmの厚さに成長させ、p側クラッド層を形成した。
(P-side cladding layer)
Next, using TMG, TMA, ammonia and Cp 2 Mg (cyclopentadienylmagnesium) at a temperature of about 900 to 1000 ° C., p-type AlGaN doped with 1 × 10 20 / cm 3 of Mg is about 10 nm thick. Next, undoped GaN was grown to a thickness of about 80 nm using TMG and ammonia to form a p-side cladding layer.
(p型GaNコンタクト層)
アンドープGaN層の上に、温度900〜1000℃程度にてTMG、アンモニアおよびCp2Mgを用いて、Mgを1×1020/cm3ドープしたp型GaNを約50nmの厚さに成長させ、p型コンタクト層を形成した。
(P-type GaN contact layer)
On the undoped GaN layer, p-type GaN doped with Mg at 1 × 10 20 / cm 3 is grown to a thickness of about 50 nm using TMG, ammonia, and Cp 2 Mg at a temperature of about 900 to 1000 ° C. A p-type contact layer was formed.
反応終了後、温度を室温まで下げ、更に窒素雰囲気の反応容器内において、ウェハを300℃〜700℃程度でアニールし、p側窒化物半導体層を更に低抵抗化した。 After completion of the reaction, the temperature was lowered to room temperature, and the wafer was annealed at about 300 ° C. to 700 ° C. in a nitrogen atmosphere reaction vessel to further reduce the resistance of the p-side nitride semiconductor layer.
(電極)
次に、ウェハを反応容器から取り出し、最上層のp型コンタクト層の表面に所定の形状のマスクを形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層側から約1.5μmの深さでエッチングを行い、n型コンタクト層の表面を露出させた。
続いて、p型コンタクト層上のほぼ全面にITOからなるp側透光性電極を形成した。次に、形成したp側透光性電極上およびエッチングにより露出させたn型コンタクト層上に、p側パッド電極及びn側電極をそれぞれ形成した。このとき、本実施例においては、n側電極とn側AlN層との距離は約3.0μmに設定された。
(electrode)
Next, the wafer is taken out from the reaction container, a mask having a predetermined shape is formed on the surface of the uppermost p-type contact layer, and a depth of about 1.5 μm from the p-type contact layer side is obtained by an RIE (reactive ion etching) apparatus. Etching was then performed to expose the surface of the n-type contact layer.
Subsequently, a p-side translucent electrode made of ITO was formed on almost the entire surface of the p-type contact layer. Next, a p-side pad electrode and an n-side electrode were formed on the formed p-side translucent electrode and on the n-type contact layer exposed by etching. At this time, in this example, the distance between the n-side electrode and the n-side AlN layer was set to about 3.0 μm.
最後に、ウェハを各チップに切断して発光素子を得た。 Finally, the wafer was cut into chips to obtain light emitting elements.
[実施例2]
実施例2の発光素子は、n型コンタクト層を約3.0μm成長させた後、AlNを約1.5nm成長させ、その上に再びn型コンタクト層を約3.0μm成長させ、エッチング除去によりn側電極とn側AlN層との間の距離を約2.0μmに設定する以外は、実施例1と同様の手順で作製した。
[Example 2]
In the light emitting device of Example 2, after an n-type contact layer was grown by about 3.0 μm, AlN was grown by about 1.5 nm, and then an n-type contact layer was grown again by about 3.0 μm, and etching removal was performed. The same procedure as in Example 1 was performed except that the distance between the n-side electrode and the n-side AlN layer was set to about 2.0 μm.
[実施例3]
実施例3の発光素子は、n型コンタクト層を約4.0μm成長させた後、AlNを約1.5nm成長させ、その上に再びn型コンタクト層を約2.0μm成長させ、エッチング除去によりn側電極とn側AlN層との間の距離を約1.0μmに設定する以外は、実施例1と同様の手順で作製した。
[Example 3]
In the light emitting device of Example 3, after growing the n-type contact layer by about 4.0 μm, AlN was grown by about 1.5 nm, and then the n-type contact layer was grown again by about 2.0 μm, and then removed by etching. The same procedure as in Example 1 was performed except that the distance between the n-side electrode and the n-side AlN layer was set to about 1.0 μm.
[実施例4]
実施例4の発光素子は、n型コンタクト層を約5.0μm成長させた後、AlNを約1.5nm成長させ、その上に再びn型コンタクト層を約1.0μm成長させ、エッチング除去によりn側電極とn側AlN層との間の距離を約0.1μmに設定する以外は、実施例1と同様の手順で作製した。
[Example 4]
In the light emitting device of Example 4, after growing the n-type contact layer by about 5.0 μm, AlN is grown by about 1.5 nm, and then the n-type contact layer is grown again by about 1.0 μm, and then removed by etching. The same procedure as in Example 1 was performed except that the distance between the n-side electrode and the n-side AlN layer was set to about 0.1 μm.
[実施例5]
実施例5の発光素子は、n型コンタクト層を約5.0μm成長させた後、AlNを2.0nm成長させ、その上に再びn型コンタクト層を約2.0μm成長させ、エッチング除去によりn側電極とn側AlN層との間の距離を約1.0μmに設定する以外は、実施例1と同様の手順で作製した。
[Example 5]
In the light-emitting device of Example 5, after growing an n-type contact layer by about 5.0 μm, AlN was grown by 2.0 nm, and an n-type contact layer was grown again by about 2.0 μm, and etching removal removed n The same procedure as in Example 1 was performed except that the distance between the side electrode and the n-side AlN layer was set to about 1.0 μm.
[実施例6]
実施例6の発光素子は、AlNを約3.0nm成長させる以外は、実施例5と同様の手順で作製した。
[Example 6]
The light-emitting element of Example 6 was manufactured in the same procedure as Example 5 except that AlN was grown by about 3.0 nm.
[実施例7]
実施例7の発光素子は、AlNを約4.0nm成長させる以外は、実施例5と同様の手順で作製した。
[Example 7]
The light-emitting element of Example 7 was manufactured in the same procedure as Example 5 except that AlN was grown to about 4.0 nm.
[実施例8]
実施例8の発光素子は、n側AlN層の厚さを1.5nmとし、p側クラッド層とp型コンタクト層との間に厚さ1.0nmのp側AlN層を挿入した以外は、実施例5と同様の手順で作製した。
[Example 8]
In the light emitting device of Example 8, the thickness of the n-side AlN layer was 1.5 nm, and a p-side AlN layer having a thickness of 1.0 nm was inserted between the p-side cladding layer and the p-type contact layer. The same procedure as in Example 5 was used.
[比較例1]
下部n型コンタクト層と上部n型コンタクト層との間にn側AlN層が設けられていない比較例1の発光素子は、第2バッファ層の上に、温度900〜1300℃にて原料ガスにTMGおよびアンモニアガス、不純物ガスにシランガスを用いて、Siを4.5×1018/cm3ドープしたGaNを7.0μmの厚さに成長させてn型コンタクト層を形成し、その上にアンドープ半導体層を形成する以外は実施例1と同様の方法で作製した。
[Comparative Example 1]
In the light emitting device of Comparative Example 1 in which the n-side AlN layer is not provided between the lower n-type contact layer and the upper n-type contact layer, the source gas is used at a temperature of 900 to 1300 ° C. on the second buffer layer. Using TMG, ammonia gas and silane gas as impurity gas, GaN doped with 4.5 × 10 18 / cm 3 of Si is grown to a thickness of 7.0 μm to form an n-type contact layer, and undoped thereon It was produced by the same method as in Example 1 except that the semiconductor layer was formed.
[比較例2]
比較例2の発光素子は、n側AlN層にかえてAlGaNを約5.0nm成長させる以外は実施例5と同様の手順で作製した。
[Comparative Example 2]
The light emitting device of Comparative Example 2 was fabricated in the same procedure as in Example 5 except that AlGaN was grown to about 5.0 nm instead of the n-side AlN layer.
[比較例3]
比較例3の発光素子は、n側AlN層にかえてInGaNを約10nm成長させる以外は実施例5と同様の手順で作製した。
[Comparative Example 3]
The light emitting device of Comparative Example 3 was fabricated in the same procedure as in Example 5 except that InGaN was grown to about 10 nm instead of the n-side AlN layer.
実施例1〜8および比較例1〜3の発光素子の構成を表1および表2に示す。 Tables 1 and 2 show configurations of the light-emitting elements of Examples 1 to 8 and Comparative Examples 1 to 3.
(n側AlN層の挿入位置と静電耐圧特性との関係)
実施例1〜4および比較例1の発光素子に電圧を印加して静電耐圧特性を調べた。50Vおよび300Vの電圧を印加したときの破壊率を図2に示す。n側電極とn側AlN層との距離が近いほど破壊率が低下し、実施例1〜4の発光素子は、50Vにおける破壊率がゼロであった。
n型コンタクト層をエッチングで露出させる従来のLED構造では、電流が主に図1(a)に示すように流れる。これに対し、本実施例1〜4のようにn側AlN層がn側電極に近づくほど、電流が図1(b)に示すようにn側AlN層とn型コンタクト層との界面に流れ込み易くなる。結果的に、本発明では電流拡散効果が強まることになる為、静電耐圧特性が向上すると考えられる。
(Relationship between n-side AlN layer insertion position and electrostatic withstand voltage characteristics)
Voltage was applied to the light emitting elements of Examples 1 to 4 and Comparative Example 1 to examine the electrostatic withstand voltage characteristics. FIG. 2 shows the breakdown rate when voltages of 50 V and 300 V are applied. The nearer the distance between the n-side electrode and the n-side AlN layer, the lower the breakdown rate, and the light-emitting elements of Examples 1 to 4 had zero breakdown rate at 50V.
In the conventional LED structure in which the n-type contact layer is exposed by etching, current flows mainly as shown in FIG. On the other hand, as the n-side AlN layer approaches the n-side electrode as in the first to fourth embodiments, current flows into the interface between the n-side AlN layer and the n-type contact layer as shown in FIG. It becomes easy. As a result, the current diffusion effect is enhanced in the present invention, and it is considered that the electrostatic withstand voltage characteristic is improved.
(キャリア移動度試験)
厚さ3μmのアンドープGaNの上に、厚さ0〜10nmのAlNを成長させ、更にその上にアンドープGaNを30nm成長させて、AlN層の厚さの異なるサンプルを作製した。このようにして得られた各サンプルのキャリア移動度を、ホール測定装置を用いてvan der Pauw法によって測定した。結果を図3に示す。
(Carrier mobility test)
An AlN layer having a thickness of 0 to 10 nm was grown on an undoped GaN layer having a thickness of 3 μm, and an undoped GaN layer was further grown by 30 nm thereon, so that samples having different thicknesses of AlN layers were produced. The carrier mobility of each sample thus obtained was measured by the van der Pauw method using a Hall measuring device. The results are shown in FIG.
図3より、AlN層の厚さは、好ましくは1〜10nm、より好ましくは1〜5nm、更に好ましくは1nm〜3nmであることがわかる。但し、後述する破壊率や破壊電圧、Vfの結果等を考慮すると、AlN層の厚さは3〜4nmが最も好ましいといえる。 3 that the thickness of the AlN layer is preferably 1 to 10 nm, more preferably 1 to 5 nm, and still more preferably 1 to 3 nm. However, the thickness of the AlN layer is most preferably 3 to 4 nm in consideration of the breakdown rate, breakdown voltage, the result of Vf , etc., which will be described later.
(n側AlN層の厚さと静電耐圧特性との関係)
実施例5および6、7、並びに比較例2および3の発光素子に電圧を印加して静電耐圧特性を調べた。300Vの電圧を印加したときの破壊率の試験結果を図4に示す。図2と図4とを比較すると、n側AlN層の厚さが1.5nmである実施例4の破壊率が60%を超えているのに対して、n側AlN層の厚さが各々2nmおよび3nm、4nmである実施例5および6、7の発光素子の方が、破壊率が6.5%以下と高い静電耐圧特性を有することがわかる。
(Relationship between thickness of n-side AlN layer and electrostatic withstand voltage characteristic)
Voltage was applied to the light emitting elements of Examples 5 and 6, and 7 and Comparative Examples 2 and 3, and the electrostatic withstand voltage characteristics were examined. FIG. 4 shows the test result of the destruction rate when a voltage of 300 V is applied. When FIG. 2 is compared with FIG. 4, the thickness of the n-side AlN layer is more than 60% in Example 4, where the thickness of the n-side AlN layer is 1.5 nm. It can be seen that the light-emitting elements of Examples 5, 6, and 7 having 2 nm, 3 nm, and 4 nm have a higher electrostatic breakdown voltage characteristic of a breakdown rate of 6.5% or less.
特に、実施例6および7の破壊率は3.3%以下と低くなっている。それに対し、n側AlN層にかえて5.0nmのAlGaN層を成長させた比較例2、10nmのInGaN層を成長させた比較例3の破壊率は各々、7.6%、8.5%であった。このことから、AlGaNやInGaNを成長させた比較例2および3よりも、n側AlN層を成長させた実施例6および7の方が静電耐圧特性に優れていることが分かる。 In particular, the destruction rates of Examples 6 and 7 are as low as 3.3% or less. In contrast, the breakdown rates of Comparative Example 2 in which a 5.0 nm AlGaN layer was grown instead of the n-side AlN layer and Comparative Example 3 in which a 10 nm InGaN layer was grown were 7.6% and 8.5%, respectively. Met. From this, it can be seen that Examples 6 and 7 in which the n-side AlN layer is grown are more excellent in electrostatic withstand voltage characteristics than Comparative Examples 2 and 3 in which AlGaN and InGaN are grown.
実施例6および7、並びに比較例1の発光素子の20mAにおける順方向電圧Vfを測定した。結果を図5に示す。n側AlN層の厚さが4nmに増加しても(実施例7)、n側AlN層が挿入されていない比較例1と同程度の順方向電圧のままであった。 It was measured forward voltage V f at 20mA of a light-emitting element of Examples 6 and 7, and Comparative Example 1. The results are shown in FIG. Even when the thickness of the n-side AlN layer was increased to 4 nm (Example 7), the forward voltage remained at the same level as in Comparative Example 1 in which the n-side AlN layer was not inserted.
n側AlN層の膜厚は、キャリア移動度試験のみを考慮すると上述のように1〜3nmが好ましいといえるが、図4より、静電耐圧特性を向上させるための電流拡散層としての役割を考慮すると、3〜4nmの膜厚が好ましいといえる。また、図5より、n側AlN層の膜厚を3〜4nmにしても、n側AlN層が挿入されていない発光素子と比較してVfの値は同程度のままである。 The thickness of the n-side AlN layer is preferably 1 to 3 nm as described above when only the carrier mobility test is taken into consideration, but from FIG. 4, it plays a role as a current diffusion layer for improving the electrostatic withstand voltage characteristics. Considering it, it can be said that a film thickness of 3 to 4 nm is preferable. Further, as shown in FIG. 5, even when the film thickness of the n-side AlN layer is 3 to 4 nm, the value of Vf remains about the same as that of the light emitting element in which the n-side AlN layer is not inserted.
上部n型コンタクト層と下部n型コンタクト層との間にn側AlN層が挿入され、更にp側クラッド層とp型コンタクト層との間にp側AlN層が挿入されている実施例8の発光素子に関して、破壊率を測定した。結果を表3に示す。p側AlN層を挿入した実施例8の発光素子は、実施例1〜7の発光素子に比べて300Vにおける破壊率が低減し、500Vにおける破壊率も非常に低い値となっており、静電耐圧特性が大幅に向上した。 The n-side AlN layer is inserted between the upper n-type contact layer and the lower n-type contact layer, and the p-side AlN layer is further inserted between the p-side cladding layer and the p-type contact layer. With respect to the light emitting element, the destruction rate was measured. The results are shown in Table 3. The light emitting device of Example 8 in which the p-side AlN layer was inserted had a reduced breakdown rate at 300 V and a very low breakdown rate at 500 V compared to the light emitting devices of Examples 1 to 7, and the electrostatic The breakdown voltage characteristics have been greatly improved.
本発明に係る発光素子においては、比較的結晶性の脆い活性層が保護され、静電耐圧特性を向上させることができる。 In the light emitting device according to the present invention, the relatively crystalline brittle active layer is protected, and the electrostatic withstand voltage characteristic can be improved.
1 基板
2 n型コンタクト層
2a 下部n型コンタクト層
2b 上部n型コンタクト層
3 活性層
4 p側窒化物半導体層
5 p側電極
5a p側透光性電極
5b p側パッド電極
6 n側電極
7 n側AlN層
1 substrate 2 n-
Claims (7)
前記n側窒化物半導体層上および前記p側窒化物半導体層上に、それぞれn側電極およびp側電極が設けられた発光素子において、
前記n側窒化物半導体層が、前記n型電極と接する上部n型コンタクト層と下部n型コンタクト層とで構成されるn型コンタクト層を有し、
前記上部n型コンタクト層と前記下部n型コンタクト層との間に、前記上部n型コンタクト層および前記下部n型コンタクト層のいずれとも組成の異なるAlN層が設けられており、
前記AlN層と前記n側電極との間の距離が、前記AlN層と前記基板との間の距離よりも短いことを特徴とする、発光素子。 An n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer are sequentially stacked on the substrate,
In a light emitting device in which an n-side electrode and a p-side electrode are provided on the n-side nitride semiconductor layer and the p-side nitride semiconductor layer, respectively.
The n-side nitride semiconductor layer has an n-type contact layer composed of an upper n-type contact layer and a lower n-type contact layer in contact with the n-type electrode;
Between the upper n-type contact layer and the lower n-type contact layer, an AlN layer having a composition different from that of the upper n-type contact layer and the lower n-type contact layer is provided.
The light emitting device, wherein a distance between the AlN layer and the n-side electrode is shorter than a distance between the AlN layer and the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011207813A JP5741350B2 (en) | 2011-09-22 | 2011-09-22 | Light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011207813A JP5741350B2 (en) | 2011-09-22 | 2011-09-22 | Light emitting element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013069900A JP2013069900A (en) | 2013-04-18 |
| JP5741350B2 true JP5741350B2 (en) | 2015-07-01 |
Family
ID=48475228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011207813A Active JP5741350B2 (en) | 2011-09-22 | 2011-09-22 | Light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5741350B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2640116A (en) * | 2024-02-07 | 2025-10-15 | Crayonano As | Electronic device, p-contact structure and process for preparing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5942519B2 (en) * | 2012-03-22 | 2016-06-29 | 日亜化学工業株式会社 | Semiconductor light emitting device |
| KR102432015B1 (en) * | 2015-11-09 | 2022-08-12 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Uv light emitting device and light emitting device package |
| JP7539338B2 (en) * | 2021-04-15 | 2024-08-23 | 日機装株式会社 | Semiconductor light emitting device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3724213B2 (en) * | 1998-08-05 | 2005-12-07 | 松下電器産業株式会社 | Gallium nitride compound semiconductor light emitting device |
| KR100638818B1 (en) * | 2005-05-19 | 2006-10-27 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
-
2011
- 2011-09-22 JP JP2011207813A patent/JP5741350B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2640116A (en) * | 2024-02-07 | 2025-10-15 | Crayonano As | Electronic device, p-contact structure and process for preparing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013069900A (en) | 2013-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104919604B (en) | Nitride semiconductor luminescent element | |
| CN104040737B (en) | Nitride semiconductor luminescent element and its manufacture method | |
| WO2007091651A1 (en) | Nitride semiconductor element | |
| CN105514232B (en) | A kind of production method of LED epitaxial slice, light emitting diode and epitaxial wafer | |
| JP5401145B2 (en) | Method for producing group III nitride laminate | |
| US7417258B2 (en) | Semiconductor light-emitting device, and a method of manufacture of a semiconductor device | |
| CN104993028B (en) | A kind of LED epitaxial slice | |
| JP5741350B2 (en) | Light emitting element | |
| CN103165787A (en) | Semiconductor light-emitting device | |
| CN108447952A (en) | A light-emitting diode epitaxial wafer and its preparation method | |
| CN100485982C (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
| WO2015065684A1 (en) | (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE | |
| CN101667614A (en) | Light emitting diode device and manufacturing method thereof | |
| JP2011018869A (en) | Nitride semiconductor element | |
| JP6648685B2 (en) | Method for manufacturing group III nitride semiconductor light emitting device | |
| CN102468389A (en) | Nitride semiconductor light emitting element | |
| JP2016143771A (en) | Epitaxial wafer, semiconductor light emitting device, light emitting device, and epitaxial wafer manufacturing method | |
| JP2010232485A (en) | Group iii nitride semiconductor light emitting element and method of manufacturing the same | |
| JP2008288532A (en) | Nitride semiconductor device | |
| KR101012516B1 (en) | Nitride semiconductor light emitting device | |
| JP2004048076A (en) | Semiconductor element and its manufacturing method | |
| JP5668647B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
| CN100477304C (en) | Semiconductor light-emitting device, and a method of manufacture of a semiconductor device | |
| JP5862177B2 (en) | Nitride semiconductor device | |
| JP5898656B2 (en) | Group III nitride semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5741350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |