Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5741526B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP5741526B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5741526B2
JP5741526B2 JP2012122826A JP2012122826A JP5741526B2 JP 5741526 B2 JP5741526 B2 JP 5741526B2 JP 2012122826 A JP2012122826 A JP 2012122826A JP 2012122826 A JP2012122826 A JP 2012122826A JP 5741526 B2 JP5741526 B2 JP 5741526B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
electrode portion
solder
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012122826A
Other languages
English (en)
Other versions
JP2013251297A (ja
Inventor
裕孝 大野
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012122826A priority Critical patent/JP5741526B2/ja
Publication of JP2013251297A publication Critical patent/JP2013251297A/ja
Application granted granted Critical
Publication of JP5741526B2 publication Critical patent/JP5741526B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/871Bond wires and strap connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、放熱板上に半導体素子を搭載しモールド樹脂で封止する樹脂封止型半導体装置に関する。
高耐圧、大電流用の半導体素子は、使用時の発熱量が大きい。そのため、半導体素子を放熱板に搭載し、放熱性を向上させる構造が知られている。また、外部からの圧力、湿気や汚染物質から守るために、半導体素子はモールド樹脂で封止される。
例えば、特許文献1では、放熱板を金型に接触させてトランスファーモールドすることにより、放熱板をモールド樹脂から露出させる技術が開示されている。これによれば、放熱板がモールド樹脂から露出するため、高い放熱性を備える樹脂封止型半導体装置が得られる。
特開2002−324816号公報
ところで、特許文献1に示された内容では、半導体素子を積層して、複数の半導体素子を一体的にモールドする構造としたとき、各半導体素子と電気的に接続する電極を複数設ける必要がある。製造工程の煩雑化や部品点数の増加を生じさせ、引いては製造コストの増大を招くことになる。
本発明は、かかる点に鑑みてなされたものであり、その目的は、簡易な構成にて複数の半導体素子を一体的にモールドし、且つ放熱板がモールド樹脂から露出する構造を提供することにある。また、その製造工程を簡略化することにある。
上記目的を達成するため、本発明に係る半導体装置は、第一の半導体素子と、前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第二の半導体素子とをモールド樹脂で封止する構造からなる。前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられる。前記第一の半導体素子の他方の面は、第一の電極の一方の面と接続し、
前記第一の半導体素子の一方の面は、第二の電極の一方の面と接続し、前記第二の半導体素子の一方の面は、第三の電極の一方の面と接続し、前記第二の半導体素子の他方の面は、第四の電極の一方の面と接続する。ここで、前記第二の電極と前記第四の電極は、モールド樹脂内にて電気的に接続されて同電位に保たれ、前記第一の電極と前記第四の電極の他方の面は、モールド樹脂から露出することを特徴とする。
上記構成によれば、前記第一の半導体素子と接続する電極と、前記第二の半導体素子と接続する電極が同電位になるよう、モールド樹脂の内部にて電気的に接続するため、電極材料を低減するとともに構造を簡素化し得る。さらに電流経路が短く、導通損失を低減し得る。
この場合、前記第二の電極は第一の電極部であり、前記第四の電極は第二の電極部であり、各電極部は第五の電極に形成されていることが好ましい。
もしくは、前記第二の電極と前記第四の電極は、直接接続することが好ましい。ここで、直接接続とは、前記第二の電極と前記第四の電極が、電気的な接続を確保し得る程度に直接触れる、または、はんだ等の接合材を介して電気的に接続することを意味する。
上記構成によれば、部品点数を減少し、製造コストを低下し得る。
本発明における積層モールド構造は、前記各半導体素子の一方の面と前記各電極の接触面積は、前記各半導体素子の他方の面と前記各電極の接触面積と比べて、接触面積が小さいことが望ましい。それにより、例えば、前記各半導体素子に信号線を引き出すパッドを設ける必要がある場合でも、前記各半導体素子の一方の面に設けることにより、モールド樹脂から露出する電極、つまり放熱性の高い電極と半導体素子との接触面積を確保し得る。
本発明における積層モールド構造は、前記第一の電極及び前記第四の電極の少なくとも一方は、前記第二の電極と前記第三の電極と比べて、体積が大きいことが望ましい。これによれば、露出する電極の熱マスが大きくなり、過渡熱を一時的に蓄えた後に露出面から熱を逃がすことができるので、放熱性を向上し得る。
本発明における積層モールド構造は、第一の半導体素子と、前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第二の半導体素子と、をモールド樹脂で封止する構造からなる。前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられ、前記第一の半導体素子の他方の面は、第一の電極の一方の面と接続し、前記第一の半導体素子の一方の面は、第二の電極の一方の面と接続し、前記第二の半導体素子の一方の面は、第三の電極の一方の面と接続し、前記第二の半導体素子の他方の面は、第四の電極の一方の面と接続する。ここで、前記第一の電極と前記第四の電極は、モールド樹脂内にて電気的に接続されて同電位に保たれ、前記第一の電極と前記第四の電極の他方の面は、モールド樹脂から露出することを特徴とする。
上記構成によれば、ハイサイド電極とローサイド電極との距離が近く、インダクタンスを低減し得る。SiCやGaN等の高周波用途で用いる場合に好適である。
本発明における積層モールド構造の製造方法は、接続工程、折り曲げ工程、配置工程、及びモールド工程からなる。接続工程は、第一の半導体素子の他方の面と第一の電極の一方の面を電気的に接続する第一の接続工程と、第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の一方の面を電気的に接続する第二の接続工程と、前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の他方の面と第二の半導体素子の他方の面を電気的に接続する第三の接続工程と前記第二の半導体素子の一方の面と第三の電極の一方の面を電気的に接続する第四の接続工程と、を備える。折り曲げ工程は、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かいあうように前記第二の電極を折り曲げる折り曲げ工程を備える。配置工程は、前記第一の電極の他方の面と前記第二の電極部における前記第二の電極の一方の面が金型に接触するように金型に配置する配置工程を備える。モールド工程は、前記金型にモールド樹脂材を流し込むモールド工程を備える。
本発明における積層モールド構造の製造方法は、接続工程、折り曲げ工程、配置工程、及びモールド工程からなる。接続工程は、第一の半導体素子の一方の面と第一の電極の一方の面を電気的に接続する第一の接続工程と、第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の他方の面を電気的に接続する第二の接続工程と、前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の一方の面と第二の半導体素子の他方の面を電気的に接続する第三の接続工程と前記第二の半導体素子の一方の面と第三の電極の一方の面を電気的に接続する第四の接続工程と、を備える。折り曲げ工程は、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かいあうように前記第二の電極を折り曲げる折り曲げ工程を備える。配置工程は、前記第一の電極部における前記第二の電極の他方の面と前記第二の電極部における前記第二の電極の他方の面が金型に接触するように金型に配置する配置工程を備える。モールド工程は、前記金型にモールド樹脂を流し込むモールド工程を備える。
上記製造方法によれば、簡素な工程にて、モールド樹脂材から電極が露出する、つまり放熱面が露出する積層モールド構造が得られる。
本発明によれば、従来の構造に比べて簡易な構造で、モールド樹脂から放熱板が露出する積層モールド構造が得られる。また、上記構造を簡素な工程で実現し得る。
また、本発明は、以下の積層モールド構造及びその製造方法を提供する。
本発明の積層モールド構造は、第一の半導体素子と、前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第二の半導体素子と、折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、第一の電極と、第三の電極と、前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂を有する。前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられている。前記第一の半導体素子の他方の面は、第一の電極の一方の面にはんだによって接続されている。前記第一の半導体素子の一方の面は、前記第一の電極部の前記第二の電極部に対向する面の反対側の面にはんだによって接続されている。前記第二の半導体素子の一方の面は、第三の電極の一方の面にはんだによって接続されている。前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されている。前記第一の電極の他方の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する。
上記の積層モールド構造においては、前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きくてもよい。前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きくてもよい。前記第二の電極部の前記第一の電極部に対向する前記面の面積が、その面における前記第二の半導体素子の接触面積よりも大きくてもよい。前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きくてもよい。
本発明の別の積層モールド構造は、第一の半導体素子と、前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第2の半導体素子と、折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、第二の電極と、第三の電極と、前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂を有する。前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられている。前記第一の半導体素子の他方の面は、前記第一の電極部の前記第二の電極部に対向する面にはんだによって接続されている。前記第一の半導体素子の一方の面は、第二の電極の一方の面にはんだによって接続されている。前記第二の半導体素子の一方の面は、第三の電極の一方の面にはんだによって接続されている。前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されている。前記第一の電極部の前記第二の電極部に対向する前記面の反対側の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する。
本発明の製造方法は、第一の半導体素子の他方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の一方の面をはんだによって接続する第二の接続工程と、前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の他方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、前記第二の半導体素子の一方の面と第三の電極の一方の面をはんだによって接続する第四の接続工程と、前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合うように前記第二の電極を折り曲げる折り曲げ工程と、前記折り曲げ工程の実施後に、前記第一の電極の他方の面と前記第二の電極部における前記第二の電極の一方の面が金型に接触するように金型に配置する配置工程と、前記金型にモールド樹脂を流し込むモールド工程を備える。
上記の製造方法においては、前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きく、前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きく、前記第二の電極部における前記第二の電極の前記他方の面の面積が、その他方の面における前記第二の半導体素子の接触面積よりも大きく、前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きくてもよい。
本発明の別の製造方法においては、第一の半導体素子の一方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の他方の面をはんだによって接続する第二の接続工程と、前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の一方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、前記第二の半導体素子の一方の面と前記第三の電極の一方の面をはんだによって接続する第四の接続工程と、前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合うように前記第二の電極を折り曲げる折り曲げ工程と、前記折り曲げ工程の実施後に、前記第一の電極部における前記第二の電極の他方の面と前記第二の電極部における前記第二の電極の他方の面が金型に接触するように金型に配置する配置工程と、前記金型にモールド樹脂を流し込むモールド工程を備える。
本発明における半導体装置の実施例の構成を示す断面図である。 本発明における半導体装置の実施例の構成を示す上面視図である。 本発明における半導体装置の実施例の構成を示す回路図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の製造方法を説明する図である。 本発明における半導体装置の他の実施例の構成を示す断面図である。 本発明における半導体装置の他の実施例の構成を示す断面図である。
以下、本発明の実施の形態について、図を参照しながら説明する。
図1及び図2は、本発明における実施の形態を示すものである。図1に示すように、この実施形態の半導体装置1は、半導体素子2と、整流素子3と、ハイサイド電極4と、ミドルサイド電極5と、ローサイド電極6と、はんだ層7と、信号電極8と、信号線9を備え、全体をモールド樹脂材10で封止して構成されている。本実施例において、第一の電極はハイサイド電極4であり、第三の電極はローサイド電極6である。また、第二の電極及び第四の電極は、ミドルサイド電極5である。
半導体素子2は、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)やMOS(電界効果トランジスタ)等のパワー半導体素子から構成されている。半導体素子2の形状は、図2に示すように、例えば矩形状の薄板である。
整流素子3は、例えばダイオードから構成されている。整流素子3の形状は、図2に示すように、例えば矩形状の薄板である。
ハイサイド電極4、ミドルサイド電極5、及びローサイド電極6は、例えばCu等の熱伝導性及び電気伝導性の高い金属で構成されている。各電極は、半導体素子2及び整流素子3が積層できるよう、半導体素子2及び整流素子3を合わせた面積と比べて広い面積を有している。なお、1つの電極に複数の半導体素子2を並列して配置させても良い。
ミドルサイド電極5は、第一の電極部11と第二の電極部12を備えている。第一の電極部11と第二の電極部12は、モールド樹脂材10内にて連結している。これによれば、電極の材料及び部品点数を低減し得る。
はんだ層7は、半導体素子2及び整流素子3と各電極を接合している。はんだ層7は、例えば、半導体素子2で発生した熱を各電極に伝えるとともに、両者を電気的に接続している。
信号電極8は、金属で形成されており、信号線9により半導体素子2と電気的に接続されている。信号電極8に入力される信号により、半導体素子2は作動する。
モールド樹脂材10は、例えば、エポキシ樹脂で形成される。外部からの圧力、湿気や汚染物質から半導体素子を守っている。
上記装置では、図1に示すように、ハイサイド側回路部13において、半導体素子2及び整流素子3を介して、ハイサイド電極4に第一の電極部11が積層している。また、ローサイド側回路部14において、半導体素子2及び整流素子3を介して、ローサイド電極6に第二の電極部12が積層している。
これによれば、ハイサイド電極4とローサイド電極6の間に各電極部が設けられる構成と比べて、ハイサイド電極4とローサイド電極6の距離を近づけ得る。そのため、半導体装置1全体のインダクタンスを低減し得る。
また、図1に示すように、ハイサイド電極4及び第二の電極部12のうち、半導体素子2及び整流素子3が設けられていない面は、モールド樹脂材10から露出している。この場合、半導体素子2及び整流素子3に対応する領域が露出することが好ましい。
また、ハイサイド電極4は第一の電極部11と比べて体積が大きく、第二の電極部12はローサイド電極6と比べて体積が大きい。これによれば、モールド樹脂材10から露出する各電極の熱マスが大きくなるため、過渡熱を一時的に蓄えた後に露出面から熱を逃がすことができるので、放熱性を向上し得る。
次に、本発明の実施の形態に係る半導体装置の製造方法において、図4〜図10を参照しながら説明する。
まず、図4に示すように第一の接続工程では、ハイサイド電極4の一方の面と半導体素子2及び整流素子3の他方の面を、はんだ層7にて接続する。これにより、半導体素子2及び整流素子3とハイサイド電極4は、電気的及び熱的に接続される。
次に、図5に示すように第二の接続工程では、半導体素子2及び整流素子3の一方の面とミドルサイド電極5に設けられた第一の電極部11におけるミドルサイド電極5の一方の面を、はんだ層7にて接続する。これにより、半導体素子2及び整流素子3とミドルサイド電極5は、電気的及び熱的に接続される。
図6に示すように第三の接続工程では、ミドルサイド電極に設けられた第二の電極部12の一方の面と半導体素子20及び整流素子30の他方の面を、はんだ層7にて接続する。これにより、半導体素子20及び整流素子30とミドルサイド電極5は、電気的及び熱的に接続される。
図7に示すように第四の接続工程では、半導体素子20及び整流素子30の一方の面とローサイド電極6の一方の面を、はんだ層7にて接続する。これにより、半導体素子20及び整流素子30とローサイド電極6は、電気的及び熱的に接続される。
上述した接続工程により、各素子と各電極とが電気的に接続された接続状態を実現する。なお、接続工程の順序は上述したとおりでなく、各工程が入れ替わる、或いは同時に行われても良く、接続状態を実現すれば良い。
図8に示すように折り曲げ工程では、半導体素子2及び整流素子3と半導体素子20及び整流素子30の一方の面同士が向かい合うように、ミドルサイド電極5を折り曲げる。ここで、ミドルサイド電極5は他の電極に干渉しないよう折り曲げられ、ミドルサイド電極5における第一の電極部11とローサイド電極6との間には隙間が設けられる。この折り曲げ工程により、半導体素子が積層される積層状態が実現される。
このように、積層状態が実現される前に平面上で接続状態が実現されるため、例えば、上面視したときに、各素子の上面のはんだ付け点の観察が可能となる。このため、はんだ不足等による接合不良を抑制し得る。さらに、接続状態において、各電極は、半導体素子と接する面と反対側の面は大気中に露出する。このため、超音波探傷にて接合不良を検出し得る。よって、本実施形態に係る半導体装置の放電性能を確認し、性能を保証し得る。
また、図8に示すように、積層状態は、ミドルサイド電極5のみを折り曲げて実現され、ハイサイド電極4、及びローサイド電極6は折り曲げずに端子として用いる。積層状態において、上面視したときに、第二の電極部と第一の電極部を連結する連結部120の端部から各電極部までの長さaは、ハイサイド電極4、及びローサイド電極6における積層されている部分から突出している、端子として用いられる部分の長さb、cと比べ短い。これによれば、後述するモールド工程にて、連結部120を確実にモールド樹脂材にて封止し、且つ端子として用いられる部分が露出する構造が得られる。
図9に示すように配置工程では、ハイサイド電極4の他方の面と第二の電極部12におけるミドルサイド電極5の一方の面が金型15と接する。
図10に示すようにモールド工程では、金型15内にモールド樹脂材10が注入される。このとき、モールド樹脂材10は、ミドルサイド電極5とローサイド電極6との間の隙間から、ハイサイド側回路部13及びローサイド側回路部14を金型へ押し付ける。これにより、ハイサイド電極4の他方の面と第二の電極部12におけるミドルサイド電極5の他方の面が、金型とより密着し、各電極と金型との間にモールド樹脂材10が浸み込むことを抑制する。
これによれば、モールド樹脂材10を切削することなく、ハイサイド電極4の他方の面及び第二の電極部12の他方の面をモールド樹脂材10から露出し得る。切削する場合と比べて、寸法公差やはんだ厚のばらつき等の影響を受けずに各電極を露出し得る。
本発明は前記実施形態に限定されず、例えば、図11に示すようにミドルサイド電極5に設けられた第一の電極部11及び第二の電極部12がモールド樹脂材10から露出する構造でも良い。
また、前記実施形態では、第一の電極がハイサイド電極4であり、第三の電極がローサイド電極5であったが、第一の電極がローサイド電極4であり、第三の電極がハイサイド電極4でも良い。
また、前記実施形態では、図1及び図10に示すように、ハイサイド電極4、半導体素子2、第一の電極部11、ローサイド電極6、半導体素子20、第二の電極部12の順で積層されているが、積層されている順が入れ替わってもよく、第一の電極部11と第二の電極部12がモールド樹脂材10内にて接続されていればよい。
さらに、図12に示すように、ミドルサイド電極5は、異なる電極16、17から形成されていてもよい。また、図1に示す第一の電極部11と第二の電極部12は、それぞれ異なる部材から構成され、且つミドルサイド電極5と異なる部材で構成されていても良い。この場合、各部材は、電気的な接続が確保され得る程度に直接触れる、または、はんだ等の接合材を介して電気的に接続されている。
1・・・半導体装置、2,20・・・半導体素子、3,30・・・整流素子、4・・・ハイサイド電極、5・・・ミドルサイド電極、6・・・ローサイド電極、7・・・はんだ、8・・・信号電極、9・・・信号線、10・・・モールド樹脂材、 11・・・第一の電極部、12・・・第二の電極部、13・・・ハイサイド側回路部、14・・・ローサイド側回路部、15・・・金型

Claims (8)

  1. 第一の半導体素子と、
    前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第二の半導体素子と、
    折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、
    第一の電極と、
    第三の電極と、
    前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂、
    を有する積層モールド構造であって、
    前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられ、
    前記第一の半導体素子の他方の面は、前記第一の電極の一方の面にはんだによって接続されており
    前記第一の半導体素子の一方の面は、前記第一の電極部の前記第二の電極部に対向する面の反対側の面にはんだによって接続されており、
    前記第二の半導体素子の一方の面は、前記第三の電極の一方の面にはんだによって接続されており、
    前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されており、
    前記第一の電極の他方の面、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する
    ことを特徴とする積層モールド構造。
  2. 前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きく、
    前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きく、
    前記第二の電極部の前記第一の電極部に対向する前記面の面積が、その面における前記第二の半導体素子の接触面積よりも大きく、
    前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きい、
    請求項1に記載の積層モールド構造。
  3. 前記各半導体素子の一方の面と前記各電極の接触面積は、
    前記各半導体素子の他方の面と前記各電極の接触面積と比べて接触面積が小さい
    ことを特徴とする請求項に記載の積層モールド構造。
  4. 前記第一の電極及び前記第二の電極部の少なくとも一方は、
    前記第一の電極部と前記第三の電極と比べて、体積が大きい
    ことを特徴とする請求項1または3に記載の積層モールド構造。
  5. 第一の半導体素子と、
    前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第2の半導体素子と、
    折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、
    第二の電極と、
    第三の電極と、
    前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂、
    を有する積層モールド構造であって、
    前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられ、
    前記第一の半導体素子の他方の面は、前記第一の電極部の前記第二の電極部に対向する面にはんだによって接続されており、
    前記第一の半導体素子の一方の面は、前記第二の電極の一方の面にはんだによって接続されており、
    前記第二の半導体素子の一方の面は、前記第三の電極の一方の面にはんだによって接続されており、
    前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されており、
    前記第一の電極部の前記第二の電極部に対向する前記面の反対側の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する
    ことを特徴とする積層モールド構造。
  6. 第一の半導体素子の他方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、
    第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の一方の面をはんだによって接続する第二の接続工程と、
    前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の他方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、
    前記第二の半導体素子の一方の面と第三の電極の一方の面をはんだによって接続する第四の接続工程と、
    前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合ように前記第二の電極を折り曲げる折り曲げ工程と、
    前記折り曲げ工程の実施後に、前記第一の電極の他方の面と前記第二の電極部における前記第二の電極の一方の面が金型に接触するように金型に配置する配置工程と、
    前記金型にモールド樹脂を流し込むモールド工程と、
    を備える、
    積層モールド構造の製造方法。
  7. 前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きく、
    前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きく、
    前記第二の電極部における前記第二の電極の前記他方の面の面積が、その他方の面における前記第二の半導体素子の接触面積よりも大きく、
    前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きい、
    請求項4の積層モールド構造の製造方法。
  8. 第一の半導体素子の一方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、
    第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の他方の面をはんだによって接続する第二の接続工程と、
    前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の一方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、
    前記第二の半導体素子の一方の面と第三の電極の一方の面をはんだによって接続する第四の接続工程と、
    前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合ように前記第二の電極を折り曲げる折り曲げ工程と、
    前記折り曲げ工程の実施後に、前記第一の電極部における前記第二の電極の他方の面と前記第二の電極部における前記第二の電極の他方の面が金型に接触するように金型に配置する配置工程と、
    前記金型にモールド樹脂を流し込むモールド工程と、
    を備える、
    積層モールド構造の製造方法。
JP2012122826A 2012-05-30 2012-05-30 半導体装置及びその製造方法 Expired - Fee Related JP5741526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012122826A JP5741526B2 (ja) 2012-05-30 2012-05-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012122826A JP5741526B2 (ja) 2012-05-30 2012-05-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013251297A JP2013251297A (ja) 2013-12-12
JP5741526B2 true JP5741526B2 (ja) 2015-07-01

Family

ID=49849722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012122826A Expired - Fee Related JP5741526B2 (ja) 2012-05-30 2012-05-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5741526B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133927A (zh) * 2016-12-01 2018-06-08 三菱电机株式会社 半导体装置及电力变换装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP4239580B2 (ja) * 2002-12-13 2009-03-18 株式会社デンソー 半導体装置
JP3941728B2 (ja) * 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置
EP2051301A4 (en) * 2006-08-09 2010-06-16 Honda Motor Co Ltd SEMICONDUCTOR COMPONENT
JP2009071059A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体装置
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP5253430B2 (ja) * 2009-03-23 2013-07-31 株式会社豊田中央研究所 パワーモジュール
JP2013153010A (ja) * 2012-01-24 2013-08-08 Denso Corp 半導体モジュール及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133927A (zh) * 2016-12-01 2018-06-08 三菱电机株式会社 半导体装置及电力变换装置
CN108133927B (zh) * 2016-12-01 2021-02-23 三菱电机株式会社 半导体装置及电力变换装置

Also Published As

Publication number Publication date
JP2013251297A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
US7855464B2 (en) Semiconductor device having a semiconductor chip and resin sealing portion
JP6439389B2 (ja) 半導体装置
JP5414644B2 (ja) 半導体装置
CN107112294A (zh) 半导体装置以及功率模块
JP6813259B2 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
JP6330436B2 (ja) パワー半導体モジュール
US20130112993A1 (en) Semiconductor device and wiring substrate
CN105814682B (zh) 半导体装置
JP2014183078A (ja) 半導体装置
CN111354710B (zh) 半导体装置及其制造方法
JP5481104B2 (ja) 半導体装置
JP6129355B2 (ja) 電力半導体装置
KR101766082B1 (ko) 파워모듈
JP5676413B2 (ja) 電力用半導体装置
JP7118204B1 (ja) 半導体装置
JP2012142466A (ja) 半導体装置
JP2004221381A (ja) 半導体装置
CN106972001A (zh) 半导体模块以及半导体装置
JP5741526B2 (ja) 半導体装置及びその製造方法
JP4349364B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN204558445U (zh) 半导体封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R151 Written notification of patent or utility model registration

Ref document number: 5741526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees