JP5741526B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5741526B2 JP5741526B2 JP2012122826A JP2012122826A JP5741526B2 JP 5741526 B2 JP5741526 B2 JP 5741526B2 JP 2012122826 A JP2012122826 A JP 2012122826A JP 2012122826 A JP2012122826 A JP 2012122826A JP 5741526 B2 JP5741526 B2 JP 5741526B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- electrode portion
- solder
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07631—Techniques
- H10W72/07636—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/871—Bond wires and strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
- H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
前記第一の半導体素子の一方の面は、第二の電極の一方の面と接続し、前記第二の半導体素子の一方の面は、第三の電極の一方の面と接続し、前記第二の半導体素子の他方の面は、第四の電極の一方の面と接続する。ここで、前記第二の電極と前記第四の電極は、モールド樹脂内にて電気的に接続されて同電位に保たれ、前記第一の電極と前記第四の電極の他方の面は、モールド樹脂から露出することを特徴とする。
また、本発明は、以下の積層モールド構造及びその製造方法を提供する。
本発明の積層モールド構造は、第一の半導体素子と、前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第二の半導体素子と、折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、第一の電極と、第三の電極と、前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂を有する。前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられている。前記第一の半導体素子の他方の面は、第一の電極の一方の面にはんだによって接続されている。前記第一の半導体素子の一方の面は、前記第一の電極部の前記第二の電極部に対向する面の反対側の面にはんだによって接続されている。前記第二の半導体素子の一方の面は、第三の電極の一方の面にはんだによって接続されている。前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されている。前記第一の電極の他方の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する。
上記の積層モールド構造においては、前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きくてもよい。前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きくてもよい。前記第二の電極部の前記第一の電極部に対向する前記面の面積が、その面における前記第二の半導体素子の接触面積よりも大きくてもよい。前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きくてもよい。
本発明の別の積層モールド構造は、第一の半導体素子と、前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第2の半導体素子と、折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、第二の電極と、第三の電極と、前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂を有する。前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられている。前記第一の半導体素子の他方の面は、前記第一の電極部の前記第二の電極部に対向する面にはんだによって接続されている。前記第一の半導体素子の一方の面は、第二の電極の一方の面にはんだによって接続されている。前記第二の半導体素子の一方の面は、第三の電極の一方の面にはんだによって接続されている。前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されている。前記第一の電極部の前記第二の電極部に対向する前記面の反対側の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する。
本発明の製造方法は、第一の半導体素子の他方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の一方の面をはんだによって接続する第二の接続工程と、前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の他方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、前記第二の半導体素子の一方の面と第三の電極の一方の面をはんだによって接続する第四の接続工程と、前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合うように前記第二の電極を折り曲げる折り曲げ工程と、前記折り曲げ工程の実施後に、前記第一の電極の他方の面と前記第二の電極部における前記第二の電極の一方の面が金型に接触するように金型に配置する配置工程と、前記金型にモールド樹脂を流し込むモールド工程を備える。
上記の製造方法においては、前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きく、前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きく、前記第二の電極部における前記第二の電極の前記他方の面の面積が、その他方の面における前記第二の半導体素子の接触面積よりも大きく、前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きくてもよい。
本発明の別の製造方法においては、第一の半導体素子の一方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の他方の面をはんだによって接続する第二の接続工程と、前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の一方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、前記第二の半導体素子の一方の面と前記第三の電極の一方の面をはんだによって接続する第四の接続工程と、前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合うように前記第二の電極を折り曲げる折り曲げ工程と、前記折り曲げ工程の実施後に、前記第一の電極部における前記第二の電極の他方の面と前記第二の電極部における前記第二の電極の他方の面が金型に接触するように金型に配置する配置工程と、前記金型にモールド樹脂を流し込むモールド工程を備える。
Claims (8)
- 第一の半導体素子と、
前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第二の半導体素子と、
折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、
第一の電極と、
第三の電極と、
前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂、
を有する積層モールド構造であって、
前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられ、
前記第一の半導体素子の他方の面は、前記第一の電極の一方の面にはんだによって接続されており、
前記第一の半導体素子の一方の面は、前記第一の電極部の前記第二の電極部に対向する面の反対側の面にはんだによって接続されており、
前記第二の半導体素子の一方の面は、前記第三の電極の一方の面にはんだによって接続されており、
前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されており、
前記第一の電極の他方の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する、
ことを特徴とする積層モールド構造。 - 前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きく、
前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きく、
前記第二の電極部の前記第一の電極部に対向する前記面の面積が、その面における前記第二の半導体素子の接触面積よりも大きく、
前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きい、
請求項1に記載の積層モールド構造。 - 前記各半導体素子の一方の面と前記各電極の接触面積は、
前記各半導体素子の他方の面と前記各電極の接触面積と比べて接触面積が小さい
ことを特徴とする請求項1に記載の積層モールド構造。 - 前記第一の電極及び前記第二の電極部の少なくとも一方は、
前記第一の電極部と前記第三の電極と比べて、体積が大きい
ことを特徴とする請求項1または3に記載の積層モールド構造。 - 第一の半導体素子と、
前記第一の半導体素子に積層され、前記第一の半導体素子とモールド樹脂を介して離間された第2の半導体素子と、
折り曲げられた電極板により構成されており、第一の電極部と前記第一の電極部から間隔を開けて配置されている第二の電極部を有するミドルサイド電極と、
第二の電極と、
第三の電極と、
前記第一の半導体素子と前記第二の半導体素子を封止しているモールド樹脂、
を有する積層モールド構造であって、
前記各半導体素子は、前記各半導体素子の一方の面が向かい合うように設けられ、
前記第一の半導体素子の他方の面は、前記第一の電極部の前記第二の電極部に対向する面にはんだによって接続されており、
前記第一の半導体素子の一方の面は、前記第二の電極の一方の面にはんだによって接続されており、
前記第二の半導体素子の一方の面は、前記第三の電極の一方の面にはんだによって接続されており、
前記第二の半導体素子の他方の面は、前記第二の電極部の前記第一の電極部に対向する面にはんだによって接続されており、
前記第一の電極部の前記第二の電極部に対向する前記面の反対側の面と、前記第二の電極部の前記第一の電極部に対向する前記面の反対側の面は、前記モールド樹脂から露出する、
ことを特徴とする積層モールド構造。 - 第一の半導体素子の他方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、
第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の一方の面をはんだによって接続する第二の接続工程と、
前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の他方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、
前記第二の半導体素子の一方の面と第三の電極の一方の面をはんだによって接続する第四の接続工程と、
前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合うように前記第二の電極を折り曲げる折り曲げ工程と、
前記折り曲げ工程の実施後に、前記第一の電極の他方の面と前記第二の電極部における前記第二の電極の一方の面が金型に接触するように金型に配置する配置工程と、
前記金型にモールド樹脂を流し込むモールド工程と、
を備える、
積層モールド構造の製造方法。 - 前記第一の電極の前記一方の面の面積が、その一方の面における前記第一の半導体素子の接触面積よりも大きく、
前記第一の半導体素子の前記一方の面の面積が、その一方の面における前記第一の電極部の接触面積よりも大きく、
前記第二の電極部における前記第二の電極の前記他方の面の面積が、その他方の面における前記第二の半導体素子の接触面積よりも大きく、
前記第二の半導体素子の前記一方の面の面積が、その一方の面における前記第三の電極の接触面積よりも大きい、
請求項4の積層モールド構造の製造方法。 - 第一の半導体素子の一方の面と第一の電極の一方の面をはんだによって接続する第一の接続工程と、
第二の電極の長手方向の一方に設けられた第一の電極部において、前記第二の電極の一方の面と前記第一の半導体素子の他方の面をはんだによって接続する第二の接続工程と、
前記第二の電極の長手方向の他方に設けられた第二の電極部において、前記第二の電極の一方の面と第二の半導体素子の他方の面をはんだによって接続する第三の接続工程と、
前記第二の半導体素子の一方の面と第三の電極の一方の面をはんだによって接続する第四の接続工程と、
前記第一〜第四の接続工程の実施後に、前記第一の半導体素子の一方の面と前記第二の半導体素子の一方の面が向かい合うように前記第二の電極を折り曲げる折り曲げ工程と、
前記折り曲げ工程の実施後に、前記第一の電極部における前記第二の電極の他方の面と前記第二の電極部における前記第二の電極の他方の面が金型に接触するように金型に配置する配置工程と、
前記金型にモールド樹脂を流し込むモールド工程と、
を備える、
積層モールド構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012122826A JP5741526B2 (ja) | 2012-05-30 | 2012-05-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012122826A JP5741526B2 (ja) | 2012-05-30 | 2012-05-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013251297A JP2013251297A (ja) | 2013-12-12 |
| JP5741526B2 true JP5741526B2 (ja) | 2015-07-01 |
Family
ID=49849722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012122826A Expired - Fee Related JP5741526B2 (ja) | 2012-05-30 | 2012-05-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5741526B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133927A (zh) * | 2016-12-01 | 2018-06-08 | 三菱电机株式会社 | 半导体装置及电力变换装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022601A (ja) * | 2002-06-12 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP4239580B2 (ja) * | 2002-12-13 | 2009-03-18 | 株式会社デンソー | 半導体装置 |
| JP3941728B2 (ja) * | 2003-04-07 | 2007-07-04 | 富士電機ホールディングス株式会社 | 電力用半導体装置 |
| EP2051301A4 (en) * | 2006-08-09 | 2010-06-16 | Honda Motor Co Ltd | SEMICONDUCTOR COMPONENT |
| JP2009071059A (ja) * | 2007-09-13 | 2009-04-02 | Sanyo Electric Co Ltd | 半導体装置 |
| JP5067267B2 (ja) * | 2008-06-05 | 2012-11-07 | 三菱電機株式会社 | 樹脂封止型半導体装置とその製造方法 |
| JP5253430B2 (ja) * | 2009-03-23 | 2013-07-31 | 株式会社豊田中央研究所 | パワーモジュール |
| JP2013153010A (ja) * | 2012-01-24 | 2013-08-08 | Denso Corp | 半導体モジュール及び半導体装置 |
-
2012
- 2012-05-30 JP JP2012122826A patent/JP5741526B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133927A (zh) * | 2016-12-01 | 2018-06-08 | 三菱电机株式会社 | 半导体装置及电力变换装置 |
| CN108133927B (zh) * | 2016-12-01 | 2021-02-23 | 三菱电机株式会社 | 半导体装置及电力变换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013251297A (ja) | 2013-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9171773B2 (en) | Semiconductor device | |
| US7855464B2 (en) | Semiconductor device having a semiconductor chip and resin sealing portion | |
| JP6439389B2 (ja) | 半導体装置 | |
| JP5414644B2 (ja) | 半導体装置 | |
| CN107112294A (zh) | 半导体装置以及功率模块 | |
| JP6813259B2 (ja) | 半導体装置 | |
| JP2013069782A (ja) | 半導体装置 | |
| JP6330436B2 (ja) | パワー半導体モジュール | |
| US20130112993A1 (en) | Semiconductor device and wiring substrate | |
| CN105814682B (zh) | 半导体装置 | |
| JP2014183078A (ja) | 半導体装置 | |
| CN111354710B (zh) | 半导体装置及其制造方法 | |
| JP5481104B2 (ja) | 半導体装置 | |
| JP6129355B2 (ja) | 電力半導体装置 | |
| KR101766082B1 (ko) | 파워모듈 | |
| JP5676413B2 (ja) | 電力用半導体装置 | |
| JP7118204B1 (ja) | 半導体装置 | |
| JP2012142466A (ja) | 半導体装置 | |
| JP2004221381A (ja) | 半導体装置 | |
| CN106972001A (zh) | 半导体模块以及半导体装置 | |
| JP5741526B2 (ja) | 半導体装置及びその製造方法 | |
| JP4349364B2 (ja) | 半導体装置 | |
| JP5682511B2 (ja) | 半導体モジュール | |
| JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| CN204558445U (zh) | 半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5741526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |