Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5744210B2 - 薄膜配線基板およびプローブカード用基板 - Google Patents
[go: Go Back, main page]

JP5744210B2 - 薄膜配線基板およびプローブカード用基板 - Google Patents

薄膜配線基板およびプローブカード用基板 Download PDF

Info

Publication number
JP5744210B2
JP5744210B2 JP2013531353A JP2013531353A JP5744210B2 JP 5744210 B2 JP5744210 B2 JP 5744210B2 JP 2013531353 A JP2013531353 A JP 2013531353A JP 2013531353 A JP2013531353 A JP 2013531353A JP 5744210 B2 JP5744210 B2 JP 5744210B2
Authority
JP
Japan
Prior art keywords
layer
thin film
film wiring
conductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013531353A
Other languages
English (en)
Other versions
JPWO2013031822A1 (ja
Inventor
利弘 橋本
利弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013531353A priority Critical patent/JP5744210B2/ja
Publication of JPWO2013031822A1 publication Critical patent/JPWO2013031822A1/ja
Application granted granted Critical
Publication of JP5744210B2 publication Critical patent/JP5744210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、セラミック基板の上面に薄膜配線層が積層されてなる薄膜配線基板、および薄膜配線基板を含むプローブカード用基板に関するものである。
従来、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するための配線基板(スペーストランスフォーマー基板)として、薄膜配線層がセラミック基板の上面に積層されてなる薄膜配線基板が知られている。このような薄膜配線基板は、例えば、半導体素子の電気的な検査を行なう、いわゆるプローブカード用の基板として用いられている。半導体素子の検査時には、薄膜配線基板が所定の圧力で半導体素子に押し付けられる。
セラミック基板は、酸化アルミニウム質焼結体等からなる絶縁基体の上面に配線導体が形成されているとともに、下面等の外面に外部接続用の接続パッドが形成されており、配線導体と接続パッドとが電気的に接続されている。薄膜配線層は、例えば銅のめっき層等からなる薄膜導体が樹脂絶縁層の表面に被着されて形成されている。薄膜導体のうち薄膜配線層の最上面に露出した部分が半導体素子の電極と接続される端子として機能する。
薄膜配線基板においては、近年、別々に作製された薄膜配線層とセラミック基板とが、接着用の樹脂材料からなる接合層を介して接合されたものが提案されている。これは、薄膜配線基板の生産性や実用性(いわゆる多品種対応)を考慮したものである。接合層には、セラミック基板の配線導体と薄膜配線層の薄膜導体とを電気的に接続するための貫通導体(ビア導体)が形成されている。
特開2003−218531号公報 特開2006−173333号公報
しかしながら、上記従来技術の薄膜配線基板では、接合層を形成する樹脂材料が、薄膜配線層の接合時または半導体素子の検査時等の圧力によって変形する可能性がある、つまり横方向に伸びる可能性があるという問題点があった。この場合、例えば薄膜配線層とセラミック基板との接合時に、変形した樹脂材料が、接合層のビア導体の端面と薄膜配線層の導体部分または配線導体との間に入り込み、薄膜配線層の導体部分または配線導体とビア導体との間の電気的な接続が妨げられること等の不具合を生じる可能性がある。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、セラミック基板の上面に接合層および薄膜配線層が順次積層された薄膜配線基板、つまり接合層を介して薄膜配線層がセラミック基板の上面に接合された薄膜配線基板において、セラミック基板の配線導体と薄膜配線層との電気的な接続を良好に確保することが可能な薄膜配線基板を提供することにある。
本発明の一つの態様による薄膜配線基板は、上面を有するセラミック基板および前記セラミック基板の前記上面に設けられた配線導体を含むベースと、前記セラミック基板の前記上面に順次積層された接合層および薄膜配線層と、前記接合層を厚み方向に貫通しているとともに前記配線導体と前記薄膜配線層とを電気的に接続している貫通導体とを備えている。前記接合層は、熱硬化性樹脂からなるコア層と、前記コア層を形成する熱硬化性樹脂よりも弾性率が小さい熱硬化性樹脂からなり、前記コア層の上面および下面にそれぞれ積層された接着層とを含んでいる。また、前記接着層を形成する前記熱硬化性樹脂は、前
記コア層の前記上面側に積層されたものの弾性率が、前記コア層の前記下面側に積層されたものの弾性率よりも大きい。
本発明の一つの態様による薄膜配線基板によれば、セラミック基板および薄膜配線層に直接接合された接着層に比べて弾性率が大きい熱硬化性樹脂からなるコア層が接合層内に含まれていることから、接合層の変形を効果的に抑制することができる。
すなわち、例えば薄膜配線層のセラミック基板への接合時や半導体素子の検査時等に圧力が加わったとしても、弾性率が比較的高いコア層が変形しにくいため、このコア層の上下に積層されている接着層の変形も効果的に抑制される。そのため、接合層を形成している樹脂材料(熱硬化性樹脂材料)が、接合層のビア導体の端面と、薄膜配線層の導体との間等に入り込むような不具合は効果的に抑制される。したがって、セラミック基板の上面に接合層および薄膜配線層が順次積層された薄膜配線基板において、セラミック基板の配線導体と薄膜配線層との電気的な接続を良好に確保することが可能な薄膜配線基板を提供することができる。また、接着層により、セラミック基板および薄膜配線層に対する接合層の接着性を確保することができる。
本発明の薄膜配線基板の実施の形態の一例を示す断面図である。 図1に示す薄膜配線基板の要部を拡大して示す要部拡大断面図である。 接合層を介してセラミック基板に薄膜配線層を接合する工程の一例における要部を工程順に示す断面図である。 接合層を介してセラミック基板に薄膜配線層を接合する工程の一例における要部を示す断面図である。
本発明の多層配線基板を、添付の図面を参照して詳細に説明する。図1は本発明の多層配線基板の実施の形態の一例を示す断面図であり、図2は、図1に示す多層配線基板の要部を拡大して示す要部拡大断面図である。ベースBに含まれるセラミック基板1の上面に接合層2と薄膜配線層3とが順次積層されて、薄膜配線基板が基本的に形成されている。
ベースBは、上面を有する直方体状等のセラミック基板1と、セラミック基板1の上面に設けられた配線導体11とを含んでいる。
セラミック基板1は、薄膜配線基板全体の剛性を確保する機能を有している。セラミック基板1上に薄膜配線層3が形成されていることによって、半導体素子の電極に対応し得る微細な配線が、剛性の高い基板上に形成されてなる、プローブカード等に使用可能な薄膜配線基板を形成することができる。薄膜配線基板は、プローブカードとして用いられる場合、半導体素子に対する電気的な接続を確実なものとするために、半導体素子に対して所定の圧力で押し付けられる。
セラミック基板1は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体,ガラス母材中に結晶成分を析出させた結晶化ガラスまたは雲母やチタン酸アルミニウム等の微結晶焼結体からなる、金属材料とほぼ同等の精密な機械加工が可能なセラミック材料(いわゆるマシナブルセラミックス)等のセラミック材料により形成されている。
セラミック基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。
セラミック基板1の上面には配線導体11が形成されている。配線導体11は、後述する接合層2のビア導体23を介して薄膜配線層3と電気的に接続されている。また、配線導体11は、セラミック基板1の内部に形成された貫通導体等の内部導体を介して、セラミック基板1の下面に形成された接続パッド12と電気的に接続されている。なお、図1および図2において、内部導体は破線を用いて模式的に示している(符号なし)。
配線導体11、内部導体および接続パッド12は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金または白金等の金属材料によって形成されている。なお、これらの金属材料は、複数のものが合金等の形態で併用されていても構わない。これらの金属材料は、メタライズ法やめっき法等の方法で、セラミック基板1の所定部位に被着されている。
配線導体11、内部導体および接続パッド12は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板1となるセラミックグリーンシートの表面やあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリーンシートと同時焼成することによって被着させることができる。
接合層2は、セラミック基板1上に薄膜配線層3を接合するためのものである。接合層2には、厚み方向に貫通する貫通導体(いわゆるビア導体)23が形成されている。接合層2を介してセラミック基板1上に薄膜配線層3が接合された薄膜配線基板は、生産性や実用性(いわゆる多品種対応)に優れている。すなわち、この場合には、別々に作製したセラミック基板1と薄膜配線層3とを接合層2を介して接合すれば薄膜配線基板を製作することができる。そのため、セラミック基板1の上面に薄膜配線層3を直接積層する場合に比べて、製作が容易である。また、種々のパターンの薄膜配線層3をまとめて準備できるため、いわゆる多品種対応も容易である。なお、接合層2の詳細については後述する。
薄膜配線層3は、例えば、例えば、銅や銀,パラジウム,金,白金,アルミニウム,クロム,ニッケル,コバルト,チタン等の金属材料またはこれらの金属材料の合金材料からなる薄膜導体層31が樹脂絶縁層32の表面に被着されて形成されている。
薄膜導体層31は、上記の金属材料をスパッタリング法や蒸着法,めっき法等の方法で樹脂絶縁層32の主面に被着させ、必要に応じてマスキングやエッチング等のトリミング加工を施すことによって、所定のパターンで樹脂絶縁層32の表面に形成することができる。
樹脂絶縁層32は薄膜導体層31を形成するための基材として機能している。また、樹脂絶縁層32は、薄膜導体層31同士の電気的な絶縁性を確保するための絶縁材として機能している。接合層2(上面)は薄膜導体層31に加えて樹脂絶縁層32の最下面にも接合されている。これにより、接合層2を介したセラミック基板1と薄膜配線層3との機械的な接続の強度を高めている。
樹脂絶縁層32は、例えば長方形状や正方形状等の四角形状、または円形状等で、厚みが約25μm程度の層状に形成されている。樹脂絶縁層32は、例えば、エポキシ樹脂やポリイミド樹脂,ポリアミドイミド樹脂,ポリエーテルイミド樹脂,液晶ポリマー等の樹脂材料により形成されている。
樹脂絶縁層32は、例えばポリイミド樹脂やポリアミドイミド樹脂,ポリエーテルイミド樹脂,液晶ポリマー等の樹脂材料によって形成されている。樹脂絶縁層32は、例えば上記樹脂材料の未硬化物を層状に成形して硬化させることによって作製することができる。なお、樹脂材料の未硬化物の成形の際には、ポリエチレン樹脂等の樹脂フィルム等を成形用の基材として用いればよい。樹脂材料を硬化させた後に基材を除去すれば、層状に成形された樹脂絶縁層32を得ることができる。
薄膜導体層31と樹脂絶縁層32とが交互に積層されて薄膜配線層3が形成されている。樹脂絶縁層32の上下の薄膜導体層31は、樹脂絶縁層32に形成されたビア導体等を介して互いに電気的に接続されている。なお、図1においてビア導体等は破線を用い、模式的に示している(符号なし)。
樹脂絶縁層32のビア導体は、例えば次のようにして形成されている。樹脂絶縁層32の一部にCOレーザやYAGレーザ等によるレーザ加工,RIE(リアクティブ イオン エッチング)または溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔(符号なし)を形成する。この貫通孔内にビア導体となる導体材料を、スパッタリング法や蒸着法,めっき法,導体ペーストの充填等の方法で充填することによって、樹脂絶縁層32にビア導体を形成することができる。
樹脂絶縁層32のビア導体は、例えば、銅や銀,パラジウム,金,白金,アルミニウム,クロム,ニッケル,コバルト,チタン,タングステン等の金属材料またはこれらの金属材料の合金材料からなる。樹脂絶縁層32のビア導体は、例えば上記の金属材料の粉末を有機溶剤およびバインダと混練して作製した金属ペーストを樹脂絶縁層32の貫通孔内に充填し、その後加熱して有機成分を除去することによって形成することができる。この場合、めっき法やスパッタリング法等の金属膜形成技術を併用してもよい。
薄膜配線層3の最上面に形成された薄膜導体層31が、例えば半導体素子の電極とプローブ4を介して電気的に接続される。また、薄膜配線層3の最下面に形成された薄膜導体層31が接合層2のビア導体23の上端面と直接に接続されている。
この薄膜配線基板において、接合層2の貫通導体23の下端面がセラミック基板1の配線導体11と電気的に接続されているので、薄膜導体層31と電気的に接続された半導体素子の電極は、セラミック基板1の下面の接続パッド12と電気的に接続される。この接続パッド12を検査用の電気回路に電気的に接続すれば、半導体素子の電気的な検査(正常に演算や記憶等を行なうか否か等)を行なうことができる。なお、半導体素子としては、ICやLSI等の半導体集積回路素子や、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。
ここで、接合層2について詳しく説明する。接合層2は、熱硬化性樹脂からなるコア層21と、コア層21を形成する熱硬化性樹脂よりも弾性率が小さい熱硬化性樹脂からなり、コア層21の上面および下面にそれぞれ積層された接着層22とにより形成されている。また、前述したように、厚み方向に貫通する貫通導体23が形成されており、セラミック基板1の配線導体11と薄膜配線層3とが、接合層2の貫通導体23を介して電気的に接続されている。
接合層2について、セラミック基板1および薄膜配線層3に直接接合された接着層22に比べて弾性率が大きい熱硬化性樹脂からなるコア層21が含まれていることから、接合層2の変形を効果的に抑制することができる。
すなわち、例えば薄膜配線層3のセラミック基板1への接合時や半導体素子の検査時等に圧力が加わったとしても、弾性率が比較的高いコア層21が変形しにくいため、このコア層21の上下に積層されている接着層22の変形も効果的に抑制される。そのため、接合層2を形成している樹脂材料(熱硬化性樹脂材料)が、接合層2のビア導体23の上端面と、薄膜配線層3との間等に入り込むことは効果的に抑制される。したがって、セラミック基板1の上面に接合層2および薄膜配線層3が順次積層された薄膜配線基板において、セラミック基板1の配線導体11と薄膜配線層3との電気的な接続を良好に確保することが可能な薄膜配線基板を提供することができる。
なお、この場合、接合層2の全体が、コア層21を形成しているのと同様の熱硬化性樹脂材料によって形成されていると、接合層2のセラミック基板1および薄膜配線層3に対する接着性が低くなる可能性がある。言い換えれば、接着層22がコア層21の上下面に積層されていることによって、接合層2のセラミック基板1および薄膜配線層3に対する接合性が十分に確保されている。
コア層21および接着層22のそれぞれの厚みは、例えば約5〜30μm程度である。コア層21の上面側と下面側とで接着層22の厚みが互いに同じ程度であってもよいし、互いに異なっていてもよい。
コア層21を形成する熱硬化性樹脂材料としては、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリアミドイミド樹脂およびアラミド樹脂等が挙げられる。
コア層21は、接合層2の変形を抑制する上では弾性率が高いほど好ましい。ただしコア21の弾性率が高くなりすぎると薄膜配線基板への熱負荷や、半導体素子の検査時等の圧力による反りが生じた際において、接着層22との接着界面での剥離などの現象が生じる可能性がある。また、生産性や経済性を低くする可能性がある。したがって、コア層21の弾性率は、2000MPa〜10000MPaであることが好ましい。
また、接着層22を形成する熱硬化性樹脂材料としては、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂、ポリフェニレンエーテル樹脂およびフッ素樹脂等が挙げられる。
接着層22のセラミック基板1等に対する接合強度が比較的高いのは、弾性率が比較的低いことによりセラミック基板1の表面(上面)等の凹凸に接着層22の樹脂材が入り込みやすく、アンカー効果が働くことにより接着強度が向上するためである。接着層22の弾性率は5MPa〜1500MPa程度であればよい。
また、コア層21および接着層22のそれぞれの弾性率が、例えば上記の範囲であるときに、コア層21の弾性率が、接着層22の弾性率の1.3〜20倍であるように設定されていてもよい。例えば、コア層の弾性率が2000MPaであれば、接着層22の弾性率は約100〜1500MPaに設定される。このような弾性率の比率である場合には、接着層22のセラミック基板1および薄膜配線層3に対する接着性を確保しながら、コア層21による、接合層2の変形を抑制する効果をより確実に得ることができる。
接着層22について、ポリイミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂またはポリフェニレンエーテル樹脂からなる場合には、上記のような弾性率を有する接着層22としての形成がより容易である。また、これらの樹脂材料は、フィルム状(シート状)に成形することが容易であるため、接着層22を形成する樹脂材料として適している。
コア層21について、ポリイミド樹脂からなる場合には、上記のような弾性率を有するコア層21としての形成がより容易である。また、ポリイミド樹脂は、フィルム状に成形することが容易であるため、コア層21を形成する樹脂材料として適している。また、ポリイミド樹脂は、200℃以上の高耐熱性を有する。そのため、例えば薄膜配線基板がプローブカード用基板として用いられるときに、コア層21を形成する樹脂材料としてはポリイミド樹脂が適している。
コア層21および接着層22のそれぞれの弾性率は、例えば、用いる樹脂材料(ポリイミド樹脂等)における硬化剤の添加量等によって調整できる。
接合層2全体としての弾性率は、例えば500MPa〜10000MPaである。接合層2全体としての弾性率が上記の範囲であれば、セラミック基板1と薄膜配線層3とを互いに接合させる上で好ましい剛性および接着性をあわせて確保する上で有効である。そのため、薄膜配線層3とセラミック基板1とが接合層2を介して接合されてなる薄膜配線基板としての信頼性および外観等を良好に確保することができる。
接合層2全体としての弾性率は、コア層21および接着層22のそれぞれの弾性率、およびそれぞれの厚みの比等によって調整することができる。
なお、コア層21および接着層22のそれぞれを形成する熱硬化性樹脂の弾性率は、例えばナノインデンテーション法で測定することができる。
接合層2は、例えば、コア層21および接着層22を、少なくとも接着層22が未硬化の状態であらかじめ薄膜配線層3の下面に接合しておく。下面に接合層2が接合された薄膜配線層3をセラミック基板1の上面に、貫通導体23の下端面と所定の配線導体11とが対向し合うように位置合わせしてセットし、その後、接合層2の各熱硬化性樹脂材料を加熱して硬化させれば、セラミック基板1上に接合層2を介して薄膜配線層3を積層して接合することができる。なお、薄膜配線層3の下面にあらかじめ接合しておく接合層2におけるコア層21、すでに硬化が済んでいるものであっても構わない。また、上記接合の際に、薄膜配線層3の上面側から下方に圧力を加えて、セラミック基板1および薄膜配線層3と接合層2との密着性を高めるようにしてもよい。
ここで、接合層2を介したセラミック基板1と薄膜配線層3との接合工程について、図3を参照して、より具体的に説明する。図3(a)〜(d)は、接合層2を介したセラミック基板1と薄膜配線層3との接合工程の一例における要部を工程順に示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。
まず、図3(a)に示すように、セラミック基板1および薄膜配線層3を作製する。セラミック基板1および薄膜配線層3は、例えば前述した方法で作製することができる。なお、説明の都合上、薄膜配線層3は、図1および図2とは上下を逆にして示している。
次に、接合層2を作製する。接合層2は、例えば図3(b)および図3(c)に示すような工程順で作製することができる。すなわち、まず図3(b)に示すように、ポリエチレンフィルム等の樹脂フィルム5上に接着層22、コア層21および接着層22を順に積層した後に、貫通孔24を形成する。貫通孔24は樹脂フィルム5も貫通している。次に、図3(c)に示すように、貫通孔24内に貫通導体23を充填した後、樹脂フィルム5を除去すれば、接合層2を作製することができる。
二つの接着層22、コア層21および樹脂フィルム5を貫通する貫通孔24は、例えば前述した薄膜配線層3におけるビア導体形成の際と同様の方法(レーザ加工またはエッチング等)で形成することができる。
また、貫通孔24内へのビア導体23の充填も、前述した薄膜配線層3におけるビア導体の場合と同様の材料を用い、同様の方法で行なうことができる。すなわち、貫通孔24内に貫通導体23となる銅等の金属ペーストを充填し、加熱することで貫通導体23を形成することができる。なお、図3(c)に示す例においては、樹脂フィルム5を除去した後に、接合層2の下面側にビア導体23の端部がわずかに突出している。
なお、この工程において、コア層21は硬化状態、接着層22は半硬化状態である。すなわち、コア層21は硬化状態であるために弾性率が大きく、厚み方向等に圧力が加わったとしても変形しにくい。また、接着層22は半硬化状態であるために、接着性(いわゆるタック性)を有している。
作製した接合層2は、薄膜配線層3上に、貫通導体23の端面と薄膜配線層3の薄膜導体層31とが対向し合うように位置合わせして接合する。
その後、図3(d)に示すように、薄膜配線層3上に接合層2を接合したものを、上下ひっくり返してセラミック基板1の上面に積層し、接着層22を硬化させて接合する。この場合、貫通導体23の端面と配線導体11の所定部位とが対向し合うように位置合わせする。
また、前述したように、この接合の際には、薄膜配線層3の上面側から下方に、プレス機等を用いて加圧するようにしてもよい。この加圧によって、セラミック基板1および薄膜配線層3と接合層2との密着性を向上させることができる。
上記加圧に伴い、コア層21に比べて接着層22の方が大きく変形する可能性、つまり横方向に伸びる可能性がある。この場合、例えば図4に示すように、伸びようとする接着層22は、コア層21の貫通導体23側の端面と貫通導体23の側面との間に生じた隙間S内に入る。そのため、接着層22の一部が貫通導体23の端面と薄膜導体層31との間に入り込むことは抑制され、貫通導体23と薄膜導体層31との間の電気的な接続信頼性が高い。なお、図4は、接合層2を介してセラミック基板1に薄膜配線層3を接合する工程の一例における要部を示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。
なお、接着層22は、例えば図2に示したように、コア層21の端面まで被覆していても構わない。言い換えれば、コア層21の端面と接合層2の貫通導体23の側面との間に接着層22の一部が回り込んでいても構わない。この場合でも、コア層21による、接合層2の変形を抑制する効果を十分に得ることができる。なお、上記形態は、例えば上記薄膜配線層3のセラミック基板1への接合時の上記加圧等によって接合層2に圧力が加わった時に、未硬化の接着層22が未硬化のコア層21よりも大きく変形して、コア層21の端面(貫通導体23側)に回り込んだ結果生じたものと考えられる。
以上の薄膜配線基板は、前述したように半導体素子の電気的な検査用のプローブカードとして用いられる。薄膜配線層3の最上面に形成された薄膜導体層31がプローブ4を介して半導体素子の電極と電気的に接続され、セラミック基板1の下面に形成された接続パッド12が電気検査用の外部回路と電気的に接続される。これらの電気的な接続を確実なものとするために、薄膜配線基板を半導体素子に押し付ける方向に圧力が加えられる。そして、半導体素子と外部回路とが薄膜配線基板を介して電気的に接続され、半導体素子が正常に動作し得るか否かが検査される。
この場合、半導体素子の電極と接続される薄膜導体層31は、外部回路に接続される接続パッド12に比べて微細なパターンで、隣接間隔(いわゆるピッチ)を小さくして形成される。また、薄膜配線層3においては、最上面に近いほど薄膜導体層31がより微細かつ狭ピッチで形成されている。これによって、微細な半導体素子の電極と、これに比べて大きく、隣接間隔も広い外部回路との電気的な接続が容易に行なわれる。
接着層22を形成する熱硬化性樹脂は、コア層21の上面側に積層されたものの弾性率が、コア層21の下面側に積層されたものの弾性率よりも大きくてもよい。この場合でも、コア層21による接合層2の変形抑制の効果と、接着層22による接合層2のセラミック基板1等に対する接合強度の確保の効果とを十分に得ることができる。
この場合において、コア層21の上面側に積層された接着層22を形成する熱硬化性樹脂の弾性率は、例えば500〜1500MPa程度に設定すればよい。このような弾性率を有する熱硬化性樹脂材料としては、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂、フッ素樹脂等が挙げられる。
コア層21の上面側に積層された接着層22を形成する熱硬化性樹脂の弾性率が500〜1500MPa程度の場合であれば、下面側に積層された接着層22を形成する熱硬化性樹脂の弾性率は、約300〜700MPaの範囲であり、かつ上面側に積層された接着層22よりも小さい値であることが好ましい。
また、コア層21の上面側に積層された接着層22を形成する熱硬化性樹脂の弾性率が700〜1000MPa程度であるとともに、下面側に積層された接着層22を形成する熱硬化性樹脂の弾性率が約450〜500であることがより一層好ましい。
この場合には、コア層21の上面側において下面側によりも接着層22の変形がより効果的に抑制される。そのため、接合層2の貫通導体23について、上端面と薄膜配線層3の薄膜導体層31との間に、接着層22を形成する熱硬化性樹脂材料が入り込むことをより効果的に抑制することができる。そのため、セラミック基板1の配線導体11に比べて微細な薄膜配線層3と貫通導体23との間の電気的な接続信頼性を高くする上でより有利である。
なお、コア層21および接着層22は、それぞれの熱膨張率(線膨張係数)が調整されていてもよい。例えば、コア層21の熱膨張率が接着層22の熱膨張率に比べて小さくなるように調整されていてもよい。コア層21の熱膨張率が接着層22の熱膨張率に比べて小さい場合には、例えば薄膜配線基板をプローブカード用の基板として用いるときに熱が加わったとしても、接着層22の膨張および収縮をコア層21によって抑制することができる。接合層2としての膨張および収縮、つまり熱による変形が抑制されるので、例えば薄膜配線基板の反り等の変形が抑制され得る。
コア層21の熱膨張率が接着層22の熱膨張率よりも小さい場合には、接合層2としての変形を抑制する上で有利である。接合層2に熱が加わったときに、コア層22によって接合層2としての変形が、抑制され得る。
このようなコア層21の熱膨張率は、例えば30×10−6/K以下であればよい。また、接着層22の熱膨張率は、例えば30〜800×10−6/Kの範囲であればよい。なお、コア層21の熱膨張率が30×10−6/Kの場合であれば、接着層22の熱膨張率が60〜800×10−6/Kであることがより好ましい。
(実施例1)
酸化アルミニウム質焼結体からなるセラミック基板の上面に、接合層と薄膜配線層とを順次積層して作製した薄膜配線基板用いて効果を確認した。
セラミック基板の下面には、配線導体と電気的に接続された接続パッドを形成した。セラミック基板の配線導体および接続パッドは、タングステンのメタライズ層により形成した。
接合層は、ポリイミド樹脂からなるコア層(弾性率が約2000MPa)と、ポリアミドイミド樹脂からなる接着層(弾性率が約1000MPa)とを積層して作製した。コア層および接着層のそれぞれの厚みは約10μmとした。
薄膜配線層は、厚みが約20μmのポリイミド樹脂からなる樹脂絶縁層と、厚みが約10μmの銅からなる薄膜導体層とを交互に3層積層して作製した。
薄膜導体層は、薄膜配線層の内部において幅が約80μm、直径が約130μmの楕円形状のパターンを形成し、1000×1000個の並びで縦横に配列した後、それぞれの導体パターンを薄膜導体層内の銅を導体とするビアにより上下の薄膜層を鎖状に接合させた、いわゆるデイジーチェン形状に形成した。
また、比較例として、接合層を、弾性率が約1000MPaのポリアミドイミド樹脂のみで形成した薄膜配線基板を準備した。比較例の薄膜配線基板は、接合層を形成する樹脂材料以外は実施例の薄膜配線基板と同様にして作製した。
なお、実施例および比較例のいずれの薄膜配線基板についても、接合層を薄膜配線層の下面にあらかじめ接合しておいて、その後、接合層を介して薄膜配線層をセラミック基板の上面に接合する方法で製作した。接合時の加圧条件は3MPaとした。
これらの実施例および比較例の多層配線基板について、デジタルマルチメータによりデイジーチェンの接続抵抗値を測定した。試験方法は、まず初期の抵抗値を測定し、後に配線基板をヒーターブロック上で約200℃の加熱を複数回(5回程度)繰り返し、再度抵抗値を測定する。更に、−55℃〜125℃の条件下における温度サイクル試験(TCT)を1000サイクル実施した後の抵抗値を測定し、初期の抵抗値に対する接続抵抗値の変化を比較した。
なお、抵抗値の測定時には、接合層の変形を加速する条件として、薄膜配線基板を上下方向に0.5MPaの圧力で加圧した。
その結果、実施例の薄膜配線基板では薄膜配線層とセラミック基板の配線導体および接続パッドとの断線や抵抗値増大がみられず、電気的な接続信頼性が高いことが確認された。これに対して、比較例の薄膜配線基板では、初期で断線や大幅な接続抵抗値のばらつき、また加熱後、温度サイクル試験後においても断線や大幅な接続抵抗値の増大が確認された。
以上により、本発明の薄膜配線基板における、接合層の変形を抑制して薄膜配線層とセラミック基板との間の電気的な接続信頼性を向上させる効果を確認することができた。
(実施例2)
接着層の弾性率を、80、100、500、800、1200、1500および1700MPaに変更した薄膜配線基板を試料として作製し、実施例1と同様に接続抵抗値の変化を測定した。その結果、いずれの試料においても接続抵抗値の増大は見られず、薄膜配線基板としての電気的な接続信頼性が確保されていることが確認できた。
なお、接着層の弾性率が50MPa(コア層の弾性率が接着層の弾性率の約25倍)のものでは、接合層の外周部にわずかな凹凸が生じていた。また、接着層の弾性率が1700MPa(コア層の弾性率が接着層の弾性率の約1.2倍)のものでは、接着層のセラミック基板に対する接着性が小さくなり、接着に手間がかかる傾向が見られた。
B・・・ベース
1・・・セラミック基板
11・・・配線導体
12・・・接続パッド
2・・・接合層
21・・・コア層
22・・・接着層
23・・・貫通導体
24・・・貫通孔
3・・・薄膜配線層
31・・・薄膜導体層
32・・・樹脂絶縁層
4・・・プローブ
5・・・樹脂フィルム

Claims (4)

  1. 上面を有するセラミック基板および該セラミック基板の前記上面に設けられた配線導体を含むベースと、前記セラミック基板の前記上面に順次積層された接合層および薄膜配線層と、前記接合層を厚み方向に貫通しているとともに前記配線導体と前記薄膜配線層とを電気的に接続している貫通導体とを備えており、
    前記接合層は、熱硬化性樹脂からなるコア層と、該コア層を形成する熱硬化性樹脂よりも弾性率が小さい熱硬化性樹脂からなる、前記コア層の上面および下面にそれぞれ積層された接着層とを含んでおり、
    前記接着層を形成する前記熱硬化性樹脂は、前記コア層の前記上面側に積層されたものの弾性率が、前記コア層の前記下面側に積層されたものの弾性率よりも大きいことを特徴とする薄膜配線基板。
  2. 前記接着層が、ポリイミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂またはポリフェニレンエーテル樹脂からなることを特徴とする請求項1記載の薄膜配線基板。
  3. 前記コア層が、ポリイミド樹脂からなることを特徴とする請求項2記載の薄膜配線基板。
  4. 請求項1〜請求項のいずれかに記載の薄膜配線基板と、
    該薄膜配線基板の前記薄膜配線層の上面に設けられているとともに、前記配線導体と電気的に接続されたプローブとを備えることを特徴とするプローブカード用基板。
JP2013531353A 2011-08-29 2012-08-29 薄膜配線基板およびプローブカード用基板 Active JP5744210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013531353A JP5744210B2 (ja) 2011-08-29 2012-08-29 薄膜配線基板およびプローブカード用基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011186178 2011-08-29
JP2011186178 2011-08-29
PCT/JP2012/071816 WO2013031822A1 (ja) 2011-08-29 2012-08-29 薄膜配線基板およびプローブカード用基板
JP2013531353A JP5744210B2 (ja) 2011-08-29 2012-08-29 薄膜配線基板およびプローブカード用基板

Publications (2)

Publication Number Publication Date
JPWO2013031822A1 JPWO2013031822A1 (ja) 2015-03-23
JP5744210B2 true JP5744210B2 (ja) 2015-07-08

Family

ID=47756302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013531353A Active JP5744210B2 (ja) 2011-08-29 2012-08-29 薄膜配線基板およびプローブカード用基板

Country Status (3)

Country Link
US (1) US9326378B2 (ja)
JP (1) JP5744210B2 (ja)
WO (1) WO2013031822A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015151809A1 (ja) * 2014-03-31 2017-04-13 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
CN108713354B (zh) * 2016-03-03 2020-12-11 株式会社村田制作所 探针卡用层叠布线基板以及具备它的探针卡
TWI632376B (zh) * 2016-05-31 2018-08-11 巨擘科技股份有限公司 探針卡裝置
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
JP7223672B2 (ja) 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
US20230050652A1 (en) * 2021-08-16 2023-02-16 Micron Technology, Inc. Elastic bonding layers for semiconductor die assemblies and associated systems and methods
TW202326148A (zh) * 2021-11-08 2023-07-01 日商日本電產理德股份有限公司 節距變換單元及其製造方法
TW202345663A (zh) * 2021-12-28 2023-11-16 日商日本電產理德股份有限公司 多層基板以及夾具
TWI798027B (zh) 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置
WO2024129054A1 (en) * 2022-12-12 2024-06-20 Harbor Electronics, Inc. Via bond attachment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Industrial Co Ltd Circuit board and method of manufacturing the same
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
EP1408726B1 (en) 2001-07-18 2010-02-10 Panasonic Corporation Method of manufacturing a printed wiring board
JP3854160B2 (ja) 2002-01-23 2006-12-06 京セラ株式会社 多層配線基板
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Industrial Co Ltd Multilayer circuit board and method for manufacturing the same
JP2006156432A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2006173333A (ja) 2004-12-15 2006-06-29 Fujitsu Ltd 多層配線基板構造
JP2006275714A (ja) 2005-03-29 2006-10-12 Nec Corp プローブカード
JP2007129124A (ja) 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP4817835B2 (ja) 2005-12-21 2011-11-16 京セラ株式会社 配線基板
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP2011009698A (ja) 2009-05-27 2011-01-13 Kyocera Corp 配線基板およびプローブカードならびに電子装置
JP2011009694A (ja) 2009-05-27 2011-01-13 Kyocera Corp 配線基板およびプローブカードならびに電子装置

Also Published As

Publication number Publication date
US20140224532A1 (en) 2014-08-14
WO2013031822A1 (ja) 2013-03-07
US9326378B2 (en) 2016-04-26
JPWO2013031822A1 (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP5550280B2 (ja) 多層配線基板
TWI658754B (zh) 電子零件檢查用之多層配線基板
KR20140086375A (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JP2019096817A (ja) 配線基板およびプローブ基板
JP6058321B2 (ja) 配線基板の製造方法
JP3854160B2 (ja) 多層配線基板
KR102715087B1 (ko) 이종 재질의 다층 회로기판 및 그 제조 방법
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
TWI552662B (zh) A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method
JP2015159242A (ja) 配線基板およびそれを備えた多層配線基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP5836751B2 (ja) 薄膜配線基板
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
JP2014086679A (ja) 薄膜配線板、多層配線基板およびプローブカード用基板
JP2013074169A (ja) 薄膜配線基板
JP2013191678A (ja) 多層配線基板
JP4295523B2 (ja) 多層配線基板
JP2006147932A (ja) 多層配線基板及びその製造方法
JP5556984B2 (ja) 多層配線基板およびその製造方法
JP4467341B2 (ja) 多層配線基板の製造方法
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板
JP2014049588A (ja) 薄膜多層基板、プローブカード用基板および薄膜多層基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150428

R150 Certificate of patent or registration of utility model

Ref document number: 5744210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150