JP5747766B2 - 信号整形回路および光送信装置 - Google Patents
信号整形回路および光送信装置 Download PDFInfo
- Publication number
- JP5747766B2 JP5747766B2 JP2011211619A JP2011211619A JP5747766B2 JP 5747766 B2 JP5747766 B2 JP 5747766B2 JP 2011211619 A JP2011211619 A JP 2011211619A JP 2011211619 A JP2011211619 A JP 2011211619A JP 5747766 B2 JP5747766 B2 JP 5747766B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、信号を整形する信号整形回路および光送信装置に関する。
近年の通信分野においては、データ通信量の増大に伴い、ひとつの信号で大量のデータを送信するため、データレートの高速化が進んでいる。高速なデータは、ケーブル、ボード、出力デバイスなどで符号間干渉などの劣化をしやすいため、帯域不足による劣化分を考慮し、信号の符号間干渉を生じやすい部分をあらかじめ強調したエンファシス信号（プリエンファシス信号）が用いられることがある。
エンファシス信号の生成手法の一例として、信号を分岐し、分岐した各信号に遅延差を与えて加減算するＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルス応答）方式が知られている（たとえば、下記特許文献１参照。）。一方、無線通信装置において、ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：無限インパルス応答）方式のフィルタによってバンドパスフィルタを実現する技術が知られている（たとえば、下記非特許文献１参照。）。
Ｓｔｅｆａｎ Ａｎｄｅｒｓｓｏｎ，Ｐｅｔｅｒ Ｃａｐｕｔａ，ａｎｄ Ｃｈｒｉｓｔｅｒ Ｓｖｅｎｓｓｏｎ、"Ａ ｔｕｎｅｄ，ｉｎｄｕｃｔｏｒｌｅｓｓ，ｒｅｃｕｒｓｉｖｅ ｆｉｌｔｅｒ ＬＮＡ ｉｎ ＣＭＯＳ"、ＥＳＳＣＩＲＣ２００２ Ｐ．３５１−３５４
しかしながら、上述した従来技術では、実現可能なエンファシスの強さが小さいため、要求される信号波形に応じて柔軟な信号整形を行うことが困難であるという問題がある。
本発明は、上述した従来技術による問題点を解消するため、柔軟な信号整形を行うことができる信号整形回路および信号整形回路を用いた光送信装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明の一側面によれば、第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、を備える信号整形回路および信号整形回路を用いた光送信装置が提案される。
また、本発明の別の側面によれば、第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算して出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、前記遅延部の前記所定比率を調整可能にする調整部と、を備える信号整形回路および信号整形回路を用いた光送信装置が提案される。
また、本発明の別の側面によれば、第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算した信号を出力する演算部と、前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、を備える信号整形回路および信号整形回路を用いた光送信装置が提案される。
本発明の一側面によれば、柔軟な信号整形を行うことができるという効果を奏する。
以下に添付図面を参照して、本発明にかかる信号整形回路および光送信装置の実施の形態を詳細に説明する。
（実施の形態１）
（信号整形回路の構成）
図１−１は、実施の形態１にかかる信号整形回路の構成例を示す図である。図１−１に示す信号整形回路１１０は、入力された信号を整形して出力する信号整形回路である。たとえば、信号整形回路１１０は、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：垂直共振器面発光レーザ）などの発光素子へ入力する駆動信号を整形する。ただし、信号整形回路１１０による整形対象の信号は発光素子の駆動信号に限らない。
（信号整形回路の構成）
図１−１は、実施の形態１にかかる信号整形回路の構成例を示す図である。図１−１に示す信号整形回路１１０は、入力された信号を整形して出力する信号整形回路である。たとえば、信号整形回路１１０は、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：垂直共振器面発光レーザ）などの発光素子へ入力する駆動信号を整形する。ただし、信号整形回路１１０による整形対象の信号は発光素子の駆動信号に限らない。
図１−１に示すように、信号整形回路１１０は、入力部１１１と、演算回路１１２と、分岐部１１３と、遅延回路１１４と、バッファ回路１１５と、出力部１１６と、を備えている。入力部１１１には、整形対象の信号が入力される。入力部１１１へ入力される信号は、たとえば正相信号および逆相信号を含む差動信号である。入力部１１１は、入力された信号を入力信号Ｄａｔａ１として演算回路１１２へ出力する。
演算回路１１２は、第一入力部と第二入力部を有する。演算回路１１２の第一入力部には、入力部１１１から出力された入力信号Ｄａｔａ１（第一信号）が入力される。演算回路１１２の第二入力部には、バッファ回路１１５から出力された帰還信号Ｄａｔａ２（第二信号）が入力される。演算回路１１２は、入力された入力信号Ｄａｔａ１と帰還信号Ｄａｔａ２をそれぞれ重み付けして加算または減算する演算部である。そして、演算回路１１２は、加算または減算した信号を出力信号Ｄａｔａ３として分岐部１１３へ出力する。
分岐部１１３は、演算回路１１２から出力された出力信号Ｄａｔａ３を分岐する。そして、分岐部１１３は、分岐した出力信号Ｄａｔａ３の一方を出力部１１６へ出力する。また、分岐部１１３は、分岐した出力信号Ｄａｔａ３の他方を帰還信号Ｄａｔａ２として遅延回路１１４へ出力する。
遅延回路１１４は、分岐部１１３から出力された帰還信号Ｄａｔａ２を遅延させる遅延部である。そして、遅延回路１１４は、遅延させた帰還信号Ｄａｔａ２をバッファ回路１１５へ出力する。バッファ回路１１５は、遅延回路１１４から出力された帰還信号Ｄａｔａ２を出力調整する。そして、バッファ回路１１５は、出力調整した信号を帰還信号Ｄａｔａ２として演算回路１１２へ出力する。
演算回路１１２へ出力された帰還信号Ｄａｔａ２は、演算回路１１２の第二入力部へ入力される。このように、遅延回路１１４、バッファ回路１１５および出力部１１６は、分岐部１１３から出力された帰還信号Ｄａｔａ２を演算回路１１２の第二入力部へ帰還させる帰還部である。出力部１１６は、分岐部１１３から出力された出力信号Ｄａｔａ３を信号整形回路１１０の後段へ出力する。
これにより、出力信号Ｄａｔａ３を帰還信号Ｄａｔａ２として帰還させて入力信号Ｄａｔａ１に加算または減算するＩＩＲ方式によって入力信号Ｄａｔａ１を信号整形し、信号整形した信号を出力信号Ｄａｔａ３として出力することができる。たとえば、入力信号Ｄａｔａ１の特定の高周波成分を強調（エンファシス）したり、入力信号Ｄａｔａ１の特定の高周波成分を抑制したりすることができる。以下、信号整形回路１１０が、入力信号Ｄａｔａ１の特定の高周波成分を強調（エンファシス）する例について主に説明する。
図１−１においては、バッファ回路１１５を遅延回路１１４の後段に設ける構成について図示したが、バッファ回路１１５を遅延回路１１４の前段に設ける構成とすることもできる。また、遅延回路１１４を分岐部１１３の後段かつバッファ回路１１５の前段に設ける構成について図示したが、遅延回路１１４を演算回路１１２の後段かつ分岐部１１３の前段に設ける構成とすることもできる。また、バッファ回路１１５を分岐部１１３の後段かつ遅延回路１１４の後段に設ける構成について図示したが、バッファ回路１１５を演算回路１１２の後段かつ分岐部１１３の前段に設ける構成とすることもできる。
（ＦＩＲ方式の信号整形回路の構成例）
図１−２は、ＦＩＲ方式の信号整形回路の構成例を参考として示す図である。図１−２に示すように、ＦＩＲ方式の信号整形回路１２０は、入力部１２１と、分岐部１２２と、遅延回路１２３と、バッファ回路１２４，１２５と、演算回路１２６と、出力部１２７と、を備えている。
図１−２は、ＦＩＲ方式の信号整形回路の構成例を参考として示す図である。図１−２に示すように、ＦＩＲ方式の信号整形回路１２０は、入力部１２１と、分岐部１２２と、遅延回路１２３と、バッファ回路１２４，１２５と、演算回路１２６と、出力部１２７と、を備えている。
入力部１２１には、整形対象の信号が入力される。入力部１２１は、入力された信号を分岐部１２２へ出力する。分岐部１２２は、入力部１２１から出力された信号を分岐する。そして、分岐部１２２は、分岐した各信号の一方を分岐信号Ｄ１としてバッファ回路１２４へ出力する。また、分岐部１２２は、分岐した各信号の他方を分岐信号Ｄ２として遅延回路１２３へ出力する。
遅延回路１２３は、分岐部１２２から出力された分岐信号Ｄ２を遅延させる。そして、遅延回路１２３は、遅延させた分岐信号Ｄ２をバッファ回路１２５へ出力する。遅延回路１２３における遅延時間τは、たとえば図１−１に示した遅延回路１１４における遅延時間τと同じである。
バッファ回路１２４は、分岐部１２２から出力された分岐信号Ｄ１を出力調整する。そして、バッファ回路１２４は、出力調整した分岐信号Ｄ１を演算回路１２６へ出力する。バッファ回路１２５は、遅延回路１２３から出力された分岐信号Ｄ２を出力調整する。そして、バッファ回路１２５は、出力調整した分岐信号Ｄ２を演算回路１２６へ出力する。
演算回路１２６は、バッファ回路１２４から出力された分岐信号Ｄ１と、バッファ回路１２５から出力された分岐信号Ｄ２と、を加算または減算する。そして、演算回路１２６は、加算または減算した信号を出力信号Ｄ３として出力部１２７へ出力する。演算回路１２６における加算または減算の重み付け（加算比）は、たとえば図１−１に示した演算回路１１２と同じである。出力部１２７は、演算回路１２６から出力された信号出力信号Ｄ３を出力する。
（各方式の信号整形回路における信号）
図２は、各方式の信号整形回路における信号の一例を示す図である。図２において、横軸は時間を示している。波形２１１〜２１３は、図１−１に示したＩＩＲ方式の信号整形回路１１０における入力信号Ｄａｔａ１、帰還信号Ｄａｔａ２および出力信号Ｄａｔａ３の各波形を示している。図２では、演算回路１１２が、入力信号Ｄａｔａ１から帰還信号Ｄａｔａ２を減算した結果を出力信号Ｄａｔａ３として出力する例を示している。
図２は、各方式の信号整形回路における信号の一例を示す図である。図２において、横軸は時間を示している。波形２１１〜２１３は、図１−１に示したＩＩＲ方式の信号整形回路１１０における入力信号Ｄａｔａ１、帰還信号Ｄａｔａ２および出力信号Ｄａｔａ３の各波形を示している。図２では、演算回路１１２が、入力信号Ｄａｔａ１から帰還信号Ｄａｔａ２を減算した結果を出力信号Ｄａｔａ３として出力する例を示している。
波形２２１〜２２３は、図１−２に示したＦＩＲ方式の信号整形回路１２０における分岐信号Ｄ１、分岐信号Ｄ２および出力信号Ｄ３の各波形を参考として示している。なお、図２では、演算回路１２６が、分岐信号Ｄ１から分岐信号Ｄ２を減算した結果を出力信号Ｄ３として出力する例を示している。
波形２１１〜２１３および波形２２１〜２２３に示すように、図１−１に示したＩＩＲ方式の信号整形回路１１０は、図１−２に示したＦＩＲ方式の信号整形回路１２０よりもより高周波成分の強度の大きいエンファシスを信号にかけることができる。これにより、たとえば信号の立ち上がり部分などをより急峻に強調することができる。
（各方式の信号整形回路におけるエンファシス特性）
図３は、各方式の信号整形回路におけるエンファシス特性の一例を示す図である。図３において、横軸は信号の周波数［ＧＨｚ］を示している。縦軸は信号の強度を示している。エンファシス特性３０１は、図１−１に示したＩＩＲ方式の信号整形回路１１０から出力される出力信号Ｄａｔａ３の周波数に対する強度の特性を示している。エンファシス特性３０２は、図１−２に示したＦＩＲ方式の信号整形回路１２０から出力される出力信号Ｄ３の周波数に対する強度の特性を参考として示している。
図３は、各方式の信号整形回路におけるエンファシス特性の一例を示す図である。図３において、横軸は信号の周波数［ＧＨｚ］を示している。縦軸は信号の強度を示している。エンファシス特性３０１は、図１−１に示したＩＩＲ方式の信号整形回路１１０から出力される出力信号Ｄａｔａ３の周波数に対する強度の特性を示している。エンファシス特性３０２は、図１−２に示したＦＩＲ方式の信号整形回路１２０から出力される出力信号Ｄ３の周波数に対する強度の特性を参考として示している。
エンファシス特性３０１，３０２に示すように、図１−１に示したＩＩＲ方式の信号整形回路１１０は、ＦＩＲ方式の信号整形回路１２０よりも特定の高周波成分（たとえば２２［ＧＨｚ］付近の成分）を強調したエンファシス信号を得ることができる。
（演算回路の構成）
図４は、図１に示した演算回路の構成例を示す図である。図４に示した演算回路１１２は、たとえば図４に示す演算回路４００によって実現することができる。演算回路４００は、入力部４１１，４１２と、トランジスタ４２１，４２２と、電流源４３１，４３２と、グランド４４０と、を備えている。また、演算回路４００は、入力部４５１，４５２と、トランジスタ４６１，４６２と、抵抗４７１，４７２と、電源４８０と、出力部４８１，４８２と、を備えている。
図４は、図１に示した演算回路の構成例を示す図である。図４に示した演算回路１１２は、たとえば図４に示す演算回路４００によって実現することができる。演算回路４００は、入力部４１１，４１２と、トランジスタ４２１，４２２と、電流源４３１，４３２と、グランド４４０と、を備えている。また、演算回路４００は、入力部４５１，４５２と、トランジスタ４６１，４６２と、抵抗４７１，４７２と、電源４８０と、出力部４８１，４８２と、を備えている。
入力部４１１，４１２（ＩＮ１Ｐ，ＩＮ１Ｎ）は、それぞれ入力部１１１から出力された入力信号Ｄａｔａ１の正相信号および逆相信号が入力される第一入力部である。入力部４１１は、トランジスタ４２１のゲートに接続されている。入力部４１２は、トランジスタ４２２のゲートに接続されている。
トランジスタ４２１のゲートは入力部４１１に接続されている。トランジスタ４２１のソースは電流源４３１に接続されている。トランジスタ４２１のドレインは抵抗４７１および出力部４８２に接続されている。トランジスタ４２２のゲートは入力部４１２に接続されている。トランジスタ４２２のソースは電流源４３１に接続されている。トランジスタ４２２のドレインは抵抗４７２および出力部４８１に接続されている。電流源４３１は、一端がトランジスタ４２１，４２２の各ソースに接続され、他端がグランド４４０（ＶＳＳ）に接続されている。
入力部４５１，４５２（ＩＮ２Ｐ，ＩＮ２Ｎ）は、それぞれバッファ回路１１５から出力された帰還信号Ｄａｔａ２の正相信号および逆相信号が入力される第二入力部である。入力部４５１は、トランジスタ４６１のゲートに接続されている。入力部４５２は、トランジスタ４６２のゲートに接続されている。
トランジスタ４６１のゲートは入力部４５１に接続されている。トランジスタ４６１のソースは電流源４３２に接続されている。トランジスタ４６１のドレインは抵抗４７１および出力部４８２に接続されている。トランジスタ４６２のゲートは入力部４５２に接続されている。トランジスタ４６２のソースは電流源４３２に接続されている。トランジスタ４６２のドレインは抵抗４７２および出力部４８１に接続されている。
電流源４３２は、一端がトランジスタ４６１，４６２の各ソースに接続され、他端がグランド４４０（ＶＳＳ）に接続されている。抵抗４７１は、一端がトランジスタ４２１，４６１の各ドレインに接続され、他端が電源４８０（ＶＤＤ）に接続されている。抵抗４７２は、一端がトランジスタ４２２，４６２の各ドレインに接続され、他端が電源４８０（ＶＤＤ）に接続されている。
出力部４８１（ＯＵＴＰ）は、トランジスタ４２２，４６２からの信号を正相信号として出力する。出力部４８２（ＯＵＴＮ）は、トランジスタ４２１，４６１からの信号を逆相信号として出力する。これにより、入力部１１１から出力された入力信号Ｄａｔａ１と、バッファ回路１１５から出力された帰還信号Ｄａｔａ２と、を加算した信号を出力信号Ｄａｔａ３として出力することができる。
また、正相信号と逆相信号とを入れ替えることで、入力信号Ｄａｔａ１と帰還信号Ｄａｔａ２とを減算することもできる。たとえば、入力部４５１に帰還信号Ｄａｔａ２の逆相信号を入力し、入力部４５２に帰還信号Ｄａｔａ２の正相信号を入力することで、入力信号Ｄａｔａ１から帰還信号Ｄａｔａ２を減算することができる。
また、加算または減算における入力信号Ｄａｔａ１の重みは、たとえば電流源４３１の電流値などによって決まる。また、加算または減算における帰還信号Ｄａｔａ２との重みは、たとえば電流源４３２の電流値などによって決まる。トランジスタ４２１，４２２，４６１，４６２のそれぞれはたとえばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）である。
（遅延回路およびバッファ回路の構成）
図５は、図１に示した遅延回路およびバッファ回路の構成例を示す図である。図４に示した遅延回路１１４およびバッファ回路１１５のそれぞれは、たとえば図５に示す遅延バッファ回路５００によって実現することができる。遅延バッファ回路５００は、入力部５１１，５１２と、トランジスタ５２１，５２２と、電流源５３０と、グランド５４０と、抵抗５５１，５５２と、電源５６０と、出力部５７１，５７２と、を備えている。
図５は、図１に示した遅延回路およびバッファ回路の構成例を示す図である。図４に示した遅延回路１１４およびバッファ回路１１５のそれぞれは、たとえば図５に示す遅延バッファ回路５００によって実現することができる。遅延バッファ回路５００は、入力部５１１，５１２と、トランジスタ５２１，５２２と、電流源５３０と、グランド５４０と、抵抗５５１，５５２と、電源５６０と、出力部５７１，５７２と、を備えている。
入力部５１１，５１２（ＩＮＰ，ＩＮＮ）には、それぞれ遅延バッファ回路５００へ入力された帰還信号Ｄａｔａ２の正相信号および逆相信号が入力される。入力部５１１は、トランジスタ５２１のゲートに接続されている。入力部５１２は、トランジスタ５２２のゲートに接続されている。
トランジスタ５２１，５２２のそれぞれはたとえばＦＥＴである。トランジスタ５２１のゲートは入力部５１１に接続されている。トランジスタ５２１のソースは電流源５３０に接続されている。トランジスタ５２１のドレインは抵抗５５１および出力部５７２に接続されている。トランジスタ５２２のゲートは入力部５１２に接続されている。トランジスタ５２２のソースは電流源５３０に接続されている。トランジスタ５２２のドレインは抵抗５５２および出力部５７１に接続されている。
電流源５３０は、一端がトランジスタ５２１，５２２の各ソースに接続され、他端がグランド５４０（ＶＳＳ）に接続されている。抵抗５５１は、一端がトランジスタ５２１のドレインに接続され、他端が電源５６０（ＶＤＤ）に接続されている。抵抗５５２は、一端がトランジスタ５２２のドレインに接続され、他端が電源５６０に接続されている。
出力部５７１は、トランジスタ５２２からの信号を正相信号として出力する。出力部５７２は、トランジスタ５２１からの信号を逆相信号として出力する。これにより、遅延バッファ回路５００へ入力された帰還信号Ｄａｔａ２に遅延と利得を与えて出力することができる。遅延バッファ回路５００による帰還信号Ｄａｔａ２の利得は、たとえば電流源５３０における電流の大きさによって決まる。
（光送信装置の構成）
図６は、実施の形態１にかかる光送信装置の構成例を示す図である。図６に示す光送信装置６００は、入力された駆動信号に基づく信号光を送信する。具体的には、光送信装置６００は、図１−１に示した信号整形回路１１０と、発光素子６１０と、を備えている。信号整形回路１１０は、光送信装置６００へ入力された駆動信号を整形し、整形した駆動信号を発光素子６１０へ出力する。
図６は、実施の形態１にかかる光送信装置の構成例を示す図である。図６に示す光送信装置６００は、入力された駆動信号に基づく信号光を送信する。具体的には、光送信装置６００は、図１−１に示した信号整形回路１１０と、発光素子６１０と、を備えている。信号整形回路１１０は、光送信装置６００へ入力された駆動信号を整形し、整形した駆動信号を発光素子６１０へ出力する。
発光素子６１０は、たとえばＶＣＳＥＬなどのＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ：レーザダイオード）である。発光素子６１０は、一端が信号整形回路１１０に接続され、他端が接地されている。発光素子６１０は、信号整形回路１１０から出力された駆動信号に基づいて強度変調（直接変調）した信号光を出射する。これにより、光送信装置６００は、入力された駆動信号に基づく信号光を送信することができる。
このように、実施の形態１にかかる信号整形回路１１０によれば、出力信号を分岐して帰還させた信号を入力信号に加算または減算するＩＩＲフィルタを用いることで、より柔軟な信号整形が可能になる。また、実施の形態１にかかる光送信装置６００によれば、信号整形回路１１０によって駆動信号を柔軟に整形することができる。このため、要求される信号光の波形や発光素子６１０の特性に応じて駆動信号を柔軟に整形し、品質の高い信号光を送信することができる。
（実施の形態２）
実施の形態２について、実施の形態１と異なる部分について説明する。
実施の形態２について、実施の形態１と異なる部分について説明する。
（信号整形回路の構成）
図７は、実施の形態２にかかる信号整形回路の構成例を示す図である。図７において、図１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図７に示すように、実施の形態２にかかる信号整形回路１１０は、図１−１に示した演算回路１１２に代えて可変演算回路７０１を備えている。
図７は、実施の形態２にかかる信号整形回路の構成例を示す図である。図７において、図１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図７に示すように、実施の形態２にかかる信号整形回路１１０は、図１−１に示した演算回路１１２に代えて可変演算回路７０１を備えている。
可変演算回路７０１は、図１−１に示した演算回路１１２に、加算または減算における入力信号Ｄａｔａ１（第一信号）および帰還信号Ｄａｔａ２（第二信号）の各重みの少なくとも一方を調整可能にする調整部を設けた演算回路（たとえば図８−１，図８−２参照）である。たとえば、可変演算回路７０１は、入力信号Ｄａｔａ１に第一比率を乗じた信号と、帰還信号Ｄａｔａ２に第二比率を乗じた信号と、を加算また減算した信号を出力し、第一比率および第二比率の少なくとも一方を調整可能にした演算回路である。
（演算回路の構成）
図８−１は、図７に示した演算回路の構成例を示す図である。図８−１において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図８−１に示すように、実施の形態２にかかる可変演算回路７０１は、図４に示した電流源４３２に代えて、可変電流源８１１，８１２および可変抵抗８１３を備えている。
図８−１は、図７に示した演算回路の構成例を示す図である。図８−１において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図８−１に示すように、実施の形態２にかかる可変演算回路７０１は、図４に示した電流源４３２に代えて、可変電流源８１１，８１２および可変抵抗８１３を備えている。
可変電流源８１１，８１２は、それぞれ電流の大きさが可変の電流源である。可変電流源８１１は、一端がトランジスタ４６１のソースに接続され、他端がグランド４４０に接続されている。可変電流源８１２は、一端がトランジスタ４６２のソースに接続され、他端がグランド４４０に接続されている。これにより、トランジスタ４６１，４６２のソース電流を可変にすることができる。可変抵抗８１３は、抵抗値が可変の抵抗である。また、可変抵抗８１３は、一端がトランジスタ４６１のソースに接続されており、一端がトランジスタ４６２のソースに接続されている。
ここで、演算回路４００のエンファシス加算利得（帰還信号Ｄａｔａ２の加算または減算の重み）は、たとえば（Ｇｍ×Ｒａ）／（１＋Ｇｍ×Ｒｂ）によって示すことができる。Ｇｍはトランジスタ４６１，４６２のコンダクタンスである。Ｒａは抵抗４７１，４７２の抵抗値である。Ｒｂはトランジスタ４６１，４６２のソースの合成インピーダンス（可変抵抗８１３の抵抗値）である。
したがって、エンファシス加算利得は、差動回路のトランジスタ４６１，４６２のソースの合成インピーダンスＲｂおよびトランジスタ４６１，４６２のコンダクタンスＧｍの大きさに依存する。そして、コンダクタンスＧｍはトランジスタ４６１，４６２のソース電流に依存する。このため、可変電流源８１１，８１２によってトランジスタ４６１，４６２のソース電流を可変にすることでエンファシス加算利得を調整することができる。
また、可変抵抗８１３によりトランジスタ４６１，４６２のソースの合成インピーダンスＲｂを可変にすることでエンファシス加算利得を調整することができる。たとえば、可変抵抗８１３の抵抗値Ｒｂを大きくすればエンファシス加算利得が小さくなり、抵抗値Ｒｂを小さくすればエンファシス加算利得が大きくなる。
図８−２は、図７に示した演算回路の変形例を示す図である。図８−２において、図８−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図８−２に示すように、実施の形態２にかかる可変演算回路７０１は、図８−１に示した電流源４３１に代えて、可変電流源８２１，８２２および可変抵抗８２３を備えている。
可変電流源８２１，８２２は、それぞれ電流の大きさが可変の電流源である。可変電流源８２１は、一端がトランジスタ４２１のソースに接続され、他端がグランド４４０に接続されている。可変電流源８２２は、一端がトランジスタ４２２のソースに接続され、他端がグランド４４０に接続されている。これにより、トランジスタ４２１，４２２のソース電流を可変にすることができる。可変抵抗８２３は、抵抗値が可変の抵抗である。また、可変抵抗８２３は、一端がトランジスタ４２１のソースに接続されており、一端がトランジスタ４２２のソースに接続されている。
これにより、帰還信号Ｄａｔａ２の加算または減算の重みだけでなく、入力信号Ｄａｔａ１の加算または減算の重みも調整することができる。また、演算回路４００は、図４に示した構成において、電流源４３１に代えて、可変電流源８２１，８２２および可変抵抗８２３を備える構成としてもよい。この場合は、入力信号Ｄａｔａ１の加算または減算の重みを調整することができる。このように、実施の形態２にかかる可変演算回路７０１は、加算または減算における入力信号Ｄａｔａ１および帰還信号Ｄａｔａ２の各重みの少なくとも一方を調整可能である。
（信号整形回路の変形例１）
図９は、実施の形態２にかかる信号整形回路の変形例１を示す図である。図９に示すように、実施の形態２にかかる信号整形回路１１０は、図１−１に示した遅延回路１１４に代えて利得可変遅延回路９０１を備えている。
図９は、実施の形態２にかかる信号整形回路の変形例１を示す図である。図９に示すように、実施の形態２にかかる信号整形回路１１０は、図１−１に示した遅延回路１１４に代えて利得可変遅延回路９０１を備えている。
利得可変遅延回路９０１は、図１−１に示した遅延回路１１４に、帰還信号Ｄａｔａ２に対する利得を調整可能にする調整部を設けた演算回路（たとえば図１０参照）である。たとえば、利得可変遅延回路９０１は、帰還信号Ｄａｔａ２に対して、所定比率を乗じて遅延させて出力し、所定比率を調整可能にした遅延回路である。また、バッファ回路１１５に代えて、帰還信号Ｄａｔａ２に対する利得を調整可能にする調整部を設けたバッファ回路を設けてもよい。
（遅延回路およびバッファ回路の構成）
図１０は、図９に示した遅延回路およびバッファ回路の構成例を示す図である。図１０において、図５に示した部分と同様の部分については同一の符号を付して説明を省略する。図９に示した利得可変遅延回路９０１は、図１０に示す遅延バッファ回路５００によって実現することができる。図１０に示す遅延バッファ回路５００は、図５に示した電流源５３０に代えて、可変電流源１０１１，１０１２、可変抵抗１０２１，１０２２およびスイッチ１０３０を備えている。
図１０は、図９に示した遅延回路およびバッファ回路の構成例を示す図である。図１０において、図５に示した部分と同様の部分については同一の符号を付して説明を省略する。図９に示した利得可変遅延回路９０１は、図１０に示す遅延バッファ回路５００によって実現することができる。図１０に示す遅延バッファ回路５００は、図５に示した電流源５３０に代えて、可変電流源１０１１，１０１２、可変抵抗１０２１，１０２２およびスイッチ１０３０を備えている。
可変電流源１０１１，１０１２のそれぞれは、電流の大きさが可変の電流源である。可変電流源１０１１は、一端がトランジスタ５２１のソースに接続され、他端がグランド５４０に接続されている。可変電流源１０１２は、一端がトランジスタ５２２のソースに接続され、他端がグランド５４０に接続されている。
可変抵抗１０２１，１０２２のそれぞれは、抵抗値が可変の抵抗である。可変抵抗１０２１は、一端がトランジスタ５２１のソースに接続され、他端がトランジスタ５２２のソースに接続されている。可変抵抗１０２２は、一端がスイッチ１０３０に接続され、他端がトランジスタ５２２のソースに接続されている。スイッチ１０３０は、オン状態においては可変抵抗１０２２と可変電流源１０１１とを接続し、オフ状態においては可変抵抗１０２２と可変電流源１０１１とを切断する。
可変電流源１０１１，１０１２の電流を変化させることで、遅延バッファ回路５００における帰還信号Ｄａｔａ２への利得を調整することができる。また、スイッチ１０３０のオン／オフを切り替えることによっても遅延バッファ回路５００における帰還信号Ｄａｔａ２への利得を調整することができる。
なお、遅延バッファ回路５００において、可変抵抗１０２１，１０２２およびスイッチ１０３０に代えて、抵抗値が固定の抵抗を設けてもよい。この場合も、可変電流源１０１１，１０１２の電流を変化させることで、遅延バッファ回路５００における帰還信号Ｄａｔａ２への利得を調整することができる。
また、遅延バッファ回路５００において、可変電流源１０１１，１０１２に代えて、電流の大きさが固定の電流源を設けてもよい。この場合も、スイッチ１０３０のオン／オフを切り替えることによっても遅延バッファ回路５００における帰還信号Ｄａｔａ２への利得を調整することができる。
（遅延バッファ回路の調整前の入出力特性）
図１１−１は、図１０に示した遅延バッファ回路の調整前の入出力特性の一例を示す図である。図１１−１において、横軸は、遅延バッファ回路５００への入力信号１１０１の振幅（入力振幅）を示している。縦軸は、遅延バッファ回路５００からの出力信号１１０２の振幅（出力振幅）を示している。入出力特性１１１０は、遅延バッファ回路５００における入力振幅に対する出力振幅の特性を示している。
図１１−１は、図１０に示した遅延バッファ回路の調整前の入出力特性の一例を示す図である。図１１−１において、横軸は、遅延バッファ回路５００への入力信号１１０１の振幅（入力振幅）を示している。縦軸は、遅延バッファ回路５００からの出力信号１１０２の振幅（出力振幅）を示している。入出力特性１１１０は、遅延バッファ回路５００における入力振幅に対する出力振幅の特性を示している。
入出力特性１１１０は、入力振幅の増加に対して出力振幅がほぼ線形に増加する線形領域１１１１を有する。また、入出力特性１１１０における線形領域１１１１よりそれぞれ低振幅側および高振幅側の非線形領域１１１２，１１１３は、入力振幅の増加に対して出力振幅がほぼ一定となる領域である。このように、遅延バッファ回路５００には、出力する信号の振幅に上限がある。
線形領域１１１１における利得（入力振幅に対する出力振幅の変化量）は、たとえば可変電流源１０１１，１０１２の電流の大きさやスイッチ１０３０のオン／オフの状態によって決まる。図１１−１に示す例では、線形領域１１１１における利得が比較的大きく設定されている。この場合は、線形領域１１１１の幅が相対的に小さくなる。
このため、入力信号１１０１の振幅が線形領域１１１１に収まらなくなっている。したがって、入力信号１１０１の高周波成分が非線形領域１１１２，１１１３に現れてリミッタがかかり、出力信号１１０２には高周波成分が含まれなくなる。このように、入力信号１１０１の振幅に対して線形領域１１１１が狭い場合は、出力信号１１０２（帰還信号Ｄａｔａ２）の高周波成分が失われ、エンファシスが十分に効かなくなる。
一方、線形領域１１１１における利得が小さくなり過ぎると、入力信号１１０１の振幅は線形領域１１１１に収まるが、出力信号１１０２の振幅が小さくなる。このため、たとえば、入力信号Ｄａｔａ１に対する帰還信号Ｄａｔａ２の加算または減算の比率が小さくなり、十分なエンファシスの強度が得られなくなる。また、たとえば、出力信号Ｄａｔａ３の信号強度（振幅）を十分に大きくすることができなくなる。
図１１−１においては、遅延バッファ回路５００について説明したが、演算回路４００にも同様に出力する信号の振幅に上限がある。したがって、演算回路４００においても、たとえば帰還信号Ｄａｔａ２が線形領域１１１１に収まらなくなると、十分なエンファシスの強度が得られなくなったり、出力信号Ｄａｔａ３の信号強度（振幅）を十分に大きくすることができなくなったりする。
なお、従来の無線通信装置でバンドパスフィルタとして用いられるＩＩＲ方式のフィルタにおいては、フィルタとして用いられているため、エンファシスの強度や出力信号の強度を調整することが求められない。このため、従来のＩＩＲ方式のフィルタにおいては、たとえば、演算回路や遅延回路が入出力特性の線形領域のみで動作するように設計すればよく、上記のような信号が線形領域に収まらなくなるという問題がなかった。
（遅延バッファ回路の調整前の信号）
図１１−２は、図１０に示した遅延バッファ回路の調整前の信号の一例を示す図である。図１１−２において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図１１−１に示したように入力信号１１０１の振幅が線形領域１１１１に収まっていない場合は、波形２１２に示すように出力信号１１０２（帰還信号Ｄａｔａ２）の高周波成分が失われる。このため、波形２１３に示すように、出力信号Ｄａｔａ３に対してエンファシスが十分に効かなくなることがある。
図１１−２は、図１０に示した遅延バッファ回路の調整前の信号の一例を示す図である。図１１−２において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図１１−１に示したように入力信号１１０１の振幅が線形領域１１１１に収まっていない場合は、波形２１２に示すように出力信号１１０２（帰還信号Ｄａｔａ２）の高周波成分が失われる。このため、波形２１３に示すように、出力信号Ｄａｔａ３に対してエンファシスが十分に効かなくなることがある。
このように、ＩＩＲ方式のフィルタをエンファシスに用いた場合においては、エンファシス信号を遅延して帰還させる際、演算回路１１２、遅延回路１１４、バッファ回路１１５などの出力のリミッタにより高周波成分が失われることがある。その結果、ＩＩＲ方式ならではの特定の周波数で急峻なエンファシス信号（たとえば図２に示した波形２１３）が得られないことがある。これに対して、実施の形態２にかかる信号整形回路１１０は、演算回路４００や遅延バッファ回路５００における利得等を可変にする。
（遅延バッファ回路の調整後の入出力特性）
図１２−１は、図１０に示した遅延バッファ回路の調整後の入出力特性の一例を示す図である。図１２−１において、図１１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。実施の形態２にかかる遅延バッファ回路５００は、たとえば可変電流源１０１１，１０１２の電流の大きさやスイッチ１０３０の状態によって、線形領域１１１１における利得を調整することができる。
図１２−１は、図１０に示した遅延バッファ回路の調整後の入出力特性の一例を示す図である。図１２−１において、図１１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。実施の形態２にかかる遅延バッファ回路５００は、たとえば可変電流源１０１１，１０１２の電流の大きさやスイッチ１０３０の状態によって、線形領域１１１１における利得を調整することができる。
図１２−１に示す例では、線形領域１１１１における利得が図１１−１の場合より小さく設定されている。この場合は、線形領域１１１１の幅が相対的に大きくなる。これにより、入力信号１１０１の振幅が線形領域１１１１に収まっている。したがって、入力信号１１０１の高周波成分が線形領域１１１１に含まれるためリミッタがかからず、出力信号１１０２に高周波成分が含まれるようになる。
このように、可変電流源１０１１，１０１２の電流の大きさやスイッチ１０３０の状態によって、入力信号１１０１の振幅が線形領域１１１１に収まるようにすることで、出力信号１１０２（帰還信号Ｄａｔａ２）の高周波成分を維持することができる。このため、信号に対して強いエンファシスをかけることができる。たとえば、入力信号１１０１の振幅が線形領域１１１１の９０％程度の振幅になるように調整することで、効率よく信号にエンファシスをかけることができる。
また、可変電流源１０１１，１０１２の電流の大きさやスイッチ１０３０の状態によって、線形領域１１１１における利得が小さくなり過ぎないようにすることで、出力信号１１０２の振幅が小さくなり過ぎることを回避することができる。このため、十分なエンファシスの強度が得られなかったり、信号強度（振幅）を十分に大きくすることができなかったりすることを回避することができる。
（遅延バッファ回路の調整後の信号）
図１２−２は、図１０に示した遅延バッファ回路の調整後の信号の一例を示す図である。図１２−２において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図１２−１に示したように入力信号１１０１の振幅が線形領域１１１１に収まっている場合は、波形２１２に示すように出力信号１１０２（帰還信号Ｄａｔａ２）の高周波成分が維持される。このため、波形２１３に示すように、出力信号Ｄａｔａ３に対して強いエンファシスが効くようになる。
図１２−２は、図１０に示した遅延バッファ回路の調整後の信号の一例を示す図である。図１２−２において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図１２−１に示したように入力信号１１０１の振幅が線形領域１１１１に収まっている場合は、波形２１２に示すように出力信号１１０２（帰還信号Ｄａｔａ２）の高周波成分が維持される。このため、波形２１３に示すように、出力信号Ｄａｔａ３に対して強いエンファシスが効くようになる。
（信号整形回路の変形例２）
図１３は、実施の形態２にかかる信号整形回路の変形例２を示す図である。図１３において、図１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１３に示すように、実施の形態２にかかる信号整形回路１１０は、図１−１に示したバッファ回路１１５に代えて、スイッチ１３１１およびバッファ回路１３２１，１３２２を備えていてもよい。
図１３は、実施の形態２にかかる信号整形回路の変形例２を示す図である。図１３において、図１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１３に示すように、実施の形態２にかかる信号整形回路１１０は、図１−１に示したバッファ回路１１５に代えて、スイッチ１３１１およびバッファ回路１３２１，１３２２を備えていてもよい。
遅延回路１１４は、遅延させた信号をスイッチ１３１１へ出力する。スイッチ１３１１は、遅延回路１１４から出力された信号をバッファ回路１３２１へ出力する第一状態と、遅延回路１１４から出力された信号をバッファ回路１３２２へ出力する第二状態と、に切替可能な経路切替スイッチである。
バッファ回路１３２１，１３２２のそれぞれは、スイッチ１３１１から出力された信号を出力調整して演算回路１１２へ出力する。また、バッファ回路１３２１，１３２２は、互いに異なる利得によって信号を増幅する。バッファ回路１３２１，１３２２の各構成例は、たとえば図５に示した遅延バッファ回路５００と同様である。これにより、スイッチ１３１１の切替により、帰還信号Ｄａｔａ２に対する出力を変化させることができる。
（調整前の各信号のシミュレーション結果）
図１４−１は、調整前の帰還信号のシミュレーション結果の一例を示す図である。図１４−２は、調整前の出力信号のシミュレーション結果の一例を示す図である。図１４−１，図１４−２において、横軸は時間［ｎｓ］を示し、縦軸は信号の強度を示している。
図１４−１は、調整前の帰還信号のシミュレーション結果の一例を示す図である。図１４−２は、調整前の出力信号のシミュレーション結果の一例を示す図である。図１４−１，図１４−２において、横軸は時間［ｎｓ］を示し、縦軸は信号の強度を示している。
図１４−１に示す波形１４１１は、可変演算回路７０１や利得可変遅延回路９０１における利得の調整前の帰還信号Ｄａｔａ２の波形である。図１４−２に示す波形１４１２は、可変演算回路７０１や利得可変遅延回路９０１における利得の調整前の出力信号Ｄａｔａ３の波形である。波形１４１１，１４１２に示すように、可変演算回路７０１や利得可変遅延回路９０１における利得の調整前は、帰還信号Ｄａｔａ２および出力信号Ｄａｔａ３の高周波成分が小さくなっていることが分かる。
（調整後の各信号のシミュレーション結果）
図１５−１は、調整後の帰還信号のシミュレーション結果の一例を示す図である。図１５−２は、調整後の出力信号のシミュレーション結果の一例を示す図である。図１５−１，図１５−２において、横軸は時間［ｎｓ］を示し、縦軸は信号の強度を示している。
図１５−１は、調整後の帰還信号のシミュレーション結果の一例を示す図である。図１５−２は、調整後の出力信号のシミュレーション結果の一例を示す図である。図１５−１，図１５−２において、横軸は時間［ｎｓ］を示し、縦軸は信号の強度を示している。
図１５−１に示す波形１５１１は、可変演算回路７０１や利得可変遅延回路９０１における利得の調整後の帰還信号Ｄａｔａ２の波形である。図１５−２に示す波形１５１２は、可変演算回路７０１や利得可変遅延回路９０１における利得の調整後の出力信号Ｄａｔａ３の波形である。波形１５１１，１５１２に示すように、可変演算回路７０１や利得可変遅延回路９０１における利得の調整後は、帰還信号Ｄａｔａ２および出力信号Ｄａｔａ３の高周波成分が大きくなり、強いエンファシスがかかっていることが分かる。
このように、実施の形態２にかかる信号整形回路１１０によれば、ＩＩＲフィルタの加算器等の利得を調整可能にすることで、加算器等のリミッタによる高周波成分の減衰を抑えつつ、要求されるエンファシス強度や信号強度を実現することが可能になる。これにより、より柔軟な信号整形を行うことができる。
（実施の形態３）
実施の形態３について、実施の形態１，２と異なる部分について説明する。
実施の形態３について、実施の形態１，２と異なる部分について説明する。
（信号整形回路の構成）
図１６は、実施の形態３にかかる信号整形回路の構成例を示す図である。図１６において、図１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１６に示すように、実施の形態３にかかる信号整形回路１１０は、図１−１に示した構成に加えてハイパスフィルタ１６０１（ＨＰＦ：Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）を備えている。ハイパスフィルタ１６０１は、たとえば分岐部１１３と遅延回路１１４との間に設けられている。
図１６は、実施の形態３にかかる信号整形回路の構成例を示す図である。図１６において、図１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１６に示すように、実施の形態３にかかる信号整形回路１１０は、図１−１に示した構成に加えてハイパスフィルタ１６０１（ＨＰＦ：Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）を備えている。ハイパスフィルタ１６０１は、たとえば分岐部１１３と遅延回路１１４との間に設けられている。
ハイパスフィルタ１６０１は、分岐部１１３から出力された帰還信号Ｄａｔａ２の所定の周波数以下の低周波成分を減衰させるフィルタである。ハイパスフィルタ１６０１は、低周波成分を減衰させた帰還信号Ｄａｔａ２を遅延回路１１４へ出力する。遅延回路１１４は、ハイパスフィルタ１６０１から出力された帰還信号Ｄａｔａ２を遅延させる。
なお、図１６においてはハイパスフィルタ１６０１を分岐部１１３と遅延回路１１４との間に設ける構成を図示したが、ハイパスフィルタ１６０１を遅延回路１１４とバッファ回路１１５の間に設ける構成としてもよい。また、ハイパスフィルタ１６０１をバッファ回路１１５と演算回路１１２との間に設ける構成としてもよい。
（ハイパスフィルタの構成）
図１７は、図１６に示したハイパスフィルタの構成例を示す図である。図１７に示すように、ハイパスフィルタ１６０１は、たとえば、入力部１７０１と、コンデンサ１７０２と、抵抗１７０３と、グランド１７０４と、出力部１７０５と、を備えている。入力部１７０１には、分岐部１１３から出力された出力信号Ｄａｔａ３が入力される。
図１７は、図１６に示したハイパスフィルタの構成例を示す図である。図１７に示すように、ハイパスフィルタ１６０１は、たとえば、入力部１７０１と、コンデンサ１７０２と、抵抗１７０３と、グランド１７０４と、出力部１７０５と、を備えている。入力部１７０１には、分岐部１１３から出力された出力信号Ｄａｔａ３が入力される。
入力部１７０１（ＩＮ）には、ハイパスフィルタ１６０１へ入力された帰還信号Ｄａｔａ２が入力される。コンデンサ１７０２は、一端が入力部１７０１に接続され、他端が抵抗１７０３および出力部１７０５に接続されている。抵抗１７０３は、一端が出力部１７０５に接続され、他端がグランド１７０４（ＶＳＳ）に接続されている。
出力部１７０５（ＯＵＴ）は、入力された信号をハイパスフィルタ１６０１の後段へ出力する。これにより、入力部１７０１へ入力された帰還信号Ｄａｔａ２に含まれる低周波成分を減衰させ、低周波成分を減衰させた帰還信号Ｄａｔａ２を出力することができる。
（遅延バッファ回路の入出力特性）
図１８は、図１６に示すハイパスフィルタ通過後の信号を遅延バッファ回路に入力した場合の遅延バッファ回路の入出力特性の一例を示す図である。図１８において、図１１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１６に示したように、ハイパスフィルタ１６０１によって帰還信号Ｄａｔａ２の低周波成分を減衰させることで、帰還信号Ｄａｔａ２の振幅が小さくなる。
図１８は、図１６に示すハイパスフィルタ通過後の信号を遅延バッファ回路に入力した場合の遅延バッファ回路の入出力特性の一例を示す図である。図１８において、図１１−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図１６に示したように、ハイパスフィルタ１６０１によって帰還信号Ｄａｔａ２の低周波成分を減衰させることで、帰還信号Ｄａｔａ２の振幅が小さくなる。
このため、図１８に示すように、入力信号１１０１（帰還信号Ｄａｔａ２）の高周波成分が線形領域１１１１に収まりやすくなる。このため、入力信号１１０１の高周波成分が線形領域１１１１に収まるようにしつつ、線形領域１１１１の利得をより大きくすることが可能になる。
このように、ハイパスフィルタ１６０１を設けることで、線形性の高い線形領域１１１１に高周波エンファシス信号を割り当てることができるため、入力信号１１０１の振幅依存および出力信号１１０２の振幅依存が小さくなる。このため、効率よく高周波エンファシス成分を遅延させて帰還させることができる。
（調整後の帰還信号のシミュレーション結果）
図１９は、調整後の帰還信号のシミュレーション結果の一例を示す図である。図２０は、調整後の出力信号のシミュレーション結果の一例を示す図である。図１９，図２０において、横軸は時間［ｎｓ］を示し、縦軸は信号の強度を示している。
図１９は、調整後の帰還信号のシミュレーション結果の一例を示す図である。図２０は、調整後の出力信号のシミュレーション結果の一例を示す図である。図１９，図２０において、横軸は時間［ｎｓ］を示し、縦軸は信号の強度を示している。
図１９に示す波形１９０１は、可変演算回路７０１や利得可変遅延回路９０１における利得の調整後の帰還信号Ｄａｔａ２の波形である。図２０に示す波形２００１は、可変演算回路７０１や利得可変遅延回路９０１における利得の調整後の出力信号Ｄａｔａ３の波形である。波形１９０１，２００１に示すように、ハイパスフィルタ１６０１を設けることで、図１５−１，図１５−２に示した例よりも帰還信号Ｄａｔａ２および出力信号Ｄａｔａ３の高周波成分がさらに大きくなり、より強いエンファシスがかかっていることが分かる。
このように、実施の形態３にかかる信号整形回路１１０によれば、帰還信号Ｄａｔａ２の低周波成分を減衰させるハイパスフィルタ１６０１を設けることで、帰還信号Ｄａｔａ２の振幅を小さくすることができる。これにより、帰還信号Ｄａｔａ２の振幅が加算回路等の入出力特性の線形領域に収まりやすくなり、より柔軟な信号整形が可能になる。
さらに、実施の形態３にかかる信号整形回路１１０において、実施の形態２にかかる信号整形回路１１０のように、ＩＩＲフィルタの演算回路１１２、遅延回路１１４、バッファ回路１１５などの利得等を調整可能にしてもよい。これにより、加算器等のリミッタによる高周波成分の減衰を抑えつつ、要求されるエンファシス強度や信号強度を実現することがより容易になる。
（実施の形態４）
実施の形態４について、実施の形態１〜３と異なる部分について説明する。
実施の形態４について、実施の形態１〜３と異なる部分について説明する。
図２１−１は、実施の形態４にかかる信号整形回路の構成例を示す図である。図２１−１において、図１６に示した部分と同様の部分については同一の符号を付して説明を省略する。図２１−１に示すように、実施の形態４にかかる信号整形回路１１０は、図１６に示した構成に加えて、分岐部２１０１と、バッファ回路２１０２と、遅延回路２１０３と、を備えている。分岐部２１０１、バッファ回路２１０２、遅延回路２１０３および演算回路１１２は、ＦＩＲフィルタになっている。
したがって、実施の形態４にかかる信号整形回路１１０は、ＩＩＲ方式の信号整形回路の前段にＦＩＲフィルタを設けた構成となっている。具体的には、分岐部２１０１、バッファ回路２１０２および遅延回路２１０３は、入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を演算回路１１２の第一入力部へ入力する分岐遅延回路である。
分岐部２１０１は、入力部１１１から出力された信号を分岐する。そして、分岐部２１０１は、分岐した各信号の一方を分岐信号ｄａｔａ１としてバッファ回路２１０２へ出力する。また、分岐部２１０１は、分岐した各信号の他方を分岐信号ｄａｔａ２として遅延回路２１０３へ出力する。
バッファ回路２１０２は、分岐部２１０１から出力された分岐信号ｄａｔａ１を出力調整する。バッファ回路２１０２は、出力調整した分岐信号ｄａｔａ１を演算回路１１２へ出力する。遅延回路２１０３は、分岐部２１０１から出力された分岐信号ｄａｔａ２を遅延させる。遅延回路２１０３は、遅延させた分岐信号ｄａｔａ２を演算回路１１２へ出力する。
演算回路１１２は、バッファ回路２１０２から出力された分岐信号ｄａｔａ１と、バッファ回路２１０２から出力された分岐信号ｄａｔａ２と、バッファ回路１１５から出力された帰還信号ｄａｔａ３と、を加算または減算する。演算回路１１２は、加算または減算した信号を出力信号ｄａｔａ４として分岐部１１３へ出力する。
分岐部１１３は、演算回路１１２から出力された出力信号ｄａｔａ４を分岐し、分岐した出力信号ｄａｔａ４の一方を出力部１１６へ出力する。また、分岐部１１３は、分岐した出力信号ｄａｔａ４の他方を帰還信号ｄａｔａ３としてハイパスフィルタ１６０１へ出力する。ハイパスフィルタ１６０１は、分岐部１１３から出力された帰還信号ｄａｔａ３の低周波成分を減衰させて遅延回路１１４へ出力する。
遅延回路１１４は、ハイパスフィルタ１６０１から出力された帰還信号ｄａｔａ３を遅延させてバッファ回路１１５へ出力する。バッファ回路１１５は、遅延回路１１４から出力された帰還信号ｄａｔａ３を出力調整して演算回路１１２へ出力する。
（信号整形回路からハイパスフィルタを省いた構成）
図２１−２は、図２１−１に示した信号整形回路からハイパスフィルタを省いた構成を参考として示す図である。図２１−２に参考として示す信号整形回路１１０は、図２１−１に示した信号整形回路１１０においてハイパスフィルタ１６０１を省いた構成である。
図２１−２は、図２１−１に示した信号整形回路からハイパスフィルタを省いた構成を参考として示す図である。図２１−２に参考として示す信号整形回路１１０は、図２１−１に示した信号整形回路１１０においてハイパスフィルタ１６０１を省いた構成である。
（ＩＩＲ方式でハイパスフィルタなしの信号整形回路の位相特性）
図２２−１は、図１−１に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図２２−２は、図１−１に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図２２−１，図２２−２において、横軸は繰り返しの時間［ｎｓ］を示し、縦軸は信号の強度を示している（以下のアイパターンの図でも同様）。
図２２−１は、図１−１に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図２２−２は、図１−１に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図２２−１，図２２−２において、横軸は繰り返しの時間［ｎｓ］を示し、縦軸は信号の強度を示している（以下のアイパターンの図でも同様）。
図２２−１に示すアイパターン２２１０は、図１−１に示した信号整形回路１１０（ＩＩＲ方式，ハイパスフィルタなし）における出力信号Ｄａｔａ３のアイパターンを示している。図２２−２に示すアイパターン２２２０は、図１−１に示した信号整形回路１１０（ＩＩＲ方式，ハイパスフィルタなし）における出力信号Ｄａｔａ３を用いて発光素子を駆動した場合の光出力のアイパターンを示している。
（ＩＩＲ方式でハイパスフィルタありの信号整形回路の位相特性）
図２３−１は、図１６に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図２３−２は、図１６に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図２３−１に示すアイパターン２３１０は、図１６に示した信号整形回路１１０（ＩＩＲ方式，ハイパスフィルタあり）における出力信号Ｄａｔａ３のアイパターンを示している。図２３−２に示すアイパターン２３２０は、図１６に示した信号整形回路１１０（ＩＩＲ方式，ハイパスフィルタあり）における出力信号Ｄａｔａ３を用いて発光素子を駆動した場合の光出力のアイパターンを示している。
図２３−１は、図１６に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図２３−２は、図１６に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図２３−１に示すアイパターン２３１０は、図１６に示した信号整形回路１１０（ＩＩＲ方式，ハイパスフィルタあり）における出力信号Ｄａｔａ３のアイパターンを示している。図２３−２に示すアイパターン２３２０は、図１６に示した信号整形回路１１０（ＩＩＲ方式，ハイパスフィルタあり）における出力信号Ｄａｔａ３を用いて発光素子を駆動した場合の光出力のアイパターンを示している。
（ＦＩＲ方式とＩＩＲ方式でハイパスフィルタなしの信号整形回路の位相特性）
図２４−１は、図２１−２に示した信号整形回路の出力信号のアイパターンの一例を参考として示す図である。図２４−２は、図２１−２に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を参考として示す図である。
図２４−１は、図２１−２に示した信号整形回路の出力信号のアイパターンの一例を参考として示す図である。図２４−２は、図２１−２に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を参考として示す図である。
図２４−１に示すアイパターン２４１０は、図２１−２に示した信号整形回路１１０（ＦＩＲ＋ＩＩＲ方式，ハイパスフィルタなし）における出力信号ｄａｔａ４のアイパターンを参考として示している。図２４−２に示すアイパターン２４２０は、図２１−２に示した信号整形回路１１０（ＦＩＲ＋ＩＩＲ方式，ハイパスフィルタなし）における出力信号ｄａｔａ４を用いて発光素子を駆動した場合の光出力のアイパターンを参考として示している。
（ＦＩＲ方式とＩＩＲ方式でハイパスフィルタありの信号整形回路の位相特性）
図２５−１は、図２１−１に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図２５−２は、図２１−１に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図２５−１に示すアイパターン２５１０は、図２１−１に示した信号整形回路１１０（ＦＩＲ＋ＩＩＲ方式，ハイパスフィルタあり）における出力信号ｄａｔａ４のアイパターンを示している。図２５−２に示すアイパターン２５２０は、図２１−１に示した信号整形回路１１０（ＦＩＲ＋ＩＩＲ方式，ハイパスフィルタあり）における出力信号ｄａｔａ４を用いて発光素子を駆動した場合の光出力のアイパターンを示している。
図２５−１は、図２１−１に示した信号整形回路の出力信号のアイパターンの一例を示す図である。図２５−２は、図２１−１に示した信号整形回路の出力信号を用いて発光素子を駆動した場合の光出力のアイパターンの一例を示す図である。図２５−１に示すアイパターン２５１０は、図２１−１に示した信号整形回路１１０（ＦＩＲ＋ＩＩＲ方式，ハイパスフィルタあり）における出力信号ｄａｔａ４のアイパターンを示している。図２５−２に示すアイパターン２５２０は、図２１−１に示した信号整形回路１１０（ＦＩＲ＋ＩＩＲ方式，ハイパスフィルタあり）における出力信号ｄａｔａ４を用いて発光素子を駆動した場合の光出力のアイパターンを示している。
図２２−１，図２２−２と図２３−１，図２３−２とを比較すると、ＩＩＲ方式の信号整形回路１１０においてハイパスフィルタ１６０１を設けても、出力信号Ｄａｔａ３および出力信号Ｄａｔａ３を用いて発光素子を駆動した場合の光出力の位相特性は特に向上しない。
一方、図２４−１，図２４−２と図２５−１，図２５−２とを比較すると、ＦＩＲ方式とＩＩＲ方式を組み合わせた信号整形回路１１０においては、ハイパスフィルタ１６０１を設けることで各信号の位相特性が向上することが分かる。具体的には、出力信号ｄａｔａ４および出力信号ｄａｔａ４を用いて発光素子を駆動した場合の光出力の位相特性が向上する。
このように、実施の形態４にかかる信号整形回路１１０によれば、ＦＩＲ方式とＩＩＲ方式を組み合わせ、帰還信号ｄａｔａ３の低周波成分を減衰させるフィルタを設ける構成とすることができる。これにより、出力信号ｄａｔａ４を用いて発光素子を駆動した場合の光出力の位相特性を向上させることができる。また、実施の形態４にかかる光送信装置６００によれば、発光素子６１０の出力信号の位相特性を向上させることができるため、発光素子６１０によって送信される信号光の品質をさらに向上させることができる。
さらに、実施の形態４にかかる信号整形回路１１０において、実施の形態２にかかる信号整形回路１１０のように、ＩＩＲフィルタの演算回路１１２、遅延回路１１４、バッファ回路１１５などの利得等を調整可能にしてもよい。これにより、出力信号ｄａｔａ４の位相特性を向上させつつ、要求されるエンファシス強度や信号強度を実現することが容易になる。
以上説明したように、信号整形回路および光送信装置によれば、柔軟な信号整形を行うことができる。上述した各実施の形態に関し、さらに以下の付記を開示する。
（付記１）第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、
を備えることを特徴とする信号整形回路。
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、
を備えることを特徴とする信号整形回路。
（付記２）前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタを備えることを特徴とする付記１に記載の信号整形回路。
（付記３）入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、
前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする付記２に記載の信号整形回路。
前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする付記２に記載の信号整形回路。
（付記４）前記分岐部から出力された信号によって強度変調した信号光を出射する発光素子へ前記各信号の他方を入力することを特徴とする付記１〜３のいずれか一つに記載の信号整形回路。
（付記５）前記演算部は、出力する信号の振幅に上限があることを特徴とする付記１〜４のいずれか一つに記載の信号整形回路。
（付記６）第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、
前記分岐部によって分岐された各信号の他方によって強度変調した信号光を出射する発光素子と、
を備えることを特徴とする光送信装置。
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、
前記分岐部によって分岐された各信号の他方によって強度変調した信号光を出射する発光素子と、
を備えることを特徴とする光送信装置。
（付記７）第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算して出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、
前記遅延部の前記所定比率を調整可能にする調整部と、
を備えることを特徴とする信号整形回路。
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、
前記遅延部の前記所定比率を調整可能にする調整部と、
を備えることを特徴とする信号整形回路。
（付記８）前記遅延部は、出力する信号の振幅に上限があることを特徴とする付記７に記載の信号整形回路。
（付記９）第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算した信号を出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、
を備えることを特徴とする信号整形回路。
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、
を備えることを特徴とする信号整形回路。
（付記１０）前記演算部は、前記第一信号と前記第二信号とをそれぞれ重み付けして加算または減算し、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部を備えることを特徴とする付記９に記載の信号整形回路。
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部を備えることを特徴とする付記９に記載の信号整形回路。
（付記１１）前記遅延部は、前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させ、
前記遅延部の前記所定比率を調整可能にする調整部を備えることを特徴とする付記９に記載の信号整形回路。
前記遅延部の前記所定比率を調整可能にする調整部を備えることを特徴とする付記９に記載の信号整形回路。
（付記１２）入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、
前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする付記９〜１１のいずれか一つに記載の信号整形回路。
前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする付記９〜１１のいずれか一つに記載の信号整形回路。
Ｄａｔａ１ 入力信号
Ｄａｔａ２，ｄａｔａ３ 帰還信号
Ｄａｔａ３，ｄａｔａ４ 出力信号
ｄａｔａ１，ｄａｔａ２ 分岐信号
１１０，１２０ 信号整形回路
１１１，１２１，４１１，４１２，４５１，４５２，５１１，５１２，１７０１ 入力部
１１２，１２６，４００ 演算回路
１１３，１２２，２１０１ 分岐部
１１４，１２３，２１０３ 遅延回路
１１５，１２４，１２５，１３２１，１３２２，２１０２ バッファ回路
１１６，１２７，４８１，４８２，５７１，５７２，１７０５ 出力部
２１１〜２１３，２２１〜２２３，１４１１，１４１２，１５１１，１５１２，１９０１，２００１ 波形
３０１，３０２ エンファシス特性
４２１，４２２，４６１，４６２，５２１，５２２ トランジスタ
４３１，４３２，５３０ 電流源
４４０，５４０，１７０４ グランド
４７１，４７２，５５１，５５２，１７０３ 抵抗
４８０，５６０ 電源
５００ 遅延バッファ回路
６００ 光送信装置
６１０ 発光素子
７０１ 可変演算回路
８１１，８１２，８２１，８２２，１０１１，１０１２ 可変電流源
８１３，８２３，１０２１，１０２２ 可変抵抗
９０１ 利得可変遅延回路
１０３０，１３１１ スイッチ
１１０１ 入力信号
１１０２ 出力信号
１１１０ 入出力特性
１１１１ 線形領域
１１１２，１１１３ 非線形領域
１６０１ ハイパスフィルタ
１７０２ コンデンサ
２２１０，２２２０，２３１０，２３２０，２４１０，２４２０，２５１０，２５２０ アイパターン
Ｄａｔａ２，ｄａｔａ３ 帰還信号
Ｄａｔａ３，ｄａｔａ４ 出力信号
ｄａｔａ１，ｄａｔａ２ 分岐信号
１１０，１２０ 信号整形回路
１１１，１２１，４１１，４１２，４５１，４５２，５１１，５１２，１７０１ 入力部
１１２，１２６，４００ 演算回路
１１３，１２２，２１０１ 分岐部
１１４，１２３，２１０３ 遅延回路
１１５，１２４，１２５，１３２１，１３２２，２１０２ バッファ回路
１１６，１２７，４８１，４８２，５７１，５７２，１７０５ 出力部
２１１〜２１３，２２１〜２２３，１４１１，１４１２，１５１１，１５１２，１９０１，２００１ 波形
３０１，３０２ エンファシス特性
４２１，４２２，４６１，４６２，５２１，５２２ トランジスタ
４３１，４３２，５３０ 電流源
４４０，５４０，１７０４ グランド
４７１，４７２，５５１，５５２，１７０３ 抵抗
４８０，５６０ 電源
５００ 遅延バッファ回路
６００ 光送信装置
６１０ 発光素子
７０１ 可変演算回路
８１１，８１２，８２１，８２２，１０１１，１０１２ 可変電流源
８１３，８２３，１０２１，１０２２ 可変抵抗
９０１ 利得可変遅延回路
１０３０，１３１１ スイッチ
１１０１ 入力信号
１１０２ 出力信号
１１１０ 入出力特性
１１１１ 線形領域
１１１２，１１１３ 非線形領域
１６０１ ハイパスフィルタ
１７０２ コンデンサ
２２１０，２２２０，２３１０，２３２０，２４１０，２４２０，２５１０，２５２０ アイパターン
Claims (6)
- 第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、
前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、
を備えることを特徴とする信号整形回路。 - 入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、
前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする請求項１に記載の信号整形回路。 - 第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、をそれぞれ重み付けして加算または減算した信号を出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記演算部による加算または減算における前記第一信号および前記第二信号の各重みの少なくとも一方を調整可能にする調整部と、
前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、
前記分岐部によって分岐された各信号の他方によって強度変調した信号光を出射する発光素子と、
を備えることを特徴とする光送信装置。 - 第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算して出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号に対して、所定比率を乗じて遅延させる遅延部と、
前記遅延部の前記所定比率を調整可能にする調整部と、
前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、
を備えることを特徴とする信号整形回路。 - 第一入力部へ入力された第一信号と、第二入力部へ入力された第二信号と、を加算または減算した信号を出力する演算部と、
前記演算部によって出力された信号を分岐し、分岐された各信号の一方を前記第二入力部へ入力し、分岐された各信号の他方を出力する分岐部と、
前記演算部から出力されて前記分岐部へ入力される信号または前記分岐部から出力されて前記第二入力部へ入力される信号を遅延させる遅延部と、
前記分岐部から出力されて前記第二入力部へ入力される信号の所定の低周波成分を減衰させるフィルタと、
を備えることを特徴とする信号整形回路。 - 入力された信号を分岐し、分岐した各信号に遅延差を与え、遅延差を与えた各信号を前記第一入力部へ入力する分岐遅延回路を備え、
前記演算部は、前記分岐遅延回路によって前記第一入力部へ入力された各信号と、前記フィルタによって前記低周波成分が減衰した第二信号と、を加算または減算することを特徴とする請求項５に記載の信号整形回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011211619A JP5747766B2 (ja) | 2011-09-27 | 2011-09-27 | 信号整形回路および光送信装置 |
| US13/566,542 US8804225B2 (en) | 2011-09-27 | 2012-08-03 | Signal shaping circuit and light transmitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011211619A JP5747766B2 (ja) | 2011-09-27 | 2011-09-27 | 信号整形回路および光送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013074438A JP2013074438A (ja) | 2013-04-22 |
| JP5747766B2 true JP5747766B2 (ja) | 2015-07-15 |
Family
ID=47911010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011211619A Expired - Fee Related JP5747766B2 (ja) | 2011-09-27 | 2011-09-27 | 信号整形回路および光送信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8804225B2 (ja) |
| JP (1) | JP5747766B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6036210B2 (ja) | 2012-11-19 | 2016-11-30 | 富士通株式会社 | エンファシス信号生成回路 |
| JP6281196B2 (ja) | 2013-07-19 | 2018-02-21 | 富士通株式会社 | 位相補償回路、エンファシス信号生成回路および位相補償方法 |
| KR20190063876A (ko) * | 2017-11-30 | 2019-06-10 | 에스케이하이닉스 주식회사 | 신호 드라이버 회로 및 이를 이용하는 반도체 장치 |
| JP2022143656A (ja) * | 2021-03-18 | 2022-10-03 | Ｎｅｃプラットフォームズ株式会社 | プリエンファシス回路、制御方法およびプログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624397B2 (ja) * | 1988-08-04 | 1994-03-30 | 日本電信電話株式会社 | 直流補償回路 |
| US5878086A (en) * | 1996-09-19 | 1999-03-02 | Philips Electronics North America Corporation | Method and apparatus for producing a deterministic sequence from an IIR filter |
| WO2002039684A2 (en) * | 2000-11-13 | 2002-05-16 | Primarion, Inc. | Method and circuit for pre-emphasis equalization in high speed data communications |
| JP3730607B2 (ja) * | 2002-08-29 | 2006-01-05 | 株式会社東芝 | 差動データドライバー回路 |
| WO2006001301A1 (ja) * | 2004-06-25 | 2006-01-05 | Evolvable Systems Research Institute Inc. | 伝送装置および伝送方法 |
| US7599431B1 (en) * | 2004-11-24 | 2009-10-06 | Xilinx, Inc. | Combined decision feedback equalization and linear equalization |
| US8352526B1 (en) * | 2006-06-16 | 2013-01-08 | Xilinx, Inc. | Direct digital synthesis with reduced jitter |
| JP5569346B2 (ja) * | 2010-11-08 | 2014-08-13 | 富士通株式会社 | エンファシス信号生成回路及び信号合成回路 |
-
2011
- 2011-09-27 JP JP2011211619A patent/JP5747766B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-03 US US13/566,542 patent/US8804225B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8804225B2 (en) | 2014-08-12 |
| JP2013074438A (ja) | 2013-04-22 |
| US20130077149A1 (en) | 2013-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5910081B2 (ja) | エンファシス回路 | |
| JP6340799B2 (ja) | エンファシス信号生成回路 | |
| JP5747766B2 (ja) | 信号整形回路および光送信装置 | |
| JP5488330B2 (ja) | 信号整形回路および光送信装置 | |
| US20150311950A1 (en) | Trace canceller with equalizer adjusted for trace length driving variable-gain amplifier with automatic gain control loop | |
| JP5905064B2 (ja) | Ｄｆｂ−ｄｍｌのための電子分散補償システム、および前置補償受信機並びに後補償受信機 | |
| JP6036210B2 (ja) | エンファシス信号生成回路 | |
| JP2012043933A (ja) | 駆動回路、光送信装置、駆動方法および光送信方法 | |
| JP2012195885A (ja) | 信号整形回路 | |
| JP2014090317A (ja) | 発光素子駆動回路及び発光装置 | |
| US7293057B2 (en) | Method and apparatus for cancelling inter-symbol interference (ISI) within a communication channel | |
| US20140132351A1 (en) | Amplifier circuit | |
| JP6131771B2 (ja) | 高速ブロードバンド信号用の低周波数等化器回路 | |
| JP5308243B2 (ja) | 可変ゲイン回路 | |
| JP6281196B2 (ja) | 位相補償回路、エンファシス信号生成回路および位相補償方法 | |
| US8680919B2 (en) | Impedance adjustments in amplifiers | |
| CN103684331A (zh) | 基于前馈均衡和脉冲均衡技术的25Gbps VCSEL驱动电路 | |
| US9620930B2 (en) | Reflection based signal pre-emphasis | |
| US7327814B1 (en) | Amplitude and bandwidth pre-emphasis of a data signal | |
| JP5859168B2 (ja) | エンファシス回路 | |
| US10270217B2 (en) | De-emphasis with separate edge control | |
| JP2018198261A (ja) | 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル | |
| JP5910707B2 (ja) | 信号整形回路 | |
| JP2011160185A (ja) | プリエンファシス回路 | |
| JP4945350B2 (ja) | 電気分散補償等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5747766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |