JP5754702B2 - Method for searching for barrier material for semiconductor integrated circuit device and barrier material for semiconductor integrated circuit device searched by the searching method - Google Patents
Method for searching for barrier material for semiconductor integrated circuit device and barrier material for semiconductor integrated circuit device searched by the searching method Download PDFInfo
- Publication number
- JP5754702B2 JP5754702B2 JP2011030514A JP2011030514A JP5754702B2 JP 5754702 B2 JP5754702 B2 JP 5754702B2 JP 2011030514 A JP2011030514 A JP 2011030514A JP 2011030514 A JP2011030514 A JP 2011030514A JP 5754702 B2 JP5754702 B2 JP 5754702B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier material
- integrated circuit
- barrier
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、銅配線層を有する半導体集積回路装置において、従来のルテニウムバリア材の代替として、優れた銅拡散の抑制効果を有する新規な半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材に関する。 According to the present invention, in a semiconductor integrated circuit device having a copper wiring layer, as a substitute for a conventional ruthenium barrier material, a novel barrier material searching method for a semiconductor integrated circuit device having an excellent copper diffusion suppressing effect and the searching method are provided. The present invention relates to a barrier material for a semiconductor integrated circuit device to be searched.
半導体集積回路装置(LSI)はムーアの法則で言われている3年で集積度が4倍になるというハイスピードで高集積度化が進められており、国際半導体技術ロードマップ(International Technology Roadmap for Semiconductor)で、2009年版(ITRS 2009 Edition)のMPU(Micro Processing Unit)の配線を例に挙げると、集積度を向上するために配線幅の目標値が2010年は45nm、2013年は32nm、2015年は25nm、2017年は20nmとなっており、高速動作を確保するために抵抗率の目標値は夫々4.08μΩcm、4.83μΩcm、5.44μΩcm、5.99μΩcm、となっている。 Semiconductor integrated circuit devices (LSIs) are being integrated at a high speed, with the integration density quadrupling in three years, which is said to be Moore's Law, and the International Semiconductor Technology Roadmap (International Technology Roadmap for Taking the MPU (Micro Processing Unit) wiring of the 2009 edition (ITRS 2009 Edition) as an example, the wiring width target value is 45 nm in 2010, 32 nm in 2013, and 2015 in order to improve the degree of integration. The year is 25 nm and the year 2017 is 20 nm. In order to ensure high-speed operation, the target values of resistivity are 4.08 μΩcm, 4.83 μΩcm, 5.44 μΩcm, and 5.99 μΩcm, respectively.
このようなLSIの高集積化、高密度化及び高速化の要求に伴い、配線の微細化及び多層化が進展しており、LSIの配線についても従来から使用されているアルミニウム(Al)及びその合金の代わりに、銅(Cu)配線の実用化が検討されるようになった。Cu配線は、(1)低抵抗、(2)高エレクトロマイグレーション性、(3)高融点等の特徴を有するため、Al配線に比べて微細化する上で優位である。また、Cu配線の実用化で必要となる技術、例えば、メッキ法等による配線形成方法及び機械的研磨法CMP等による多層配線層の平坦化技術も同時に開発されており、今後、多層Cu配線構造を有する半導体装置はLSIの分野において益々重要な地位を占めるようになる。 With such demands for higher integration, higher density, and higher speed of LSI, miniaturization and multilayering of wiring are progressing, and conventionally used aluminum (Al) and its wiring are also used for LSI wiring. Instead of alloys, the practical application of copper (Cu) wiring has been studied. The Cu wiring has advantages such as (1) low resistance, (2) high electromigration, and (3) high melting point, and is advantageous in miniaturization compared to Al wiring. In addition, technologies required for practical use of Cu wiring, for example, wiring forming method by plating method and flattening technology of multilayer wiring layer by mechanical polishing CMP etc. have been developed at the same time. Semiconductor devices having the above occupy an increasingly important position in the field of LSI.
半導体集積回路装置のCu多層配線では、配線の一層の微細化に伴い、信号遅延を抑制するために、層間絶縁膜に誘電率の低い低誘電率材料(いわゆるlow−K材料)やSi−Oの構造を含有する材料が使用されるようになっている。しかし、配線材料であるCuは、これらの材料による絶縁膜中を拡散しやすくなるだけでなく、これらの絶縁膜との密着性が弱いという問題がある。そのため、Cu配線の下地として、一般的にはTa、Ti、TaN、TiN等のバリアメタル膜を形成することによって、Cuの拡散を防止し、Cu配線との絶縁膜との密着性を向上させている。これらの金属及び金属合金は、そのような問題を解決できる点で有効であるが、Cuよりも抵抗が高いことから、LSIの一層の高速動作化を図るためにはバリア膜についても低抵抗化が強く求められている。また、従来のバリア膜は低抗が高いことから、Cu配線をめっき法等によって形成する際には、バリア膜上に新たに低低抗のCuやCu−Al合金等のシード膜を設けて、バリア膜とシード膜からなる複合膜を形成する必要があり、半導体集積回路装置の製造工程が煩雑なものとなっている。 In Cu multilayer wiring of a semiconductor integrated circuit device, a low dielectric constant material (so-called low-K material) or Si-O is used for an interlayer insulating film in order to suppress signal delay as the wiring is further miniaturized. A material containing the structure is used. However, Cu, which is a wiring material, has a problem that it does not only easily diffuse in the insulating films made of these materials, but also has poor adhesion to these insulating films. Therefore, in general, a barrier metal film such as Ta, Ti, TaN, TiN or the like is formed as the base of the Cu wiring to prevent Cu diffusion and improve the adhesion between the Cu wiring and the insulating film. ing. These metals and metal alloys are effective in solving such problems. However, since the resistance is higher than that of Cu, the resistance of the barrier film is also reduced in order to achieve higher speed operation of LSI. Is strongly demanded. Also, since the conventional barrier film has a high resistance, when a Cu wiring is formed by plating or the like, a seed film such as a low resistance Cu or Cu-Al alloy is newly provided on the barrier film. Therefore, it is necessary to form a composite film composed of a barrier film and a seed film, and the manufacturing process of the semiconductor integrated circuit device is complicated.
このような問題を解決するために、低抵抗の金属を用いてバリアメタル膜を形成することが検討されており、例えば、特許文献1〜5にはルテニウムバリア膜が提案されている。ルテニウムは、比抵抗値が非晶質及び多結晶において、それぞれ9×10−6Ω・cm及び7×10−6Ω・cmであり、従来のTa、Ti の15×10−6Ω・cm、80×10−6Ω・cmより低く、Cu配線層のバリア膜として適用しても、Cu拡散に対して、ある程度の抑制効果を得ることができるためである。加えて、ルテニウムバリア膜は低抵抗であるため、シード層を設けなくても、ダイレクトめっき法等によってバリア層上に直接、銅配線を形成できる。また、前記の特許文献1〜5には、ルテニウムバリア膜の成膜方法について、スパッタリング法、化学気相成長(CVD)法、原子層堆積(ALD)法又はめっき法等が開示されている。
In order to solve such a problem, formation of a barrier metal film using a low-resistance metal has been studied. For example,
しかしながら、バリア材として前記の特許文献1〜5に記載のルテニウムは、希少金属であるため、現状でもコストが高く、将来的には使用できなくなる可能性があるという問題がある。
However, since ruthenium described in
一方、特許文献6には、配線層を構成する銅の拡散を抑制するために、ルテニウム及び銅の単位結晶格子の短辺と長辺の長さに注目して、それらの差及び比を規定することが提案されている。また、単位結晶格子の短辺と長辺について、ルテニウムと同じような結晶格子を有するロジウム、イリジウム、オスミウム又は白金をバリア材として使用できることが記載されている。 On the other hand, in Patent Document 6, in order to suppress the diffusion of copper constituting the wiring layer, focusing on the short side and the long side length of the unit crystal lattice of ruthenium and copper, the difference and ratio thereof are defined. It has been proposed to do. Further, it is described that rhodium, iridium, osmium or platinum having a crystal lattice similar to ruthenium can be used as the barrier material for the short side and the long side of the unit crystal lattice.
しかしながら、前記の特許文献6に記載のロジウム、イリジウム、オスミウム又は白金は、希少金属又は非常に高価な金属であり、ルテニウムと同様に、現状でもコストが高く、将来的には使用できなくなるという問題がある。そのため、Cu配線層を有する半導体集積回路装置において、Cuの拡散抑制についてルテニウムと同等以上の効果を有しながら、供給性の点で問題がなく、比較的低コストの新規なバリア材の開発が求められている。 However, rhodium, iridium, osmium, or platinum described in Patent Document 6 is a rare metal or a very expensive metal, and like ruthenium, the cost is high even at present and cannot be used in the future. There is. Therefore, in a semiconductor integrated circuit device having a Cu wiring layer, development of a new barrier material having no problem in terms of supply and having a relatively low cost while having an effect equivalent to or better than that of ruthenium for suppressing the diffusion of Cu. It has been demanded.
また、新規なバリア材の探索は、一般的に、数多くの様々な金属又は金属間化合物について試作や実験等による試行錯誤を行って探索するという従来の方法によって行われるが、この方法は効率的なものではなく、多大の費用と時間を要する。前記の特許文献6には、配線層であるCuの拡散を抑制するバリア材料を探索するために、ルテニウム及びCuの単位結晶格子の短辺と長辺の長さに注目して、それらの差及び比を規定する方法を開示しているが、ルテニウム、ロジウム、イリジウム、オスミウム又は白金以外に、供給性の点で問題がなく、より安価な金属やその金属を含む金属間化合物をバリア材として適用できるとの知見にまでには至っていない。そのため、ルテニウムに代わる新規なバリア材を効率的に、より短時間で探索するための方法を新たに検討する必要があった。 In addition, the search for a new barrier material is generally performed by a conventional method in which a number of various metals or intermetallic compounds are searched by trial and error by trial production or experimentation, but this method is efficient. It is not a thing and requires a great deal of cost and time. In Patent Document 6 described above, in order to search for a barrier material that suppresses diffusion of Cu as a wiring layer, attention is paid to the lengths of the short side and the long side of the unit crystal lattice of ruthenium and Cu, and the difference therebetween. In addition to ruthenium, rhodium, iridium, osmium or platinum, there is no problem in terms of supply, and a cheaper metal or an intermetallic compound containing the metal is used as a barrier material. It has not yet reached the knowledge that it can be applied. Therefore, a new method for efficiently searching for a new barrier material to replace ruthenium in a shorter time needs to be studied.
本発明は、上記した従来の問題点に鑑みてなされたものであって、銅拡散の抑制について従来のルテニウムバリア材と同等以上の効果を有し、供給性の点で問題がなく、比較的低コストの金属又はその金属を含む金属間化合物からなる半導体集積回路装置用バリア材料の探索方法及びその探索方法によって選択される金属又は金属化合物からなる新規な半導体集積回路装置用バリア材料を提供することにある。 The present invention has been made in view of the above-described conventional problems, and has an effect equal to or higher than that of a conventional ruthenium barrier material for suppressing copper diffusion, has no problem in terms of supply, and is relatively Provided is a method for searching a barrier material for a semiconductor integrated circuit device comprising a low-cost metal or an intermetallic compound containing the metal, and a novel barrier material for a semiconductor integrated circuit device comprising a metal or a metal compound selected by the searching method. There is.
本発明は、従来からバリア材として使用されているルテニウムと配線層金属である銅との組合せについて、それぞれの結晶格子及び物性値が銅の拡散抑制を最大限に発揮するために、どのような関係にあるのかを鋭意検討した結果、配線層金属である銅の拡散を大幅に低減できるルテニウム代替の新規なバリア材の探索方法を見出すことによって、優れた銅のバリア性を有するバリア材が得られることが分かり本発明に到った。 The present invention relates to a combination of ruthenium, which has been conventionally used as a barrier material, and copper, which is a wiring layer metal, so that each crystal lattice and physical property value maximizes the copper diffusion suppression. As a result of diligently examining whether or not they are related, a barrier material having excellent copper barrier properties can be obtained by finding a new method for searching for a substitute for ruthenium that can significantly reduce the diffusion of copper as a wiring layer metal. As a result, the present invention has been achieved.
すなわち、本発明の構成は以下の通りである。
(1)バリア膜若しくはバリア膜とシード膜からなる複合膜の上に銅配線層を有する半導体集積回路装置の前記バリア膜を構成するバリア材として、面心立方格子又は六方最密格子の結晶構造を有し、単位結晶格子の稠密面における最近接原子間距離(DM)がルテニウムの単位結晶格子の稠密面における最近接原子間距離(DRu)に対して、−0.125オングストローム(Å)≦(D M ―D Ru )≦0.0641オングストローム(Å)、かつ融点若しくは変態点が853〜1873ケルビン(K)であるルテニウム以外の金属又は金属間化合物を選択することを特徴とする半導体集積回路用バリア材の探索方法を提供する。
(2)前記バリア膜を構成するバリア材の単位結晶格子の稠密面における最近接原子間距離(DM)が、さらに、銅の単位結晶格子の稠密面における最近接原子間距離(DCu)に対して、絶対値として|[(DM―DCu)/DCu]│×100>3.0の関係を満たすことを特徴とする前記(1)に記載の半導体集積回路用バリア材の探索方法を提供する。
(3)バリア膜を構成するバリア材の融点若しくは変態点が1000〜1873ケルビン(K)であることを特徴とする前記(2)に記載の半導体集積回路用バリア材の探索方法を提供する。
(4)前記(1)乃至(3)のいずれかに記載の方法によって探索される金属又は金属間化合物からなる半導体集積回路装置用バリア材を提供する。
(5)前記の金属又は金属間化合物は、IrMo、FePt、Mn3Pt、Pt3Mn、CoPt、Pd3Fe、NiPt、FePd、及びNi3Ptの群から選ばれるいずれか一つであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
(6)前記の金属又は金属間化合物は、IrMo、FePt、Mn3Pt、Pt3Mn、CoPt、Pd3Fe、NiPt、及びFePdの群から選ばれるいずれか一つであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
(7)前記の金属又は金属間化合物は、IrMo、FePt、Mn3Pt、Pt3Mn、CoPt、及びPd3Feの群から選ばれるいずれか一つであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
(8)前記の金属又は金属間化合物は、IrMoであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
That is, the configuration of the present invention is as follows.
(1) A crystal structure of a face-centered cubic lattice or a hexagonal close-packed lattice as a barrier material constituting the barrier film of a semiconductor integrated circuit device having a copper wiring layer on a barrier film or a composite film composed of a barrier film and a seed film respect has, nearest interatomic distance in packed planes of the unit crystal lattice (D M) is nearest interatomic distance in packed planes of the unit crystal lattice of ruthenium (D Ru), -0.125 angstrom (Å ) ≦ (D M −D Ru ) ≦ 0.0641 angstrom (Å) and a metal other than ruthenium or an intermetallic compound having a melting point or transformation point of 853-1873 Kelvin (K) is selected. Provided is a method for searching a barrier material for an integrated circuit.
(2) The closest interatomic distance (D M ) on the dense surface of the unit crystal lattice of the barrier material constituting the barrier film is further equal to the closest interatomic distance (D Cu ) on the dense surface of the copper unit crystal lattice. In contrast, the barrier material for a semiconductor integrated circuit according to the above (1) satisfying the relationship of | [(D M −D Cu ) / D Cu ] | × 100> 3.0 as an absolute value Provide a search method.
(3) The method for searching a barrier material for a semiconductor integrated circuit as described in (2) above, wherein the barrier material constituting the barrier film has a melting point or transformation point of 1000 to 1873 Kelvin (K).
(4) gold Shokumata to be searched by a method according to any one of (1) to (3) is to provide a semiconductor integrated circuit device for a barrier material made of intermetallic compound.
(5) The metal or intermetallic compound is any one selected from the group consisting of IrMo, FePt, Mn 3 Pt, Pt 3 Mn, CoPt, Pd 3 Fe, NiPt, FePd, and Ni 3 Pt. The barrier material for a semiconductor integrated circuit device according to (4) above is provided.
(6) The metal or intermetallic compound is any one selected from the group consisting of IrMo, FePt, Mn 3 Pt, Pt 3 Mn, CoPt, Pd 3 Fe, NiPt, and FeP d The barrier material for a semiconductor integrated circuit device according to (4) is provided.
(7) The metal or intermetallic compound is any one selected from the group consisting of IrMo, FePt, Mn 3 Pt, Pt 3 Mn, CoPt, and Pd 3 Fe (4) The barrier material for semiconductor integrated circuit devices described in 1. is provided.
(8) The barrier material for a semiconductor integrated circuit device according to (4) , wherein the metal or intermetallic compound is IrMo.
本発明の探索方法によれば、数多くの様々な金属又は金属間化合物について試作や実験等による試行錯誤で探索する必要がなく、シミュレーションによって候補材料を絞った後、特性の確認を行って最適材料を選定することができる。そのため、銅の拡散抑制に対して優れたバリア性を有するルテニウム代替のバリア材の探索を、効率的に、かつ短時間で行うことが可能となる。 According to the search method of the present invention, it is not necessary to search for a large number of various metals or intermetallic compounds by trial and error by trial production or experiment, and after narrowing candidate materials by simulation, the characteristics are confirmed and the optimum material is selected. Can be selected. Therefore, it becomes possible to search for a ruthenium substitute barrier material having an excellent barrier property against copper diffusion suppression efficiently and in a short time.
本発明によれば、バリア膜を構成する材料の単位結晶格子の最近接原子間距離(DM)がルテニウムの単位結晶格子の最近接原子間距離(DRu)に近い領域にあるために、従来からバリア膜の材料として使用されているルテニウムと同じ様に、銅の拡散抑制に対して優れた効果が期待でき、供給性の点で問題がないルテニウム代替の半導体集積回路用バリア材を得ることができる。また、本発明によるバリア材料は、単位結晶格子の最近接原子間距離(DM)が低抵抗のルテニウムに近いために、従来のバリア材であるTa、Ti、TaN、TiN等よりも抵抗値を低くすることができる可能性が高く、今後、高集積、高密度及び高速化が要求される半導体集積回路装置用バリア材として使用できる。加えて、本発明によるバリア材は、単位結晶格子が凝集エネルギーの高いルテニウムの単結晶格子に近いだけではなく、融点若しくは変態温度が銅配線の結晶化アニールの温度として一般的に採用される250〜400℃(523〜673ケルビン(K))よりも高いため、製造工程中に溶融や変形することなく、銅の拡散を十分に抑制できる効果を有する。 According to the present invention, since the closest interatomic distance (D M ) of the unit crystal lattice of the material constituting the barrier film is in a region close to the closest interatomic distance (D Ru ) of the ruthenium unit crystal lattice, As with ruthenium, which has been used as a material for barrier films, a ruthenium alternative barrier material for semiconductor integrated circuits that can be expected to have an excellent effect on copper diffusion suppression and has no problem in terms of supply performance is obtained. be able to. Further, the barrier material according to the present invention has a resistance value higher than that of conventional barrier materials such as Ta, Ti, TaN, and TiN because the distance between nearest atoms (D M ) of the unit crystal lattice is close to that of ruthenium having a low resistance. Therefore, it can be used as a barrier material for a semiconductor integrated circuit device that is required to have high integration, high density, and high speed in the future. In addition, the barrier material according to the present invention not only has a unit crystal lattice close to a ruthenium single crystal lattice having a high cohesive energy, but also has a melting point or transformation temperature generally adopted as a temperature for crystallization annealing of copper wiring 250. Since it is higher than ˜400 ° C. (523 to 673 Kelvin (K)), it has an effect of sufficiently suppressing copper diffusion without melting or deformation during the manufacturing process.
図1は、バリア膜上に銅配線層を形成した半導体集積回路装置の概略断面図であり、実際の半導体集積回路装置は配線層が8層、9層、それ以上になっているが、説明を簡略化するために2層配線構造を例示している。図において、1は一方の主表面1aに隣接して多数個の回路素子(図示せず)が形成された半導体基体、2は半導体基体1の一方の主表面1a上に形成された例えばシリコン酸化物層からなる第1絶縁層、2aは第1絶縁層2に形成されたスルーホール、3はスルーホール2a内に形成された例えばタングステンからなるプラグ、3aはスルーホール2aとプラグ3との間に形成されたバリア膜、4は第1絶縁層2及びプラグ3上に例えば窒化シリコン層41を介して形成された例えばシリコン酸化物層42からなる第2絶縁層、4aは第2絶縁層4に形成された第1トレンチ、5は第1トレンチ4a内に形成された第1銅配線、5aは第1トレンチ4aと第1銅配線5との間に形成されたバリア膜、6は第2絶縁層4及び第1銅配線5上に例えば窒化シリコン層61を介して例えばシリコン酸化物層62、窒化シリコン層63、シリコン酸化物層64を順次積層して形成した第3絶縁層、6aは第2絶縁層6に形成された断面T字形を有する第2トレンチ、7は第2トレンチ6a内に形成された第2銅配線、7aは第2トレンチ6aと第2銅配線7の間に形成されたバリア膜である。第1銅配線5及び/又は第2銅配線7は、通常、250〜400℃(523〜673ケルビン(K))の温度でアニール処理されて、銅配線の結晶状態が調整される。
FIG. 1 is a schematic cross-sectional view of a semiconductor integrated circuit device in which a copper wiring layer is formed on a barrier film, and an actual semiconductor integrated circuit device has eight, nine, or more wiring layers. In order to simplify the above, a two-layer wiring structure is illustrated. In the figure, 1 is a semiconductor substrate on which a large number of circuit elements (not shown) are formed adjacent to one
図2は、各バリア膜5a、7aの上に、例えば低抵抗の銅や銅−アルミニウム合金等からなるシード膜5b、7bを設けて、バリア膜とシード膜からなる複合膜を形成した後、めっき等によって銅配線層を形成した半導体集積回路である。前記のシード膜5b、7bは、バリア膜の低抗が高い場合に、銅めっきを行うために使用される。
In FIG. 2,
本発明は、図1及び図2に示すバリア層3a、5a、7aの少なくともいずれかの層に適用するために、従来から使用されているルテニウムバリア膜の代替として新規なバリア膜材料を選択するための探索方法であり、次に示す探索指針に基づくものである。
〈1〉結晶構造がルテニウム膜に近い最密充填面を有すること、
〈2〉凝集エネルギー、すなわち融点若しくは変態温度をできるだけ高くして、ルテニウム膜に近づけること、
〈3〉結晶格子がCu格子に近く、Cu格子とのミスマッチ率が適度であること。
In order to apply the present invention to at least one of the barrier layers 3a, 5a, and 7a shown in FIGS. 1 and 2, a novel barrier film material is selected as an alternative to the conventionally used ruthenium barrier film. This search method is based on the following search guidelines.
<1> The crystal structure has a close-packed surface close to a ruthenium film,
<2> Increasing the cohesive energy, that is, the melting point or the transformation temperature as close as possible to the ruthenium film,
<3> The crystal lattice is close to the Cu lattice, and the mismatch rate with the Cu lattice is appropriate.
上記の〈1〉〜〈3〉は、ルテニウム(Ru)膜及び従来からバリア膜として使用されているシリコン(Si)膜とチタニウム(Ti)膜について、銅(Cu)膜との積層状態をモデルにしてRu膜へのCuの拡散状態を分子動力学法によって計算シミュレーションした結果から得られた知見である。ここで、Ru膜、Si膜及びTi膜の結晶配向面は(100)、(0001)とし、Cu膜の結晶配向面は(111)として計算した。計算手法として用いる分子動力学法(MD)は、材料を原子/分子の集合体と考え、個々の原子/分子の運動を追跡して原子構造と材料物性との相関を明らかにする計算手法であり、ナノスケール材料制御・開発のための仮想実験に最適のツールである。MDの計算は,時間積分の計算と相互作用の計算の繰り返しである。すなわち、原子が受けている力を原子間ポテンシャルから計算し、ニュートンに運動方程式を微小な時間だけ時間積分して原子の位置と速度を求める。この一連の流れを繰り返すことで、材料を構成する原子が時間とともにどう変化していくのかを計算することができる。 <1> to <3> above are models of the laminated state of a copper (Cu) film with respect to a ruthenium (Ru) film and a silicon (Si) film and a titanium (Ti) film that have been conventionally used as a barrier film. This is the knowledge obtained from the result of calculation simulation of the diffusion state of Cu into the Ru film by the molecular dynamics method. Here, the crystal orientation planes of the Ru film, Si film, and Ti film were calculated as (100) and (0001), and the crystal orientation plane of the Cu film was calculated as (111). The molecular dynamics method (MD) used as a calculation method is a calculation method that considers a material as an aggregate of atoms / molecules and tracks the movement of individual atoms / molecules to clarify the correlation between the atomic structure and material properties. Yes, it is the best tool for virtual experiments for nanoscale material control and development. MD calculation is a repetition of time integration calculation and interaction calculation. In other words, the force received by the atom is calculated from the interatomic potential, and the position and velocity of the atom are obtained by integrating the Newton equation of motion for a very short time. By repeating this series of flows, it is possible to calculate how the atoms constituting the material change with time.
Cu−Ru、Cu−Si及びCu−Tiの各モデルのシミュレーション結果から、Ru膜はSi膜又はTi膜よりもCuの拡散が抑制される傾向にあることが分かった。Cuの拡散抑制の程度はバリア膜の結晶構造だけで決められるものでは無いが、少なくともRuに近い結晶構造を有する金属又は金属間化合物は、Cuの拡散抑制効果を有するバリア材料として適用できるものと考えられる。Cuの拡散は、Cuと単位結晶格子の辺の長さの差が小さいバリア材ほど抑制される効果が高くなることは知られているが(前記の特許文献6の段落[0005]を参照)、本発明では、Ruと類似の表面構造を有する面心立法格子(fcc)又は六方最密格子(hcp)の結晶構造を有する化合物について、それぞれの単位結晶格子において、最近接原子間距離がCuの拡散に対するバリア性に最も影響を与える物理量として着目した。この最近接原子間距離は、X線結晶構造解析(X線回折)法によって求められる物理量であり、例えば、金属データブック(第2版、日本金属学会編、pp.49−50)に記載されている化合物について格子定数を調べ、その値と結晶構造から計算して求めることができる。このように、本発明で規定する最近接原子間距離はRuの結晶格子に着目しており、Cuの結晶格子の辺とは直接的に関係するものではない点で、本発明は前記の特許文献6に記載の発明とは異なる。 From the simulation results of each model of Cu—Ru, Cu—Si, and Cu—Ti, it was found that the Ru film tends to suppress Cu diffusion more than the Si film or Ti film. The degree of Cu diffusion suppression is not determined only by the crystal structure of the barrier film, but at least a metal or an intermetallic compound having a crystal structure close to Ru can be applied as a barrier material having a Cu diffusion suppression effect. Conceivable. It is known that the diffusion of Cu is more effectively suppressed as the barrier material has a smaller difference in length between the sides of Cu and the unit crystal lattice (see paragraph [0005] of Patent Document 6). In the present invention, for a compound having a face-centered cubic lattice (fcc) or hexagonal close-packed lattice (hcp) crystal structure having a surface structure similar to Ru, the closest interatomic distance is Cu in each unit crystal lattice. We focused on the physical quantity that has the most influence on the barrier property against diffusion. This closest interatomic distance is a physical quantity determined by an X-ray crystal structure analysis (X-ray diffraction) method, and is described in, for example, a metal data book (2nd edition, edited by the Japan Institute of Metals, pp. 49-50). It can be obtained by examining the lattice constant of the compound and calculating from the value and crystal structure. As described above, the closest interatomic distance defined in the present invention focuses on the Ru crystal lattice, and the present invention is not directly related to the side of the Cu crystal lattice. This is different from the invention described in Document 6.
以上の点から、本発明は、Ruバリア膜の代替材料を探索する上記〈1〉の指針として、バリア膜を構成する材料について単位結晶格子の最近接原子間距離(DM)がルテニウムの単位結晶格子の最近接原子間距離(DRu)に近い領域にあるものを選択する。ここで、前記のDRuは2.7059Åである。 In view of the above, the present invention provides a unit of ruthenium in which the closest interatomic distance (D M ) of the unit crystal lattice of the material constituting the barrier film is a guideline for the above <1> to search for an alternative material for the Ru barrier film. Those in the region close to the nearest interatomic distance (D Ru ) of the crystal lattice are selected. Here, the D Ru is 2.7059 mm.
さらに、Cuの拡散を抑制する因子の一つとしては、前記の特許文献4の段落[0024]に示されるように、バリア膜の融点を高くすることが知られている。そのため、本発明でもバリア膜の融点に着目するが、最近接原子間距離がRu膜に近い材料を選択する際に、候補材料を単一の元素からなる金属に限定する場合は材料の選択幅を狭めるものである。そのため、単一の融点を示さない金属間化合物(合金を含む)についてもその変態温度によってRu代替材料の熱物性を規定して探索を行う。ここで、変態温度とは、相変化の起こる温度で、変態が温度範囲にわたって起こるときは、変態が開始し、終了する温度を意味する。また、本発明において、融点若しくは変態温度がRuよりも高い金属若しくは金属間化合物だけに絞って材料の探索を行うことは材料の選択幅が極端に狭まる。そのため、本発明は、上記の〈2〉凝集エネルギー、すなわち融点若しくは変態温度をできるだけ高くして、ルテニウム膜に近づけることを探索指針とする。融点若しくは変態温度は、通常、線膨張係数の温度変化や示唆走査型熱量計(DSC)による吸熱、発熱の温度変化等から測定されるが、例えば、金属データブック(第2版、日本金属学会編、pp.523−555)に記載されている化合物の変態図及び状態図集から求めることができるため、本発明はそれから得られるデータを用いる。 Further, as one of the factors that suppress the diffusion of Cu, as shown in paragraph [0024] of Patent Document 4, it is known that the melting point of the barrier film is increased. Therefore, in the present invention, attention is paid to the melting point of the barrier film. However, when selecting a material having the closest interatomic distance to the Ru film, if the candidate material is limited to a metal composed of a single element, the selection range of the material Is to narrow. For this reason, intermetallic compounds (including alloys) that do not exhibit a single melting point are searched for by defining the thermophysical properties of the Ru substitute material according to the transformation temperature. Here, the transformation temperature is a temperature at which a phase change occurs. When the transformation occurs over a temperature range, it means a temperature at which transformation starts and ends. Further, in the present invention, if the search for materials is limited to only metals or intermetallic compounds whose melting point or transformation temperature is higher than Ru, the range of selection of materials becomes extremely narrow. For this reason, the present invention uses the <2> cohesive energy, that is, the melting point or the transformation temperature as high as possible to bring it closer to the ruthenium film as a search guideline. The melting point or transformation temperature is usually measured from the temperature change of the linear expansion coefficient or the endothermic or suggestive temperature change of the suggested scanning calorimeter (DSC). For example, the metal data book (2nd edition, The Japan Institute of Metals) Pp. 523-555), the present invention uses data obtained therefrom.
本発明において、Ru膜代替のバリア膜の材料は、融点又は変態温度が650ケルビン(K)であることが必要である。この温度以上であれば、銅配線の結晶化アニールの温度として一般的に採用される250〜400℃(523〜673ケルビン(K))よりも高いため、Cuの拡散には大きな影響を与えない。さらに、融点又は変態温度は1000ケルビン(K)であれば、Cuの拡散抑制の効果が高くなる。しかし、融点又は変態温度は2000ケルビン(K)を超えても、Cuの拡散抑制効果が顕著に向上することがないため、バリア膜作製を従来よりも容易にできるような範囲に設定することが好ましい。例えば、バリア膜をスパッタリング法によって形成する場合に、スパッタリング時の温度を従来よりも低くしたり、消費電力を小さくすることができるため、融点又は変態温度の上限値は2000ケルビン(K)にすることが好ましい。 In the present invention, the material of the barrier film instead of the Ru film needs to have a melting point or transformation temperature of 650 Kelvin (K). If it is higher than this temperature, it is higher than 250 to 400 ° C. (523 to 673 Kelvin (K)), which is generally adopted as the crystallization annealing temperature of the copper wiring, so that it does not greatly affect the diffusion of Cu. . Furthermore, if the melting point or transformation temperature is 1000 Kelvin (K), the effect of suppressing the diffusion of Cu is enhanced. However, even if the melting point or transformation temperature exceeds 2000 Kelvin (K), the effect of suppressing the diffusion of Cu is not significantly improved. preferable. For example, when the barrier film is formed by a sputtering method, the upper limit value of the melting point or transformation temperature is set to 2000 Kelvin (K) because the sputtering temperature can be made lower than before or the power consumption can be reduced. It is preferable.
本発明では、上記の〈1〉〜〈2〉の指針に加えて、上記の〈3〉の指針に示される、結晶格子がCu格子に近く、Cu格子とのミスマッチ率が適度である金属又は金属間化合物を探索することがより好ましい。前記の特許文献6にも記載されているように、Cuとバリア膜との単位結晶格子の辺の長さの差が小さい材料はCuの拡散を抑制する効果が高くなることが知られている。しかしながら、Cu核散の抑制効果は、Cu結晶との最近接原子間距離のミスマッチ率を小さくするほど、大きくなるものではない。例えば、Cuの格子定数とのミスマッチ率が−2.56%であるニッケル(Ni)は、格子整合性が極めて良好であるものの、相互拡散が起こり易く、全率固溶体を形成する。それによって、配線金属であるCuが容易に基板まで拡散してしまい、Niをバリア膜として使用することは不適切である。本発明は、この知見に基づいて、バリア膜を構成する材料の単位結晶格子の最近接原子間距離(DM)が、銅の単位結晶格子の最近接原子間距離(DCu)に対して、絶対値として|[(DM―DCu)/DCu]│×100>3.0の関係を満たす金属又は金属間化合物を探索することが必要である。すなわち、バリア膜とCu膜との最近接原子間距離のミスマッチ率が絶対値で3%を超える材料は、Cuの拡散に対するバリア性を向上させることができる。ここで、前記のDCuは、2.5562Åである。本発明は、このような技術思想に基づいており、前記の特許文献6に記載されている発明に新たな技術思想を加えたものである。 In the present invention, in addition to the above guidelines <1> to <2>, a metal having a crystal lattice close to the Cu lattice and having a suitable mismatch rate with the Cu lattice, as indicated by the above guide <3> It is more preferable to search for intermetallic compounds. As described in Patent Document 6 described above, it is known that a material having a small difference in side length of the unit crystal lattice between Cu and the barrier film has a higher effect of suppressing the diffusion of Cu. . However, the effect of suppressing Cu nucleation does not increase as the mismatch rate of the closest interatomic distance with the Cu crystal is reduced. For example, nickel (Ni) having a mismatch rate of -2.56% with the lattice constant of Cu is very good in lattice matching, but is likely to cause mutual diffusion and forms a solid solution with a total rate. Accordingly, Cu as a wiring metal easily diffuses to the substrate, and it is inappropriate to use Ni as a barrier film. Based on this finding, the present invention is based on the fact that the closest interatomic distance (D M ) of the unit crystal lattice of the material constituting the barrier film is smaller than the closest interatomic distance (D Cu ) of the copper unit crystal lattice. It is necessary to search for a metal or an intermetallic compound that satisfies the relationship of | [(D M −D Cu ) / D Cu ] | × 100> 3.0 as an absolute value. That is, a material in which the mismatch rate of the distance between the closest atoms of the barrier film and the Cu film exceeds 3% in absolute value can improve the barrier property against Cu diffusion. Here, the D Cu is 2.5562%. The present invention is based on such a technical idea, and is obtained by adding a new technical idea to the invention described in Patent Document 6.
次に、本発明を具体的な実施形態によって説明する。 Next, the present invention will be described by specific embodiments.
〈第1の実施形態〉
図3に、バリア膜を構成する材料から形成される膜とCu膜との薄膜界面での最近接原子間距離(Å)と前記バリア膜を構成する材料の融点若しくは変態温度との関係を示す。図3には、従来からバリア膜材料として使用されているRu、Si及びTiの最近接原子間距離(Å)と融点若しくは変態温度を合わせて示している。それら以外のプロットは、結晶構造が明確であり、単位結晶格子の最近接原子間距離及び融点若しくは変態温度が明らかな金属又は金属間化合物である。また、図3では、最近接原子間距離(DM)がルテニウムの単位結晶格子の最近接原子間距離(DRu)に近い領域、具体的には−0.125Å≦(DM―DRu)≦0.0641Åにあって、かつ融点若しくは変態点が853〜1873ケルビン(K)の範囲がAの領域として実線で囲んである。Aの領域で囲まれる最近接原子間距離は、具体的に2.5809〜2.7700Åの範囲である。
<First Embodiment>
FIG. 3 shows the relationship between the closest interatomic distance (Å) at the thin film interface between the film formed from the material constituting the barrier film and the Cu film and the melting point or transformation temperature of the material constituting the barrier film. . FIG. 3 shows the closest interatomic distance (Å) and the melting point or transformation temperature of Ru, Si and Ti conventionally used as barrier film materials. Other plots are metals or intermetallic compounds with a clear crystal structure and a clear interatomic distance and melting point or transformation temperature of the unit crystal lattice. In FIG. 3, the closest interatomic distance (D M ) is close to the closest interatomic distance (D Ru ) of the ruthenium unit crystal lattice, specifically, −0.125Å ≦ (D M −D Ru ) ≦ 0.0641 Å , and the melting point or transformation point range of 853-1873 Kelvin (K) is surrounded by a solid line as the region A. The closest interatomic distance surrounded by the region A is specifically in the range of 2.5809 to 2.7700 mm .
図4及び図5は、図3を拡大したものである。図4に示すBの領域として点線で囲まれる範囲は、単位結晶格子の最近接原子間距離(DM)が、銅の単位結晶格子の最近接原子間距離(DCu)に対して、さらに絶対値として|[(DM―DCu)/DCu]│×100>3.0の関係を満たす金属又は金属間化合物である。Bで囲まれる最近接原子間距離は、具体的に2.6328〜2.7700Åの範囲である。また、図5に示すCの領域として一点鎖線で囲まれる範囲は、融点若しくは変態点が、さらに1000〜1873ケルビン(K)である。
4 and 5 are enlarged views of FIG. The range surrounded by the dotted line as the region B shown in FIG. 4 is such that the closest interatomic distance (D M ) of the unit crystal lattice is more than the closest interatomic distance (D Cu ) of the copper unit crystal lattice. It is a metal or an intermetallic compound that satisfies the relationship of | [(D M −D Cu ) / D Cu ] | × 100> 3.0 as an absolute value. The closest interatomic distance surrounded by B is specifically in the range of 2.6328 to 2.7700 mm . Further, the range surrounded by the one-dot chain line as the region C shown in FIG. 5 has a melting point or transformation point of 1000 to 1873 Kelvin (K) .
図4及び図5に示すA、B及びCの範囲に含まれる(1)〜(12)の金属又は金属間化合物を表1に示す。表1には、従来からバリア膜材料として使用されているRu、Si、Ti及びCuの最近接原子間距離(Å)と融点若しくは変態温度を合わせて示している。また、表1において、A、B又はCのそれぞれの領域に含まれる金属又は金属間化合物は○で示し、それらの領域に含まれないものは×で示す。
Table 1 shows the metals or intermetallic compounds (1) to (12) included in the ranges A, B, and C shown in FIGS. 4 and 5. Table 1, Ru conventionally used as a barrier film material, Si, nearest interatomic distance between Ti及beauty C u and (Å) are shown together melting or transformation temperature. Moreover, in Table 1, the metal or intermetallic compound contained in each area | region of A, B, or C is shown by (circle), and what is not contained in those area | regions is shown by x.
図1、図2、図3及び表1から、領域Aに含まれる金属又は金属間化合物は、IrMo、FePt、Mn3Pt、Pt3Mn、CoPt、Pd3Fe、NiPt、FePd、及びNi3Ptである。領域Bに含まれる金属又は金属間化合物は、IrMo、FePt、Mn3Pt、Pt3Mn、CoPt、Pd3Fe、NiPt、及びFePdである。さらに、領域Cに含まれる金属又は金属間化合物は、IrMo、FePt、Mn3Pt、Pt3Mn、CoPt、及びPd3Feである。以上のように、本発明のバリア材の探索方法によれば、試作や実験等による試行錯誤を繰り返す必要がなく、ルテニウムバリア膜に代わる新規なバリア候補材を容易に探索できる。
From FIG. 1, FIG. 2, FIG. 3 and Table 1, the metals or intermetallic compounds contained in region A are IrMo, FePt, Mn 3 Pt, Pt 3 Mn, CoPt, Pd 3 Fe, NiPt, FePd, and Ni it is a 3 P t. The metal or intermetallic compound contained in the region B is IrMo, FePt, Mn 3 Pt, Pt 3 Mn, CoPt, Pd 3 Fe, NiPt, and FeP d . Furthermore, the metal or intermetallic compound contained in the region C is IrMo, FePt, Mn 3 Pt, Pt 3 Mn, CoPt, and Pd 3 Fe. As described above, according to the barrier material searching method of the present invention, it is not necessary to repeat trial and error by trial production or experiment, and a new barrier candidate material that can replace the ruthenium barrier film can be easily searched.
次に、表1に示す金属又は金属間化合物が、バリア材としてCuの拡散抑制をどの程度示すのかについて、簡易的な評価を行った。 Next, a simple evaluation was performed as to how much the metal or intermetallic compound shown in Table 1 shows the suppression of diffusion of Cu as a barrier material.
〈実施の形態2〉
表1のNo.1に示すIrMoの金属間化合物を用いて合金インゴットを作成して円盤状にしたものをターゲットとして、表面に厚さ200nmのSiO2膜を有するシリコン基板上にスパッタリング処理を行った。スパッタリング処理は、例えば、4×10−9Torrの減圧下でアルゴンをスパッタリングガスとして用いて、シリコン基板の温度を200℃に設定した状態で、200Wの直流電力で5分間行った。その後、300℃で水素アニールを5分間行った。作製したIrMoのバリア膜の厚さは25nmであった。また、Cuの拡散抑制効果をRuバリア膜と対比するために、Ruについても前記と同じ構成を有するシリコン基板上にスパッタリング処理を行って、厚さ25nmのRu膜を作製した。
<
No. in Table 1 Sputtering was performed on a silicon substrate having an SiO 2 film having a thickness of 200 nm on the surface, using an alloy ingot made of an IrMo intermetallic compound shown in FIG. The sputtering process was performed for 5 minutes at a direct current power of 200 W under a reduced pressure of 4 × 10 −9 Torr, using argon as a sputtering gas and setting the temperature of the silicon substrate to 200 ° C., for example. Thereafter, hydrogen annealing was performed at 300 ° C. for 5 minutes. The thickness of the produced IrMo barrier film was 25 nm. In addition, in order to compare the Cu diffusion suppression effect with the Ru barrier film, a Ru film having a thickness of 25 nm was prepared by performing a sputtering process on a silicon substrate having the same structure as described above.
次に、IrMo膜及びRu膜の上にそれぞれCu膜(厚さ22nm)を電気めっきによって形成して、Cu拡散評価用の試料を作製した。電気めっきは、硫酸銅と硫酸からなるめっき液を用いて行った。 Next, a Cu film (thickness 22 nm) was formed on each of the IrMo film and the Ru film by electroplating to prepare a sample for evaluating Cu diffusion. Electroplating was performed using a plating solution consisting of copper sulfate and sulfuric acid.
このようにして得られたCuめっき後のIrMo膜及びRu膜の試料を、−40℃/30分放置と125℃/30分放置を1サイクルとする温度サイクル試験1000回、150℃1000時間の高温放置、又は85℃85%高温高湿下での1000時間放置の試験を行った。試験後に試料の断面観察を行い、銅の拡散状態について走査型電子顕微鏡(SEM)を用いてCu元素の面分析測定(SEM−EDX測定)を行った。その結果、IrMo膜は、どの条件下においても、シリコン基板の界面近傍でのCu元素の存在が全く観測されなかった。また、Cu膜との境界部においてもIrMo膜中へのCuの侵入がほとんど観測されず、Cuの拡散抑制効果が高いことが確認できた。一方、Ru膜についても同様のSEM−EDX測定を行った結果、同様に、Cu膜との境界部においてRu膜中へのCuの侵入が観測されなかった。このように、IrMo膜は、半導体集積回路装置の信頼性評価時に採用される上記の各種条件下において、Ru膜に近いCu拡散抑制効果を有することが確認できた。なお、IrMo膜がRu膜と比べて、より高いCu拡散抑制効果を有するものなのかどうかについては現状では把握していない。 The sample of the IrMo film and the Ru film after Cu plating thus obtained was subjected to 1000 temperature cycle tests with a cycle of -40 ° C / 30 minutes and 125 ° C / 30 minutes, and 150 ° C for 1000 hours. The test of leaving at a high temperature or 1000 hours under a high temperature and high humidity at 85 ° C. and 85% was conducted. After the test, a cross-section of the sample was observed, and the Cu element was subjected to surface analysis measurement (SEM-EDX measurement) of the Cu element using a scanning electron microscope (SEM). As a result, in the IrMo film, no Cu element was observed near the interface of the silicon substrate under any conditions. Also, almost no Cu intrusion into the IrMo film was observed at the boundary with the Cu film, and it was confirmed that the Cu diffusion suppressing effect was high. On the other hand, as a result of performing the same SEM-EDX measurement on the Ru film, similarly, no penetration of Cu into the Ru film was observed at the boundary with the Cu film. As described above, it was confirmed that the IrMo film has a Cu diffusion suppressing effect close to that of the Ru film under the above-described various conditions employed when evaluating the reliability of the semiconductor integrated circuit device. Whether the IrMo film has a higher Cu diffusion suppressing effect than the Ru film has not been grasped at present.
〈実施の形態3〉
表1のNo.7に示すNiPtの金属間化合物を用いて合金インゴットを作成して円盤状にしたものをターゲットとして、表面に厚さ200nmのSiO2膜を有するシリコン基板上にスパッタリング処理を行った。スパッタリング処理は、例えば、4×10−9Torrの減圧下でアルゴンをスパッタリングガスとして用いて、シリコン基板の温度を200℃に設定した状態で、200Wの直流電力で行った。スパッタリング時間は、作製後のNiPt膜の厚さが25nmになるように調整した。その後、300℃で水素アニールを5分間行った。
<Embodiment 3>
No. in Table 1 Sputtering was performed on a silicon substrate having an SiO 2 film having a thickness of 200 nm on the surface, using a NiPt intermetallic compound shown in FIG. For example, the sputtering treatment was performed with 200 W DC power under a reduced pressure of 4 × 10 −9 Torr, using argon as a sputtering gas, and setting the temperature of the silicon substrate to 200 ° C. The sputtering time was adjusted so that the NiPt film thickness after fabrication was 25 nm. Thereafter, hydrogen annealing was performed at 300 ° C. for 5 minutes.
次に、実施の形態1と同じ方法で、NiPt膜上にCu膜(厚さ22nm)を電気めっきによって形成して、Cu拡散評価用の試料を作製した。 Next, a Cu film (thickness 22 nm) was formed on the NiPt film by electroplating in the same manner as in the first embodiment to prepare a sample for evaluating Cu diffusion.
このようにして得られたCuめっき後のNiPt膜の試料を、実施の形態1と同じ様に、−40℃/30分放置と125℃/30分放置を1サイクルとする温度サイクル試験1000回、150℃1000時間の高温放置、又は85℃85%高温高湿下での1000時間放置の試験を行った。試験後に試料の断面観察を行い、銅の拡散状態についてSEMを用いたCu元素の面分析測定(SEM−EDX測定)を行った。その結果、NiPt膜は、どの条件下においても、シリコン基板の界面近傍でのCu元素の存在が全く観測されなかった。一方、Cu膜との境界部ではNiPt膜中へのCuの侵入がわずかながら観測されており、Cuの拡散抑制効果は、実施の形態1のIrMo膜と比べて、やや低下する傾向にあった。 A sample of the NiPt film after Cu plating obtained in this way was subjected to 1000 temperature cycle tests with a cycle of -40 ° C./30 minutes and 125 ° C./30 minutes left as in the first embodiment. , 150 ° C. for 1000 hours, or 85 ° C. for 85 hours at 85% high temperature and humidity. After the test, the cross section of the sample was observed, and the Cu element was subjected to surface analysis measurement (SEM-EDX measurement) of Cu element using SEM. As a result, in the NiPt film, no Cu element was observed near the interface of the silicon substrate under any conditions. On the other hand, a slight intrusion of Cu into the NiPt film was observed at the boundary with the Cu film, and the Cu diffusion suppression effect tended to be slightly lower than that of the IrMo film of the first embodiment. .
〈実施の形態4〉
表1のNo.13に示すNi3Ptの金属間化合物を用いて合金インゴットを作成して円盤状にしたものをターゲットとして、表面に厚さ200nmのSiO2膜を有するシリコン基板上にスパッタリング処理を行った。スパッタリング処理は、例えば、4×10−9Torrの減圧下でアルゴンをスパッタリングガスとして用いて、シリコン基板の温度を200℃に設定した状態で、200Wの直流電力で行った。スパッタリング時間は、作製後のNi3Pt膜の厚さが25nmになるように調整した。その後、300℃で水素アニールを5分間行った。
<Embodiment 4>
No. in Table 1 Sputtering was performed on a silicon substrate having a SiO 2 film having a thickness of 200 nm on the surface, using an alloy ingot made of an intermetallic compound of Ni 3 Pt shown in FIG. For example, the sputtering treatment was performed with 200 W DC power under a reduced pressure of 4 × 10 −9 Torr, using argon as a sputtering gas, and setting the temperature of the silicon substrate to 200 ° C. The sputtering time was adjusted so that the thickness of the Ni 3 Pt film after fabrication was 25 nm. Thereafter, hydrogen annealing was performed at 300 ° C. for 5 minutes.
次に、実施の形態1と同じ方法で、Ni3Pt膜上にCu膜(厚さ22nm)を電気めっきによって形成して、Cu拡散評価用の試料を作製した。 Next, a Cu film (thickness: 22 nm) was formed on the Ni 3 Pt film by electroplating by the same method as in the first embodiment to prepare a sample for evaluating Cu diffusion.
このようにして得られたCuめっき後のNi3Pt膜の試料を、実施の形態1と同じ様に、−40℃/30分放置と125℃/30分放置を1サイクルとする温度サイクル試験1000回、150℃1000時間の高温放置、又は85℃85%高温高湿下での1000時間放置の試験を行った。試験後に試料の断面観察を行い、銅の拡散状態についてSEMを用いたCu元素の面分析測定(SEM−EDX測定)を行った。その結果、Ni3Pt膜は、どの条件下においても、シリコン基板の界面近傍でのCu元素の存在が全く観測されなかった。しかし、NiPt膜中へのCuの侵入がシリコン基板に向けてより深部に観測されており、Cuの拡散抑制効果は、実施の形態2のNiPt膜と比べて、やや低下する傾向にあった。 A sample of the Ni 3 Pt film after Cu plating thus obtained was subjected to a temperature cycle test in which, as in the first embodiment, a cycle of -40 ° C./30 minutes and 125 ° C./30 minutes was set as one cycle. The test was conducted 1000 times, left at a high temperature of 150 ° C. for 1000 hours, or left at 85 ° C. for 85 hours at 85% high temperature and high humidity. After the test, the cross section of the sample was observed, and the Cu element was subjected to surface analysis measurement (SEM-EDX measurement) of Cu element using SEM. As a result, in the Ni 3 Pt film, no Cu element was observed near the interface of the silicon substrate under any conditions. However, Cu intrusion into the NiPt film was observed deeper toward the silicon substrate, and the Cu diffusion suppression effect tended to be slightly lower than that of the NiPt film of the second embodiment.
以上のように、本発明の探索方法によって選択されたバリア材は、Ruバリア膜に近いCu拡散抑制効果を有することが期待できる。また、本発明のバリア材は、Ruだけではなく、将来的に供給が制限されるかもしれないと考えられるロジウム、イリジウム、オスミウム又は白金等の代替、又はそれらの使用量の減量を図ることができるため、半導体集積回路装置用バリア膜としてその有用性は極めて高い。さらに、本発明のバリア材は、DRAM等のメモリ用半導体装置だけではなく、ロジック用半導体装置等の低コスト板の半導体装置用のバリア膜として使用できる可能性が高いため、低コストのバリア材としての広範な用途が期待できる。 As described above, the barrier material selected by the search method of the present invention can be expected to have a Cu diffusion suppressing effect close to that of the Ru barrier film. In addition, the barrier material of the present invention is not limited to Ru, and may be replaced with rhodium, iridium, osmium, platinum, or the like, which may be restricted in the future, or the amount of use thereof may be reduced. Therefore, it is extremely useful as a barrier film for a semiconductor integrated circuit device. Furthermore, since the barrier material of the present invention is likely to be used not only as a memory semiconductor device such as a DRAM but also as a barrier film for a low-cost semiconductor device such as a logic semiconductor device, a low-cost barrier material is provided. A wide range of uses can be expected.
1…半導体基体、2…第1絶縁層、3…プラグ、4…第2絶縁層、4a…第1トレンチ、41…窒化シリコン層、42…シリコン酸化物層、5…第1銅配線、5a…バリア膜、5b…シード膜、6…第3絶縁層、6a…トレンチ層、61…窒化シリコン層、62…シリコン酸化物層、63…窒化シリコン層、64…シリコン酸化物層、7…第2銅配線、7a…バリア膜、7b…シード膜。
DESCRIPTION OF
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030514A JP5754702B2 (en) | 2011-02-16 | 2011-02-16 | Method for searching for barrier material for semiconductor integrated circuit device and barrier material for semiconductor integrated circuit device searched by the searching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030514A JP5754702B2 (en) | 2011-02-16 | 2011-02-16 | Method for searching for barrier material for semiconductor integrated circuit device and barrier material for semiconductor integrated circuit device searched by the searching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012169516A JP2012169516A (en) | 2012-09-06 |
| JP5754702B2 true JP5754702B2 (en) | 2015-07-29 |
Family
ID=46973376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011030514A Active JP5754702B2 (en) | 2011-02-16 | 2011-02-16 | Method for searching for barrier material for semiconductor integrated circuit device and barrier material for semiconductor integrated circuit device searched by the searching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5754702B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115424920A (en) * | 2022-09-23 | 2022-12-02 | 洛玛瑞芯片技术常州有限公司 | High-crystallization barium titanate film, preparation method and application |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3315211B2 (en) * | 1992-08-27 | 2002-08-19 | 株式会社東芝 | Electronic components |
| JP2004048066A (en) * | 1998-02-23 | 2004-02-12 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
-
2011
- 2011-02-16 JP JP2011030514A patent/JP5754702B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012169516A (en) | 2012-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Moon et al. | Materials quest for advanced interconnect metallization in integrated circuits | |
| JP4441658B1 (en) | Copper wiring forming method, copper wiring, and semiconductor device | |
| US20080274369A1 (en) | Novel Ruthenium-Based Materials and Ruthenium Alloys, Their Use in Vapor Deposition or Atomic Layer Deposition and Films Produced Therefrom | |
| US9721893B2 (en) | Self-forming barrier for subtractive copper | |
| TW201203459A (en) | Method for forming interconnection line and semiconductor structure | |
| TW200902737A (en) | Brittle metal alloy sputtering targets and method of fabricating same | |
| JP4917249B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US8420537B2 (en) | Stress locking layer for reliable metallization | |
| TW200814156A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| Hsiao et al. | Thermodynamic route for self-forming 1.5 nm V-Nb-Mo-Ta-W high-entropy alloy barrier layer: Roles of enthalpy and mixing entropy | |
| Fang et al. | RuAl intermetallic compound of low resistivity scaling and high thermal stability as potential interconnect metallization | |
| JP2006324676A (en) | Integrated circuit structure having laminated structure and method of manufacturing the same | |
| CN103003939A (en) | Method and structure for improving electrical conductivity of narrow copper-filled vias | |
| TW202132603A (en) | Hybrid low resistance metal lines | |
| JP5754702B2 (en) | Method for searching for barrier material for semiconductor integrated circuit device and barrier material for semiconductor integrated circuit device searched by the searching method | |
| CN103426815A (en) | Semiconductor reflow processing for feature fill | |
| JPH03129755A (en) | Semiconductor device and manufacture thereof | |
| JP5384269B2 (en) | Method for forming Cu wiring | |
| Sari et al. | Improvement of the Diffusion Barrier Performance of Ru by Incorporating a WN x Thin Film for Direct-Plateable Cu Interconnects | |
| JP6304600B2 (en) | Magnetic material and manufacturing method thereof | |
| Park et al. | Theoretical evaluation of reliability and via resistance of Liner-Less Co interconnect using Co–Ti binary alloy | |
| TWI373809B (en) | Integrated substrate processing in a vacuum processing tool | |
| JP2008042199A (en) | Semiconductor device and manufacturing method thereof | |
| JP7525186B2 (en) | Semiconductor Devices | |
| Saito et al. | Electrodeposition and electrical properties of Ni or Ni-Co alloy thin films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5754702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |