Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5755646B2 - オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法 - Google Patents
[go: Go Back, main page]

JP5755646B2 - オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法 - Google Patents

オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法 Download PDF

Info

Publication number
JP5755646B2
JP5755646B2 JP2012519952A JP2012519952A JP5755646B2 JP 5755646 B2 JP5755646 B2 JP 5755646B2 JP 2012519952 A JP2012519952 A JP 2012519952A JP 2012519952 A JP2012519952 A JP 2012519952A JP 5755646 B2 JP5755646 B2 JP 5755646B2
Authority
JP
Japan
Prior art keywords
layer
sealing layer
metal mirror
mirror
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012519952A
Other languages
English (en)
Other versions
JP2012533873A5 (ja
JP2012533873A (ja
Inventor
ルッツ ヘッペル
ルッツ ヘッペル
マルム ノーヴィン フォン
マルム ノーヴィン フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2012533873A publication Critical patent/JP2012533873A/ja
Publication of JP2012533873A5 publication Critical patent/JP2012533873A5/ja
Application granted granted Critical
Publication of JP5755646B2 publication Critical patent/JP5755646B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/835Reflective materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/034Manufacture or treatment of coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/934Cross-sectional shape, i.e. in side view

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

オプトエレクトロニクス半導体コンポーネントを提供する。さらに、無機オプトエレクトロニクス半導体コンポーネントの製造方法を提供する。
独国特許出願公開第102007004304号明細書 米国特許第4,058,430号明細書
本発明の目的は、向上した光取り出し効率を有するオプトエレクトロニクス半導体コンポーネントを提供することである。本発明のさらなる目的は、このようなオプトエレクトロニクス半導体コンポーネントの製造方法を開示することである。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、オプトエレクトロニクス半導体コンポーネントは、少なくとも1つの半導体積層体を含んでいる。好ましい無機半導体積層体は、発光ダイオード、レーザダイオード、またはフォトダイオードを備えていることができる。半導体積層体は、例えば特許文献1に記載されているような薄膜積層体であることが好ましく、半導体積層体および製造方法に関するこの文書の開示内容は参照によって本出願に組み込まれている。半導体積層体は、1層または複数の活性層を含んでいる。「活性」とは、対応する層が電磁放射を放出または吸収するように設計されていることを意味する。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、オプトエレクトロニクス半導体コンポーネントは、キャリアを備えている。このキャリアは、半導体積層体を担持して機械的に支持するように設計されていることが好ましい。キャリアは、特に、半導体コンポーネントの意図された動作時に生じる応力下で曲げに関して安定的な剛性固体を備えている。キャリアは、例えば、半導体材料(例:ゲルマニウム、シリコン)、金属(例:Cu、Ni、Ag、Mo)、または電気絶縁性材料(例:Al、AlN、SiN)を含んでいる、またはこれらの材料からなる。キャリアは、半導体積層体の成長基板とは異なるものとすることができる。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、半導体積層体は、キャリアの上に実装されている。このことは、半導体積層体とキャリアの間の接着および確実な結合を確保する1層または複数の層が、半導体積層体とキャリアとの間に配置されていることを意味する。特に、キャリアの材料と半導体積層体の材料は、直接的には接触していない。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、オプトエレクトロニクス半導体コンポーネントは、金属ミラーを備えている。金属ミラーは、キャリアと半導体積層体との間に位置している。金属ミラーは、その全体が半導体積層体とキャリアとの間に位置するように配置されていることが好ましい。金属ミラーは、活性層によって放出される放射、または活性層によって受光される放射を、反射するように設計されている。金属ミラーとは、ミラーが主としてまたは完全に金属または金属合金からなることを意味する。金属ミラーは、例えば、銀のミラーである。キャリアと半導体積層体との間の電気的接続は、好ましくは導電性の金属ミラーを介して行うことができる。金属ミラーは、半導体積層体に直接接触していることができる。
特に、金属ミラーは、酸素または水分の影響によって化学的に損傷する材料(例えば銀など)を含んでいる、またはこのような材料からなる。さらに、金属ミラーの材料(例えば銀)は、特に湿気もしくは電圧またはその両方の影響下でマイグレーションの傾向も有することがある。
本オプトエレクトロニクスコンポーネントの少なくとも一実施形態によると、キャリアおよび半導体積層体は、金属ミラーよりも横方向に突き出している。横方向とは、例えば、キャリアの主延在方向に沿って平行に延びる方向である。特に、キャリアおよび半導体積層体の両方は、両側において横方向に金属ミラーよりも突き出している。言い換えれば、キャリアおよび半導体積層体の両方は、金属ミラーよりも、その側面周囲またはすべての側面において、横方向に突き出していることが好ましい。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、金属ミラーは、側面が封止層によって直接囲まれており、封止層は、半導体積層体によって放出される放射、または半導体積層体によって受光される放射に対して透過性であり、電気絶縁性または導電性である。言い換えれば、封止層の材料は、特に、金属ミラーの側面周囲、例えば、キャリアまたは半導体積層体に面していない金属ミラーの境界面すべてにおいて、金属ミラーの材料に直接隣接している。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、オプトエレクトロニクス半導体コンポーネントは、キャリアと、少なくとも1つの半導体積層体とを含んでいる。半導体積層体は、少なくとも1層の活性層を備えている。さらに、半導体積層体はキャリアの上に実装されている。さらに、本半導体コンポーネントは、キャリアと半導体積層体との間に位置している金属ミラー、を含んでいる。キャリアおよび半導体積層体は、金属ミラーよりも横方向に突き出している。金属ミラーは、側面が封止層によって直接囲まれており、封止層は、放射に対して透過性であり、かつ電気絶縁性または導電性である。
金属ミラーは、側面が、特に完全に封止層によって囲まれており、半導体積層体またはキャリアの側の金属ミラーの境界面のすべてが覆われているため、例えば酸化による損傷から金属ミラーを保護することができる。さらに、例えば半導体積層体の側面境界面への、金属ミラーの成分のマイグレーションも、封止層によって防止する、または大幅に減少させることができる。放射に対して透過性の封止層を使用することによって、例えば本半導体コンポーネントにおいて発生する放射の取り出し効率を高めることができ、なぜなら、封止層は放射を実質的に吸収せず、封止層の下に位置するさらなる層によって放射を特に効率的に反射して進路を変えることができるためである。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層の材料は、水分もしくは酸素またはその両方に対する固有の拡散定数(diffusion constant)として最大で10−5g/(m・d)を有する。この場合、固有の拡散定数は、特に、材料の厚さ0.1μmの場合として計算されている。拡散定数は、最大で5×10−6g/(m・d)、特に、最大で10−6g/(m・d)であることが好ましい。このような封止層の材料によって、小さい封止層厚さを選択することができる。さらには、このような封止層の材料では、半導体積層体の耐用寿命の範囲内で、金属ミラーの著しい腐食や化学的な破壊を防止することができる。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層は、酸化ケイ素、酸化アルミニウム、酸化ジルコニウム、のうちの1種類または複数種類を含んでいる、またはこれらの材料からなる。さらには、封止層は、TiO、HfO、SnO、SiC、Zr(SiO)、Pb(Si)、Na(AlSiO)、Si、AlN、GaNのうちの1種類を含んでいる、またはそのような材料からなることもできる。それ以外には、湿気に対して安定的であり透明な酸化物、炭化物、窒化物のうちの1種類または複数種類を、封止層に使用することもできる。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、金属ミラーは、100nm〜200nmの範囲内(両端値を含む)、特に、100nm〜150nmの範囲内(両端値を含む)の厚さを有する。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層の厚さは、20nm〜100nmの範囲内(両端値を含む)、特に、35nm〜70nmの範囲内(両端値を含む)である。この場合、封止層の厚さは、特に、封止層の成長方向に平行な方向に測定する。封止層が複数のサブ領域から構成される場合、個々のサブ領域ごとに(例えば個々のサブ領域が互いに隣接している継ぎ目までの)厚さを求める。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、オプトエレクトロニクス半導体コンポーネントは、金属ミラーとキャリアとの間に位置している第2のミラー層、を備えている。この場合、第2のミラー層は、その材料が金属ミラーの材料に物理的に接触しているように、金属ミラーに直接隣接していることが好ましい。第2のミラー層は、導電性であることが好ましく、例えば、少なくとも1種類の金属から形成されている。第2のミラー層の材料は、例えば、CrまたはCr合金である。第2のミラー層のさらなる可能な材料は、Ti、Ti、TiW、TiW(N)、Au、Pt、Pd、Niのうちの1種類または複数種類である。第2のミラー層の材料は、湿気もしくは酸素またはその両方の影響下におけるマイグレーションおよび腐食の著しい傾向がない、または少なくとも封止層の材料よりもそれらの傾向が小さいことが好ましい。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、第2のミラー層は、金属ミラーよりも横方向に、特に、側面周囲に、突き出している。第2のミラー層は、同様に封止層よりも横方向に、特に、側面周囲に、突き出していることが好ましい。
第2のミラー層は、特に、活性層において発生して封止層を透過する電磁放射を反射するように設計されている。言い換えれば、封止層に当たる放射は、少なくとも一部分が封止層を透過し、第2のミラー層によって反射されて、例えば、半導体積層体の放射通過面の方に導かれる。放射通過面とは、例えば、キャリアとは反対側の半導体積層体の境界面である。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、オプトエレクトロニクス半導体コンポーネントは、放射の大部分、例えば50%以上、または80%以上を、キャリアとは反対側の放射通過面において放出する。言い換えれば、本半導体コンポーネントにおいて発生する放射の主放出方向は、活性層の主延在方向に延びる平面に垂直な方向、したがって、特に、半導体積層体が結合されているキャリア基板の面に垂直な方向、または、半導体積層体の成長方向に平行な方向、とすることができる。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層は、断面においてU字形状である。U字の脚は、金属ミラーから横方向に遠ざかる方向を指している、すなわち、U字の開いた側が金属ミラーとは反対側にあることが好ましい。言い換えれば、封止層は、特に、半導体積層体およびキャリアが金属ミラーよりも横方向に突き出している領域において、一種の溝を形成している。すなわち、封止層は、金属ミラーよりも突き出している半導体積層体の領域と、キャリア、第2のミラー層、またははんだ接合層(確定)のそのような領域と、金属ミラーの側面境界面と、に延在しており、この場合、突き出し領域には、横方向に垂直な方向に封止層によって空洞が画成されている。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層は、一連の個々の層を備えており、個々の層のうち少なくとも2層は、互いに異なる材料を含んでいる。例えば、封止層は、少なくとも2種類の材料の一連の個々の層が交互に並んだ層列を備えている。封止層は、少なくとも4層の個々の層、好ましくは少なくとも8層の個々の層、特に、少なくとも12層の個々の層を備えていることが好ましい。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、個々の層それぞれの厚さは、2nm〜8nmの範囲内(両端値を含む)、特に、3nm〜6nmの範囲内(両端値を含む)である。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、金属ミラーを超える半導体積層体の横方向の突き出しは、50nm〜2.0μnmの範囲内(両端値を含む)である。横方向の突き出しは、100nm〜1.0μnmの範囲内(両端値を含む)、特に、100nm〜500nmの範囲内(両端値を含む)であることが好ましい。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層は透明である。封止層を通過する可視放射の最大で3.0%、好ましくは最大で2.0%が吸収される。言い換えれば、封止層は高い透明性を有する。このことは、本半導体コンポーネントの動作時に半導体積層体によって発生する電磁放射のスペクトル領域についてあてはまることが好ましい。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、(半導体コンポーネントの平面視において見たときの)半導体積層体の一面に対する金属ミラーの一面の割合は、少なくとも95%、好ましくは少なくとも97%、特に、少なくとも98.5%である。言い換えれば、キャリアの側の半導体積層体の面の実質的に全体が、金属ミラーによって覆われている。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、半導体積層体の放射通過面は、封止層によって覆われていない。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、半導体積層体の放射通過面は、封止層によって覆われている。放射通過面は、例えば、封止層のみによって、または放射通過面の上の電気コンタクトおよび封止層によって、完全に覆われている。この場合、封止層の材料は、SiOであることが好ましい。
本オプトエレクトロニクス半導体コンポーネントの少なくとも一実施形態によると、封止層は、金属ミラーの側面境界面すべてと、キャリアの側の半導体積層体の境界面であって、金属ミラーよりも突き出している、境界面と、半導体積層の側面と、キャリア、第2のミラー層、はんだ接合層のうちの少なくとも1つの、半導体積層体の側の境界面であって、放射通過面の平面視において半導体積層体によって覆われている、境界面と、を部分的に、または好ましくは完全に、覆っている。
さらには、無機オプトエレクトロニクス半導体コンポーネントの製造方法を開示する。本方法は、例えば、上述した実施形態の1つまたは複数に関連して記載した半導体コンポーネントを製造する目的に使用することができる。したがって、本オプトエレクトロニクス半導体コンポーネントの特徴は、本文書に記載する方法においてもあてはまり、逆も同様である。
無機オプトエレクトロニクス半導体コンポーネントの製造方法の少なくとも一実施形態は、
− キャリアと、半導体積層体と、金属ミラーとを形成するステップであって、金属ミラーが、キャリアと半導体積層体との間に位置しており、キャリアおよび半導体積層体が金属ミラーよりも横方向に突き出している、ステップと、
− 放射に対して透過性であり電気絶縁性または導電性の封止層を、横方向に、金属層に直接堆積させるステップであって、封止層が原子層成長法(atomic layer deposition)によって形成される、ステップと、
− オプトエレクトロニクス半導体コンポーネントを完成させるステップと、
を含んでいる。
半導体積層体は、例えば、成長基板上にエピタキシャル成長によって形成される。キャリアは、成長基板とは異なることが好ましい。
封止層は、特許文献2に記載されている方法に類似する方法で、原子層成長法によって形成することができる。この文書の開示内容は参照によって本出願に組み込まれている。
封止層が原子層成長法(ALD)によって形成されるため、比較的わずかな不純物および欠陥のみを含んでおり拡散に対する耐性を有する特に均一な層、を形成することが可能である。
本方法の少なくとも一実施形態によると、封止層の全体または一部分に、特に、キャリア、半導体積層体、第2のミラー層、はんだ接合層のうちの1つまたは複数に隣接していない側の封止層の境界面に、蒸気蒸着法によって保護層が堆積される。蒸気蒸着法は、化学気相成長法(CVD)または物理気相成長法(PVD)とすることができる。
本方法の少なくとも一実施形態によると、保護層は、100nm〜500nmの範囲内(両端値を含む)の厚さとして形成される。保護層によって、特に、機械的応力および機械的損傷から、さらには封止層の材料との反応性を有する化学物質から、封止層を保護することができる。
本方法の少なくとも一実施形態によると、半導体積層体および金属ミラーは、同じマスクによって、特にエッチングによって、パターニングされる。マスクは、例えばフォトリソグラフィ法によって、半導体積層体の上に形成する。次いで、半導体積層体の側面、すなわち半導体積層体の側面境界面を形成する。それに続く第2のエッチングステップ(第1のエッチングステップとは異なる)において、マスクを除去せずに金属ミラーをパターニングして、金属ミラーを超える半導体積層体の横方向における突き出しを形成、調整することができる。両方のパターニング工程が同じマスクを使用して行われるため、金属ミラーの形状に対する半導体積層体の形状を調整するときの高い精度を確保することが可能である。
以下では、記載したオプトエレクトロニクス半導体コンポーネントおよび記載した方法について、例示的な実施形態に基づき、図面を参照しながらさらに詳しく説明する。個々の図面において同じ要素には同じ参照数字を付してある。要素間の関係は正しい縮尺では示しておらず、理解を助ける目的で個々の要素を誇張して大きく描いてある。
本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。 本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。 本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。 オプトエレクトロニクス半導体コンポーネントの変形形態の概略断面図である。 本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。 本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。 本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。 本明細書に記載したオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略断面図である。
図1Aは、オプトエレクトロニクス半導体コンポーネント1の例示的な実施形態を断面図として示している。半導体コンポーネント1は、活性層30を有する半導体積層体3を備えている。半導体積層体3の放射通過面35は、半導体積層体3からの光の取り出しを改善するための粗面化部を備えている。
半導体積層体3の活性層30は、例えば、半導体コンポーネント1の動作時、紫外線放射、近赤外線放射、または可視放射(特に青色光)を放出するように設計されている。半導体積層体3は、GaN、InGaN、AlGaN、GaP、InGaAlP、InGaAs、またはGaAsをベースとすることができる。
放射通過面35とは反対側の半導体積層体3の面には、ミラー層4が配置されている。この金属ミラー4は、例えば、銀のミラーであり、半導体積層体3に直接接触している。
半導体コンポーネント1は、さらに、キャリア2を備えている。キャリア2はキャリア基板23を含んでおり、キャリア基板23は、例えば、金属から、セラミックから、またはシリコンあるいはゲルマニウムから、形成されている。キャリア基板23には、半導体積層体3の側に、はんだ接合層22a,22bが隣接している。はんだ接合層22a,22bの少なくとも一方は、キャリア2に含まれており、キャリア基板23の上に形成されている。はんだ接合層22aは、特に、半導体積層体3の上に形成または塗布することができる。半導体積層体3とは反対側のキャリア基板23の面には、金属層24がさらに配置されている。この金属層24によって、半導体コンポーネント1を、例えば表面実装によって外部の実装支持体(図示していない)にはんだ付けすることができる。
はんだ接合層22aと半導体積層体3との間に、封止中間層21がさらに配置されている。例えばはんだ接合層22a,22bの構成成分による半導体積層体3へのマイグレーションを、この封止中間層21によって抑制することができる。封止中間層21は、例えばTiWNを含んでいる、またはTiWNからなる。金属ミラー4と封止中間層21との間には第2のミラー層6がさらに配置されており、第2のミラー層6は、導電性であり、例えばクロムから形成されている。
キャリア2および半導体積層体3の両方が、金属ミラー4よりも横方向に、好ましくは側面周囲に突き出している。言い換えれば、半導体積層体3およびキャリア2が金属ミラー4の側面から張り出している。封止層5は、金属ミラー4の側面境界面と、半導体積層体3の側の第2のミラー層6の上面のうち金属ミラー4によって覆われていない領域と、オプションとして、半導体積層体3の側面32(半導体積層体3の側面境界面を構成している)と、キャリア基板23の側の半導体積層体3の下面のうち金属ミラー4によって覆われていない領域と、に配置されている。この封止層5は、原子層成長法によって形成されており、好ましくは電気絶縁性である。
封止層5の材料は、封止層5に当たる放射の大部分を全反射によって反射する目的で、低い屈折率を有することが好ましい。低い屈折率とは、封止層5の屈折率または平均屈折率が最大で1.7、好ましくは最大で1.6であることを意味する。具体的には、封止層5の平均屈折率は、半導体積層体3の平均屈折率よりも少なくとも35%低い。
本半導体コンポーネントの構成要素は、個別に、または組合せとして、以下に記載するように形成することができる。半導体積層体3の厚さは、3μm〜15μmの範囲内(両端値を含む)、特に、4μm〜6μmの範囲内(両端値を含む)であることが好ましい。金属ミラー4は、100nm〜150nmの範囲内(両端値を含む)の厚さを有する。図1によると、封止層5の厚さは、金属ミラー4の厚さの1/2より小さく、したがって、半導体積層体3およびキャリア2が金属ミラー4よりも横方向に突き出している領域に、封止層5によって溝7が形成される。この場合、封止層5の厚さは、30nm〜70nmの範囲内(両端値を含む)であることが好ましい。
第2のミラー層6の厚さは、50nm〜250nmの範囲内(両端値を含む)であることが好ましい。封止中間層21の厚さは、例えば、200nm〜1.5μmの範囲内(両端値を含む)である。はんだ接合層22a,22bは、両方合わせて例えば1μm〜6μmの範囲内(両端値を含む)の厚さを有し、特に、Au、Zn、Ni、Inのうちの1種類または複数種類を使用して形成されている、またはこれらの材料からなる。キャリア基板23は、好ましくは50μm〜500μmの範囲内(両端値を含む)の厚さ、特に、75μm〜200μmの範囲内(両端値を含む)の厚さを有する。金属コンタクト層24(例えばAuまたはAu合金からなる)は、例えば、50nm〜300nmの範囲内(両端値を含む)の厚さを有する。
半導体コンポーネント1は、以下のように製造することができる。成長基板(図示していない)の上に、半導体積層体3を例えばエピタキシャル成長させる。さらに、成長基板とは反対側の半導体積層体3の面に、金属ミラー4および第2のミラー層6を、例えば、印刷する、蒸気蒸着法によって堆積させる、または電着法によって形成する。さらに、第2のミラー層6の上に封止中間層21を形成し、封止中間層の上にはんだ接合層22aを形成する。
さらには、キャリア2に、はんだ接合層22bと、キャリア基板23と、金属コンタクト層24とを設ける。成長基板(図示していない)から半導体積層体3を分離する前、または分離した後、はんだ接合層22a,22bを互いにはんだ付けし、これによってキャリア2を半導体積層体3にしっかりと結合する。キャリア2を電着法によって半導体積層体3に結合することもできる。
特に、半導体積層体3から成長基板を除去した時点で、例えばフォトレジストの形のマスク(図示していない)を半導体積層体3に形成する。半導体積層体3の側面32を例えばエッチングによって形成し、半導体積層体3の横方向範囲をパターニングする。次いで、マスク(図示していない)を除去せずに、さらなるエッチング法によって金属ミラー4をパターニングして、金属ミラー4の横方向寸法を決定することが好ましい。このパターニングによって、金属ミラー4を超える半導体積層体3の突き出しを形成する。このように、半導体積層体および金属ミラー4が、連続するエッチングステップにおいて同じマスクによってパターニングされることが好ましい。次いで、例えばマスク(図示していない)を除去した時点で、放射通過面35のパターニングを形成することができる。
放射通過面35のパターニングを形成する前、または形成した後、封止層5を原子層成長法によって形成する。放射通過面35は、封止層5によって覆われないままであることが好ましい。封止層5は1層または複数の個々の層(図示していない)を備えており、これらの層は、二酸化ケイ素もしくは酸化アルミニウムまたはその両方を含んでいる、またはこれらの材料から形成されており、それぞれ、好ましくは2nm〜8nmの範囲内(両端値を含む)の厚さを有し、封止層5の全体の厚さは、30nm〜70nmの範囲内(両端値を含む)であることが好ましい。例えば、SiOおよびAlの個々の層を交互に配置する。
金属ミラー4を超える半導体積層体3の横方向の突き出しLは、100nm〜5μmの範囲内(両端値を含む)であることが好ましい。好ましくは、横方向の突き出しLは、1μm未満、または0.5μm未満である。このような小さい突き出しLは、金属ミラーおよび半導体積層体3が互いに対して正確にパターニングされるように、半導体積層体3および金属ミラー4を同じマスク(図示していない)によってパターニングすることによって、得ることができる。
封止層5は、透明であり、例えば半導体積層体3において発生する電磁放射を吸収しない、または無視できる程度に吸収するのみであることが、さらに好ましい。活性層が放射を発生させるように設計されている場合、活性層30において発生する放射の一部分は、わずかな損失のみで封止層5を通過し、第2のミラー層6において反射されて、例えば放射通過面35の方に導かれる。これによって、半導体コンポーネント1からの放射の取り出し効率が高まる。
図1Bは、封止層5の詳細な図を示している。図1Bによる例示的な実施形態においては、封止層5に保護層50がさらに形成されている。保護層50の厚さは、例えば、100nm〜400nmの範囲内(両端値を含む)である。
保護層50は、原子層成長法(ALD)によって形成される封止層5とは異なり、例えばCVDまたはPVDによって形成される。CVDまたはPVDでは、封止層5を形成するALDとは異なり、一般には溝7を材料によって満たすことができない。結果として、半導体積層体3およびキャリア2が金属ミラー4よりも横方向に張り出す領域に、封止層5と保護層50とによって囲まれる空洞が残る。
さらには、ALDによって形成される封止層5と、CVDまたはPVDによって形成される保護層50とが異なる点として、ALDによる封止層5における欠陥密度は、一般には1平方ミリメートルあたり0.1個の欠陥よりも少ないのに対して、CVDまたはPVDによる保護層50における欠陥密度は、1平方ミリメートルあたり数百個の欠陥である。欠陥密度は、例えば透過型電子顕微鏡法(TEM)によって検出することができる。ALDによる封止層5における欠陥密度が比較的低いため、エッチング速度も、CVDまたはPVDによる保護層50と比較して低い。このことは、特に、封止層5および保護層50が酸化アルミニウムからなる、または酸化アルミニウムを含んでいる場合にあてはまる。例えば、欠陥密度もしくはエッチング速度またはその両方から、層5および層50のどちらをどの方法によって形成したかを判定することが可能である。
図2による例示的な実施形態においては、半導体積層体3から成長する、封止層5の副層と、第2のミラー層6から成長する、封止層5の副層とが互いに接触して継ぎ目8を形成するような厚さとして、ALDによって封止層5を成長させる。結果として、酸素もしくは水分またはその両方に対して特に効果的な、金属ミラー4の封止が確保される。
図3は、半導体コンポーネントの変形形態の断面図を示している。この従来の構造においては、金属ミラー4が横方向においても封止中間層21によって囲まれている。封止中間層21が例えばTiWN(黒色または茶色がかった色である)からなる場合、例えば半導体積層体3において発生する放射が封止中間層21において強く吸収され、半導体コンポーネントから取り出されない。半導体積層体3の横方向の大きさが数百μmのオーダーであり、横方向の突き出しLが数μmのオーダーである場合、封止中間層21は、活性層30において発生する放射のうち、数パーセントのオーダーの割合を吸収する。例えば図1または図2による半導体コンポーネント1の効率は、図3によるコンポーネントよりも、およそこの割合だけ高めることができる。
図4の例示的な実施形態によると、放射通過面35にボンディングワイヤ9が取り付けられている。したがって、金属コンタクト層24およびボンディングワイヤ9を介して、半導体コンポーネント1に電流を供給することができる。
図5による例示的な実施形態においては、半導体コンポーネント1は、2つの金属コンタクト層24を備えており、金属コンタクト層24それぞれは、半導体積層体3の側のキャリア基板23の面まで電気ビア10によってガイドされている。さらに、キャリア基板23に面している半導体積層体3の側は、電気的ブリッジ12を介して電気的に接続されており、電気的ブリッジ12は、はんだ接合層22a,22bおよび封止中間層21における凹部15を橋渡ししている。キャリア基板23とは反対の半導体積層体の側は、開口11(例えば銅によって満たされている)を介して電気的に接続されている。封止層5は、例えば、図1Bまたは図2に説明したように具体化されている。
他の例示的な実施形態すべてについても同様であるが、半導体積層体3をポッティング化合物14によって囲むことができる。ポッティング化合物14には、少なくとも1種類の変換物質(conversion medium)、少なくとも1種類の拡散物質(diffusion medium)、少なくとも1種類のフィルタ物質(filter medium)のうちの1つまたは複数を加えることができる。オプションとして、電気的機能要素13(例えば静電放電から保護するデバイスの形をとる)をキャリア基板23に組み込むことができ、他の例示的な実施形態についても同様である。
図6によると、封止層5は、特に、ボンディングワイヤ9のためのオプションとして存在する接続領域を除いて、放射通過面35を完全に、またはほぼ完全に覆っている。このような発展形態においては、封止層5は、半導体積層体3において発生する放射の少なくとも一部分に対して透明である材料からなる、またはそのような材料を含んでいる。例えば、封止層5は、二酸化ケイ素を含んでいる、または二酸化ケイ素からなり、この場合、二酸化ケイ素にドープすることができる。ドーピングは、特に、アルミニウムによって、好ましくは最大で1000ppmまたは最大で100ppmのドーパント濃度で行う(ppmは百万分の1を意味する)。
図7による例示的な実施形態においては、封止層5は、溝7にのみ、または実質的に溝7にのみ延在している。図7の形態のバリエーションとして、封止層5の一部分が半導体積層体3の側面32の上にも延在していることも可能であり、ただしその場合、封止層5は活性層30には達していない、または、キャリア基板23から遠ざかる方向に活性層30を超えない。さらに、溝7の外側に位置している封止中間層21の部分を封止層5によって覆うこともできる。
特に、封止層5のこのような発展形態においては、導電性材料を封止層5に使用することが可能である。例えば、封止層5は、材料として、透明導電性酸化物(例えばインジウムスズ酸化物)または純粋な金属(例えばタングステン)の1種類または複数種類からなる、またはこれらの材料を含んでいる。
図7に示した封止層5は、最初に、図6による例示的な実施形態に類似する方法で、封止層5の材料を、特に、半導体積層体3全体の上に堆積させ、次いで、この材料を部分的に除去することによって、形成することができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第102009033686.9号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (11)

  1. オプトエレクトロニクス半導体コンポーネント(1)であって、
    − キャリア(2)と、
    − 少なくとも1層の活性層(30)を有する少なくとも1つの半導体積層体(3)であって、前記キャリア(2)の上に実装されている、前記半導体積層体(3)と、
    − 前記キャリア(2)と前記半導体積層体(3)との間に位置している金属ミラー(4)と、
    を備えており、
    − 前記キャリア(2)および前記半導体積層体(3)が、前記金属ミラー(4)よりも横方向に突き出しており、
    − 前記金属ミラー(4)が封止層(5)によって横方向に直接囲まれており、
    前記封止層(5)は、ボンディングワイヤ(9)のためのオプションとして存在する接続領域を除いて、放射通過面(35)とともに前記半導体積層体(3)の側面(32)を完全に覆っており、前記放射通過面(35)は、前記キャリア(2)と反対側の前記半導体積層体(3)の境界面であり、
    − 前記封止層(5)が、U字の脚が金属ミラー(4)から横方向に遠ざかる方向を指しかつ前記U字の開いた側が前記金属ミラー(4)とは反対側となるような断面U字形状を有しており、
    − 前記封止層(5)の厚さが、20nm〜100nmの範囲内(両端値を含む)であり、
    − 保護層(50)が、前記封止層(5)上に少なくとも部分的に形成されており、前記保護層(50)の厚さは、100nm〜400nmの範囲内(両端値を含む)であり、
    − 前記金属ミラー(4)を超える前記半導体積層体(3)の横方向の突き出し(L)が、100nm〜2.0μmの範囲内(両端値を含む)であり、
    前記封止層(5)の欠陥密度が、1平方ミリメートルあたり最大で0.1個の欠陥であり、前記封止層(5)が、原子層成長法によって形成され、
    前記封止層(5)が、電気絶縁性であり、放射に対して透過性であり、
    前記金属ミラー(4)が、100nm〜200nmの範囲内(両端値を含む)の厚さを有し、
    前記封止層(5)の前記U字の脚が接触して脚間に継ぎ目(8)が形成される
    オプトエレクトロニクス半導体コンポーネント(1)。
  2. 前記封止層(5)の厚さが、30nm〜70nmの範囲内(両端値を含む)であり、
    前記封止層(5)が
    − 前記金属ミラー(4)の側面境界面すべてと、
    − 前記キャリア(2)の側の前記半導体積層体(3)の境界面であって、前記金属ミラー(4)よりも突き出している、境界面と、
    − 前記キャリア(2)、第2のミラー層(6)、はんだ接合層(22)のうちの少なくとも1つの、前記半導体積層体(3)の側の境界面であって、前記放射通過面(35)の平面視において前記半導体積層体(3)によって覆われている、境界面と、
    全に覆っている、
    請求項1に記載のオプトエレクトロニクス半導体コンポーネント(1)。
  3. 前記封止層(5)が、インジウムスズ酸化物、タングステン、SiO2、Al2O3、ZrO2、のうちの1種類または複数種類の材料を含んでいる、またはこれらの材料からなる、
    請求項1または請求項2に記載のオプトエレクトロニクス半導体コンポーネント(1)。
  4. 前記封止層(5)の材料が、0.1μmの材料厚さの場合における水分および酸素に対する固有の拡散定数の計算値として、最大で10−5g/(m・d)を有する、
    請求項1から請求項3のいずれかに記載のオプトエレクトロニクス半導体コンポーネント(1)。
  5. 前記封止層(5)が、少なくとも2種類の材料の一連の個々の層(5a,5b)を備えており、前記封止層(5)が、全体で少なくとも4層の個々の層(5a,5b)を備えており、前記個々の層(5a,5b)それぞれの厚さが2nm〜8nmの範囲内(両端値を含む)である、
    請求項1から請求項のいずれかに記載のオプトエレクトロニクス半導体コンポーネント(1)。
  6. 前記封止層(5)が、透明であり、前記活性層(30)によって発生する前記放射、または前記活性層(30)によって受光される前記放射が、前記封止層(5)を通過するときに、前記放射の最大で3.0%を吸収し、
    前記封止層(5)は、二酸化ケイ素を含んでおり、ドーピングは、アルミニウムによって、最大で1000ppmのドーパント濃度で行われる、
    請求項1から請求項のいずれかに記載のオプトエレクトロニクス半導体コンポーネント(1)。
  7. 前記金属ミラー(4)と前記キャリア(2)との間に位置しており、前記半導体積層体(3)よりも横方向に突き出している第2のミラー層(6)であって、前記活性層(30)において発生して前記封止層(5)を透過する放射、を反射するように設計されている、前記第2のミラー層(6)、
    を備えている、請求項1から請求項のいずれかに記載のオプトエレクトロニクス半導体コンポーネント(1)。
  8. 前記金属ミラー(4)は、銀のミラーであり、
    前記第2のミラー層(6)は、前記金属ミラー(4)と直接隣接しており
    前記第2のミラー層(6)は、電気的に導電性であり、Cr、Cr合金、Ti、Au、Pt、Pd、Niのうちの1種類である、
    請求項1から請求項のいずれかに記載のオプトエレクトロニクス半導体コンポーネント(1)。
  9. 前記半導体積層体(3)の一面に対する前記金属ミラー(4)の一面の割合が、少なくとも95%である、
    請求項1から請求項のいずれかに記載のオプトエレクトロニクス半導体コンポーネント(1)。
  10. 請求項1から請求項のいずれかに記載の無機オプトエレクトロニクス半導体コンポーネントを製造する方法であって、
    − 前記キャリア(2)と、前記半導体積層体(3)と、前記金属ミラー(4)とを形成するステップであって、前記金属ミラー(4)が、前記キャリア(2)と前記半導体積層体(3)との間に位置しており、前記キャリア(2)および前記半導体積層体(3)が前記金属ミラー(4)よりも横方向に突き出している、ステップと、
    − 続いて前記金属ミラー層(4)に、横方向に、前記封止層(5)を直接堆積させるステップであって、前記キャリア(2)は、前記半導体積層体(3)の成長基板と異なり、前記封止層(5)が原子層成長法によって形成される、ステップと、
    を含み、
    前記保護層(50)が、化学気相成長法(CVD)または物理気相成長法(PVD)によって形成される、
    方法。
  11. 前記半導体積層体(3)と前記金属ミラー(4)は、エッチングによっておよび同じマスクによって、パターニングされる、
    請求項10に記載の方法。

JP2012519952A 2009-07-17 2010-06-10 オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法 Expired - Fee Related JP5755646B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009033686.9 2009-07-17
DE102009033686A DE102009033686A1 (de) 2009-07-17 2009-07-17 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
PCT/EP2010/058160 WO2011006719A1 (de) 2009-07-17 2010-06-10 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils

Publications (3)

Publication Number Publication Date
JP2012533873A JP2012533873A (ja) 2012-12-27
JP2012533873A5 JP2012533873A5 (ja) 2013-05-09
JP5755646B2 true JP5755646B2 (ja) 2015-07-29

Family

ID=42671937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012519952A Expired - Fee Related JP5755646B2 (ja) 2009-07-17 2010-06-10 オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法

Country Status (8)

Country Link
US (1) US8698178B2 (ja)
EP (1) EP2454763B1 (ja)
JP (1) JP5755646B2 (ja)
KR (1) KR101614106B1 (ja)
CN (1) CN102473810B (ja)
DE (1) DE102009033686A1 (ja)
TW (1) TWI423486B (ja)
WO (1) WO2011006719A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102010009717A1 (de) 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
WO2012035135A1 (de) 2010-09-19 2012-03-22 Osram Opto Semiconductors Gmbh Halbleiterchip und verfahren zu dessen herstellung
DE102011010504A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektrischer Halbleiterchip
DE102011010503A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102011016302B4 (de) * 2011-04-07 2026-01-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US9196803B2 (en) * 2011-04-11 2015-11-24 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
TWI548118B (zh) * 2011-07-12 2016-09-01 廣鎵光電股份有限公司 發光元件及其製作方法
TWI488337B (zh) * 2011-07-12 2015-06-11 Huga Optotech Inc 發光元件及其製作方法
DE102011112000B4 (de) 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
DE102012101889A1 (de) * 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6135213B2 (ja) * 2012-04-18 2017-05-31 日亜化学工業株式会社 半導体発光素子
DE102012108879B4 (de) 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102013100818B4 (de) 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013107967B4 (de) * 2013-07-25 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips
DE102014111482B4 (de) * 2014-08-12 2025-12-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN104659165B (zh) * 2015-02-11 2018-09-25 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102015118041B4 (de) * 2015-10-22 2026-01-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102016105056A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016106928A1 (de) * 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US11799058B2 (en) 2018-03-15 2023-10-24 Osram Oled Gmbh Optoelectronic semiconductor chip
DE102018107667B4 (de) * 2018-03-15 2026-01-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE393967B (sv) 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
JPH05235406A (ja) * 1992-02-26 1993-09-10 Kyocera Corp 半導体発光素子
TWI278995B (en) 2002-01-28 2007-04-11 Nichia Corp Nitride semiconductor element with a supporting substrate and a method for producing a nitride semiconductor element
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP4165227B2 (ja) 2003-01-07 2008-10-15 株式会社デンソー 有機el表示装置
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
FR2861386B1 (fr) * 2003-10-23 2006-02-17 Saint Gobain Substrat, notamment substrat verrier, portant une couche a propriete photocatalytique revetue d'une couche mince protectrice.
US7091365B2 (en) 2004-03-08 2006-08-15 Abb Lummus Global Inc. Process for olefin epoxidation and co-production of nylon precursor
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
JP2006100500A (ja) 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR100640496B1 (ko) * 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
US7622746B1 (en) * 2006-03-17 2009-11-24 Bridgelux, Inc. Highly reflective mounting arrangement for LEDs
JP2007273590A (ja) * 2006-03-30 2007-10-18 Rohm Co Ltd 窒化物半導体素子及び窒化物半導体素子の製造方法
JP4203087B2 (ja) * 2006-07-25 2008-12-24 株式会社沖データ 半導体複合装置、ledプリントヘッド及び画像形成装置
US20080087875A1 (en) 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
WO2008044769A1 (fr) 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Dispositif électroluminescent à semi-conducteur, système d'éclairage et procédé de fabrication de dispositif électroluminescent à semi-conducteur
KR100867541B1 (ko) * 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007029370A1 (de) 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP4879094B2 (ja) * 2007-06-06 2012-02-15 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
KR101371511B1 (ko) 2007-10-04 2014-03-11 엘지이노텍 주식회사 수직형 발광 소자
EP2208239A1 (en) * 2007-10-11 2010-07-21 Jie Yao Photo-detector array and semiconductor image intensifier
RU2436195C1 (ru) * 2007-12-28 2011-12-10 Нития Корпорейшн Полупроводниковый светоизлучающий прибор и способ его изготовления
US8144743B2 (en) * 2008-03-05 2012-03-27 Rohm Co., Ltd. Nitride based semiconductor device and fabrication method for the same

Also Published As

Publication number Publication date
DE102009033686A1 (de) 2011-01-20
CN102473810A (zh) 2012-05-23
WO2011006719A1 (de) 2011-01-20
TWI423486B (zh) 2014-01-11
TW201115793A (en) 2011-05-01
KR101614106B1 (ko) 2016-04-20
CN102473810B (zh) 2015-09-23
US20120098016A1 (en) 2012-04-26
US8698178B2 (en) 2014-04-15
JP2012533873A (ja) 2012-12-27
EP2454763B1 (de) 2017-01-18
EP2454763A1 (de) 2012-05-23
KR20120052327A (ko) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5755646B2 (ja) オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法
JP4330476B2 (ja) 半導体発光素子
JP5021693B2 (ja) 半導体発光素子
JP4976849B2 (ja) 半導体発光素子
KR101393353B1 (ko) 발광다이오드
TWI842807B (zh) 半導體發光元件以及半導體發光元件的製造方法
US9520534B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
CN100364119C (zh) 氮化物基化合物半导体发光器件及其制造方法
JP6087096B2 (ja) 半導体発光素子及びその製造方法
KR20140130618A (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR20130052002A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법
JP6911111B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
KR20220086167A (ko) 반도체 발광소자
JP2011071444A (ja) 発光素子
KR101165253B1 (ko) 발광다이오드
KR20150014135A (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP2016163015A (ja) 紫外線発光素子及びその製造方法
JP4849866B2 (ja) 照明装置
JP4721691B2 (ja) 発光素子およびその発光素子を用いた照明装置
KR101578484B1 (ko) 반도체 발광소자
US20240413265A1 (en) Method for manufacturing light-emitting device
JP5503799B2 (ja) 化合物半導体発光素子
KR20150067566A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20120086013A (ko) 반도체 발광소자 및 이의 제조방법
JP2011049483A (ja) 発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150527

R150 Certificate of patent or registration of utility model

Ref document number: 5755646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees