JP5771566B2 - 一時的接着を利用して半導体構造を製造するためのプロセス - Google Patents
一時的接着を利用して半導体構造を製造するためのプロセス Download PDFInfo
- Publication number
- JP5771566B2 JP5771566B2 JP2012138156A JP2012138156A JP5771566B2 JP 5771566 B2 JP5771566 B2 JP 5771566B2 JP 2012138156 A JP2012138156 A JP 2012138156A JP 2012138156 A JP2012138156 A JP 2012138156A JP 5771566 B2 JP5771566 B2 JP 5771566B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- seed
- sacrificial layer
- handle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/22—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement by transferring layers from a donor substrate to a final substrate utilising a temporary handle substrate as an intermediary
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
−シード基板と、シード基板を覆う脆弱化された犠牲層とを備えるハンドル基板を提供するステップと、
−ハンドル基板をキャリア基板と接合するステップと、
−キャリア基板を任意選択で処理するステップと、
−犠牲層においてハンドル基板を分離し、半導体構造を形成するステップと、
−シード基板上に存在する犠牲層の残留物があればそれを除去するステップと
を備えることを特徴とする。
−犠牲層が、原子種をハンドル基板の犠牲層に導入することにより脆弱化される。
−シード基板が、|CTE1−CTE2|/CTE1<50%であるように、キャリア基板の熱膨張係数CTE2に近い熱膨張係数CTE1を有する。
−ハンドル基板が、シード基板と犠牲層との間に配置された中間層を備え、犠牲層を形成する材料のシード基板への接着を促進する。
−犠牲層が脆弱帯を有し、ハンドル基板の表面と脆弱帯との間に配置された層を画定する。
−プロセスが、分離ステップの前に、キャリア基板をホスト基板に接合することにあるステップを備える。
−シード基板が、ホスト基板の熱膨張係数CTE2に近い熱膨張係数CTE1を有するように選択される。
−キャリア基板が、集積回路部を備える。
−分離ステップが、少なくとも200℃の温度でアニールすることによりエネルギーを供給することにある。
−原子種の導入が、ハンドル基板の一部分を、1x1015イオン/cm2から1x1017イオン/cm2までの間の注入量で、および5keVから500keVまでの間のエネルギーで、原子種注入に対してさらすことにある。
−原子種の導入が、ハンドル基板の表面を化学的拡散によってハンドルウェハに浸透する化学種と接触させることにより、原子種をハンドル基板に拡散させることにある。
−原子種の導入が、
o原子種の導入前に、ハンドル基板に閉じ込め層を生成することと、
o原子種の導入後に、導入された種の閉じ込め層への移動を促進する目的でハンドル基板を少なくとも200℃の温度にさらすことと
を含む。
−接合するステップが、ハンドル基板をキャリア基板に接着することにある。
−接合するステップが、分子接着によって達成される。
−犠牲層が、ポリシリコン層である。および
−シード基板が、単結晶基板、または、アモルファス基板もしくは多結晶基板、または、セラミック、または、金属である。
−犠牲層が、1x1016at/cm3から1x1020at/cm3までの間にある密度のHおよび/またはHeを含む。
−犠牲層がポリシリコンで作られる。
−シード基板が、単結晶基板、アモルファス基板もしくは多結晶基板、セラミック、または金属である。
−シード基板が、10オングストローム以下のRMS表面粗度を有する。
−シード基板が、ハンドル基板のキャリア基板との次に続く接合を簡単にする追加の表面層を有する。および
−追加の層が、酸化シリコンで作られる。
−種の導入前に、ハンドル基板に閉じ込め層が生成され、
−種の導入後に、ハンドル基板が、導入された種の閉じ込め層への移動を促進する目的で少なくとも100℃の温度にさらされる。
Claims (12)
- 半導体構造を製造するためのプロセスであって、
シード基板(1)と、前記シード基板(1)を覆う脆弱化された犠牲層(2)とを備えるハンドル基板(1、2)を提供するステップ(E1)であって、前記ハンドル基板(1、2)は、前記シード基板(1)と前記犠牲層(2)との間に配置された中間層(20)を含み、前記犠牲層(2)は、ポリシリコン層であることと、
前記ハンドル基板(1、2)をキャリア基板(3)と接合するステップ(E2)と、
前記キャリア基板(3)を薄くするステップ(E2’)と、
前記キャリア基板(3)をホスト基板(4)に接合する(E30)ステップと、
前記キャリア基板(3)を任意選択で処理するステップ(E3)と、
前記ハンドル基板を前記犠牲層(2)において分離し、前記半導体構造を形成するステップ(E4)と、
前記シード基板(1)上に存在する前記犠牲層(2)の残留物を除去するステップ(E5)であって、前記中間層は、エッチング停止層として機能することと
を備えることを特徴とするプロセス。 - 前記犠牲層(2)は、原子種を前記ハンドル基板(1、2)の前記犠牲層(2)に導入することにより脆弱化されることを特徴とする請求項1に記載のプロセス。
- 前記シード基板(1)は、前記キャリア基板(3)の熱膨張係数CTE2に近い熱膨張係数CTE1を有することを特徴とする請求項1または2に記載のプロセス。
- 前記中間層(20)は、前記犠牲層(2)を形成する材料の前記シード基板(1)への接着を促進することを特徴とする請求項1乃至3のいずれか一項に記載のプロセス。
- 前記犠牲層(2)は、脆弱帯(2’’’)を有し、前記ハンドル基板(1、2)の表面と前記脆弱帯(2’’’)との間に配置された層(2’’)を画定することを特徴とする請求項1乃至4のいずれか一項に記載のプロセス。
- 前記シード基板(1)は、前記ホスト基板(4)の熱膨張係数CTE2に近い熱膨張係数CTE1を有するように選択されることを特徴とする請求項1乃至5のいずれか一項に記載のプロセス。
- 前記キャリア基板(3)は、集積回路部を備えることを特徴とする請求項1乃至6のいずれか一項に記載のプロセス。
- 前記処理するステップ(E3)は、少なくとも200℃の温度でアニールすることによりエネルギーを供給することにあることを特徴とする請求項1乃至7のいずれか一項に記載のプロセス。
- 原子種の前記導入は、前記ハンドル基板(1、2)の一部分を、1x1015イオン/cm2から1x1017イオン/cm2までの間の注入量でおよび5keVから500keVまでの間のエネルギーで原子種注入に対してさらすことにあることを特徴とする請求項2乃至8のいずれか一項に記載のプロセス。
- 原子種の前記導入は、
前記種の導入前に、前記ハンドル基板に閉じ込め層を生成することと、
前記種の導入後に、導入された種の前記閉じ込め層への移動を促進する目的で前記ハンドル基板を少なくとも200℃の温度にさらすことと
を含むことを特徴とする請求項9に記載のプロセス。 - 前記接合するステップは、分子接着によって達成されることを特徴とする請求項1に記載のプロセス。
- 前記シード基板(1)は、
単結晶基板、または
アモルファス基板もしくは多結晶基板、または
セラミック、または
金属
であることを特徴とする請求項1乃至11のいずれか一項に記載のプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155548 | 2011-06-23 | ||
| FR1155548A FR2977069B1 (fr) | 2011-06-23 | 2011-06-23 | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013008968A JP2013008968A (ja) | 2013-01-10 |
| JP5771566B2 true JP5771566B2 (ja) | 2015-09-02 |
Family
ID=46275730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012138156A Active JP5771566B2 (ja) | 2011-06-23 | 2012-06-19 | 一時的接着を利用して半導体構造を製造するためのプロセス |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8951887B2 (ja) |
| EP (1) | EP2538438B1 (ja) |
| JP (1) | JP5771566B2 (ja) |
| KR (1) | KR101526245B1 (ja) |
| CN (1) | CN102842538B (ja) |
| FR (1) | FR2977069B1 (ja) |
| SG (1) | SG186554A1 (ja) |
| TW (1) | TWI489566B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2995445B1 (fr) | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
| FR2995447B1 (fr) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
| KR101611199B1 (ko) * | 2014-07-30 | 2016-04-27 | (주)우리 | 레이저를 이용한 뜸 점화장치 |
| US9881800B2 (en) * | 2015-12-02 | 2018-01-30 | Ananda H. Kumar | Structure and method for high performance large-grain-poly silicon backplane for OLED applications |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| US10326044B2 (en) | 2017-08-18 | 2019-06-18 | Micron Technology, Inc. | Method and apparatus for processing semiconductor device structures |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| KR20200021775A (ko) * | 2018-08-21 | 2020-03-02 | 엘지전자 주식회사 | 지지 핸들 및 이를 이용한 화합물 반도체 태양전지의 제조 방법 |
| FR3110283B1 (fr) * | 2020-05-18 | 2022-04-15 | Soitec Silicon On Insulator | Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences |
| FR3111232B1 (fr) * | 2020-06-09 | 2022-05-06 | Soitec Silicon On Insulator | Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat |
| KR102923406B1 (ko) * | 2024-03-08 | 2026-02-05 | 웨이브로드 주식회사 | 핫 셀프스플릿 공정을 통한 고품질 그룹 3족 질화물 반도체를 위한 엔지니어드 성장기판 제작 방법 |
Family Cites Families (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2744285B1 (fr) | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| KR100481994B1 (ko) * | 1996-08-27 | 2005-12-01 | 세이코 엡슨 가부시키가이샤 | 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치 |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| US6150239A (en) | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| FR2809534B1 (fr) | 2000-05-26 | 2005-01-14 | Commissariat Energie Atomique | Dispositif semiconducteur a injection electronique verticale et son procede de fabrication |
| FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| EP1482549B1 (en) | 2003-05-27 | 2011-03-30 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of fabrication of a heteroepitaxial microstructure |
| US7407869B2 (en) | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| FR2817395B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| FR2835096B1 (fr) | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| FR2894990B1 (fr) | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| FR2840731B3 (fr) | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| FR2817394B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| FR2821697B1 (fr) | 2001-03-02 | 2004-06-25 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
| FR2834123B1 (fr) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| FR2834380B1 (fr) | 2002-01-03 | 2005-02-18 | Soitec Silicon On Insulator | Dispositif de coupe de couche d'un substrat, et procede associe |
| FR2834381B1 (fr) | 2002-01-03 | 2004-02-27 | Soitec Silicon On Insulator | Dispositif de coupe de couche d'un substrat, et procede associe |
| FR2835095B1 (fr) | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| FR2835097B1 (fr) | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
| TWI226139B (en) | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
| FR2839199B1 (fr) | 2002-04-30 | 2005-06-24 | Soitec Silicon On Insulator | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
| TW200406811A (en) * | 2002-06-03 | 2004-05-01 | Tien-Hsi Lee | Transferring method of a layer onto a substrate |
| FR2842650B1 (fr) | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
| FR2842648B1 (fr) | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | Procede de transfert d'une couche mince electriquement active |
| FR2843061B1 (fr) | 2002-08-02 | 2004-09-24 | Soitec Silicon On Insulator | Procede de polissage de tranche de materiau |
| FR2844095B1 (fr) | 2002-09-03 | 2005-01-28 | Commissariat Energie Atomique | Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie |
| FR2844099B1 (fr) | 2002-09-03 | 2005-09-02 | Commissariat Energie Atomique | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite |
| FR2845523B1 (fr) | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| TWI233154B (en) | 2002-12-06 | 2005-05-21 | Soitec Silicon On Insulator | Method for recycling a substrate |
| FR2849715B1 (fr) * | 2003-01-07 | 2007-03-09 | Soitec Silicon On Insulator | Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince |
| ATE426918T1 (de) * | 2003-01-07 | 2009-04-15 | Soitec Silicon On Insulator | Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dunnen schicht |
| JP4662918B2 (ja) * | 2003-01-31 | 2011-03-30 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構成素子の製造のための方法 |
| US7122095B2 (en) | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| FR2852974A1 (fr) | 2003-03-31 | 2004-10-01 | Soitec Silicon On Insulator | Procede de fabrication de cristaux monocristallins |
| FR2855650B1 (fr) | 2003-05-30 | 2006-03-03 | Soitec Silicon On Insulator | Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat |
| FR2855909B1 (fr) | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
| FR2857502B1 (fr) | 2003-07-10 | 2006-02-24 | Soitec Silicon On Insulator | Substrats pour systemes contraints |
| FR2857983B1 (fr) | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US20050048736A1 (en) | 2003-09-02 | 2005-03-03 | Sebastien Kerdiles | Methods for adhesive transfer of a layer |
| FR2859312B1 (fr) | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | Scellement metallique multifonction |
| CN101027769B (zh) | 2004-09-21 | 2017-06-23 | Soitec公司 | 具有对要键合表面的处理的转移方法 |
| US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
| EP1659623B1 (en) | 2004-11-19 | 2008-04-16 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method for fabricating a germanium on insulator (GeOI) type wafer |
| EP1681712A1 (en) | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| FR2883659B1 (fr) | 2005-03-24 | 2007-06-22 | Soitec Silicon On Insulator | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur |
| EP1864317A1 (en) | 2005-03-29 | 2007-12-12 | S.O.I.Tec Silicon on Insulator Technologies | Hybrid fully soi-type multilayer structure |
| US7700395B2 (en) * | 2006-01-11 | 2010-04-20 | Stc.Unm | Hybrid integration based on wafer-bonding of devices to AlSb monolithically grown on Si |
| JP5227536B2 (ja) | 2006-04-28 | 2013-07-03 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US7785938B2 (en) | 2006-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit |
| EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
| FR2910702B1 (fr) | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| EP2109883A1 (en) | 2007-02-08 | 2009-10-21 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method of fabrication of highly heat dissipative substrates |
| FR2912552B1 (fr) | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | Structure multicouche et son procede de fabrication. |
| FR2917232B1 (fr) | 2007-06-06 | 2009-10-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion. |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2923079B1 (fr) | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| EP2269226A1 (en) | 2008-03-13 | 2011-01-05 | S.O.I.Tec Silicon on Insulator Technologies | Substrate having a charged zone in an insulating buried layer |
| CN101620983B (zh) | 2008-06-20 | 2011-05-25 | 李天锡 | 薄膜制造方法 |
| FR2933534B1 (fr) | 2008-07-03 | 2011-04-01 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat |
| EP2151852B1 (en) | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
| EP2151856A1 (en) | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| TWI457984B (zh) | 2008-08-06 | 2014-10-21 | S O I Tec絕緣層上矽科技公司 | 應變層的鬆弛方法 |
| FR2934925B1 (fr) | 2008-08-06 | 2011-02-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage. |
| FR2936356B1 (fr) | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| US8486771B2 (en) | 2008-09-24 | 2013-07-16 | Soitec | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same |
| FR2937797B1 (fr) | 2008-10-28 | 2010-12-24 | S O I Tec Silicon On Insulator Tech | Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante |
| FR2938119B1 (fr) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| FR2938118B1 (fr) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de fabrication d'un empilement de couches minces semi-conductrices |
| US8679942B2 (en) | 2008-11-26 | 2014-03-25 | Soitec | Strain engineered composite semiconductor substrates and methods of forming same |
| FR2941324B1 (fr) | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| FR2942073B1 (fr) | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | Procede de realisation d'une couche de cavites |
| ATE555494T1 (de) | 2009-02-19 | 2012-05-15 | S O I Tec Silicon | Relaxation und übertragung von verspannten materialschichten |
| FR2942568B1 (fr) | 2009-02-24 | 2011-08-05 | Soitec Silicon On Insulator | Procede de fabrication de composants. |
| US8546238B2 (en) * | 2009-04-22 | 2013-10-01 | Commissariat A L'energie Atomique Et Aux Energies | Method for transferring at least one micro-technological layer |
| FR2944914B1 (fr) * | 2009-04-22 | 2011-05-20 | Commissariat Energie Atomique | Procede de transfert d'au moins une couche micro-technologique |
| EP2282332B1 (en) | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| US8114754B2 (en) | 2009-11-18 | 2012-02-14 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods |
| FR2953328B1 (fr) | 2009-12-01 | 2012-03-30 | S O I Tec Silicon On Insulator Tech | Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| FR2966283B1 (fr) | 2010-10-14 | 2012-11-30 | Soi Tec Silicon On Insulator Tech Sa | Procede pour realiser une structure de collage |
-
2011
- 2011-06-23 FR FR1155548A patent/FR2977069B1/fr active Active
-
2012
- 2012-06-01 SG SG2012040549A patent/SG186554A1/en unknown
- 2012-06-18 US US13/526,105 patent/US8951887B2/en active Active
- 2012-06-19 KR KR1020120065367A patent/KR101526245B1/ko active Active
- 2012-06-19 JP JP2012138156A patent/JP5771566B2/ja active Active
- 2012-06-19 CN CN201210209949.3A patent/CN102842538B/zh active Active
- 2012-06-21 TW TW101122278A patent/TWI489566B/zh active
- 2012-06-22 EP EP12173176.4A patent/EP2538438B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842538A (zh) | 2012-12-26 |
| FR2977069B1 (fr) | 2014-02-07 |
| CN102842538B (zh) | 2018-08-21 |
| EP2538438B1 (fr) | 2022-04-20 |
| TW201308450A (zh) | 2013-02-16 |
| KR101526245B1 (ko) | 2015-06-08 |
| TWI489566B (zh) | 2015-06-21 |
| SG186554A1 (en) | 2013-01-30 |
| KR20130007435A (ko) | 2013-01-18 |
| EP2538438A1 (fr) | 2012-12-26 |
| JP2013008968A (ja) | 2013-01-10 |
| FR2977069A1 (fr) | 2012-12-28 |
| US8951887B2 (en) | 2015-02-10 |
| US20120329243A1 (en) | 2012-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5771566B2 (ja) | 一時的接着を利用して半導体構造を製造するためのプロセス | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| CN100435278C (zh) | 具有受控机械强度的可拆除基片及其生产方法 | |
| CN102110591B (zh) | 制造具有最小应力的异质结构的方法 | |
| CN100440477C (zh) | 用于制造含微型元件的薄层的方法 | |
| CN102136413B (zh) | 倒角基板布线方法 | |
| CN110770893A (zh) | 将薄层转移到具有不同的热膨胀系数的支撑衬底上的方法 | |
| JP2011523779A (ja) | 混合トリミング方法 | |
| CN101106073B (zh) | 用于稳定结合界面的热处理 | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| CN101877308B (zh) | 从施主衬底到处理衬底的层转移方法 | |
| CN100490070C (zh) | 对多层晶片的环圈的预防性处理工艺 | |
| JP7275438B2 (ja) | 剥離可能な構造及び前記構造を使用する剥離プロセス | |
| CN105679648B (zh) | 用于转移层的处理 | |
| TW201005883A (en) | Method for manufacturing soi wafer | |
| TWI773852B (zh) | 製備施體底材殘餘物之方法,從該方法獲得之底材,以及此種底材之應用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5771566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |