JP5774741B2 - 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 - Google Patents
飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 Download PDFInfo
- Publication number
- JP5774741B2 JP5774741B2 JP2014044619A JP2014044619A JP5774741B2 JP 5774741 B2 JP5774741 B2 JP 5774741B2 JP 2014044619 A JP2014044619 A JP 2014044619A JP 2014044619 A JP2014044619 A JP 2014044619A JP 5774741 B2 JP5774741 B2 JP 5774741B2
- Authority
- JP
- Japan
- Prior art keywords
- intensity
- silicon
- carbon
- light emission
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Description
具体的に求められる炭素濃度は、5×1014atoms/cm3以下である。このように炭素濃度が非常に低いシリコンエピタキシャルウエハを、デバイスの規格に応じて炭素濃度を制御しながら安定的に製造及び供給することが要求されている。
炭素濃度を評価する方法としては、例えば薄膜の炭素濃度を評価することができる二次イオン質量分析法(SIMS)がある。
しかしながら、この二次イオン質量分析法(SIMS)の場合、5×1014atoms/cm3以下の炭素濃度を定量的に測定することは困難であった。即ち、二次イオン質量分析法(SIMS)を用いて測定し検出されないことにより、炭素濃度が5×1014atoms/cm3以下であることが分かるが、具体的な炭素濃度を特定し得ないものであった。
しかしながら、IRで評価している炭素濃度は、最低でも8.7×1015atoms/cm3である。また、IRの検出限界は1×1015atoms/cm3程度に過ぎず、IRでは、二次イオン質量分析法(SIMS)の場合と同様に、その検出限界より低い炭素濃度を測定することはできない。
そのため、炭素濃度が低いサンプルについては、フォトルミネッセンス測定よって得られる強度を上記の関係に参照することはできないか、又は、炭素濃度を高い精度で推定することができない。
即ち、本発明者らは、フォトルミネッセンス法によって、5×1014atoms/cm3以下の炭素濃度を定量するのではなく、シリコンエピタキシャルウエハの発光スペクトル強度又は強度比から、デバイス作成前にデバイス特性(コレクタ・エミッタ間飽和電圧)を推定する飽和電圧推定方法を想到したものである。
更に、本発明者らは、飽和電圧推定方法を利用して、シリコンエピタキシャルウエハの良否を判定するシリコンエピタキシャルウエハの製造方法を想到したものである。
本実施形態では、フォトルミネッセンス法を利用する。フォトルミネッセンス法は、従来から知られた方法であり、物質に励起光を照射して電子を励起させ、励起した電子が基底状態に遷移する際に発生する光を観測する方法である。
具体的には、半導体(シリコン)に禁制帯よりも高いエネルギーを持つ光を照射すると、電子・正孔対が形成される。このとき、半導体(シリコン)結晶中には熱平衡状態よりも過剰の電子・正孔対が形成されるため、過剰の電子・正孔対が再結合して平衡状態に戻ろうとする。この再結合過程において、光を放出する。この放出される光のスペクトルは、半導体結晶中の不純物や欠陥の影響を受けやすい。そのため、発光を分光し詳細に解析すれば、半導体(シリコン)中の炭素不純物の情報が得られる。
Si(s)+e→Si(i)+V
Si(i)+C(s)→Si(s)+C(i)
C(i)+C(s)→Ci-Cs or C(i)+O(i)→Ci-Oi
ここで、Vは空孔(Vacancy)を表し、eは電子を表している。(s)は、その直前に記載した原子が格子点に位置していることを表している(置換型:substitutional)。(i)は、その直前に記載した原子が格子点間に位置していることを表している(interstitial)。即ち、C(i)は格子間炭素を表し、C(s)は置換型炭素を表し、O(i)は格子間酸素を表している。また、Ci-Csは格子間炭素と置換型炭素との複合欠陥を表し、Ci-Oiは格子間炭素と格子間酸素との複合欠陥を表している。
図2に示されるように、Ci-Cs複合欠陥の発光は光子エネルギーが0.97eVであり、Ci-Oi複合欠陥の発光は光子エネルギーが0.79eVである。なお、シリコンの自由励起発光の光子エネルギーは、1.1eVであり、シリコンに固有である。以下、シリコンの自由励起発光をFE-lineという。また、シリコンの電子正孔液滴(EHD)発光の格子エネルギーは、1.08eVであり、シリコンに固有である。
一般に、シリコンエピタキシャルウエハの製造において、エピタキシャル法によるシリコン層の成膜は、バッチプロセスによって行っている。このバッチプロセスでは、1回の成膜プロセスで、複数のウエハ、例えばシリコンウエハにエピタキシャル層としてシリコン層を形成する。同一の成膜プロセスでエピタキシャル層を同時に形成したシリコンエピタキシャルウエハ、即ち、同一ロットのシリコンエピタキシャルウエハは、エピタキシャル層の炭素濃度がほぼ等しい。これに対し、異なる成膜プロセスでエピタキシャル層を形成したシリコンエピタキシャルウエハ、即ち、別ロットのシリコンエピタキシャルウエハ間では、エピタキシャル層の炭素濃度にばらつきを生じることがある。
この推定方法について、更に詳しく説明する。
これら第1ロットは、異なるインゴットから切り出したウエハを第1ウエハとして使用して準備してもよい。但し、より正確な推定を行ううえでは、これら第1ロットは、同一のインゴットから切り出したウエハを第1ウエハとして使用して準備することが望ましい。
エピタキシャル層のドーパント濃度は、1×1018atoms/cm3以下であることが好ましい。これは、ドーパント濃度が高い場合、オージェ再結合の影響により発光が得られないことがあるためである。
図3に、エピタキシャル層の発光スペクトルの一例を示す。図3において、縦軸は発光強度(Photoluminescence (PL) Intensity)であり、横軸は光子エネルギー(Photon Energy)である。なお、電子正孔液滴(Electron-Hole Droplet;EHD)発光及びFE発光については、測定によって得られた強度を5倍して表示している。
以上のようにして、発光強度又は強度比と飽和電圧値との関係を求める。
第2ロットは、第1ウエハを切り出したのとは異なるインゴットから切り出したウエハを第2ウエハとして使用して準備してもよい。但し、より正確な推定を行ううえでは、第1ウエハを切り出したのと同一のインゴットから切り出したウエハを第2ウエハとして使用することが望ましい。なお、第2ロットについても、エピタキシャル層のドーパント濃度は、1×1018atoms/cm3以下であることが好ましい。
更に、このエピタキシャル層に励起光を照射して発光を生じさせ、炭素不純物に由来する発光の強度又は強度比を求める。この励起光の照射及び発光強度又は強度比の測定は、第1シリコンエピタキシャルウエハに対して行ったのと同一の条件で行う。
その後、強度又は強度比を上記関係に参照することにより、第2ロットの残りの第2シリコンエピタキシャルウエハの残りから作成される、コレクタとエミッタとを備えた半導体デバイスのコレクタ・エミッタ間飽和電圧を推定する。
この推定方法では、炭素不純物に由来する発光のうち、Ci-Cs複合欠陥の発光(0.97eV:G-line発光)の強度を用いることが好ましい。
但し、プロトンやイオンは、電子よりも粒子が大きいため、単空孔(V)を導入するだけでなく、複空孔等の2次欠陥も多く生成する。複空孔等の2次欠陥が多く生成した場合、格子間シリコンの発光、結晶ひずみによる発光、各種照射ダメージに由来する発光など、炭素不純物に由来する発光以外の発光が多くなる。また、この場合、欠陥準位を持つが発光はしない非発光センターの導入量も多くなり、炭素不純物に由来する発光に寄与できるキャリアの個数が減る。炭素とは関係の無い発光や非発光センターの個数を抑えた方が、炭素不純物に由来する発光の強度は、エピタキシャル層の炭素濃度をより正確に反映するようになる。従って、粒子線としては、電子線が最も適している。
電子線の照射量は、1×1017electrons/cm2以下であることが好ましい。これは、照射量が大きすぎると、ウエハに対する照射ダメージが大きくなり、非発光センターの個数が増加し、発光強度が弱くなるためである。
図5は、G-line発光強度とFE発光強度との比と、コレクタ・エミッタ間飽和電圧Vce(sat)との関係の一例を示すグラフである。図6は、本発明の一実施形態にかかるシリコンエピタキシャルウエハの製造方法を示すフローチャートである。図7は、G-line発光強度とFE発光強度との比の例を示すグラフである。
この製造方法では、上述した推定方法を利用する。即ち、先ず、上述した推定方法と同様に、発光強度又は強度比と飽和電圧値との関係を求める(図6;工程S1)。
次いで、上述した推定方法と同様に、第2ロットを準備し、この第2ロットから第2シリコンエピタキシャルウエハの一部を抜き取る(図6;工程S3)。そして、抜き取った第2シリコンエピタキシャルウエハに粒子線を照射してエピタキシャル層中の炭素不純物を発光活性化させ、更にエピタキシャル層に励起光を照射して発光を生じさせ、発光スペクトルを測定する(図6;工程S4)。更に、この発光スペクトルから、炭素不純物に由来する発光の強度又は強度比を求める(図6;工程S5)。
良品であると判断した第2ロットは出荷する(図6;工程7)。不良品であると判断した第2ロットについては、例えば、第2シリコンエピタキシャルウエハを分析するか、又は、その製造プロセスの条件を確認することなどにより、不良の原因を分析する(図6;工程S8)。そして、その結果に基づいて、シリコンエピタキシャルウエハの製造プロセスを最適化する(図6;工程S9)。
以下に、本発明の実施例を記載する。
表面を鏡面研磨した2枚のシリコンウエハ(ポリッシュトウエハ)に、エピタキシャル成長法により、厚さが50μm、ドーパント濃度が1×1014atoms/cm3、炭素濃度が5×1014atoms/cm3以下のシリコン層(エピタキシャル層)を同時に形成した。これにより、2枚シリコンエピタキシャルウエハを得た。尚、炭素濃度は、二次イオン質量分析法(SIMS)において検出されなかった。
これらシリコンエピタキシャルウエハの一方に、大気雰囲気中で電子線を照射した。電子線の照射量は、1×1015electrons/cm2とした。電子線照射は、ウエハの温度が100℃を超えない条件にて実施した。以上のようにして、エピタキシャル層の炭素不純物を発光活性化させた。
シリコンエピタキシャルウエハの製造、発光活性化、発光スペクトルの測定、半導体デバイスの作成、及び飽和電圧測定を含む一連の操作を繰り返した。これによって得られたデータ、即ち、G-line発光強度とFE発光強度との比及びコレクタ・エミッタ間飽和電圧Vce(sat)をプロットして、図5に示す相関図を得た。
出荷先では、出荷した各ロットのシリコンエピタキシャルウエハから、上記の半導体デバイスが作成され、コレクタ・エミッタ間飽和電圧Vce(sat)の測定が行われた。その結果、出荷したロットのウエハから作成したデバイスの飽和電圧Vce(sat)は全て要求範囲内にあることが確認された。
エピタキシャル層として、厚さが1μm、ドーパント濃度が1×1014atoms/cm3、炭素濃度が5×1014atoms/cm3以下のシリコン層を形成したこと以外は実施例1と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用い、励起レーザー光として波長が355nmの紫外光を使用したこと以外は実施例1と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めた。
出荷先では、出荷した各ロットのシリコンエピタキシャルウエハから、上記の半導体デバイスが作成され、コレクタ・エミッタ間飽和電圧Vce(sat)の測定が行われた。その結果、出荷したロットのウエハから作成したデバイスの飽和電圧Vce(sat)は全て要求範囲内にあることが確認された。
エピタキシャル層として、厚さが50μm、ドーパント濃度が1×1014atoms/cm3、炭素濃度が5×1014atoms/cm3以下のシリコン層を形成したこと以外は実施例1と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用い、電子線照射量を1×1018electrons/cm3としたこと以外は例1と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、電子線照射量が過剰であったため、非発光センターが増加し、炭素に由来する発光に寄与できるキャリアの個数が減り、全体的に発光強度が低下した。その結果、一部のシリコンエピタキシャルウエハについて、炭素に由来する発光の強度が検出限界未満となり、発光強度比と飽和電圧Vce(sat)との関係を求めることができなかった。
エピタキシャル層として、厚さが50μm、ドーパント濃度が2×1018atoms/cm3、炭素濃度が5×1014atoms/cm3以下のシリコン層を形成したこと以外は実施例1と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用いたこと以外は例1と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、発光が全く得られず、ノイズのみであり、発光強度比と飽和電圧Vce(sat)との関係を求めることができなかった。
エピタキシャル層として、厚さが1μm、ドーパント濃度が1×1014atoms/cm3、炭素濃度が5×1014atoms/cm3以下のシリコン層を形成したこと以外は実施例1と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用いたこと以外は例1と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、波長が532nmの励起レーザー光のシリコンへの侵入深度は2.5μmであるため、エピタキシャル層の発光スペクトルを得ることができなかった。
Claims (8)
- 2以上の第1シリコンエピタキシャルウエハから各々がなる複数の第1ロットを準備する第1工程であって、前記複数の第1ロットは、炭素濃度が5×1014atoms/cm3以下のシリコン層をエピタキシャル成長法で2以上の第1ウエハに同時に形成するプロセスを複数回行うことによって得られたものである第1工程と、
前記複数の第1ロットの各々について、前記2以上の第1シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求めるとともに、前記2以上の第1シリコンエピタキシャルウエハの残りから、コレクタとエミッタとを各々が備えた1以上の半導体デバイスを作成して、各デバイスのコレクタ・エミッタ間飽和電圧を測定し、これにより、前記強度又は強度比と前記飽和電圧値との関係を求める第2工程と、
2以上の第2シリコンエピタキシャルウエハからなる第2ロットを準備する第3工程であって、前記第2ロットは、炭素濃度が5×1014atoms/cm3以下のシリコン層をエピタキシャル成長法で2以上の第2ウエハに同時に形成するプロセスを行うことによって得られたものである第3工程と、
前記2以上の第2シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求め、この強度又は強度比を前記関係に参照することにより、前記2以上の第2シリコンエピタキシャルウエハの残りから作成される、コレクタとエミッタとを備えた半導体デバイスのコレクタ・エミッタ間飽和電圧を推定する第4工程と
を含み、
前記第2及び第4工程の各々において、前記強度又は強度比が、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの自由励起子発光の強度との比、又は、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの電子正孔液滴発光の強度との比である飽和電圧の推定方法。 - 前記第1ウエハ及び前記第2ウエハは同一のインゴットから切り出された請求項1に記載の飽和電圧の推定方法。
- 前記第2及び第4工程の各々において、前記粒子線は電子線であり、その照射量は1×1013electrons/cm2以上1×1017electrons/cm2以下である請求項1又は2に記載の飽和電圧の推定方法。
- 前記2以上の第1シリコンエピタキシャルウエハ及び前記2以上の第2シリコンエピタキシャルウエハの各々において、前記シリコン層のドーパント濃度は1×1018atoms/cm3以下である請求項1乃至3の何れか1項に記載の飽和電圧の推定方法。
- 2以上の第1シリコンエピタキシャルウエハから各々がなる複数の第1ロットを準備する第1工程であって、前記複数の第1ロットは、炭素濃度が5×1014atoms/cm3以下のシリコン層をエピタキシャル成長法で2以上の第1ウエハに同時に形成するプロセスを複数回行うことによって得られたものである第1工程と、
前記複数の第1ロットの各々について、前記2以上の第1シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求めるとともに、前記2以上の第1シリコンエピタキシャルウエハの残りから、コレクタとエミッタとを各々が備えた1以上の半導体デバイスを作成し、各デバイスのコレクタ・エミッタ間飽和電圧を測定し、これにより、前記強度又は強度比と前記飽和電圧値との関係を求める第2工程と、
2以上の第2シリコンエピタキシャルウエハからなる第2ロットを準備する第3工程であって、前記第2ロットは、炭素濃度が5×1014atoms/cm3以下のシリコン層をエピタキシャル成長法で2以上の第2ウエハに同時に形成するプロセスを行うことによって得られたものである第3工程と、
前記2以上の第2シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求め、この強度又は強度比と、前記関係と、予め定められているコレクタ・エミッタ間飽和電圧の許容範囲とから、前記2以上の第2シリコンエピタキシャルウエハの良否を判断する第4工程とを含み、
前記第2及び第4工程の各々において、前記強度又は強度比が、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの自由励起子発光の強度との比、又は、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの電子正孔液滴発光の強度との比であるシリコンエピタキシャルウエハの製造方法。 - 前記第1ウエハ及び前記第2ウエハは同一のインゴットから切り出された請求項5に記載のシリコンエピタキシャルウエハの製造方法。
- 前記第2及び第4工程の各々において、前記粒子線は電子線であり、その照射量は1×1013electrons/cm2以上1×1017electrons/cm2以下である請求項5又は6に記載のシリコンエピタキシャルウエハの製造方法。
- 前記2以上の第1シリコンエピタキシャルウエハ及び前記2以上の第2シリコンエピタキシャルウエハの各々において、前記シリコン層のドーパント濃度は1×1018atoms/cm3以下である請求項5乃至7の何れか1項に記載のシリコンエピタキシャルウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014044619A JP5774741B2 (ja) | 2013-03-12 | 2014-03-07 | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013049057 | 2013-03-12 | ||
| JP2013049057 | 2013-03-12 | ||
| JP2014044619A JP5774741B2 (ja) | 2013-03-12 | 2014-03-07 | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014199253A JP2014199253A (ja) | 2014-10-23 |
| JP5774741B2 true JP5774741B2 (ja) | 2015-09-09 |
Family
ID=50241101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014044619A Active JP5774741B2 (ja) | 2013-03-12 | 2014-03-07 | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2779220B1 (ja) |
| JP (1) | JP5774741B2 (ja) |
| KR (1) | KR101536512B1 (ja) |
| TW (1) | TWI584352B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6098891B2 (ja) * | 2013-11-28 | 2017-03-22 | 信越半導体株式会社 | シリコン単結晶の炭素濃度測定方法 |
| JP6048381B2 (ja) * | 2013-12-06 | 2016-12-21 | 信越半導体株式会社 | シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法 |
| JP6296001B2 (ja) * | 2015-05-20 | 2018-03-20 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び評価方法 |
| JP6805015B2 (ja) * | 2017-02-10 | 2020-12-23 | グローバルウェーハズ・ジャパン株式会社 | 検量線の作成方法、炭素濃度測定方法及びシリコンウェハの製造方法 |
| JP6662330B2 (ja) * | 2017-03-06 | 2020-03-11 | 信越半導体株式会社 | 単結晶シリコン中の炭素濃度測定方法 |
| JP7057122B2 (ja) * | 2017-12-22 | 2022-04-19 | グローバルウェーハズ・ジャパン株式会社 | 金属汚染評価方法 |
| JP2019124483A (ja) * | 2018-01-12 | 2019-07-25 | 信越半導体株式会社 | 炭素濃度評価方法 |
| JP6844561B2 (ja) * | 2018-03-09 | 2021-03-17 | 信越半導体株式会社 | 酸素濃度評価方法 |
| JP6904313B2 (ja) * | 2018-07-03 | 2021-07-14 | 信越半導体株式会社 | シリコン単結晶中の炭素濃度評価方法 |
| JP6933201B2 (ja) * | 2018-11-29 | 2021-09-08 | 信越半導体株式会社 | 炭素濃度測定方法 |
| JP7757916B2 (ja) * | 2021-11-04 | 2025-10-22 | 株式会社Sumco | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
| JP7658332B2 (ja) | 2021-11-04 | 2025-04-08 | 株式会社Sumco | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193538A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | 半導体素子のウエ−ハテスト方法 |
| US4812756A (en) * | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
| JPH04344443A (ja) | 1991-05-21 | 1992-12-01 | Hitachi Ltd | シリコン中の炭素および酸素濃度測定方法 |
| DE19610065A1 (de) * | 1996-03-14 | 1997-09-18 | Siemens Ag | Verfahren zur Abschätzung der Lebensdauer eines Leistungshalbleiter-Bauelements |
| KR970077183A (ko) * | 1996-05-22 | 1997-12-12 | 김광호 | 반도체 소자의 스위칭 특성을 모니터하는 방법 |
| US20020179006A1 (en) * | 2001-04-20 | 2002-12-05 | Memc Electronic Materials, Inc. | Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates |
| JP3929375B2 (ja) * | 2002-08-06 | 2007-06-13 | 三菱電機株式会社 | 半導体結晶基板の評価方法 |
| JP4247007B2 (ja) * | 2003-01-31 | 2009-04-02 | 富士通株式会社 | 半導体ウエハの評価方法および半導体装置の製造方法 |
| JP4836626B2 (ja) * | 2006-03-24 | 2011-12-14 | 富士通株式会社 | 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置 |
| JP5120789B2 (ja) * | 2007-06-05 | 2013-01-16 | 信越半導体株式会社 | 半導体製造装置の汚染評価方法 |
| JP5446158B2 (ja) * | 2008-07-29 | 2014-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5316487B2 (ja) * | 2010-06-24 | 2013-10-16 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP5615303B2 (ja) * | 2012-01-24 | 2014-10-29 | 三菱電機株式会社 | 不純物濃度測定方法および不純物濃度測定装置 |
-
2014
- 2014-03-03 EP EP14157461.6A patent/EP2779220B1/en active Active
- 2014-03-07 JP JP2014044619A patent/JP5774741B2/ja active Active
- 2014-03-11 KR KR1020140028153A patent/KR101536512B1/ko active Active
- 2014-03-12 TW TW103108525A patent/TWI584352B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2779220A2 (en) | 2014-09-17 |
| JP2014199253A (ja) | 2014-10-23 |
| TW201435984A (zh) | 2014-09-16 |
| KR20140111973A (ko) | 2014-09-22 |
| KR101536512B1 (ko) | 2015-07-13 |
| EP2779220B1 (en) | 2017-10-25 |
| TWI584352B (zh) | 2017-05-21 |
| EP2779220A3 (en) | 2016-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5774741B2 (ja) | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 | |
| JP6268039B2 (ja) | 検量線の作成方法、不純物濃度の測定方法、及び半導体ウェハの製造方法 | |
| JP6075307B2 (ja) | シリコン単結晶中の炭素濃度評価方法及び半導体デバイスの製造方法 | |
| CN108414499B (zh) | 校准曲线的制作方法、碳浓度测定方法及硅晶片的制造方法 | |
| KR102029647B1 (ko) | 실리콘 단결정 기판의 결함 농도 평가 방법 | |
| JP6204036B2 (ja) | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 | |
| JP6048381B2 (ja) | シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法 | |
| JP4940737B2 (ja) | 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法 | |
| JP7006517B2 (ja) | シリコン単結晶基板中の欠陥密度の制御方法 | |
| Nasieka et al. | Photoluminescence-based material quality diagnostics in the manufacturing of CdZnTe ionizing radiation sensors | |
| JP6904313B2 (ja) | シリコン単結晶中の炭素濃度評価方法 | |
| Tiancheng et al. | Temperature-dependent photoluminescence analysis of 1-MeV electron irradiation-induced nonradiative recombination centers in GaAs/Ge space solar cells | |
| Zhang et al. | Theoretical simulation and experimental verification of the competition between different recombination channels in GaN semiconductors | |
| Burbaev et al. | Comprehensive study of structural and optical properties of LT-GaAs epitaxial structures | |
| Sobolev et al. | Structural and luminescent properties of electron-irradiated silicon | |
| JP2005019445A (ja) | シリコンウエハの評価方法および半導体装置の製造方法 | |
| JP6766786B2 (ja) | シリコン単結晶基板中の炭素濃度評価方法、及び半導体デバイスの製造方法 | |
| Okada et al. | 380 keV proton irradiation effects on photoluminescence of Eu-doped GaN | |
| KR20200130809A (ko) | 탄소농도 평가방법 | |
| Terai et al. | Photoluminescence properties of Er-doped β-FeSi2 grown by ion implantation | |
| Zhou et al. | Photoluminescence of Mn+ doped GaAs | |
| Lui et al. | Acceptors in undoped gallium antimonide | |
| JP2015152546A (ja) | 欠陥評価装置及びそれを用いた欠陥評価方法 | |
| JP2017174861A (ja) | エピタキシャルウェーハの評価方法及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5774741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |